JP5412561B2 - アナログ‐デジタル変換装置およびその変換方法 - Google Patents
アナログ‐デジタル変換装置およびその変換方法 Download PDFInfo
- Publication number
- JP5412561B2 JP5412561B2 JP2012151168A JP2012151168A JP5412561B2 JP 5412561 B2 JP5412561 B2 JP 5412561B2 JP 2012151168 A JP2012151168 A JP 2012151168A JP 2012151168 A JP2012151168 A JP 2012151168A JP 5412561 B2 JP5412561 B2 JP 5412561B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- comparison
- comparison result
- analog
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 41
- 238000000034 method Methods 0.000 title claims description 29
- 238000001514 detection method Methods 0.000 claims description 44
- 239000000872 buffer Substances 0.000 claims description 41
- 230000005540 biological transmission Effects 0.000 claims description 7
- 101100524516 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA2 gene Proteins 0.000 description 15
- 101100033865 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA1 gene Proteins 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 10
- 101000708009 Homo sapiens Sentrin-specific protease 8 Proteins 0.000 description 7
- 102100031407 Sentrin-specific protease 8 Human genes 0.000 description 7
- 102100031699 Choline transporter-like protein 1 Human genes 0.000 description 4
- 101000940912 Homo sapiens Choline transporter-like protein 1 Proteins 0.000 description 4
- 101150045091 PSA3 gene Proteins 0.000 description 3
- 101100084615 Trypanosoma brucei brucei PSB3 gene Proteins 0.000 description 3
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 description 2
- 101000737979 Schizosaccharomyces pombe (strain 972 / ATCC 24843) Charged multivesicular body protein 7 Proteins 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/42—Sequential comparisons in series-connected stages with no change in value of analogue signal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
101、102、103 比較モジュール
201 粗比較モジュール
211〜21P 精比較モジュール
221〜22P プリスイッチング検出モジュール
120、230 エンコーダ
130、250 基準信号発生器
510〜530 プリスイッチング検出回路
DEN1〜DEN(i−1) 前エンコード比較結果
DC 粗比較結果
DP、DP〜DPi 前比較結果
VIN 入力信号
VREF、VREF1〜VREFi、VREFC、CREF11〜CREF17、VR EF11〜VREF1Q 基準信号
DF1〜DFi 精比較結果
DOUT エンコード結果
PS1〜PSi、PSA、PSB、PSA1〜PSA3、PSB1〜PSB3 前選択信号
D1〜Di、T0〜T6、T0b〜T2b 比較結果
701〜70Q プリアンプ
CMP1〜CMP7、711〜71Q、721〜72J コンパレータ
CTRL1、CTL1、CTL 制御信号
610 プリチャージスイッチ回路
620 電圧伝送スイッチ回路
730 セレクタ
Vcm 中間電圧
Vlt ロジックしきい電圧
VREFS1〜VREFSJ 一次基準信号
PSAb、PSBb エンドポイント
MUX1、MUX2 マルチプレクサ
VDD 基準電源
BUF1〜BUF4 バッファ
M1〜M4 トランジスタ
t0〜t3 時間ポイント
S810〜S830 アナログ‐デジタル変換ステップ
Claims (18)
- 入力信号を受信して、前記入力信号と複数の第1基準信号の比較を行い、前比較結果および粗比較結果を順番に生成する粗比較モジュールと、
前記前比較結果を受信して、前記前比較結果に基づいて、前選択信号を生成する少なくとも1つのプリスイッチング検出モジュールと、
前記粗比較モジュールに結合され、前記粗比較結果に基づいて、前エンコード結果を生成するエンコーダと、
前記プリスイッチング検出モジュールおよび前記エンコーダに結合され、前記入力信号、前記前選択信号および前記前エンコード結果を受信して、前記前選択信号に基づいて、複数の第2基準信号から複数の一次基準信号を選択し、前記前エンコード結果に基づいて、前記複数の一次基準信号から前記入力信号と比較したい基準信号を選択して選定基準信号とし、精比較結果を生成する少なくとも1つの精比較モジュールと
を含み、
前記粗比較モジュールが、
Nコンパレータを含み、前記粗比較モジュールが、それぞれ前記入力信号と前記複数の第1基準信号を比較して、Nビットの比較結果を生成し、前記複数の比較結果が、Nビットの前記前比較結果またはNビットの前記粗比較結果を提供するために用いられ、Nが1よりも大きい整数であり、
前記プリスイッチング検出モジュールが、
基準電源を受信し、制御信号によって制御されるプリチャージスイッチ回路と、
前記複数の比較結果のうちの1つの逆信号を受信する第1バッファと、
前記比較結果の別の信号を受信するために配置された第2バッファと、
前記第1、前記第2出力端子および前記第1、前記第2バッファに結合される電圧伝送スイッチ回路と
を含み、
前記電圧伝送スイッチ回路が、前記第1バッファの出力電圧によって制御されて、前記第2バッファの出力電圧を前記第1出力端子に伝送するとともに、前記第2バッファの前記出力電圧によって制御されて、前記第1バッファの前記出力電圧を前記第2出力端子に伝送するアナログ‐デジタル変換装置。 - 前記精比較モジュールが、
それぞれ前記複数の第2基準信号を受信して、共同で前記入力信号を受信する複数のコンパレータを含み、前記精比較モジュールが、前記前選択信号に基づいて、前記複数のコンパレータから複数の一次コンパレータを選択し、前記前エンコード結果に基づいて、前記複数の一次コンパレータから少なくとも1つを選択して選定コンパレータとした請求項1記載のアナログ‐デジタル変換装置。 - 前記複数の一次コンパレータが対応して受信した基準信号が、それぞれ前記複数の一次基準信号であり、前記選択されたコンパレータが対応して受信した基準信号が、前記選定基準信号である請求項2記載のアナログ‐デジタル変換装置。
- 前記精比較モジュールが、
複数のコンパレータを含み、前記精比較モジュールが、前記前選択信号に基づいて、前記複数の一次基準信号を前記複数のコンパレータに提供し、前記前エンコード結果に基づいて、前記複数のコンパレータから少なくとも1つを選択して選定コンパレータとし、比較動作を行う請求項1記載のアナログ‐デジタル変換装置。 - 前記選定コンパレータが対応して受信した基準信号が、前記選定基準信号である請求項4記載のアナログ‐デジタル変換装置。
- 前記プリチャージスイッチ回路が、前記制御信号に基づいて導通され、前記基準電源を第1出力端子および第2出力端子に伝送する請求項1記載のアナログ‐デジタル変換装置。
- 前記プリチャージスイッチ回路が、
第1端子、第2端子および制御端子を有し、前記第1端子が、前記基準電源を受信し、前記制御端子が、前記制御信号を受信し、前記第2端子が、前記第1出力端子に結合された第1トランジスタと、
第1端子、第2端子および制御端子を有し、前記第1端子が、前記基準電源を受信し、前記制御端子が、前記制御信号を受信し、前記第2端子が、前記第2出力端子に結合された第2トランジスタと
を含む請求項6記載のアナログ‐デジタル変換装置。 - 前記第1および前記第2トランジスタが、P型トランジスタである請求項7記載のアナログ‐デジタル変換装置。
- 前記電圧伝送スイッチ回路が、
第1端子、第2端子および制御端子を有し、前記第2端子が、前記第1出力端子に結合され、前記制御端子が、前記第1バッファの出力端子に結合され、前記第1端子が、前記第2バッファの出力端子に結合された第3トランジスタと、
第1端子、第2端子および制御端子を有し、前記第2端子が、前記第2出力端子に結合され、前記制御端子が、前記第2バッファの出力端子に結合され、前記第1端子が、前記第1バッファの出力端子に結合された第4トランジスタと
を含む請求項7記載のアナログ‐デジタル変換装置。 - 前記第3および前記第4トランジスタが、N型トランジスタである請求項9記載のアナログ‐デジタル変換装置。
- 前記第1および前記第2バッファが、それぞれ第1および第2インバーターである請求項6記載のアナログ‐デジタル変換装置。
- 前記プリスイッチング検出モジュールが、さらに、
入力端子が前記第1出力端子に結合され、前記前選択信号の1つのビットを生成する第3バッファと、
入力端子が前記第2出力端子に結合され、前記前選択信号の別のビットを生成する第4バッファと
を含む請求項6記載のアナログ‐デジタル変換装置。 - 前記第3および前記第4バッファが、それぞれ第3および第4インバーターである請求項12記載のアナログ‐デジタル変換装置。
- 前記エンコーダが、さらに、前記粗比較結果および前記精比較結果に基づいて、アナログ‐デジタル変換結果を生成する請求項1記載のアナログ‐デジタル変換装置。
- 入力信号を受信して、前記入力信号と複数の第1基準信号を比較し、前比較結果および粗比較結果を順番に生成するステップと、
前記前比較結果および前記粗比較結果に基づいて、それぞれ前選択信号および前エンコード結果を生成するステップと、
前記前選択信号に基づいて、複数の第2基準信号から複数の一次基準信号を選択し、前記前エンコード結果に基づいて、前記複数の一次基準信号から前記入力信号と比較したい基準信号を選択して選定基準信号とし、精比較結果を生成するステップと
を含み、
前記入力信号と前記複数の第1基準信号を比較して、前記前比較結果および前記粗比較結果を順番に生成する前記ステップが、
それぞれ前記入力信号と前記複数の第1基準信号を比較して、Nビットの前記前比較結果およびNビットの前記粗比較結果を順番に生成することを含み、Nが1より大きい整数であり、
前記前比較結果および前記粗比較結果に基づいて、それぞれ前記前選択信号および前記前エンコード結果を生成する前記ステップは、
基準電源の受信が制御信号によって制御され、前記複数の比較結果のうちの1つの逆信号及び前記比較結果の別の信号を受信し、
前記別の信号に基づく信号の制御により前記逆信号に基づく信号を出力し、前記逆信号に基づく信号の制御により前記別の信号に基づく信号を出力するアナログ‐デジタル変換方法。 - 前記前選択信号に基づいて、前記複数の第2基準信号から前記複数の一次基準信号を選択し、前記前エンコード結果に基づいて、前記複数の一次基準信号から前記選定基準信号を選択し、前記入力信号と比較して、前記精比較結果を生成する前記ステップが、
前記前選択信号に基づいて、複数のコンパレータから複数の一次コンパレータを選択するステップと、
前記前エンコード結果に基づいて、前記一次コンパレータから少なくとも1つを選択して選定コンパレータとし、比較動作を行うステップと
を含み、前記複数のコンパレータが、それぞれ前記複数の第2基準信号を受信し、共同で前記入力信号を受信する請求項15記載のアナログ‐デジタル変換方法。 - 前記前選択信号に基づいて、前記複数の第2基準信号から前記複数の一次基準信号を選択し、前記前エンコード結果に基づいて、前記複数の一次基準信号から前記選定基準信号を選択し、前記入力信号と比較して、前記精比較結果を生成する前記ステップが、
前記前選択信号に基づいて、前記複数の一次基準信号を複数のコンパレータに提供するステップと、
前記前エンコード結果に基づいて、前記複数のコンパレータから少なくとも1つを選択して選定コンパレータとし、比較結果を行うステップと
を含む請求項15記載のアナログ‐デジタル変換方法。 - 前記粗比較結果および前記精比較結果のエンコードを行って、アナログ‐デジタル変換結果を生成する請求項15記載のアナログ‐デジタル変換方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100148306 | 2011-12-23 | ||
TW100148306A TWI462487B (zh) | 2011-12-23 | 2011-12-23 | 類比數位轉換裝置及其轉換方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013135467A JP2013135467A (ja) | 2013-07-08 |
JP2013135467A5 JP2013135467A5 (ja) | 2013-08-15 |
JP5412561B2 true JP5412561B2 (ja) | 2014-02-12 |
Family
ID=48638503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012151168A Active JP5412561B2 (ja) | 2011-12-23 | 2012-07-05 | アナログ‐デジタル変換装置およびその変換方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8502722B2 (ja) |
JP (1) | JP5412561B2 (ja) |
CN (1) | CN103178854B (ja) |
TW (1) | TWI462487B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107079124B (zh) * | 2014-11-05 | 2020-04-07 | 索尼公司 | 信号处理装置、成像元件以及电子设备 |
CN107196658B (zh) * | 2016-03-14 | 2020-11-13 | 创意电子股份有限公司 | 模拟数字转换器与数据转换方法 |
ES2777999B2 (es) * | 2020-03-30 | 2020-12-16 | Univ Valencia Politecnica | Convertidor analogico-digital con modulo de balance de valores |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS575427A (en) | 1980-06-13 | 1982-01-12 | Matsushita Electric Ind Co Ltd | Analog-to-digital converter |
US5099240A (en) * | 1990-09-17 | 1992-03-24 | Motorola Inc. | Subranging adc with error correction through increased fine step span and noise reducing layout |
JP2952786B2 (ja) | 1990-09-20 | 1999-09-27 | 株式会社日立製作所 | Ad変換器 |
JPH05122076A (ja) | 1991-10-25 | 1993-05-18 | Nec Corp | アナログデイジタル変換器 |
US5353027A (en) * | 1991-11-01 | 1994-10-04 | U.S. Philips Corporation | Multistep analog-to-digital converter with error correction |
JPH05347561A (ja) | 1992-03-11 | 1993-12-27 | Mitsubishi Electric Corp | A/d変換器 |
US5446371A (en) * | 1994-05-12 | 1995-08-29 | Fluke Corporation | Precision analog-to-digital converter with low-resolution and high-resolution conversion paths |
US5581255A (en) * | 1995-07-03 | 1996-12-03 | Industrial Technology Research Institute | Embedded subranging analog to digital converter |
US5745067A (en) | 1996-07-17 | 1998-04-28 | Industrial Technology Research Institute | Two stage analoge-to-digital converter having unique fine encoding circuitry |
US6121912A (en) * | 1998-09-30 | 2000-09-19 | National Semiconductor Corporation | Subranging analog-to-digital converter and method |
JP2001148631A (ja) * | 1999-11-22 | 2001-05-29 | Nec Ic Microcomput Syst Ltd | アナログ・ディジタル変換器、マイクロコンピュータおよびアナログ・ディジタル変換方法 |
US6583747B1 (en) * | 2002-05-24 | 2003-06-24 | Broadcom Corporation | Subranging analog to digital converter with multi-phase clock timing |
US7190298B2 (en) * | 2002-05-24 | 2007-03-13 | Broadcom Corporation | Resistor ladder interpolation for subranging ADC |
US7129883B2 (en) | 2004-02-23 | 2006-10-31 | Sony Corporation | Method and apparatus for AD conversion, semiconductor device for detecting distribution of physical quantity, and electronic apparatus |
US7215274B2 (en) | 2005-07-29 | 2007-05-08 | Agere Systems Inc. | Reference voltage pre-charge in a multi-step sub-ranging analog-to-digital converter |
US7176819B1 (en) * | 2005-09-08 | 2007-02-13 | Agilent Technologies, Inc. | Precision low noise-delta-sigma ADC with AC feed forward and merged coarse and fine results |
TW200742266A (en) * | 2006-04-27 | 2007-11-01 | Beyond Innovation Tech Co Ltd | Comparator, analog-to-digital converter and a layout method thereof |
CN101072031A (zh) * | 2006-05-12 | 2007-11-14 | 硕颉科技股份有限公司 | 比较器、模拟数字转换器与其电路布局方法 |
CN101499802B (zh) * | 2008-02-03 | 2014-04-23 | 深圳艾科创新微电子有限公司 | 一种改进型折叠结构adc |
US7710305B2 (en) * | 2008-09-22 | 2010-05-04 | National Semiconductor Corporation | Unified architecture for folding ADC |
US7791523B2 (en) | 2008-10-28 | 2010-09-07 | Agere Systems, Inc. | Two-step sub-ranging analog-to-digital converter and method for performing two-step sub-ranging in an analog-to-digital converter |
KR20100073009A (ko) * | 2008-12-22 | 2010-07-01 | 한국전자통신연구원 | 다단 듀얼 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법 |
US8049652B2 (en) | 2009-01-20 | 2011-11-01 | Marvell International Ltd. | Reference pre-charging for two-step subranging ADC architecture |
CN101662285B (zh) * | 2009-09-10 | 2012-08-22 | 复旦大学 | 一种子转换器共享的低功耗折叠内插模数转换器 |
-
2011
- 2011-12-23 TW TW100148306A patent/TWI462487B/zh active
-
2012
- 2012-03-02 CN CN201210054114.5A patent/CN103178854B/zh active Active
- 2012-03-02 US US13/410,303 patent/US8502722B2/en active Active
- 2012-07-05 JP JP2012151168A patent/JP5412561B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US20130162456A1 (en) | 2013-06-27 |
TWI462487B (zh) | 2014-11-21 |
CN103178854B (zh) | 2016-06-08 |
US8502722B2 (en) | 2013-08-06 |
TW201328194A (zh) | 2013-07-01 |
CN103178854A (zh) | 2013-06-26 |
JP2013135467A (ja) | 2013-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9362939B1 (en) | Reduction of input dependent capacitor DAC switching current in flash-SAR analog-to-digital converters | |
US8542141B2 (en) | Analog-to-digital conversion device and analog-to-digital conversion method | |
US7965217B2 (en) | Apparatus and method for pipelined analog to digital conversion | |
TWI521887B (zh) | 連續近似式類比數位轉換器 | |
JP5277248B2 (ja) | Ad変換装置 | |
US8514123B2 (en) | Compact SAR ADC | |
US20100013690A1 (en) | A-d convert apparatus | |
TW201715849A (zh) | 連續逼近式類比數位轉換電路及其方法 | |
US20190098245A1 (en) | High-speed and low-power analog-to-digital converter and cmos image sensor using the same | |
JP5412561B2 (ja) | アナログ‐デジタル変換装置およびその変換方法 | |
US7978116B2 (en) | Apparatus and method for pipelined analog to digital conversion | |
JP2679658B2 (ja) | A/d変換器 | |
TWI583139B (zh) | 類比數位轉換裝置及其初始化方法 | |
KR20110033101A (ko) | 동기식 리타이밍된 아날로그 디지털 변환을 위한 시스템들 및 방법들 | |
US20190131997A1 (en) | Bootstrapped high-speed successive approximation analog to digital converter | |
JP6700566B2 (ja) | 等化回路、受信回路、及び半導体集積回路 | |
JP4424406B2 (ja) | 直並列型アナログ/デジタル変換器及びアナログ/デジタル変換方法 | |
JP2009218964A (ja) | アナログデジタル変換回路およびそれを搭載した撮像装置 | |
JP2014090308A (ja) | 逐次比較型a/d変換器及びそれを用いたマルチビットデルタシグマ変調器 | |
JP2013135467A5 (ja) | ||
US7535399B2 (en) | Reference voltage shifting technique for optimizing SNR performance in pipeline ADCs with respect to input signal | |
KR101840698B1 (ko) | 혼합형 아날로그 디지털 변환 장치 및 그것의 동작 방법 | |
WO2020090434A1 (ja) | アナログ-デジタル変換器 | |
WO2010116737A1 (ja) | A/d変換装置 | |
US10644714B2 (en) | Pipelined analog-to-digital converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130510 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130515 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20130610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131015 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131111 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5412561 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |