JP5396124B2 - 半導体静電保護装置 - Google Patents

Description

本発明は、静電放電（ＥＳＤ）から電子装置を保護する半導体静電保護装置、特に、バイポーラトランジスタを利用する半導体静電保護装置に関する。

人体、機器、又は周囲環境に帯電した静電気が、静電放電（ＥＳＤ：Electro-Static Discharge、以下「ＥＳＤ」と記す。）によりＥＳＤサージとして電子装置の端子から電子装置の内部に侵入すると、電子装置のｐｎ接合部、配線、及び／又は，酸化膜を含む絶縁膜を静電破壊する。この静電破壊を防止するために、電子装置の端子に、ＥＳＤサージをすばやく取り込み、グランド配線に流すことにより、ＥＳＤサージが電子装置の内部に入り静電破壊を起こすことを防止する静電保護装置が接続される。

従来、電子装置を静電放電から保護するために、いろいろな種類の静電保護装置が使用されている。そのなかで、小型で効率良くＥＳＤサージを取り込みグランド配線に流すことできることから、バイポーラトランジスタを用いる半導体静電保護装置が使用される。

図４は、従来のバイポーラトランジスタを用いる半導体静電保護装置を示す。図４に示される半導体静電保護装置３１は、ＥＳＤサージを吸収するパッド３２、ＥＳＤサージを放出するパッド３３、バイポーラトランジスタ３５、ツェナーダイオード３７、及び抵抗３９を有する。

図４に示される半導体静電保護装置３１では、パッド３２にＥＳＤサージを印加することにより、ツェナーダイオード３７が降伏する。ツェナーダイオード３７の降伏により、抵抗３９に電流が流れ、抵抗３９の両端に電位差が生じる。それにともなって、バイポーラトランジスタ３５のベース−エミッタ間の電位差が増加し、バイポーラトランジスタ３５がＥＳＤ保護素子として動作し、ＥＳＤサージをパッド３２からパッド３３に流す。ここで、バイポーラトランジスタ３５の動作電圧は、ツェナーダイオード３７の降伏電圧と、抵抗３９の抵抗値で定められる。

特開平９−１８６２４９号公報 特開平６−１６３８４１号公報

図４に示されるように、従来の半導体静電保護装置３１では、バイポーラトランジスタ３５のベース−エミッタ間の電位差が増加し、バイポーラトランジスタ３５がＥＳＤ保護素子として動作する前に、パッド３２に印加されたＥＳＤサージが、ツェナーダイオード３７と、バイポーラトランジスタ３５のベース−エミッタ接合を形成する寄生ダイオードとを経由して、パッド３３から放出される。この際、パッド３２からツェナーダイオード３７に流れるＥＳＤサージの電流値が、ツェナーダイオード３７の電流耐量を超えて、ツェナーダイオード３７が破壊することがある。ツェナーダイオード３７が破壊した場合の従来の半導体静電保護装置３１の電流−電圧特性のシミュレーション結果を図５に示す。図５に示すように、ツェナーダイオード３７の破壊電流を越えると、バイポーラトランジスタ３５が、ＥＳＤ保護素子として動作不能になるという問題が生じる。

ツェナーダイオード３７の破壊により、バイポーラトランジスタ３５が、ＥＳＤ保護素子として動作不能になるという問題を防止するには、バイポーラトランジスタ３５が動作するまでツェナーダイオード３７を破壊しないように、ツェナーダイオード３７の電流耐量を増加する必要がある。そのため、ツェナーダイオード３７の電流耐量を増加すると、ツェナーダイオード３７の面積が大きくなり、結果として静電保護装置が大型化するという問題を生じる。

本発明は、装置が大型化することを防止して、小型で確実に動作する半導体静電保護装置を提供することを目的とする。

上記課題を解決するために、本発明の半導体静電保護装置は、静電放電（ＥＳＤ）サージを吸収する第１のパッドと、静電放電（ＥＳＤ）サージを放出する第２のパッドと、コレクタが前記第１のパッドと接続され、静電放電（ＥＳＤ）保護素子として静電放電（ＥＳＤ）サージを流すバイポーラトランジスタと、ドレインが前記バイポーラトランジスタのエミッタと接続されるとともに、ソースとバックゲートとが前記第２のパッドと接続され、静電放電（ＥＳＤ）保護素子として前記バイポーラトランジスタを動作させることにより静電放電（ＥＳＤ）サージを流すＭＯＳトランジスタと、前記ＭＯＳトランジスタのゲートと前記第２のパッドとの間に接続される第１の抵抗と、前記バイポーラトランジスタのベースとコレクタとの間に接続される第２の抵抗と、カソードが前記第１のパッドと接続されるとともに、アノードが前記第１の抵抗と前記ＭＯＳトランジスタのゲートと接続され、静電放電（ＥＳＤ）サージを前記第１のパッドから前記第１の抵抗に流すことにより、前記第１の抵抗に発生する電圧により前記ＭＯＳトランジスタを動作させるツェナーダイオードと、を有することを特徴とする。

本発明により、ツェナーダイオードを通して、ＭＯＳトランジスタのゲートとＥＳＤサージを放出するパッドとの間に接続される抵抗を流れる電流によりＭＯＳトランジスタを制御し、バイポーラトランジスタをＥＳＤ保護素子として動作させるので、ツェナーダイオードの耐電流量を増加させるために、ツェナーダイオードの通電面積を大きくする必要がない。

このため、本発明により、小型で確実に動作する半導体静電保護装置を提供することができる。

本発明の実施形態に係る半導体静電保護装置を示す図である。 本発明の実施形態に係る半導体静電保護装置の電流−電圧特性のシミュレーション結果を示す図である。 本発明の実施形態に係る半導体静電保護装置と従来の半導体静電保護装置の電流−電圧特性のシミュレーション結果を比較する図である。 従来の半導体静電保護装置を示す図である。 従来の半導体静電保護装置の電流−電圧特性のシミュレーション結果を示す図である。

図面に基づいて、本発明の実施形態に係る半導体静電保護装置について説明する。図１は、本発明の実施形態に係るバイポーラトランジスタを用いる半導体静電保護装置を示す。図１に示される本発明の実施形態に係る半導体静電保護装置１は、静電放電（ＥＳＤ）サージを吸収するパッド２、ＥＳＤサージを放出するパッド３、ＥＳＤ保護素子としてＥＳＤサージを流すバイポーラトランジスタ５、ＥＳＤ保護素子としてバイポーラトランジスタ５を動作させることによりＥＳＤサージを流すＭＯＳトランジスタ６、所望の電圧でＭＯＳトランジスタ６を動作させるツェナーダイオード７、ツェナーダイオード７とＭＯＳトランジスタ６の接続部とパッド３との間に接続される抵抗９、及びバイポーラトランジスタ５のコレクタとベースとの間に接続される抵抗１０を有する。

バイポーラトランジスタ５のコレクタは、パッド２と接続され、エミッタは、ＭＯＳトランジスタ６のドレインに接続され、コレクタとベースとの間には、抵抗１０が接続される。ＭＯＳトランジスタ６のソースとバックゲートは、パッド３に接続される。ツェナーダイオード７のカソードは、パッド２に接続され、ツェナーダイオード７のアノードとパッド３との間には抵抗９が接続される。そして、ツェナーダイオード７のアノードは、ＭＯＳトランジスタ６のゲートに接続される。

図１に示される本発明の実施形態に係る半導体静電保護装置１において、パッド２に正のＥＳＤサージが印加される。印加されたＥＳＤサージにより、ツェナーダイオード７と抵抗９とにバイアス電圧が発生し、このバイアス電圧でツェナーダイオード７が動作し、パッド２に印加されたＥＳＤサージが抵抗９を流れる。ＥＳＤサージが抵抗９を流れることにより、抵抗９にバイアス電圧が発生する。抵抗９に発生するバイアス電圧が、ＭＯＳトランジスタ６の閾値を超えると、ＭＯＳトランジスタ６が動作し、バイポーラトランジスタ５のエミッタとパッド３が短絡状態となる。バイポーラトランジスタ５のベースとコレクタとの間には抵抗１０が接続されており、バイポーラトランジスタ５のエミッタとパッド３が短絡状態となると、パッド２に印加されたＥＳＤサージは、バイポーラトランジスタ５とＭＯＳトランジスタ６とを通過した後、パッド３から放出される。

従来技術では、ＥＳＤサージを流すためのバイポーラトランジスタ３５が動作するまで、ツェナーダイオード３７は、パッド３２に印加されたＥＳＤサージを、バイポーラトランジスタ３５のベース−エミッタ間の寄生ダイオードを介してパッド３３に流す。このため、ツェナーダイオード３７をＥＳＤサージに対する耐量を考慮に入れて設計する必要があった。

ツェナーダイオードがその電流耐量を越えることで破壊し、ＥＳＤ保護素子として動作不能となる従来の半導体静電保護装置と同じ電流耐量のツェナーダイオードを用いて、本発明の半導体静電保護装置を形成した場合の電流−電圧特性のシミュレーション結果を図２に示す。図２に示すように、本発明の半導体静電保護装置が動作することが確認できる。また、図３には、図５に示した従来の半導体静電保護装置と図２に示した本発明の半導体静電保護装置の電流−電圧特性のシミュレーション結果の比較を示す。図３に示すように、本発明の半導体静電保護装置は、ツェナーダイオードが破壊する前にＥＳＤ保護素子として動作することが理解できる。

本発明の実施形態に係る半導体静電保護装置において、ツェナーダイオード７は、ＥＳＤサージを流すためのバイポーラトランジスタ５のエミッタとＥＳＤサージを放出するパッド３とを短絡させるＭＯＳトランジスタ６を動作させるために使用されている。ＭＯＳトランジスタ６のゲート−ソース間に接続される抵抗９の抵抗値をより大きくすれば、より小さいＥＳＤサージの電流値でＭＯＳトランジスタ６の閾値電圧値に達することができ、バイポーラトランジスタ５を動作させることができる。そこで、ツェナーダイオード７に流れるＥＳＤサージの電流量を抑制することが可能となり、ツェナーダイオード７の面積をより小さくすることができる。

すなわち、本発明の実施形態に係る半導体静電保護装置においては、ＥＳＤサージを流すためのバイポーラトランジスタ５のコレクタ−ベース間に抵抗１０を接続し、エミッタを接地することによりバイポーラトランジスタ５がＥＳＤサージを流すことができるようにする。バイポーラトランジスタ５のエミッタとＥＳＤサージを放出するパッド３との間には、ＭＯＳトランジスタ６が接続され、ＭＯＳトランジスタ６を所望の電圧で動作させることにより、バイポーラトランジスタ５が、ＥＳＤ保護素子として動作する。このＭＯＳトランジスタ６は、ＥＳＤサージにより降伏したツェナーダイオード７が流す電流によって、ＭＯＳトランジスタ６のゲート−ソース間に接続された抵抗９に発生する電圧により動作する。

そのため、従来のように、ＥＳＤサージがツェナーダイオード７を流れ続けることなく、バイポーラトランジスタ５が、ＥＳＤ保護素子として動作する。ツェナーダイオード７に要求される電流は、ＭＯＳトランジスタ６のゲート電圧を制御する電圧を発生する程度で良く、この電流は抵抗９の値に反比例するので、ツェナーダイオード７の電流容量を確保するために、ツェナーダイオード７の通電面積を大きくして、ツェナーダイオード７を大型化する必要はない。

１：半導体静電保護装置、２：ＥＳＤサージを吸収するパッド（端子）、３：ＥＳＤサージを放出するパッド（端子）、５：バイポーラトランジスタ、６：ＭＯＳトランジスタ、７：ツェナーダイオード、９：抵抗、１０：抵抗、３１：半導体静電保護装置、３２：ＥＳＤサージを吸収するパッド（端子）、３３：ＥＳＤサージを放出するパッド（端子）、３５：バイポーラトランジスタ、３７：ツェナーダイオード、３９：抵抗

Claims (1)

1. 静電放電（ＥＳＤ）サージを吸収する第１のパッドと、
   静電放電（ＥＳＤ）サージを放出する第２のパッドと、
   コレクタが前記第１のパッドと接続され、静電放電（ＥＳＤ）保護素子として静電放電（ＥＳＤ）サージを流すバイポーラトランジスタと、
   ドレインが前記バイポーラトランジスタのエミッタと接続されるとともに、ソースとバックゲートとが前記第２のパッドと接続され、静電放電（ＥＳＤ）保護素子として前記バイポーラトランジスタを動作させることにより静電放電（ＥＳＤ）サージを流すＭＯＳトランジスタと、
   前記ＭＯＳトランジスタのゲートと前記第２のパッドとの間に接続される第１の抵抗と、
   前記バイポーラトランジスタのベースとコレクタとの間に接続される第２の抵抗と、
   カソードが前記第１のパッドと接続されるとともに、アノードが前記第１の抵抗と前記ＭＯＳトランジスタのゲートと接続され、静電放電（ＥＳＤ）サージを前記第１のパッドから前記第１の抵抗に流すことにより、前記第１の抵抗に発生する電圧により前記ＭＯＳトランジスタを動作させるツェナーダイオードと、
   を有することを特徴とする半導体静電保護装置。

Images