JP5362575B2 - メモリアレイの動的ワードラインドライバ及びデコーダ - Google Patents
メモリアレイの動的ワードラインドライバ及びデコーダ Download PDFInfo
- Publication number
- JP5362575B2 JP5362575B2 JP2009532565A JP2009532565A JP5362575B2 JP 5362575 B2 JP5362575 B2 JP 5362575B2 JP 2009532565 A JP2009532565 A JP 2009532565A JP 2009532565 A JP2009532565 A JP 2009532565A JP 5362575 B2 JP5362575 B2 JP 5362575B2
- Authority
- JP
- Japan
- Prior art keywords
- word line
- clock
- clock signal
- address
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Static Random-Access Memory (AREA)
Description
Claims (22)
- クロック信号及びメモリアレイのメモリアドレスの第1の部分を受信し、
メモリアドレスの前記第1の部分を復号化して、前記クロック信号及び前記メモリアドレスの第1の部分に従ったアクティブなクロック信号及び複数の非アクティブなクロック信号を生成し、
前記アクティブなクロック信号を、前記復号化された第1の部分に従う第1のロジックの複数のクロック出力のうちの選択されたクロック出力を介して、前記メモリアレイに関連付けられたワードラインドライバの選択されたグループの選択された1つのワードラインドライバに印加し、前記複数のクロック出力は、前記選択されたグループに関連付けられており、
前記複数の非アクティブなクロック信号を前記選択されたグループの選択されていないワードラインドライバへ印加する、第1のロジックと
前記メモリアドレスの第2の部分を復号化して、復号化された第2の部分を生成し、前記第2の部分は前記第1の部分に含まれない前記メモリアドレスの各ビットを含み、
前記復号化された第2の部分を前記選択された1つのワードラインドライバに印加し、
前記復号化された第2の部分及び前記アクティブなクロック信号に従って前記選択された1つのワードラインドライバを選択的にアクティブにする第2のロジックと、
前記選択されていないワードラインドライバを非アクティブプレチャージ状態に保持する第3のロジックと
を具備する回路装置。 - 前記第1のロジックは、クロック信号を受信し、選択的に前記アクティブなクロック信号を前記選択されたクロック出力を介して印加する条件付クロック生成器を具備する請求項1記載の回路装置。
- 前記条件付クロック生成器は、前記アクティブなクロック信号を前記メモリアドレスの第1の部分に従って前記選択されたクロック出力に選択的に印加する請求項項2記載の回路装置。
- 前記第1のロジックは、前記メモリアドレスの前記復号化された第1の部分を決定するための少なくとも2つのアドレスビットを復号化するデコーダを具備する請求項1記載の回路装置。
- 前記第1のロジックは、4つの特定の条件付クロック出力を生成し、前記4つの特定の条件付クロック出力のうちの1つは、一度にアクティブとなり、前記第1のロジックは選択されたクロック出力として1つの条件付クロック信号を印加するように構成されている請求項1記載の回路装置。
- ワードラインドライバの選択されたグループは、4つのワードラインドライバを有し、各4つのワードラインドライバはメモリアレイの各ワードラインに関連付けられ、前記4つのワードラインドライバは共通のアドレス入力を共有するように構成されている請求項1記載の回路装置。
- メモリアレイの特定のワードラインを選択する方法において、
メモリアレイのメモリアドレスの第1の部分に基づいて、複数のワードラインドライバの選択されたグループにクロック信号を選択的に提供し、
前記クロック信号を選択的に提供することは、
前記メモリアレイの第1のロジックにて、クロック信号及び前記メモリアドレスの第1の部分を受信し、
前記第1のロジックにて、前記第1の部分を復号化して前記クロック信号及び前記第1の部分に従うアクティブなクロック信号及び複数の非アクティブなクロック信号を生成し、
前記アクティブなクロック信号を、前記復号化された第1の部分に従う複数のクロック出力のうちの選択されたクロック出力を介して、前記選択されたグループの選択された1つのワードラインドライバに選択的に印加し、
前記非アクティブなクロック信号を前記選択されたグループの選択されていないワードラインドライバに選択的に印加し、各複数のワードラインドライバは前記メモリアレイの対応するワードラインに関連付けられ、
前記メモリアドレスの第2の部分に従ってワードラインドライバの選択されたグループのうちの前記選択された1つのワードラインドライバをアクティブにし、前記選択された1つのワードラインドライバをアクティブにすることは、
前記メモリアレイの第2のロジックにて、前記メモリアドレスの第2の部分を受信し、前記第2の部分は、前記第1の部分に含まれない前記メモリアドレスの各ビットを含み、
前記第2のロジックにて、前記第2の部分を復号化して前記選択されたグループを決定し、
アドレス入力信号を前記復号化された第2の部分にしたがって前記選択された1つのワードラインドライバに選択的に印加し、
前記アドレス入力信号及び前記アクティブなクロック信号にしたがって前記選択されたワードラインを選択的にアクティブにし、
前記選択されていないワードラインドライバを非アクティブプレチャージ状態に保持する方法。 - 条件付クロック生成器を介して、前記第1の部分にしたがった前記選択されたクロック出力を決定することをさらに具備する請求項7記載の方法。
- 前記選択されたグループにおける各ワードラインドライバは、前記メモリアドレスの第2の部分を受信する共有のアドレス入力を有する請求項7記載の方法。
- メモリアレイのメモリアドレスの第1の部分に基づいて、ワードラインドライバの選択されたグループにクロック信号を選択的に提供する手段と、前記選択的に提供する手段は、
前記メモリアレイの第1のロジックにて、クロック信号及び前記第1の部分を受信する手段と、
前記第1のロジックにて、前記第1の部分を復号化して前記クロック信号及び前記第1の部分に従うアクティブなクロック信号及び複数の非アクティブなクロック信号を生成する手段と、
前記アクティブなクロック信号を、前記復号化された第1の部分に従う複数のクロック出力のうちの選択されたクロック出力を介して、前記選択されたグループの選択された1つのワードラインドライバに選択的に提供する手段と、
前記複数の非アクティブなクロック信号を前記選択されたグループの選択されていないワードラインドライバに選択的に印加する手段とを含み、
前記メモリアドレスの第2の部分に従って前記選択された1つのワードラインドライバをアクティブにする手段と、前記アクティブにする手段は、
前記メモリアレイの第2のロジックにて、前記第2の部分を受信する手段と、前記第2の部分は、前記第1の部分に含まれない前記メモリアドレスの各ビットを含み、
前記第2のロジックにて、前記第2の部分を復号化してアドレス入力信号を生成する手段と、
前記アドレス入力信号を前記復号化された第2の部分に従う前記選択された1つのワードラインドライバに選択的に印加する手段と、
前記アドレス入力信号及び前記アクティブなクロック信号に従う前記選択された1つのワードラインドライバを選択的にアクティブにする手段を具備し、
非アクティブプレチャージ状態に前記選択されていないワードラインドライバを保持する手段と
を具備する回路装置。 - 前記選択されたグループの各ワードラインドライバは、前記メモリアレイの対応するワードラインに関連付けられている請求項10記載の回路装置。
- 第1の部分を受信するアドレス入力と、クロック信号を受信するクロック入力とを含む条件付クロック生成器をさらに具備し、前記条件付クロック生成器は、アクティブなクロック信号をメモリアドレスの第1の部分にしたがった複数のクロック出力のうちの1つに選択的に印加する請求項11記載の回路装置。
- 前記回路装置は、集積回路を具備する請求項11記載の回路装置。
- 前記集積回路は、メモリアレイを含む請求項13記載の回路装置。
- ワードラインドライバの各グループが対応する制御端子、対応するアドレス端子及び対応する出力端子を有し、前記対応する出力端子がメモリアレイの対応するワードラインに結合しているワードラインドライバのグループと、
復号化されたアドレスを受信する入力と、各グループの対応するアドレス端子に結合され、前記復号化されたアドレスに従うアドレス入力信号を出力する反転出力とを含むインバータと、前記復号化されたアドレスは、メモリアレイのメモリアドレスの第2の部分に従う第2の復号器によって生成され、前記第2の部分は前記メモリアドレスの第1の部分に含まれない前記メモリアドレスの各ビットを含み、
各複数のクロック出力がグループのワードラインドライバの各々の対応する制御端子に結合された複数のクロック出力と、前記複数のクロック出力のうちの選択されたクロック出力は、アクティブなクロック信号を受信するように構成され、前記複数のクロック出力のうちの各選択されていないクロック出力は対応する非アクティブなクロック信号を受信するように構成され、前記アクティブなクロック信号及び前記対応する非アクティブなクロック信号は、クロック信号及び前記第1の部分の復号化にしたがう第1の復号器によって生成され、前記グループの選択された1つのワードラインドライバは前記アドレス入力信号及びアクティブなクロック信号にしたがってアクティブにされるように構成され、ワードラインドライバのグループの選択されていないワードラインドライバは静的プレチャージ状態に保持されている回路装置。 - 前記クロック信号から複数のクロック出力を引き出すロジックをさらに具備する請求項15記載の回路装置。
- 前記クロック信号を受信し、前記アクティブなクロック信号を前記選択されたクロック出力に印加するクロック生成器をさらに具備する請求項15記載の回路装置。
- 前記選択された1つのワードラインドライバは、動的評価状態である請求項17記載の回路装置。
- 前記静的プレチャージ状態は、固定電圧レベルである請求項18記載の回路装置。
- メモリアレイのワードラインの対応するグループに接続されたワードラインドライバのグループと、
共通接続を介してワードラインドライバの各グループに接続され、
メモリアレイのメモリアドレスの第2の部分を受信し、前記第2の部分は前記メモリアドレスの第1の部分に含まれない各ビットを含み、
前記第2の部分を復号化して、ワードラインドライバの前記グループの選択された1つのワードラインドライバを決定し、
前記復号化された第2の部分に従うアドレス入力信号を生成し、
前記アドレス入力信号を前記選択された1つのワードラインドライバに選択的に印加するように構成されたアドレス入力と、
複数のクロック出力と、各複数のクロック出力は前記グループの対応するワードラインドライバに接続され、 クロック信号及び前記第1の部分を受信し、
前記第1の部分を復号化して前記クロック信号及び前記第1の部分に従うアクティブなクロック信号及び複数の非アクティブなクロック信号を生成し、
前記アクティブなクロック信号を、前記複数のクロック出力のうちの選択されたクロック出力を介して前記選択された1つのワードラインドライバに選択的に印加し、前記複数の非アクティブなクロック信号をワードラインドライバの前記グループの選択されていないワードラインドライバに選択的に印加し、
前記複数の非アクティブなクロック信号を前記グループの選択されていないワードラインドライバに選択的に印加し、
前記アクティブなクロック信号及び前記アドレス入力信号に従う前記選択された1つのワードラインドライバを選択的にアクティブにするように構成された第1のロジックと、
ワードラインドライバの前記グループの選択されていないワードラインドライバを非アクティブプレチャージ状態に保持する第2のロジックと
を具備する回路装置。 - 前記選択された1つのワードラインドライバは、動的評価状態にあり、前記選択されていないワードラインドライバは静的プレチャージ状態にある請求項20記載の回路装置。
- 各ワードラインドライバの状態は、前記アクティブなクロック信号の選択的アプリケーションによって決定される請求項21記載の回路装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/548,132 | 2006-10-10 | ||
US11/548,132 US7693002B2 (en) | 2006-10-10 | 2006-10-10 | Dynamic word line drivers and decoders for memory arrays |
PCT/US2007/080993 WO2008045966A2 (en) | 2006-10-10 | 2007-10-10 | Dynamic word line drivers and decoders for memory arrays |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012008890A Division JP5631906B2 (ja) | 2006-10-10 | 2012-01-19 | メモリアレイの動的ワードラインドライバ及びデコーダ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010506346A JP2010506346A (ja) | 2010-02-25 |
JP5362575B2 true JP5362575B2 (ja) | 2013-12-11 |
Family
ID=39274836
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009532565A Active JP5362575B2 (ja) | 2006-10-10 | 2007-10-10 | メモリアレイの動的ワードラインドライバ及びデコーダ |
JP2012008890A Active JP5631906B2 (ja) | 2006-10-10 | 2012-01-19 | メモリアレイの動的ワードラインドライバ及びデコーダ |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012008890A Active JP5631906B2 (ja) | 2006-10-10 | 2012-01-19 | メモリアレイの動的ワードラインドライバ及びデコーダ |
Country Status (7)
Country | Link |
---|---|
US (1) | US7693002B2 (ja) |
EP (1) | EP2076904B1 (ja) |
JP (2) | JP5362575B2 (ja) |
KR (1) | KR101002565B1 (ja) |
CN (1) | CN101523501B (ja) |
TW (1) | TW200832441A (ja) |
WO (1) | WO2008045966A2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101617371B (zh) | 2007-02-16 | 2014-03-26 | 莫塞德技术公司 | 具有多个外部电源的非易失性半导体存储器 |
JP5240056B2 (ja) * | 2009-05-12 | 2013-07-17 | 富士通セミコンダクター株式会社 | 半導体メモリおよびシステム |
US8218354B2 (en) * | 2009-12-30 | 2012-07-10 | Taiwan Semicondcutor Manufacturing Co., Ltd. | SRAM word-line coupling noise restriction |
US8130587B1 (en) * | 2010-08-30 | 2012-03-06 | Oracle International Corporation | Efficient method of replicate memory data with virtual port solution |
US8456946B2 (en) * | 2010-12-22 | 2013-06-04 | Intel Corporation | NAND logic word line selection |
US8547777B2 (en) * | 2010-12-22 | 2013-10-01 | Intel Corporation | Nor logic word line selection |
US8441885B2 (en) * | 2011-03-18 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for memory word line driver |
US8837226B2 (en) * | 2011-11-01 | 2014-09-16 | Apple Inc. | Memory including a reduced leakage wordline driver |
US8861301B2 (en) * | 2012-06-08 | 2014-10-14 | Freescale Semiconductor, Inc. | Clocked memory with latching predecoder circuitry |
US10043557B1 (en) * | 2017-10-10 | 2018-08-07 | Micron Technology, Inc. | Apparatuses and methods for parallel I/O operations in a memory |
US10714166B2 (en) * | 2018-08-13 | 2020-07-14 | Micron Technology, Inc. | Apparatus and methods for decoding memory access addresses for access operations |
US11257538B2 (en) * | 2018-10-03 | 2022-02-22 | Micron Technology, Inc. | Systems and methods for improved reliability of components in dynamic random access memory (DRAM) |
US10817420B2 (en) * | 2018-10-30 | 2020-10-27 | Arm Limited | Apparatus and method to access a memory location |
US10818345B1 (en) * | 2019-10-22 | 2020-10-27 | Micron Technology, Inc. | Two-stage signaling for voltage driver coordination in integrated circuit memory devices |
CN114649005A (zh) * | 2021-02-09 | 2022-06-21 | 台湾积体电路制造股份有限公司 | 存储器件 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5051959A (en) * | 1985-08-14 | 1991-09-24 | Fujitsu Limited | Complementary semiconductor memory device including cell access transistor and word line driving transistor having channels of different conductivity type |
JPH0770220B2 (ja) * | 1985-11-22 | 1995-07-31 | 株式会社日立製作所 | 半導体集積回路装置 |
JP2679420B2 (ja) * | 1991-02-01 | 1997-11-19 | 日本電気株式会社 | 半導体論理回路 |
JPH04281294A (ja) * | 1991-03-11 | 1992-10-06 | Matsushita Electric Ind Co Ltd | 駆動回路 |
JP3266346B2 (ja) * | 1992-12-10 | 2002-03-18 | 株式会社日立製作所 | 半導体記憶装置 |
JPH07111084A (ja) * | 1993-10-13 | 1995-04-25 | Oki Micro Design Miyazaki:Kk | 半導体集積回路装置 |
JP3415664B2 (ja) * | 1993-12-28 | 2003-06-09 | 三菱電機株式会社 | 半導体記憶装置 |
JP3593389B2 (ja) * | 1995-08-04 | 2004-11-24 | 株式会社日立製作所 | 半導体論理回路 |
US5596539A (en) * | 1995-12-28 | 1997-01-21 | Lsi Logic Corporation | Method and apparatus for a low power self-timed memory control system |
JPH1040685A (ja) * | 1996-07-23 | 1998-02-13 | Mitsubishi Electric Corp | 同期型記憶装置および同期型記憶装置におけるデータ読み出し方法 |
JPH11317074A (ja) * | 1998-04-30 | 1999-11-16 | Nec Corp | ワード線制御回路 |
JP2000187978A (ja) * | 1998-12-22 | 2000-07-04 | Hitachi Ltd | 半導体装置 |
JP4427847B2 (ja) * | 1999-11-04 | 2010-03-10 | エルピーダメモリ株式会社 | ダイナミック型ramと半導体装置 |
JP2001236798A (ja) * | 2000-02-18 | 2001-08-31 | Fujitsu Ltd | 半導体記憶装置及びストレス電圧設定方法 |
US6888776B2 (en) * | 2000-09-06 | 2005-05-03 | Renesas Technology Corp. | Semiconductor memory device |
JP3544933B2 (ja) * | 2000-10-05 | 2004-07-21 | Necエレクトロニクス株式会社 | 半導体集積回路 |
JP2003007852A (ja) * | 2001-06-21 | 2003-01-10 | Toshiba Corp | 半導体記憶装置 |
US7009910B2 (en) * | 2001-08-23 | 2006-03-07 | Winbond Electronics Corporation | Semiconductor memory having a flexible dual-bank architecture with improved row decoding |
JP2003077294A (ja) * | 2001-08-31 | 2003-03-14 | Mitsubishi Electric Corp | メモリ回路 |
JP2004178729A (ja) * | 2002-11-28 | 2004-06-24 | Hitachi Ltd | 半導体記憶装置 |
JP2004288040A (ja) * | 2003-03-24 | 2004-10-14 | Fuji Xerox Co Ltd | 画像処理装置、画像処理方法、及び画像処理プログラム |
US7047385B1 (en) * | 2003-06-16 | 2006-05-16 | Cisco Technology, Inc. | High-speed memory for use in networking systems |
JP2005064165A (ja) * | 2003-08-11 | 2005-03-10 | Hitachi Ltd | 半導体集積回路装置 |
KR100505709B1 (ko) * | 2003-09-08 | 2005-08-03 | 삼성전자주식회사 | 상 변화 메모리 장치의 파이어링 방법 및 효율적인파이어링을 수행할 수 있는 상 변화 메모리 장치 |
JP4993540B2 (ja) * | 2005-02-16 | 2012-08-08 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
-
2006
- 2006-10-10 US US11/548,132 patent/US7693002B2/en active Active
-
2007
- 2007-10-10 WO PCT/US2007/080993 patent/WO2008045966A2/en active Application Filing
- 2007-10-10 CN CN2007800373679A patent/CN101523501B/zh active Active
- 2007-10-10 KR KR1020097009648A patent/KR101002565B1/ko active IP Right Grant
- 2007-10-10 EP EP07844117A patent/EP2076904B1/en active Active
- 2007-10-10 JP JP2009532565A patent/JP5362575B2/ja active Active
- 2007-10-11 TW TW096138072A patent/TW200832441A/zh unknown
-
2012
- 2012-01-19 JP JP2012008890A patent/JP5631906B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US20080084778A1 (en) | 2008-04-10 |
WO2008045966A2 (en) | 2008-04-17 |
JP5631906B2 (ja) | 2014-11-26 |
US7693002B2 (en) | 2010-04-06 |
EP2076904A2 (en) | 2009-07-08 |
JP2010506346A (ja) | 2010-02-25 |
EP2076904B1 (en) | 2012-08-01 |
KR101002565B1 (ko) | 2010-12-17 |
CN101523501B (zh) | 2013-03-13 |
WO2008045966A3 (en) | 2008-08-07 |
KR20090074798A (ko) | 2009-07-07 |
JP2012123900A (ja) | 2012-06-28 |
CN101523501A (zh) | 2009-09-02 |
TW200832441A (en) | 2008-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5362575B2 (ja) | メモリアレイの動的ワードラインドライバ及びデコーダ | |
TWI462117B (zh) | 具有位準偏移字元線驅動器之記憶體及其方法 | |
US9245595B2 (en) | System and method for performing SRAM access assists using VSS boost | |
US8773165B2 (en) | Logic circuit performing exclusive or operation and data processing system including the same | |
US9202555B2 (en) | Write word-line assist circuitry for a byte-writeable memory | |
US9112488B2 (en) | Semiconductor memory device with a clock circuit for reducing power consumption in a standby state | |
KR100772110B1 (ko) | 로우 어드레스 제어 장치 | |
CN112133344A (zh) | 用于控制字线放电的设备及方法 | |
US20060176078A1 (en) | Voltage level shifting circuit and method | |
JP5021262B2 (ja) | 半導体メモリ装置 | |
KR970000331B1 (ko) | 반도체 기억장치 | |
JP2009238367A (ja) | メモリ装置 | |
KR100815180B1 (ko) | 선택적으로 네가티브 워드라인 구동을 하는 반도체메모리장치. | |
US20080062777A1 (en) | Semiconductor memory apparatus | |
KR20020005232A (ko) | 반도체 메모리 소자의 컬럼 디코딩 장치 | |
US7649801B2 (en) | Semiconductor memory apparatus having column decoder for low power consumption | |
JP2006085812A (ja) | 強誘電体記憶装置のデータ読み出し/再書き込み回路、強誘電体記憶装置、電子機器 | |
JP2004265566A (ja) | メモリ装置 | |
JP4964907B2 (ja) | 記憶体制御器及び復号器 | |
KR20090128607A (ko) | 개선된 라이트 동작 스피드를 갖는 반도체 메모리 장치 | |
JP2007019997A (ja) | 電界効果トランジスタ回路およびその設計方法 | |
JP2003100083A (ja) | メモリ装置 | |
Choi | S 2 RAM: Optimization of SRAM with Memory Access Patterns | |
JP2020004472A (ja) | 半導体記憶装置およびデータ書き込み方法 | |
KR20180081311A (ko) | 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111125 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111202 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111222 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120119 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120717 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121119 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130430 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130509 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130701 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130708 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130717 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130904 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5362575 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |