JP5361381B2 - 半導体構成素子を製作するための方法及び薄膜半導体構成素子 - Google Patents

半導体構成素子を製作するための方法及び薄膜半導体構成素子 Download PDF

Info

Publication number
JP5361381B2
JP5361381B2 JP2008524355A JP2008524355A JP5361381B2 JP 5361381 B2 JP5361381 B2 JP 5361381B2 JP 2008524355 A JP2008524355 A JP 2008524355A JP 2008524355 A JP2008524355 A JP 2008524355A JP 5361381 B2 JP5361381 B2 JP 5361381B2
Authority
JP
Japan
Prior art keywords
layer
support layer
thin film
semiconductor chip
film semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008524355A
Other languages
English (en)
Other versions
JP2009503878A (ja
Inventor
ヘルマン ジークフリート
ハーン ベルトルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2009503878A publication Critical patent/JP2009503878A/ja
Application granted granted Critical
Publication of JP5361381B2 publication Critical patent/JP5361381B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01025Manganese [Mn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12036PN diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P20/00Technologies relating to chemical industry
    • Y02P20/50Improvements relating to the production of bulk chemicals
    • Y02P20/582Recycling of unreacted starting or intermediate materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Laminated Bodies (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体構成素子を製作するための方法及び薄膜半導体構成素子に関する。
本発明の課題は、半導体構成素子を製作するための簡単な方法を提供することにある。更に本発明の課題は、容易に取扱い可能で機械的に安定した薄膜半導体構成素子を提供することにある。
これらの課題は、請求項1及び2に記載の方法、即ち:
‐半導体材料を有する層複合体を成長基板上に形成し、
‐フレキシブルな支持体層を前記層複合体に付与し、
‐フレキシブルな支持体層を自己支持型の支持体層へと硬化させ、
‐成長基板を剥離することを特徴とする、半導体構成素子を製作するための方法、及び、
‐半導体材料を有する層複合体を成長基板上に形成し、
‐自己支持型の支持体層を層複合体に付与し、この場合、支持体層がベース層と、層複合体に面した付着層とを有しており、この付着層が層複合体に付着し、
‐成長基板を剥離することを特徴とする、半導体構成素子を製作するための方法、
並びに請求項25及び26に記載の薄膜半導体構成素子、即ち:
‐積層体と、
‐該積層体に配置された自己支持型の支持体層を有しており、しかも、該支持体層が硬化されていることを特徴とする、薄膜半導体構成素子、及び、
‐積層体と、
‐該積層体に配置された自己支持型の支持体層を有しており、しかも、該支持体層が、ベース層と、前記積層体に面した付着層とを有しており、該付着層が積層体に付着していることを特徴とする、薄膜半導体構成素子によって解決される。前記方法及び薄膜半導体構成素子の有利な改良は、従属請求項に記載されている。
半導体構成素子を製作するための本発明による方法の第1バリエーションは、以下の段階を有している。即ち:
‐半導体材料を有する層複合体を成長基板上に形成し、
‐フレキシブルな支持体層を層複合体に付与し、
‐フレキシブルな支持体層を自己支持型の支持体層へと硬化させ、
‐成長基板を剥離する。
つまり、層複合体の成長基板とは反対の側に、フレキシブルな支持体層を付与し、この支持体層は硬化後に、自己支持型の、有利には剛性の支持体層として、層複合体に付着する。
半導体構成素子を製作するための本発明による方法の第2バリエーションは、以下の段階を有している。即ち:
‐半導体材料を有する層複合体を成長基板上に形成し、
‐自己支持型の支持体層を層複合体に付与し、この場合、支持体層がベース層と、層複合体に面した付着層とを有しており、この付着層が層複合体に付着し、
‐成長基板を剥離する。
つまり、層複合体の成長基板とは反対の側に支持体層を付与し、この支持体層は、完成した半導体構成素子において、自己支持型の、有利には剛性の支持体層として、層複合体に付着する。
有利には、層複合体と支持体層との間の、例えばはんだ結合等の別個の結合を節約することができ、これにより、コストを発生させるボンディングの方法段階が節減可能である。
前記の第1バリエーションでは、フレキシブルな支持体層に比べて自己支持型の支持体層は、より形状安定的であり、従って、より簡単に取扱い可能であるという利点を有している。
第2バリエーションでは、付着層は溶融接着剤から形成されており、ベース層は形状安定性のプラスチックから形成されていてよい。この場合、付着層を溶融して、層複合体の十分な濡れ延いては硬化後の十分な付着を得るためには、付着層の加熱が必要とされている。付着層は、室温では有利には固体である。更に、付着層は付加的な加熱無しで層複合体に付着するということが考えられる。この場合、当該付着層は例えばシリコーンを有しており、ベース層はポリイミドを有していてよい。
当該方法の第2バリエーションの有利な実施形態では、ベース層がプラスチック材料を有している。択一的には、ベース層はガラスを有していてよい。
有利には、支持体層はシートである。特に、この支持体層はウェブに製作されたプラスチックシートであってよい。本発明による支持体層の比較的小さな厚さにおいても、十分な安定性が得られる。それというのも、比較的小さな厚さに基づき、支持体層は弾性なので、亀裂形成の危険が低下されているからである。この場合、比較的小さな厚さとは、有利には100μm、特に有利には100μm未満であると理解される。
特に有利には、支持体層は透明である。このことは、支持体層が同時に出射結合層として役立つことができるという利点を有している。
本発明の方法により、有利には薄膜半導体構成素子、特に放射線放射型の薄膜半導体構成素子が製作される。
放射線放射型の薄膜半導体構成素子は、特に以下の複数の特徴のうちの少なくとも1つによって優れている。即ち:
‐支持体エレメントに面した、放射線発生型のエピタキシ層列の第1の主要面に、有利には反射性の層が付与又は形成されており、この層が、エピタキシ層列において発生された電磁放射線の少なくとも一部を、エピタキシ層に反射し戻し、
‐エピタキシ層列が、20μm又は20μm未満の範囲内、特に10μmの範囲内の厚さを有しており、
‐エピタキシ層列が、混合層を有する少なくとも1つの面を備えた、少なくとも1つの半導体層を有しており、前記混合層が、理想的にはほぼエルゴード的な配光をエピタキシャルなエピタキシ層列内に生ぜしめる、即ち、前記混合層は、可能な限りエルゴード的な確率の散乱特性を有している。
放射線放射型の薄膜半導体構成素子の基本原理は、例えばI.Schnitzer et al.,Appl.Phys.Lett.63(16),18.Oktober 1993,2174−2176に記載されており、この点においてその開示内容を引用する。
前記のような放射線放射型の薄膜半導体構成素子は、ほぼランバート表面放射体である。
従って、本発明では層複合体が電磁放射線を発生させるための活性層列を有しており、この活性層列は、有利には成長基板上でエピタキシャルに成長する。
複数の薄膜半導体構成素子を製作するためには、層複合体が複数の個別の積層体に構造化される。これらの積層体は、例えばソーイングによって個別化され得る。
支持体層は、予め構造化されて層複合体に付与されてよく、これにより、層複合体は前記構造体に沿って複数の積層体に個別化することができる。
本発明による方法の第1バリエーションの有利な実施形態では、プラスチック材料を有する支持体層が使用される。このような支持体層は、特に有利にはエポキシ樹脂、PET(ポリエチレンテレフタレート)又はポリマ、特にポリイミド、例えばカプトン、又はこれらの材料の組合わせを有している。カプトンは、DuPont社により提供されるポリイミド製品の商標名である。
従来の方法では、支持体に層複合体をボンディングする際の典型的な温度は、400℃の範囲内に達する。成長基板の熱膨張係数と、支持体の熱膨張係数とが互いに著しく異なっている場合は、続く室温への冷却時に、ひずみ若しくはゆがみの発生する恐れがある。更にこれにより、支持体に亀裂の生じる恐れがあるので、得られる構成素子は、最早十分な安定性を有してはいない。
本発明による方法は、より低い温度で間に合うので、より少ない熱的なゆがみが生じ、これにより、亀裂形成の危険が有利には低下されている。
例えば、銀充填されたエポキシ樹脂を有する支持体層は、80℃〜90℃で溶融され且つ150℃の温度で硬化される。この場合、10%の偏差は許容可能である。
本発明による支持体層に関する別の手段は、ガラス粒子が充填された接着剤フィルムである。この接着剤フィルムは、特にエポキシ樹脂及びアクリレートを有するハイブリッド材料から形成されていてよい。このハイブリッド材料には、銀めっきを有するガラス粒子が入っており、この場合、接着剤フィルムは有利には前記ガラス粒子を介して導電性である。接着剤フィルムは、120℃で溶融され且つ160℃で30分間硬化されてよい。
本発明による方法に対応して製作された半導体構成素子において、作動中に発生する損失熱を導出できるようにするためには、支持体層が有利には熱伝導性に形成される。これにより、波長のずれ又は半導体構成素子から放射される放射線の強度低下等の不都合な影響が回避され得る。
本発明による方法の有利な実施形態では、支持体層が電気的に絶縁性の材料により形成される。支持体層には少なくとも1つの電気的な導体路が付与され、これにより、後で共通の支持体層に付与された積層体から成る1ユニット又は個別化された構成素子が電極に接続される。
択一的に、支持体層は導電性の材料により形成可能である。例えば、支持体層は金属、特にAl,Ag,Ti,Cu又は合金、特に黄銅を有している。
半導体構成素子の電気的な接触接続のためには、層複合体の、支持体層に面した側にコンタクト面、特に金属を有する金属化コンタクトが設けられる。
本発明による方法の有利な実施形態では、金属化コンタクト用に、後の作動時に活性積層体から発生される放射線を少なくとも部分的に反射する材料が選択される。このことは特に、支持体層が発生される放射線に関して透過性ではなく、放射線が、半導体構成素子の、支持体層とは反対の側で出射結合される場合に有利である。
成長基板は、例えばここで内容を引用するWO98/14986から公知であるように、有利にはレーザ剥離法によって除去される。成長基板は、プラズマエッチング又はドライエッチング等の別の方法によっても剥離可能であるか、又は機械的に除去することもできる。
成長基板の剥離後に、層複合体の支持体層とは反対の側に、有利には第2のコンタクト面、特に金属化コンタクトが付与される。この第2のコンタクト面は、後の薄膜半導体構成素子の別の電気的な接触接続部用に設けられている。
更に、積層体の支持体層とは反対の側に、フレキシブルな被覆層が付与されてよく、この被覆層は硬化されてよい。択一的に、当該のフレキシブルな被覆層は、完全には硬化されていない状態のままであってよい。
別の手段は、ベース層と、層複合体に面した付着層とを有する被覆層を付与する点にある。この場合、付着層が層複合体に付着する。
特に、被覆層はシートであってよい。
有利には、当該被覆層は活性層から発生される放射線に関して透過性である。有利な構成では、被覆層は、後の活性積層体から発生される放射線の波長変換に関与するための変換材料を有している。
被覆層は、特に有利には支持体層に対応した特性を有している。但し当該被覆層は、支持体層とは異なる材料を有していてもよい。
有利な変化態様では、被覆層はガラスから形成されている。更に、被覆層は、層複合体に面した側に、薄膜半導体構成素子の表面接触接続用に、少なくとも1つの導体路を有していてよく、この導体路は、特にITO(Indium Tin Oxide)等の放射線透過材料を有している。
有利には、支持体層及び被覆層の両面配置は、1ケーシング体が代替することができる。
有利には本発明による方法の第1バリエーションに対応して製作可能な、本発明による薄膜半導体構成素子の第1バリエーションは、以下の構成部材を有している。即ち:
‐積層体、
‐該積層体に配置された自己支持型の、有利には剛性の支持体層を有しており、しかも、該支持体層は硬化されている。
有利には本発明による方法の第2バリエーションに対応して製作可能な、本発明による薄膜半導体構成素子の第2バリエーションは、以下の構成部材を有している。即ち:
‐積層体、
‐該積層体に配置された自己支持型の支持体層を有しており、しかも、該支持体層が、ベース層と、前記積層体に面した付着層とを有しており、該付着層が積層体に付着している。
特に、支持体層は、第1及び第2バリエーションの方法に関連して既に述べた特性を有している。
本発明による支持体層を備えた薄膜半導体構成素子は、十分な機械的安定性を有しているので、付加的な支持体は必要とされない。これにより、半導体構成素子は有利には小さな構成高さ、例えば120μmで構成され得る。
薄膜半導体構成素子は、電磁放射線を発生させるために設けられており、このためには積層体の構成部材である活性積層を有している。例えば、この活性積層は従来のpn移行部、ダブルヘテロ構造、シングル量子井戸構造又はマルチ量子井戸構造を有していてよい。
更に、薄膜半導体構成素子は、有利な構成では窒化化合物半導体を有しており、このことは、活性積層体又はこの活性積層体のうちの少なくとも1つの層が、窒化物‐III/V‐化合物半導体材料、有利にはAlGaInl‐n‐mNを有しているということを意味しており、この場合、0≦n≦1,0≦m≦1,n+m≦1である。この材料は、必ずしも前記公式に従った数学的に正確な組成を有している必要はない。むしろ、前記材料は、1つ又は複数のドープ剤及びAlGaInl‐n‐mN材料を特徴付ける物理的な特性をほぼ変えない付加的な成分を有していてよい。但し便宜上、前記公式に含まれるのは、部分的に少量の別の物質、例えばPにより代替可能であるとしても、結晶格子の重要な成分(Al,Ga,In,N)だけである。
窒化化合物半導体を有する薄膜半導体構成素子は、主に可視スペクトルの短波領域の波長を有する放射線を放射する。
前記波長は、積層体に放射方向で見て後置された変換素子により、少なくとも部分的により長い波長に変換され得る。
特に、変換素子は薄膜半導体構成素子、有利には被覆層に組み込まれていてよい。
本発明では、支持体層はプラスチック材料を有していてよい。支持体層用に有利な材料は、例えばエポキシ樹脂、PET、ポリマー、特にポリイミド、例えばカプトン、又はこれらの材料の組み合わせである。
更に、支持体層若しくは被覆層は、本発明による方法に関連して述べたあらゆる特性を有していてよい。同じことが薄膜半導体構成素子に当てはまる。
更に、支持体層は有利な構成では炭素繊維を有している。炭素繊維は、例えばポリマーフィルムに埋め込まれており且つこのポリマーフィルムよりも高い熱伝導率を有していてよいので、有利には全体として付着性で熱伝導性の支持体層が得られる。
更に、支持体層はガラス繊維、特にケイ酸塩を有していてよい。
別の有利な構成では、支持体層は活性積層体から発生される放射線に関して透過性である。このことは、放射線を直接に出射結合することができ且つ反射された放射線の吸収により活性積層体で生じる恐れのある放射損失が減少されているという利点を有している。
支持体層とは反対の側に被覆層が付与されており、該被覆層が、完全には硬化されていない状態のままであってよく、但し有利には自己支持型、特に剛性に形成されており且つ支持体層と同じ特性を有しているということが考えられる。
有利な構成では、被覆層は活性積層体から発生される放射線の波長転換に関与するための転換材料を有している。更に、被覆層は光学的な構造を有していてよい。この光学的な構造は、被覆層の積層体に面した側又は該積層体とは反対の側に設けられていてよい。有利には光学的な構造によって、薄膜半導体構成素子で発生される放射線の放射特徴に影響を及ぼすことができる。例えば光学的な構造は、レンズ形、プリズム形又はピラミッド形に形成されていてよい。
積層体は、典型的には20μm若しくは10μmの範囲内の高さを有しているので、特に有利には100μm未満又は100μmの厚さの支持体層及び被覆層は、積層体を取り囲むことができる。このことは、別のケーシング体を必要としないという利点を有している。
有利な構成では、支持体層と被覆層との間に充填層が配置されている。この充填層は、例えばプラスチック材料を有していてよい。
更に、薄膜半導体構成素子は、ケーシング体に組み込まれてよい。
特別な構成では、支持体層と被覆層の両方が、活性積層体から発生される放射線に関して透過性であり、このことは、両面放射型の薄膜半導体構成素子を生ぜしめる。
以下に、本発明の実施例を図面につき詳しく説明する。実施例において、同一構成部材又は同一作用を有する構成部材には同一符号が付されている。図示の構成部材、特に図示の層厚さは、基本的に縮尺通りではないと見なされるものであり、むしろ、より良い理解のために部分的に誇張した大きさで表されていてよい。
図1a〜図1fには、それぞれ本発明による方法の第1実施例の各製作段階が示されている。
図1aに示した第1製作段階では、活性層列4が成長基板1上に付与される。このことは、例えばサファイア基板又はSiC基板における、有利には上述の定義に基づく窒化化合物半導体を含む複数の異なる層のエピタキシャル成長により行うことができる。このようにして製作された活性層列4は、有利には電磁放射線を発生させるために適している。活性層4の構造は、前記手段に相応して構成されている。
図1bに示した第2製作段では、活性層列4に金属化コンタクト5が付与される。活性層列4及び金属化コンタクト5は一緒に層複合体6を形成する。金属化コンタクト5は導電性である上に、とりわけ層複合体から形成される構成エレメントの後の作動時に、活性積層40から放射される放射線を反射する。
金属化コンタクト5は、活性層列4上に全面的に付与されていてよい。択一的に、金属化コンタクト5は例えばマスクによって、後で積層体が形成される箇所に部分的に付与されていてよい。
有利には、金属化コンタクト5は、例えば蒸着されるAg,Al又はAu等の金属材料を有している。更に、ブラッグミラーを形成する、電気コンタクトが組み込まれ且つ異なる誘電率を有する複数の層が、活性層列4上に配置されてよい。
金属化コンタクト5は、後の構成エレメントにおいて、同時に裏側の電気的なコンタクトを形成することができる。
図1Cに示した第3製作段階では、層複合体6にまず共通のフレキシブルな支持体層2が配置され、次いでこの支持体層2は、剛性で自己支持型の支持体層2に硬化される。この支持体層2の厚さは、有利には100μmの範囲内で選択される。
例えば、支持体層2用には銀充填されたエポキシ接着剤フィルムが使用され、このエポキシ接着剤フィルムは、80%の銀及び20%の不揮発性のエポキシ樹脂を有している。銀充填されたエポキシ接着剤フィルムは、層複合体6に付与されてから、80°〜90°に加熱される。この場合、接着剤フィルムは容易に溶融され、これにより、接着剤フィルムは良好な一次付着を得る。次いで、フィルムは約150°の温度で硬化される。このようにして生ぜしめられた支持体層2は導電性であり且つ150〜155℃のガラス移行温度を有している。更に、当該の支持体層2は熱的及び化学的な耐性を有している。
支持体層2用には、特に例えばエポキシ接着剤フィルムに基づき明らかな特性に対応する特性を有する他のあらゆる材料、有利にはプラスチック材料が使用され得る。
別の変化態様では、支持体層2は充填接着剤フィルムを有している。この充填接着剤フィルムは、エポキシ樹脂及びアクリレートを含むハイブリッド材料から形成されている。このハイブリッド材料には、銀めっきされたガラス粒子が埋め込まれており、この場合、当該接着剤フィルムは有利にはガラス粒子を介して導電性を有している。当該の接着剤フィルムは120℃で溶融され且つ160℃で30分間硬化されてよい。
図1Dに示した第4製作段階では、成長基板1が層複合体6から剥離される。この剥離は、例えばWO98/14986に記載された内容から公知のように、レーザ剥離法によって行うことができる。択一的に、前記剥離はエッチング又はその他の適当な除去法によって行うことができる。
主としてレーザ剥離法では、成長基板1を貫通して、この成長基板1と活性層列4との間の境界面に電磁放射線、有利にはレーザ光線が放射され、これにより、前記境界面では放射線の吸収による材料分解が行われる。これにより、成長基板1と活性層列4とは、ほぼ非破壊で互いに分離され得る。従って、成長基板1は引き続き使用可能である。
図1Eに示した第5製作段階では、支持体層2上の層複合体6から、活性積層40と各1つの導電性の金属化コンタクト50とを備えた、複数の互いに分離された積層体60が形成される。このことは、例えば湿式化学エッチング又はドライエッチングにより行われる。
択一的に、層複合体6は図1Bに関連して説明した製作段階において既に、個別の積層体60に分離されてよい。このこともやはり、例えばプラズマエッチング等のエッチングにより行うことができる。
図1Fに示した第6製作段階では、積層体60に第2の金属化コンタクト3が、例えば後の半導体構成エレメントの上側の接触接続用に付与される。
積層体60は、支持体層2と一緒に分離平面7に沿って分離、特にソーカットされ得る。これにより、複数の個別の半導体構成エレメント8が生じ、これらの半導体構成エレメント8は1つのケーシング体に個別に組み込むことができる。
分離前に、積層体60の支持体層2に対向位置する側にフレキシブルな被覆層を付与する、別の製作段階を加えることが可能である。前記被覆層は、次いで剛性で自己支持型の被覆層に硬化されるか、又は択一的に、不完全硬化状態のままにされてよい。
本発明による方法は、前記実施例に基づき記載した順序に固定されるものではないということを指摘しておく。
図2に示した積層体60は、有利には本発明による方法に対応して製作されている。
積層体60は、金属化コンタクト50と活性積層40とを有している。積層体60の高さは、約10μmである。活性積層40には第2の金属化コンタクト3が付与されている。当該積層体60は、剛性で自己支持型の支持体層2に配置されており、この支持体層2は約100μmの厚さを有している。
第1実施例では、半導体構成素子8はそれぞれ個別に分離平面7に沿って分離されて存在している。これらの半導体構成素子8は個別の半導体構成素子として、例えば1つのケーシング体に組み込まれていてよい。支持体層2は剛性で自己支持性に且つ十分に安定的に形成されているので、前記半導体構成素子8は、後加工用に付加的な補助支持体を必要とすることなく、容易に取り扱い可能である。
更に、支持体層2は有利には導電性に形成されているので、半導体構成素子8の裏面側は、当該支持体層2を介して第1の電極に接続可能である。半導体構成素子8の上面側は、第2の金属化コンタクト3を介して第2の電極に接続可能である。更に、金属化コンタクト50は導電性であり且つ活性積層40から発生された放射線を反射する。これにより、放射方向9でのG値が高められる。
第2実施例では、支持体層2は分断されていない。むしろ、支持体層2に配置された複数の積層体60はマトリックスを形成している。当該支持体層2は、例えば導電性であってよい。択一的に、当該支持体層2は電気的に絶縁性であり且つ別個に付与された複数の導体路を有していてよい。これらの導体路は、積層体60をそれぞれ予め規定された任意の形式で互いに接続可能である。
前記のようなマトリックス配置形式は、例えばディスプレイ又はディスプレイバックライトに使用され得る。
図3に示した本発明による半導体構成素子8は、支持体層2に配置された、第2の金属化コンタクト3が付与された積層体60を有している。
この実施例では、金属化コンタクト50は導電性であり且つ活性積層40から発生される放射線に関して透過性である。更に、支持体層2は電気的に絶縁性であり且つ活性積層40から発生される放射線に関して透過性である。
半導体構成素子8の支持体層2とは反対の側には被覆層11が配置されている。この被覆層11は、支持体層2と同様に電気的に絶縁性であり且つ活性積層40から発生される放射線に関して透過性である。これにより、薄膜半導体構成素子8は、放射方向9と放射方向12の両方向で放射する。被覆層11及び支持体層2は、上で既に述べたように光学的な構造を有していてよい。
有利には、2つの層2,11はプラスチック材料を有している。
支持体層2及び被覆層11は、導体路10a,10bを有しており、これらの導体路10a,10bは、薄膜半導体構成素子8を電圧供給部に接続する。支持体層2及び被覆層11は、積層体60に付与される前に導体路10a,10bを設けられてよい。支持体層2と被覆層11との間には、充填層17が配置されていてよい。有利には、この充填層17は電気的に絶縁性の材料を有しているので、支持体層2と被覆層11との間の短絡が防止される。
図示の薄膜半導体構成素子8は、十分な機械的安定性を有しているので、更にケーシング体に組み込むことは省かれてよい。それというのも、支持体層2及びフレキシブルな被覆層11の厚さ(約100μm)との比較における積層体60の小さな高さ(約10μm)に基づき、積層体60は2つの層2,11によってほとんど取り囲まれているからである。
図4に示した薄膜半導体構成素子8は、ケーシング体12内に配置されている。半導体構成素子8を組み付けるためには、支持体層2が溶融されてから硬化される。硬化後は、半導体構成素子8は組付け面16に位置固定されている。支持体層2は、有利には図2との関連において既に説明したように導電性材料を有しているので、支持体層2を介した裏面の電気的な接続が可能である。組付け面16は、有利には導体フレームの第1の部分13aに設けられているので、薄膜半導体構成素子8の裏側は、導体フレーム13aを介して電気的に接続可能である。薄膜半導体構成素子8の上側は、電気的な導体14を介して第2の導体フレーム13bと電気的に接続されている。当該の薄膜半導体構成素子8は、封止剤15に埋め込まれている。
図5a〜図5dに関連して説明する本願発明による方法の第2実施例は、第1の方法段階として既に図1a及び図1bに関連して説明した方法段階を有していてよい。後続の段階は、図5a〜図5dに示されている。これらの方法段階は、図1c〜図1fに示した第1実施例の段階とほぼ同様に実施されている。相違点は支持体層2にあり、この支持体層2はベース層2bと付着層2aとを有している。
この付着層2aは、例えば粘性のシリコーン材料を有する接着剤フィルムから形成されている。付着層2aは、例えばポリイミドを有するベース層2bに配置されている。択一的に、付着層2aは溶融接着剤から形成されていてよく、この場合、付着層2aはまず最初に溶融され、層複合体6に付着する前に硬化される。
本発明で説明した半導体構成素子は、別の意味で「半導体チップ」と呼ぶこともできる。半導体材料を有する層複合体、つまりエピタキシャルな半導体積層体との混同を避けて明瞭化を図るために、本発明では中立的な呼称「半導体構成素子」が選択された。この「半導体構成素子」という呼び名は、特に優先権が請求されるドイツ連邦共和国特許出願第102005037023.3号明細書の「半導体チップ」という呼称に相当する。
本発明は、前期実施例に基づく説明に限定されるものではない。むしろ、本発明はあらゆる新規の特徴及びこれらの特徴のあらゆる組み合わせを包括するものであり、このことは特に、前記特徴又は前記組み合わせ自体が特許請求項又は実施例に明確に記載されていないとしても、特許請求項に記載の構成のあらゆる組み合わせを含むものである。
図1a〜図1fは、本発明による方法の第1実施例を、6つの製作段階に基づき概略的に示した図である。 本発明による薄膜半導体構成素子の第1実施例の概略的な斜視図である。 本発明による薄膜半導体構成素子の第2実施例の概略的な斜視図である。 ケーシング体内に配置された本発明による薄膜半導体構成素子の第1実施例の概略的な断面図である。 図5a〜図5dは、本発明による方法の第2実施例を、4つの製作段階に基づき概略的に示した図である。

Claims (42)

  1. ‐半導体材料を有する層複合体(6)を成長基板(1)上に形成し、前記層複合体(6)は、電磁放射線を発生させるための活性層列(4)を有しており
    ‐フレキシブルな支持体層(2)を前記層複合体(6)に付与し、
    ‐フレキシブルな支持体層を自己支持型の支持体層(2)へと硬化させ、
    ‐成長基板(1)を剥離し、
    ‐シートであるフレキシブルな被覆層(11)を、前記層複合体(6)の、前記支持体層(2)とは反対の側に付与し、前記支持体層(2)と前記被覆層(11)とは、完成した薄膜半導体チップ内にとどま
    前記層複合体(6)を、各1つの積層体(60)を有する複数の薄膜半導体チップ(8)に個別化することを特徴とする、放射線放射型の薄膜半導体チップ(8)を製作するための方法。
  2. ‐半導体材料を有する層複合体(6)を成長基板(1)上に形成し、前記層複合体(6)は、電磁放射線を発生させるための活性層列(4)を有しており
    ‐自己支持型の支持体層(2)を層複合体(6)に付与し、この場合、支持体層(2)がベース層(2b)と、層複合体(6)に面した付着層(2a)とを有しており、この付着層が層複合体(6)に付着し、
    ‐成長基板(1)を剥離し、
    ‐シートであるフレキシブルな被覆層(11)を、前記層複合体(6)の、前記支持体層(2)とは反対の側に付与し、前記支持体層(2)と前記被覆層(11)とは、完成した薄膜半導体チップ内にとどま
    前記層複合体(6)を、各1つの積層体(60)を有する複数の薄膜半導体チップ(8)に個別化することを特徴とする、放射線放射型の薄膜半導体チップ(8)を製作するための方法。
  3. 付着層(2a)を溶融接着剤から形成する、請求項2記載の方法。
  4. ベース層(2b)をプラスチック材料から形成する、請求項2又は3記載の方法。
  5. 支持体層(2)がシートである、請求項1から4までのいずれか1項記載の方法。
  6. 支持体層(2)が透明である、請求項1から5までのいずれか1項記載の方法。
  7. 支持体層(2)がプラスチック材料を有している、請求項1又は請求項1を引用する請求項5又は6記載の方法。
  8. 前記プラスチック材料が、エポキシ樹脂、ポリエチレンテレフタレート及び/又はポリマーを有している、請求項記載の方法。
  9. 前記プラスチック材料が150℃の範囲内の硬化温度を有している、請求項又は記載の方法。
  10. 支持体層(2)が、100μm未満又は100μmの厚さを有している、請求項1からまでのいずれか1項記載の方法。
  11. 支持体層(2)が熱伝導性材料を有している、請求項1から10までのいずれか1項記載の方法。
  12. 支持体層(2)が電気的に絶縁性の材料を有している、請求項1から11までのいずれか1項記載の方法。
  13. 支持体層(2)が少なくとも1つの電気的な導体路(10a)を有している、請求項2又は請求項2を引用する、請求項3から10から12までのいずれか1項記載の方法。
  14. 支持体層(2)が導電性材料を有している、請求項1から13までのいずれか1項記載の方法。
  15. 層複合体(6)が、支持体層(2)に面した側に第1の金属化コンタクト(50)を有している、請求項1から14までのいずれか1項記載の方法。
  16. 前記金属化コンタクト(50)が、活性層列(4)から発生された放射線を少なくとも部分的に反射する、請求項15記載の方法。
  17. 成長基板(1)を、レーザ剥離法により剥離する、請求項1から16までのいずれか1項記載の方法。
  18. 成長基板(1)の剥離後に、層複合体(6)に第2の金属化コンタクト(3)を設ける、請求項1から17までのいずれか1項記載の方法。
  19. 第2の金属化コンタクト(3)に被覆層(11)を付与する、請求項18記載の方法。
  20. フレキシブルな被覆層(11)を部分的に又は完全に硬化させる、請求項1又は2記載の方法。
  21. 電磁放射線を発生させるための活性積層(40)を有する積層体(60)と、
    ‐該積層体(60)に配置された自己支持型の支持体層(2)を有しており、しかも、該支持体層が硬化されており、
    ‐シートであり、前記積層体(60)の、前記支持体層(2)とは反対の側に配置される被覆層(11)を有していることを特徴とする、放射線放射型の薄膜半導体チップ(8)。
  22. 電磁放射線を発生させるための活性積層(40)を有する積層体(60)と、
    ‐該積層体(60)に配置された自己支持型の支持体層(2)を有しており、しかも、該支持体層(2)が、ベース層(2b)と、前記積層体(60)に面した付着層(2a)とを有しており、該付着層が積層体(60)に付着しており、
    ‐シートであり、前記積層体(60)の、前記支持体層(2)とは反対の側に配置される被覆層(11)を有していることを特徴とする、放射線放射型の薄膜半導体チップ(8)。
  23. 付着層(2a)が溶融接着剤から形成されている、請求項22記載の薄膜半導体チップ
  24. ベース層(2b)がプラスチック材料から形成されている、請求項22又は23記載の薄膜半導体チップ
  25. 支持体層(2)がシートである、請求項21から24までのいずれか1項記載の薄膜半導体チップ
  26. 支持体層(2)が透明である、請求項21から25までのいずれか1項記載の薄膜半導体チップ
  27. 支持体層(2)がプラスチック材料を有している、請求項21又は請求項21を引用する請求項25又は26記載の薄膜半導体チップ
  28. 支持体層が、エポキシ樹脂、ポリエチレンテレフタレート及び/又はポリイミドを有している、請求項27記載の薄膜半導体チップ
  29. 支持体層(2)が電気的に絶縁性の材料を有している、請求項21から28までのいずれか1項記載の薄膜半導体チップ
  30. 支持体層(2)が少なくとも1つの電気的な導体路(10a)を有している、請求項22又は請求項22を引用する、請求項23から26、29のいずれか1項記載の薄膜半導体チップ
  31. 支持体層(2)が導電性材料を有している、請求項21から28までのいずれか1項記載の薄膜半導体チップ
  32. 支持体層(2)が金属、特にアルミニウム、銀、チタン又は銅を有しているか、あるいは合金、特に黄銅を有している、請求項31記載の薄膜半導体チップ
  33. 支持体層(2)が炭素繊維を有している、請求項31記載の薄膜半導体チップ
  34. 支持体層(2)がケイ酸塩を有している、請求項21から32までのいずれか1項記載の薄膜半導体チップ
  35. 支持体層(2)が、100μm未満又は100μmの厚さを有している、請求項21から34までのいずれか1項記載の薄膜半導体チップ
  36. 被覆層(11)が自己支持型である、請求項21から35までのいずれか1項記載の薄膜半導体チップ
  37. 前記被覆層(11)が光学的な構造を有している、請求項36記載の薄膜半導体チップ
  38. 前記被覆層(11)が変換材料を有している、請求項36又は37記載の薄膜半導体チップ
  39. 支持体層(2)と被覆層(11)との間に充填層(17)が配置されている、請求項36から38までのいずれか1項記載の薄膜半導体チップ
  40. 支持体層(2)及び被覆層(11)が、放射線を放射する半導体構成素子(8)のためのケーシング体を形成している、請求項36から39までのいずれか1項記載の薄膜半導体チップ
  41. 被覆層(11)が、活性積層(40)から発生される放射線に関して透過性である、請求項36から40までのいずれか1項記載の薄膜半導体チップ
  42. 薄膜半導体チップ(8)が両面放射型である、請求項41記載の薄膜半導体チップ
JP2008524355A 2005-08-05 2006-08-04 半導体構成素子を製作するための方法及び薄膜半導体構成素子 Active JP5361381B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102005037023 2005-08-05
DE102005037023.3 2005-08-05
DE102005055293.5 2005-11-21
DE102005055293A DE102005055293A1 (de) 2005-08-05 2005-11-21 Verfahren zur Herstellung von Halbleiterchips und Dünnfilm-Halbleiterchip
PCT/DE2006/001367 WO2007016908A1 (de) 2005-08-05 2006-08-04 Verfahren zur herstellung von halbleiterbauelementen und dünnfilm-halbleiterbauelement

Publications (2)

Publication Number Publication Date
JP2009503878A JP2009503878A (ja) 2009-01-29
JP5361381B2 true JP5361381B2 (ja) 2013-12-04

Family

ID=37135458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008524355A Active JP5361381B2 (ja) 2005-08-05 2006-08-04 半導体構成素子を製作するための方法及び薄膜半導体構成素子

Country Status (8)

Country Link
US (1) US8058147B2 (ja)
EP (1) EP1911104B1 (ja)
JP (1) JP5361381B2 (ja)
KR (1) KR101330455B1 (ja)
CN (1) CN101238593B (ja)
DE (1) DE102005055293A1 (ja)
TW (1) TWI319591B (ja)
WO (1) WO2007016908A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005055293A1 (de) 2005-08-05 2007-02-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips und Dünnfilm-Halbleiterchip
DE102007004301A1 (de) * 2006-08-04 2008-02-07 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements und Dünnfilm-Halbleiterbauelement
DE102007004303A1 (de) 2006-08-04 2008-02-07 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement und Bauelement-Verbund
DE102007004304A1 (de) 2007-01-29 2008-07-31 Osram Opto Semiconductors Gmbh Dünnfilm-Leuchtdioden-Chip und Verfahren zur Herstellung eines Dünnfilm-Leuchtdioden-Chips
DE102007017113A1 (de) 2007-01-31 2008-08-07 Osram Opto Semiconductors Gmbh Halbleiterbauelement mit einer optisch aktiven Schicht, Anordnung mit einer Vielzahl von optisch aktiven Schichten und Verfahren zur Herstellung eines Halbleiterbauelements
DE102007010755A1 (de) 2007-03-06 2008-10-30 Osram Opto Semiconductors Gmbh Anordnung mit einem Halbleiterchip und einer Lichtleiterschicht
DE102007030129A1 (de) 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
DE102007041896A1 (de) 2007-09-04 2009-03-05 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102007053286A1 (de) * 2007-09-20 2009-04-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102007051168A1 (de) * 2007-09-26 2009-04-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines LED-Moduls und Modul
DE102008005935A1 (de) 2007-11-29 2009-06-04 Osram Opto Semiconductors Gmbh Halbleiteranordnung sowie Verfahren zur Herstellung einer Halbleiteranordnung
DE102008008599A1 (de) * 2007-12-20 2009-06-25 Osram Opto Semiconductors Gmbh Halbleiteranordnung, insbesondere Leuchtdiodenanordnung und Leuchtmittelanordnung
DE102008019612A1 (de) * 2008-04-18 2009-10-22 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
DE102008025693A1 (de) 2008-05-29 2009-12-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
CN102742013B (zh) 2008-08-04 2014-12-17 松下电器产业株式会社 柔性半导体装置的制造方法
KR100969131B1 (ko) * 2010-03-05 2010-07-07 엘지이노텍 주식회사 발광 소자 제조방법
KR101011757B1 (ko) * 2010-04-09 2011-02-07 엘지이노텍 주식회사 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR101028277B1 (ko) * 2010-05-25 2011-04-11 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 라이트 유닛
DE102010054068A1 (de) * 2010-12-10 2012-06-14 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und Bauelement
JP2012191019A (ja) * 2011-03-10 2012-10-04 Shin Etsu Chem Co Ltd 光半導体装置用接着剤シートの製造方法及び光半導体装置用接着剤シート
DE102013210668A1 (de) * 2013-06-07 2014-12-11 Würth Elektronik GmbH & Co. KG Verfahren zur Herstellung eines optischen Moduls
WO2015008243A1 (en) * 2013-07-19 2015-01-22 Koninklijke Philips N.V. Pc led with optical element and without substrate carrier
DE102017112223A1 (de) * 2017-06-02 2018-12-06 Osram Opto Semiconductors Gmbh Halbleiterlaser-Bauteil und Verfahren zur Herstellung eines Halbleiterlaser-Bauteils

Family Cites Families (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE8711105U1 (de) * 1987-08-14 1987-11-26 Siemens AG, 1000 Berlin und 8000 München Leiterplatte für die Elektronik
JP2953468B2 (ja) 1989-06-21 1999-09-27 三菱化学株式会社 化合物半導体装置及びその表面処理加工方法
JPH0992878A (ja) 1995-09-25 1997-04-04 Shin Etsu Handotai Co Ltd 半導体発光素子及びその製造方法
US5779924A (en) * 1996-03-22 1998-07-14 Hewlett-Packard Company Ordered interface texturing for a light emitting device
DE69737086T2 (de) * 1996-08-27 2007-05-16 Seiko Epson Corp. Trennverfahren, verfahren zur übertragung eines dünnfilmbauelements, und unter verwendung des übertragungsverfahrens hergestelltes flüssigkristall-anzeigebauelement
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
JP4032443B2 (ja) * 1996-10-09 2008-01-16 セイコーエプソン株式会社 薄膜トランジスタ、回路、アクティブマトリクス基板、液晶表示装置
US5833073A (en) * 1997-06-02 1998-11-10 Fluoroware, Inc. Tacky film frame for electronic device
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
JP2000049382A (ja) 1998-07-27 2000-02-18 Matsushita Electron Corp 半導体発光装置及びその製造方法
US6504180B1 (en) * 1998-07-28 2003-01-07 Imec Vzw And Vrije Universiteit Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom
EP0977277A1 (en) 1998-07-28 2000-02-02 Interuniversitair Microelektronica Centrum Vzw Devices for emitting radiation with a high efficiency and a method for fabricating such devices
US7253445B2 (en) * 1998-07-28 2007-08-07 Paul Heremans High-efficiency radiating device
US6876003B1 (en) * 1999-04-15 2005-04-05 Sumitomo Electric Industries, Ltd. Semiconductor light-emitting device, method of manufacturing transparent conductor film and method of manufacturing compound semiconductor light-emitting device
JP2001168344A (ja) 1999-12-13 2001-06-22 Sony Corp 薄膜トランジスタ及びその製造方法と加熱装置並びに表示装置
DE10017336C2 (de) 2000-04-07 2002-05-16 Vishay Semiconductor Gmbh verfahren zur Herstellung von strahlungsemittierenden Halbleiter-Wafern
CN1292494C (zh) * 2000-04-26 2006-12-27 奥斯兰姆奥普托半导体有限责任公司 发光半导体元件及其制造方法
DE10051465A1 (de) 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
DE10020464A1 (de) 2000-04-26 2001-11-08 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis
TWI289944B (en) * 2000-05-26 2007-11-11 Osram Opto Semiconductors Gmbh Light-emitting-diode-element with a light-emitting-diode-chip
WO2002009192A1 (en) * 2000-07-24 2002-01-31 Matsushita Electric Industrial Co., Ltd. Semiconductor device, liquid crystal display device, el display device, semiconductor film producing method, and semiconductor device producing method
DE10040448A1 (de) * 2000-08-18 2002-03-07 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zu dessen Herstellung
US6562648B1 (en) * 2000-08-23 2003-05-13 Xerox Corporation Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials
DE10041328B4 (de) 2000-08-23 2018-04-05 Osram Opto Semiconductors Gmbh Verpackungseinheit für Halbleiterchips
US6614103B1 (en) * 2000-09-01 2003-09-02 General Electric Company Plastic packaging of LED arrays
DE10051159C2 (de) * 2000-10-16 2002-09-19 Osram Opto Semiconductors Gmbh LED-Modul, z.B. Weißlichtquelle
JP4461616B2 (ja) * 2000-12-14 2010-05-12 ソニー株式会社 素子の転写方法、素子保持基板の形成方法、及び素子保持基板
EP1416219B1 (en) * 2001-08-09 2016-06-22 Everlight Electronics Co., Ltd Led illuminator and card type led illuminating light source
TWI226139B (en) * 2002-01-31 2005-01-01 Osram Opto Semiconductors Gmbh Method to manufacture a semiconductor-component
DE20220258U1 (de) 2002-09-20 2004-02-19 Osram Opto Semiconductors Gmbh Halbleiterchip
DE10303977A1 (de) * 2002-01-31 2003-11-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements
JP2004047975A (ja) * 2002-05-17 2004-02-12 Semiconductor Energy Lab Co Ltd 積層体の転写方法及び半導体装置の作製方法
JP2003347524A (ja) * 2002-05-28 2003-12-05 Sony Corp 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
EP1536487A4 (en) 2002-05-28 2008-02-06 Matsushita Electric Works Ltd LIGHT EMISSION ELEMENT, LIGHT EMITTING DEVICE AND THIS USE SURFACE EMISSION LIGHTING DEVICE
JP2004047691A (ja) * 2002-07-11 2004-02-12 Seiko Epson Corp 半導体装置の製造方法、電気光学装置、及び電子機器
CN1672260A (zh) * 2002-07-31 2005-09-21 奥斯兰姆奥普托半导体有限责任公司 可表面安装的半导体器件及其制造方法
DE10234978A1 (de) 2002-07-31 2004-02-12 Osram Opto Semiconductors Gmbh Oberflächenmontierbares Halbleiterbauelement und Verfahren zu dessen Herstellung
US7078737B2 (en) * 2002-09-02 2006-07-18 Matsushita Electric Industrial Co., Ltd. Light-emitting device
TWI313062B (en) * 2002-09-13 2009-08-01 Ind Tech Res Inst Method for producing active plastic panel displayers
DE10245628A1 (de) 2002-09-30 2004-04-15 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung
DE10245631B4 (de) * 2002-09-30 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement
US20040068572A1 (en) * 2002-10-04 2004-04-08 Zhixue Wu Methods and systems for communicating over a client-server network
JP4097510B2 (ja) * 2002-11-20 2008-06-11 株式会社沖データ 半導体装置の製造方法
JP4472314B2 (ja) * 2002-11-22 2010-06-02 株式会社半導体エネルギー研究所 半導体装置の作製方法、表示装置の作製方法、および発光装置の作製方法
KR101247727B1 (ko) 2003-01-31 2013-03-26 오스람 옵토 세미컨덕터스 게엠베하 반도체 소자 제조 방법
US6786390B2 (en) * 2003-02-04 2004-09-07 United Epitaxy Company Ltd. LED stack manufacturing method and its structure thereof
US6903381B2 (en) * 2003-04-24 2005-06-07 Opto Tech Corporation Light-emitting diode with cavity containing a filler
TWI330413B (en) * 2005-01-25 2010-09-11 Epistar Corp A light-emitting device
US20050033638A1 (en) * 2003-08-08 2005-02-10 Toni-Diane Donnet System and method for advertising compliance
DE10339985B4 (de) * 2003-08-29 2008-12-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einer transparenten Kontaktschicht und Verfahren zu dessen Herstellung
DE10353679A1 (de) 2003-11-17 2005-06-02 Siemens Ag Kostengünstige, miniaturisierte Aufbau- und Verbindungstechnik für LEDs und andere optoelektronische Module
US7341882B2 (en) * 2003-11-18 2008-03-11 Uni Light Technology Inc. Method for forming an opto-electronic device
JP4496774B2 (ja) * 2003-12-22 2010-07-07 日亜化学工業株式会社 半導体装置の製造方法
JP4368225B2 (ja) * 2004-03-10 2009-11-18 三洋電機株式会社 窒化物系半導体発光素子の製造方法
MXPA06011114A (es) 2004-03-29 2007-01-25 Articulated Technologies Llc Hoja luminosa fabricada de rodillo a rodillo y dispositivos encapsulados de circuito semiconductor.
US7427782B2 (en) * 2004-03-29 2008-09-23 Articulated Technologies, Llc Roll-to-roll fabricated light sheet and encapsulated semiconductor circuit devices
EP1735149A2 (de) 2004-04-16 2006-12-27 Lucea AG Lichtemittierendes paneel und optisch wirksame folie
US7781789B2 (en) 2006-11-15 2010-08-24 The Regents Of The University Of California Transparent mirrorless light emitting diode
US6956246B1 (en) * 2004-06-03 2005-10-18 Lumileds Lighting U.S., Llc Resonant cavity III-nitride light emitting devices fabricated by growth substrate removal
US20050274971A1 (en) * 2004-06-10 2005-12-15 Pai-Hsiang Wang Light emitting diode and method of making the same
DE102005013894B4 (de) * 2004-06-30 2010-06-17 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung erzeugender Halbleiterchip und Verfahren zu dessen Herstellung
WO2006012838A2 (de) * 2004-07-30 2006-02-09 Osram Opto Semiconductors Gmbh Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
DE102004036962A1 (de) 2004-07-30 2006-03-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips in Dünnfilmtechnik und Halbleiterchip in Dünnfilmtechnik
KR100616600B1 (ko) * 2004-08-24 2006-08-28 삼성전기주식회사 수직구조 질화물 반도체 발광소자
JP4254669B2 (ja) * 2004-09-07 2009-04-15 豊田合成株式会社 発光装置
US7476910B2 (en) * 2004-09-10 2009-01-13 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
DE102004050371A1 (de) * 2004-09-30 2006-04-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
JP4906256B2 (ja) * 2004-11-10 2012-03-28 株式会社沖データ 半導体複合装置の製造方法
JP2006147787A (ja) 2004-11-18 2006-06-08 Sony Corp 発光素子及びその製造方法
KR100638666B1 (ko) * 2005-01-03 2006-10-30 삼성전기주식회사 질화물 반도체 발광소자
EP2286721B1 (en) * 2005-03-01 2018-10-24 Masimo Laboratories, Inc. Physiological Parameter Confidence Measure
US8622578B2 (en) * 2005-03-30 2014-01-07 Koninklijke Philips N.V. Flexible LED array
US20060237735A1 (en) * 2005-04-22 2006-10-26 Jean-Yves Naulin High-efficiency light extraction structures and methods for solid-state lighting
KR100599012B1 (ko) 2005-06-29 2006-07-12 서울옵토디바이스주식회사 열전도성 기판을 갖는 발광 다이오드 및 그것을 제조하는방법
DE102005055293A1 (de) 2005-08-05 2007-02-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips und Dünnfilm-Halbleiterchip
DE102007004301A1 (de) 2006-08-04 2008-02-07 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements und Dünnfilm-Halbleiterbauelement
DE102007004303A1 (de) 2006-08-04 2008-02-07 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement und Bauelement-Verbund
DE102007004304A1 (de) 2007-01-29 2008-07-31 Osram Opto Semiconductors Gmbh Dünnfilm-Leuchtdioden-Chip und Verfahren zur Herstellung eines Dünnfilm-Leuchtdioden-Chips

Also Published As

Publication number Publication date
EP1911104B1 (de) 2019-05-15
US8058147B2 (en) 2011-11-15
EP1911104A1 (de) 2008-04-16
DE102005055293A1 (de) 2007-02-15
CN101238593A (zh) 2008-08-06
US20100133564A1 (en) 2010-06-03
WO2007016908A1 (de) 2007-02-15
JP2009503878A (ja) 2009-01-29
TWI319591B (en) 2010-01-11
KR101330455B1 (ko) 2013-11-15
TW200746231A (en) 2007-12-16
KR20080035679A (ko) 2008-04-23
CN101238593B (zh) 2010-05-26

Similar Documents

Publication Publication Date Title
JP5361381B2 (ja) 半導体構成素子を製作するための方法及び薄膜半導体構成素子
TWI645477B (zh) 發光裝置
JP5693553B2 (ja) 薄膜半導体チップ
JP4961887B2 (ja) 固体素子デバイス
JP5490096B2 (ja) オプトエレクトロニクス部品およびオプトエレクトロニクス部品の製造方法
EP2193696B1 (en) High thermal performance packaging for optoelectronics devices
US9337405B2 (en) Light emitting device and method for manufacturing the same
WO2013137356A1 (ja) 半導体発光装置及びその製造方法
JP5517616B2 (ja) 薄膜半導体構成素子および構成素子結合体
TWI466345B (zh) 具有薄膜之發光二極體平台
JP5106094B2 (ja) 表面実装型発光ダイオードおよびその製造方法
JP2015513226A (ja) 発光半導体部品および発光半導体部品の製造方法
KR20050116373A (ko) 고체 소자 디바이스 및 그 제조 방법
TW201246636A (en) Flexible LED device and method of making
WO2012165045A1 (ja) 半導体装置及び配線基板
US20140175495A1 (en) Die bonding method and die bonding structure of light emitting diode package
TW200947732A (en) Optoelectronic semiconductor component and method for manufacturing an optoelectronic semiconductor component
JP4258367B2 (ja) 光部品搭載用パッケージ及びその製造方法
JP2016054279A (ja) 半導体レーザ
US20130240937A1 (en) Semiconductor light-emitting diode chip, light-emitting device, and manufacturing method thereof
JP2008235867A (ja) 表面実装型発光ダイオードおよびその製造方法
TWI237407B (en) Light emitting diode having an adhesive layer and manufacturing method thereof
JP5057371B2 (ja) 表面実装型発光ダイオードおよびその製造方法
US20170279018A1 (en) Method for manufacturing semiconductor device
WO2014094547A1 (en) Light emitting assembly and method for preparing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090430

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120607

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120824

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130111

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130411

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130418

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130513

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130520

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130611

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130903

R150 Certificate of patent or registration of utility model

Ref document number: 5361381

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250