JP5693553B2 - 薄膜半導体チップ - Google Patents

薄膜半導体チップ Download PDF

Info

Publication number
JP5693553B2
JP5693553B2 JP2012279713A JP2012279713A JP5693553B2 JP 5693553 B2 JP5693553 B2 JP 5693553B2 JP 2012279713 A JP2012279713 A JP 2012279713A JP 2012279713 A JP2012279713 A JP 2012279713A JP 5693553 B2 JP5693553 B2 JP 5693553B2
Authority
JP
Japan
Prior art keywords
thin film
semiconductor chip
film semiconductor
layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012279713A
Other languages
English (en)
Other versions
JP2013070094A (ja
Inventor
ベルトルト　ハーン
ハーン ベルトルト
フォルカー　ヘルレ
ヘルレ フォルカー
シュテファン　カイザー
カイザー シュテファン
アンドレアス　プレスル
プレスル アンドレアス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE102004036962A external-priority patent/DE102004036962A1/de
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2013070094A publication Critical patent/JP2013070094A/ja
Application granted granted Critical
Publication of JP5693553B2 publication Critical patent/JP5693553B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Description

本発明は、薄膜半導体チップに関する。
薄膜半導体チップは例えば欧州出願第０９０５７９７号明細書から公知である。この種の薄膜半導体チップの製造では、光子の放出に適した活性層列を成長基板上に成長させる。成長基板はたいていの場合活性層列で形成された光子の一部を吸収してしまうので、光効率を高めるために、活性層列は成長基板から分離され、他の支持体へ被着される。支持体と活性層列とのあいだに反射層が設けられる。活性層列と支持体との接合は接着またははんだ付けにより行われる。通常はＧａＡｓウェハまたはＧａウェハなど、剛性の支持体が使用される。ただしこれらの支持体には、破損の危険のために厚さを任意に低減することができないという欠点がある。特に従来の製造方法によって１００μｍより小さい厚さの支持体を実現することは困難である。このことは薄膜半導体チップの構造高さを小さくすることに対する障害となっている。
また、公知の薄膜半導体チップの別の欠点として、活性層列を基板から支持体へ移す際の取り扱いの困難さがある。
この問題を回避するため、独国公開第１００４０４４８号明細書には、裏面のコンタクト材料層上に補強層および補助支持体層を被着する手段が提案されている。これらの層は従来の製造方法において使用されている機械的な支持体に置換され、これにより活性層列を簡単に取り扱うことができる。ただし、この手段では、活性層列を補助支持体へ移した後にウェハレベルで薄膜半導体チップの機能をテストすることが不可能となるか、可能であってもきわめてコストがかかるようになる。
欧州出願第０９０５７９７号明細書 独国公開第１００４０４４８号明細書 国際公開第９８／１２７５７号明細書 米国特許第５６９５８４７号明細書 米国特許第５８４９１３０号明細書 国際公開第９８／１４９３６号明細書
I.Schnitzer et al., Appl.Phys.Lett. 63(16), 18.Oct.1993の2174頁−2176頁
したがって、本発明の基礎とする課題は、構造高さの小さな半導体チップを簡単に製造できる薄膜半導体チップの製造方法を提供し、後に薄膜半導体チップをウェハレベルで簡単にテストできるようにすることである。また本発明の別の課題として、構造高さが小さく、良好な機械的安定性を有する薄膜発光ダイオードチップを提供することが挙げられる。
この課題は請求項１記載の薄膜半導体チップによって解決される。本発明の薄膜半導体チップの有利な実施形態は従属請求項２−１１に記載されている。
本発明の方法の第１の実施例の第１の段階におけるウェハ積層体の概略的な断面図である。 本発明の方法の第１の実施例の第２の段階におけるウェハ積層体の概略的な断面図である。 本発明の方法の第１の実施例の第３の段階におけるウェハ積層体の概略的な断面図である。 本発明の方法の第１の実施例の第４の段階におけるウェハ積層体の概略的な断面図である。 本発明の方法の第１の実施例の第５の段階におけるウェハ積層体の概略的な断面図である。 本発明の方法の第１の実施例の第６の段階におけるウェハ積層体の概略的な断面図である。 本発明の方法の第２の実施例の第１の段階におけるウェハ積層体の概略的な断面図である。 本発明の方法の第２の実施例の第２の段階におけるウェハ積層体の概略的な断面図である。 本発明の方法の第２の実施例の第３の段階におけるウェハ積層体の概略的な断面図である。 本発明の方法の第３の実施例の第１の段階におけるウェハ積層体の概略的な断面図である。 本発明の方法の第３の実施例の第２の段階におけるウェハ積層体の概略的な断面図である。 チップ支持体上に被着され、電気コンタクトの設けられた本発明の薄膜半導体チップの概略的な断面図である。
本発明の薄膜半導体チップの製造方法は、電磁放射の形成に適した活性層列（エピタキシ層列）を成長基板上に被着するステップ、反射性かつ導電性のコンタクト材料層を活性層列上に形成するステップ、活性層列およびコンタクト材料層をパターニングして活性層体およびコンタクト層を含む相互に分離したスタックを成長基板上に生じさせるステップ、フレキシブルな導電性シートを反射性かつ導電性のコンタクト層上に被着するステップ、および、成長基板を少なくとも部分的に除去するステップを有する。
これに代えて、例えばマスク技術により、コンタクト層をラテラル方向にパターニングされた状態で被着し、続いて各コンタクト層がそれぞれの活性層体の上部に存在するように、下方の活性層列のみをパターニングしてもよい。コンタクト材料層は有利には金属を含む。
本発明の方法は、コンタクト材料層の設けられた薄膜半導体チップの裏面がフレキシブルな導電性シートを介して電気的に接続され、その後、対向側の表面のコンタクト層に対してさらにコンタクトを形成することによりウェハレベルでのテストが容易となるので、有利である。
フレキシブルな導電性シートを補助支持体層として使用することにより、このシートの高い延性に基づいて、例えば粒子状の不純物がシートと活性層体とのあいだに入り込んだ場合にも、不純物の周囲の障害半径がきわめて小さくなるという利点が得られる。したがって不純物による効率の損失が有利に低減される。
また、支持体としてフレキシブルな導電性シートを使用することにより、薄膜半導体チップの構造高さを小さくすることができる。なぜなら、フレキシブルな導電性シートの厚さは、厚さを低減すると一般に破損の危険が増大してしまう剛性の支持体とは異なって、小さくすることができるからである。
薄膜半導体チップの構造高さが小さくなるので、後にモジュールケーシング内の薄膜半導体チップへ付加的な要素を配置することが容易となる。例えば、薄膜半導体チップから発光された放射の波長を変換する発光物質を付加することができる。こうしたいわゆる波長変換材料については例えば国際公開第９８／１２７５７号明細書に説明されており、この刊行物を本願の参考文献とする。さらに、放射を調整するレンズなどの光学素子を直接に薄膜半導体チップ上に被着することもできる。
本発明の方法によれば、例えば薄膜発光ダイオードチップ（薄膜ＬＥＤチップと略称することもある）が製造される。
本発明の薄膜ＬＥＤチップでは、支持体エレメントに向かって電磁放射を形成するエピタキシ層列の第１の主表面に反射層が被着されるかまたは形成されており、この反射層によりエピタキシ層列で形成された電磁放射の少なくとも一部が反射され、エピタキシ層列は２０μｍ以下、有利には１０μｍの厚さを有する。
特に有利には、エピタキシ層列には混合構造を有する少なくとも１つの面を備えた少なくとも１つの半導体層が含まれており、理想的なケースではこの面によりエピタキシ層列内にほぼエルゴード的な光分布が生じる。つまりこの光分布は最大限にエルゴード的な確率分散特性を有している。
この種の薄膜ＬＥＤチップの原理については例えばI. Schnitzer et al., Appl. Phys. Lett. 63 (16), 18. Oct. 1993の2174頁〜2176頁に記載されており、この刊行物を本願の参考文献とする。
薄膜ＬＥＤチップは良好な近似によればランベルト表面放射器である。
こうした薄膜半導体チップは有利には窒化物‐化合物半導体材料をベースにしている。「窒化物‐化合物半導体材料ベース」とは、本発明では、放射を発生するエピタキシ層またはこのエピタキシ層の少なくとも一部が窒化物‐ＩＩＩ／Ｖ化合物半導体材料、有利にはＡｌｎＧａｍＩｎ1-ｎ-ｍＮ［０≦ｎ≦１，０≦ｍ≦１，ｎ＋ｍ≦１］であることを意味している。ここで、当該の材料は必ずしも当該の式に基づく数学的に厳密な組成を有していなくてもよい。むしろこの材料は、ＡｌｎＧａｍＩｎ1-ｎ-ｍＮ材料の物理的特性を大幅に変化させないかぎり、１つまたは複数のドープ物質や付加的な成分を有していてよい。ただしわかりやすくするため、部分的に微量の他の材料によって置換可能であるにしても、上述の式には結晶格子の主要な構成要素Ａｌ，Ｇａ，Ｉｎ，Ｎだけを表してある。
本発明の方法の有利な実施形態では、フレキシブルな導電性シートはカーボンシートである。こうしたカーボンシートは例えば米国特許第５６９５８４７号明細書および米国特許第５８４９１３０号明細書から公知であり、これらの刊行物を本願の参考文献とする。
このカーボンシートは安価であるうえ、有利には高い熱伝導性および導電性を有し、厚さも小さい。当該のカーボンシートは、比較的小さな圧力および温度を印加するのみで、エピタキシ層およびコンタクト層を含むスタックに接合できるという利点を有する。これにより接合ステップにおける活性層体の破損の危険が低減される。また最下層にカーボンシートを含む薄膜半導体チップは従来の方法で容易にケーシング内に収容して電気コンタクトを形成することができる。さらに、カーボンシートの高い熱伝導性から、有利には、薄膜半導体チップの動作時に生じる熱を効果的に放散させることもできる。
有利には、導電性シートは１００μｍより小さい厚さを有する。このシートは剛性の支持体とは異なってフレキシブルであるため、小さな支持体厚さを実現することができる。
薄膜半導体チップを腐食から保護するために、パターニングの際に露出された活性層体の側面の少なくとも一部にパシベーション層が形成される。このパシベーション層は例えば窒化ケイ素を含む。パシベーション層は保護機能のほか、例えば電気的絶縁などの他の機能を有してもよい。
本発明の方法の別の有利な実施形態では、導電性の補強層が反射性かつ導電性のコンタクト層上に被着される。補強層は例えば金属を含む。当該の補強層は、一方では活性層体の安定化に用いられ、他方では薄膜半導体チップの裏面での後の電気コンタクト形成に用いられる。
別の有利な実施形態では、成長基板を除去する前に剛性の補助支持体とフレキシブルな導電性シートとが接合される。当該の付加的な剛性の補助支持体によって積層体が補強されるので、これを通常のテスト装置またはプロセス装置へ収容してウェハレベルで処理することができるようになる。
積層体と剛性の補助支持体とを接合する層としてカーボンシートを使用することにより、特に有利には、多くのプロセステクノロジに対して互換性が得られる。例えばカーボンシートは接着剤層とは異なり、真空中にあっても、場合により障害となるガス状物質を周囲へ放出しない。
成長基板を除去した後、従来の手法では、活性層体のうち成長基板のあった側に第２の導電性のコンタクト層が被着される。第２の導電性コンタクト層は例えば金属を含む。この第２のコンタクト層は薄膜半導体チップの第２の電気コンタクト位置となり、その上に例えばボンディングワイヤが被着される。
さらに有利には、第２の電気コンタクト位置上に中間支持体が被着され、フレキシブルな導電性シートが除去される。この場合、薄膜半導体チップは相互に分離されて中間支持体上に固定され、例えば従来のピックアンドプレイス装置により容易に組み立てられる。中間支持体は第２のシート、例えばソーカットシートである。このようなソーカットシート上に半導体チップがウェハ積層体の形態で固定され、その後、例えばダイシングソーによってダイシングされる。
有利には、後に薄膜半導体チップとなる側面全体にパシベーション層が設けられる。これは有利には、導電性シートと剛性の補助支持体とが接合されて成長基板が剥離された後に行われる。剛性の補助支持体により積層体が安定化され、通常のプロセス装置において当該の積層体にパシベーション層を設けることができるからである。
薄膜半導体チップのダイシングは、有利には、第２の中間支持体、例えばシートまたはソーカットシートを活性層体のうち成長基板のあった側に被着し、フレキシブルな導電性シートを除去することによって行われる。本発明の薄膜半導体チップは、電磁放射の形成に適した活性層体、この活性層体上に配置された反射性かつ導電性のコンタクト層、および、このコンタクト層上に配置されたフレキシブルな導電性シートである支持体層を有する。
このような薄膜半導体チップは構造高さが１５０μｍより小さく、特に有利には１００μｍより小さいという利点を有する。したがって破損の危険なくチップをケーシング内に収容することができる。構造高さが小さいため、当該の薄膜半導体チップは、特に波長変換材料とともにきわめて小さい寸法のケーシングへ収容するのに適している。
また、このような薄膜半導体チップでは、フレキシブルな導電性シートを介して裏面で容易に電気コンタクトを形成することができる。
フレキシブルなシートを使用することにより、取り扱いの際や薄膜半導体チップの組み立ての際の破損の危険が低減される。
特に有利な実施形態では、フレキシブルな導電性シートはカーボンシートである。カーボンシートは特に導電性および熱伝導性が高く、そのうえ安価である。
別の有利な実施形態では、反射性かつ導電性のコンタクト材料層上に導電性の補強層が設けられる。当該の補強層は、一方では活性層体の安定化のために、他方では薄膜半導体チップの裏面でのフレキシブルな導電性シートを介した電気コンタクト形成のために用いられる。
反射性かつ導電性のコンタクト層および導電性の補強層は、有利には、金属を含む。
さらに、本発明の薄膜半導体チップの側面には有利には全面にわたってパシベーション層が設けられる。このような薄膜半導体チップは特にボンディングワイヤなしで電気コンタクトを形成するのに適している。したがってこうした薄膜半導体チップは、裏面で、チップ支持体上に設けられるかまたはリードフレームのチップ支持体そのものとして構成された電気的な導体路端子面に被着されることにより、コンタクトを形成する。薄膜半導体チップの表面では全面にわたる導電層またはパターニング導電層によってコンタクトが形成される。この導電層は、有利には、薄膜半導体チップから発光された電磁放射を良好に透過させる。
薄膜半導体チップおよびその製造方法のさらなる利点、有利な実施形態および構成は、図１Ａ−図１Ｆ，図２Ａ−図２Ｃ，図３Ａ，図３Ｂ，図４に則して説明する以下の実施例から得られる。
図１Ａ−図１Ｆには、本発明の方法の第１の実施例の種々の段階におけるウェハ積層体の概略的な断面図が示されている。図２Ａ−図２Ｃには、本発明の方法の第２の実施例の種々の段階におけるウェハ積層体の概略的な断面図が示されている。図３Ａ，図３Ｂには、本発明の方法の第３の実施例の種々の段階におけるウェハ積層体の概略的な断面図が示されている。図４には、チップ支持体上に被着され、電気コンタクトの設けられた本発明の薄膜半導体チップの概略的な断面図が示されている。
実施例および図面において、同一の構成要素または同じ働きをもつ構成要素にはそれぞれ同じ参照符号が付されている。図中の要素、特に層厚さやその比は基本的には縮尺通りに描かれていない。むしろわかりやすくするために部分的に強調して大きめに描かれているものと解されたい。
実施例１
実施例１の方法では、図１Ａに示されているように、第１のステップで活性層列２０が成長基板３上に被着される。これは、有利な実施例では、例えば窒化物‐III/V化合物半導体材料、例えばＡｌｎＧａｍＩｎ１−ｎ−ｍＮ［０≦ｎ≦１，０≦ｍ≦１，ｎ＋ｍ≦１］から成る複数の層をサファイア基板またはＳｉＣ基板上にエピタキシャル成長させることにより行われる。このことはもちろん、Ｉｎ，Ａｌ，Ｇａおよび／またはＮのほかの元素が組成に含まれるケースを排除しない。
電磁放射の形成に適した活性層列は、例えば従来のｐｎ接合部、ダブルヘテロ構造、単一量子井戸構造（ＳＱＷ構造）あるいは多重量子井戸構造（ＭＱＷ構造）を有するものとすることができる。この種の構造は当業者に周知であるので、ここではこれ以上詳細に説明しない。上述の多重量子井戸構造は例えば国際公開第０１／３９２８２号明細書に説明されており、この刊行物を本願の参考文献とする。
続いて、図１Ｂに示されているように、活性層列２０上に反射性かつ導電性のコンタクト材料層４０が形成される。当該のコンタクト材料層４０は、後の薄膜半導体チップ１において、特に、活性層列２０からコンタクト材料層４０の方向へ発光された放射を反射して薄膜半導体チップ１の反対側の出力部へ向かわせ、放射出力効率を高める役割を有する。
コンタクト材料層４０は全面にわたってＡｇ，ＡｌまたはＡｕなどの金属材料を蒸着された状態で含むことができる。また複数の誘電層および集積された電気コンタクトから成る誘電性のリフレクタを用いてもよい。
適切なリフレクタは例えば国際公開第０１／８２３８４号明細書から公知であり、この刊行物を本願の参考文献とする。
同時に、コンタクト材料層４０は活性層列２０に対する裏面のコンタクト層として機能する。活性層列２０および反射性かつ導電性のコンタクト材料層４０はともに例えば厚さ８μｍである。
次のステップでは、活性層列２０およびコンタクト材料層４０を有する成長基板上の積層体から、図１Ｃに示されているように、相互に分離した活性層体２および反射性かつ導電性のコンタクト層４が形成される。これは例えばウェットケミカルエッチングまたはドライエッチングにより行われる。
これに代えて、コンタクト材料層４０をマスクによりラテラル方向にパターニングされた状態で活性層列２０上に被着し、続いて活性層列２０をパターニングして活性層体２が生じるようにしてもよい。これにより１つの活性層体２の上に１つずつ反射性かつ導電性のコンタクト層４が存在するようになる。
続いて反射性かつ導電性のコンタクト層４上にフレキシブルな導電性シート６が被着される。このシートは例えば厚さ３０μｍ〜８０μｍのカーボンシートである。
カーボンシートは、温度≦１５０℃および比較的小さな圧力約１ｂａｒでスタック２１に接合可能であるという利点を有する。
接合プロセスを実施するために、カーボンシートは支持体上に被着される。カーボンシートがプロセス中に当該の支持体と接合してしまわないようにするために、例えばテフロンから成る反接着シートを支持体とカーボンシートとのあいだに挿入することができる。こうした反接着シートは、接合プロセス中、カーボンシートが意図せず他の面と接合してしまう危険のある箇所であれば、他の位置で使用することもできる。
次のステップでは活性層列２０の成長に用いられた成長基板３が例えばレーザーリフトオフプロセスにより除去される。レーザーリフトオフプロセスについては例えば国際公開第９８／１４９３６号明細書に説明されている。こうして、図１Ｅに示されているように、活性層体２および反射性かつ導電性のコンタクト層４はフレキシブルな導電性シート６上に存在することになる。
付加的なステップとして、図１Ｆに示されているように、スタック２１のパターニング後に、スタック２１の側面の少なくとも一部にパシベーション層５を形成することもできる。このパシベーション層は例えば窒化ケイ素、酸化アルミニウム、窒化アルミニウムまたは窒化酸化ケイ素から成る。
薄膜半導体チップ１は、シート６をレーザーカット、ウォータージェットカットまたはソーカットなどの従来の手法で分離することにより、ダイシングされる。
裏面にカーボンシート６の設けられた薄膜半導体チップ１は、圧力および温度を印加することにより、カーボンシート６を介して容易にケーシングに固定することができる。これに代えて、このような薄膜半導体チップ１を接着によりケーシングに接合することもできる。
実施例２
実施例２の最初の３つのステップは実施例１と同様であり、活性層列２０の形成、導電性のコンタクト材料層４０の被着、および、これら２つの層からのスタック２１のパターニングが行われる。実施例１とは異なり、導電性の補強層７がコンタクト層４上に被着されており、したがってスタック２１は少なくとも３つの層を含む。導電性の補強層７は例えば電気化学的に被着された金属材料から成る。
活性層２，反射性かつ導電性のコンタクト層４および金属の補強層７を含むスタック２１の厚さは、例えば２０μｍ〜２５μｍである。
図２Ａに示されているように、活性層列２０および反射性かつ導電性のコンタクト材料層４０をパターニングして相互に分離したスタック２１が形成され、金属の補強層７が被着され、その後、パシベーション層５がスタック２１の露出面に被着され、さらにカーボンシート６がスタック２１に向かう側の金属の補強層７に被着される。
このようにして形成された積層体を補強するために、カーボンシート６の裏面に、圧力および温度を加えることにより、別の剛性の安定な補助支持体８が被着される。補助支持体の厚さは例えば１００μｍ〜１５０μｍである。それよりも厚い支持体を使用してもよい。
当該の剛性の補助支持体８により、積層体の取り扱いおよび従来のＬＥＤ製造装置におけるさらなる処理が容易になる。剛性の補助支持体がモリブデン、タンタルまたはタングステンなどの導電性材料から成る場合、後に生じる薄膜半導体チップの裏面にウェハレベルで電気コンタクトを形成することができる。これにより、１つのウェハ上に製造された全ての薄膜半導体チップを従来の測定装置によってテストすることができる。
次のステップでは、図２Ｂに示されているように、成長基板３が除去され、活性層体２のうち成長基板があった側に導電性の金属のコンタクト位置９が形成される。このコンタクト位置は例えば蒸着されたＡｇ，ＡｕまたはＡｌを含む。
その後、活性層体２，導電性のコンタクト層４，補強層７，カーボンシート６およびコンタクト位置９から成る全ての薄膜半導体チップがウェハ積層体として従来のテスト装置でテストされる。
次いで、図２Ｃに示されているように、導電性のコンタクト位置９の表面に中間支持体１０が被着される。これはウェハのソーカットの際に使用されるシートである。カーボンシート６を例えばウェットケミカルプロセスによって選択的に除去することにより、薄膜半導体チップは再び剛性の補助支持体８から取り外され、同時にダイシングされる。中間支持体１０上の個々の薄膜半導体チップは、従来のプロセス、例えばリードフレームおよび／またはケーシングボディへの実装に対して準備される。
実施例３
実施例１，２と同様に、ウェハ積層体にスタック２１が製造される。スタック２１は活性層２，反射性かつ導電性のコンタクト層４，付加的な導電性の補強層７を含む。成長基板３の除去後、スタック２１は導電性のシート６上に存在しており、この導電性のシート６は剛性の補助支持体８に接合されている。
図３Ａに示されているように、活性層体２，反射性かつ導電性のコンタクト層４および金属の補強層７から成る薄膜半導体チップの側面全体にわたってパシベーション層５を被着することができる。
有利にはこのとき、パシベーション層５は、活性層体２，反射性かつ導電性のコンタクト層４，付加的な金属の補強層７，カーボンシート６および剛性の補助支持体８から成る積層体が形成された後に被着される。薄膜半導体チップは続いてカーボンシート６の選択的除去によりダイシングされる。その後、薄膜半導体チップの一方側が完全に絶縁される。したがって、デバイスができあがってからの付加的なパシベーションステップを省略することができる。こうしたステップは、標準プロセスにしたがって製造された薄膜半導体チップでは必須である。
図３Ｂには、側面全体にわたってパシベーション層５の設けられた薄膜半導体チップがフレキシブルな導電性シート６に接合され、さらにこのシートが剛性の安定な補助支持体８に接合されている様子が示されている。剛性の補助支持体８がモリブデンなどの導電性材料から成る場合、この実施例で後に生じる薄膜半導体をテストすることができる。この状態が図３Ｂに示されている。
実施例４
図４には、活性層体２，裏面の反射性かつ導電性のコンタクト層４および金属の補強層７から成る薄膜半導体チップが示されている。薄膜半導体チップの側面はここでは全体にわたってパシベーション層５によってカバーされている。
このような薄膜半導体チップは、特に、適切なチップ支持体１１を被着した後、ボンディングワイヤなしで電気コンタクトを形成するのに適している。
このために、薄膜半導体チップは適切なチップ支持体１１、例えば配線板上に被着される。この配線板は、有利には、薄膜半導体チップの裏面のコンタクト接続に用いられる導電性構造体１２を含む。またチップ支持体１１の残りの部分は電気的絶縁性材料、例えばプラスティックから成る。薄膜半導体チップはチップ支持体１１の導電性構造体１２上で位置決めされる。続いて導電層１３を薄膜半導体チップおよびチップ支持体１１の表面全体にわたって被着することにより電気コンタクトが形成される。有利には、導電層１３は薄膜半導体チップから発光される電磁放射に対して高い透過係数を有する材料、例えばインジウム亜鉛酸化物ＩＴＯまたは酸化亜鉛から成る。
ここで、ボンディングワイヤを省略することのできるコンタクト形成プロセスは本発明独自であることを指摘しておく。
万全を期すために、本発明は上述した実施例に限定されず、本明細書において説明した基本原理を基礎とする全ての実施例が本発明の対象となりうることも付言したい。また、本発明の基本原理から離れないかぎり、種々の実施例の個々の要素を相互に組み合わせることができることにも注意されたい。
１ 薄膜半導体チップ、 ２ 活性層体、 ３ 成長基板、 ４ コンタクト層、 ５ パシベーション層、 ６ 導電性シート、 ７ 補強層、 ８ 補助支持体、 ９ コンタクト位置、 １０ 中間支持体、 １１ チップ支持体、 ２０ 活性層列、 ２１ スタック、 ４０ コンタクト材料層

Claims (10)

  1. 薄膜半導体チップ（１）であって、
    前記薄膜半導体チップが、電磁放射の形成に適した活性層体（２）と、該活性層体（２）上の導電性かつ反射性のコンタクト層（４）と、該導電性かつ反射性のコンタクト層（４）上のフレキシブルな導電性シート（６）から成る支持体層とを含み、
    前記導電性シート（６）はカーボンシートであり、
    前記支持体層と前記導電性かつ反射性のコンタクト層（４）との間に導電性の補強層（７）が配置されている
    ことを特徴とする薄膜半導体チップ（１）。
  2. 前記導電性かつ反射性のコンタクト層（４）は金属材料を含む、請求項１記載の薄膜半導体チップ。
  3. 前記導電性の補強層（７）は金属材料を含む、請求項１又は２記載の薄膜半導体チップ（１）。
  4. 前記薄膜半導体チップ（１）の側面に少なくとも部分的にパシベーション層（５）が設けられている、請求項１から３までのいずれか１項記載の薄膜半導体チップ（１）。
  5. 前記薄膜半導体チップ（１）の側面全体にパシベーション層（５）が設けられている、請求項１から３までのいずれか１項記載の薄膜半導体チップ（１）。
  6. 前記薄膜半導体チップの全厚さは１５０μｍより小さい、請求項１から５までのいずれか１項記載の薄膜半導体チップ（１）。
  7. 前記薄膜半導体チップの全厚さは１００μｍより小さい、請求項１から６までのいずれか１項記載の薄膜半導体チップ（１）。
  8. 前記カーボンシート（６）の厚さは３０μｍから８０μｍまでである、請求項１から７までのいずれか１項記載の薄膜半導体チップ（１）。
  9. 前記活性層体（２）のための成長基板が除去されている、請求項１から８までのいずれか１項記載の薄膜半導体チップ（１）。
  10. 前記カーボンシートは前記薄膜半導体チップの最下層である、請求項１から９までのいずれか１項記載の薄膜半導体チップ（１）。
JP2012279713A 2004-07-30 2012-12-21 薄膜半導体チップ Expired - Fee Related JP5693553B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US59296904P 2004-07-30 2004-07-30
US60/592,969 2004-07-30
DE102004036962.3 2004-07-30
DE102004036962A DE102004036962A1 (de) 2004-07-30 2004-07-30 Verfahren zur Herstellung von Halbleiterchips in Dünnfilmtechnik und Halbleiterchip in Dünnfilmtechnik

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007522909A Division JP5305655B2 (ja) 2004-07-30 2005-07-20 薄膜技術による半導体チップの製造方法および薄膜半導体チップ

Publications (2)

Publication Number Publication Date
JP2013070094A JP2013070094A (ja) 2013-04-18
JP5693553B2 true JP5693553B2 (ja) 2015-04-01

Family

ID=35787480

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007522909A Expired - Fee Related JP5305655B2 (ja) 2004-07-30 2005-07-20 薄膜技術による半導体チップの製造方法および薄膜半導体チップ
JP2012279713A Expired - Fee Related JP5693553B2 (ja) 2004-07-30 2012-12-21 薄膜半導体チップ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2007522909A Expired - Fee Related JP5305655B2 (ja) 2004-07-30 2005-07-20 薄膜技術による半導体チップの製造方法および薄膜半導体チップ

Country Status (5)

Country Link
US (1) US7649266B2 (ja)
EP (1) EP1774599B1 (ja)
JP (2) JP5305655B2 (ja)
KR (1) KR101158601B1 (ja)
WO (1) WO2006012838A2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005055293A1 (de) * 2005-08-05 2007-02-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips und Dünnfilm-Halbleiterchip
DE102006024423A1 (de) * 2006-02-15 2007-08-16 Osram Opto Semiconductors Gmbh Verfahren zum Erzeugen von Strukturen in optoelektronischen Bauelementen und Vorrichtung dazu
US9174400B2 (en) 2006-02-15 2015-11-03 Osram Opto Semiconductors Gmbh Method for producing structures in optoelectronic components and device for this purpose
CN101449374B (zh) * 2006-06-08 2011-11-09 国际商业机器公司 高热传导性柔软片及其制造方法
DE102007004303A1 (de) 2006-08-04 2008-02-07 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement und Bauelement-Verbund
DE102007004304A1 (de) 2007-01-29 2008-07-31 Osram Opto Semiconductors Gmbh Dünnfilm-Leuchtdioden-Chip und Verfahren zur Herstellung eines Dünnfilm-Leuchtdioden-Chips
DE102007008524A1 (de) * 2007-02-21 2008-08-28 Osram Opto Semiconductors Gmbh Strahlung emittierender Chip mit mindestens einem Halbleiterkörper
JP4290745B2 (ja) * 2007-03-16 2009-07-08 豊田合成株式会社 Ｉｉｉ−ｖ族半導体素子の製造方法
JP2009141093A (ja) 2007-12-06 2009-06-25 Toshiba Corp 発光素子及び発光素子の製造方法
US9496454B2 (en) 2011-03-22 2016-11-15 Micron Technology, Inc. Solid state optoelectronic device with plated support substrate
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US10186458B2 (en) * 2012-07-05 2019-01-22 Infineon Technologies Ag Component and method of manufacturing a component using an ultrathin carrier
US8941128B2 (en) * 2012-11-21 2015-01-27 Intel Corporation Passivation layer for flexible display
JP2015046491A (ja) * 2013-08-28 2015-03-12 住友電気工業株式会社 ワイドバンドギャップ半導体装置および半導体モジュールの製造方法、ならびにワイドバンドギャップ半導体装置および半導体モジュール
JP2015207754A (ja) 2013-12-13 2015-11-19 日亜化学工業株式会社 発光装置
JP6888650B2 (ja) * 2013-12-13 2021-06-16 日亜化学工業株式会社 発光装置
DE102015114587A1 (de) * 2015-09-01 2017-03-02 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102018132824B4 (de) 2018-12-19 2024-10-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer optoelektronischen leuchtvorrichtung
DE102022119139A1 (de) 2022-07-29 2024-02-01 Trumpf Photonic Components Gmbh Laservorrichtung

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5145987A (en) * 1974-10-17 1976-04-19 Oki Electric Ind Co Ltd pn setsugohatsukodaioodo
JPS5759465U (ja) * 1980-09-25 1982-04-08
JPS6386578A (ja) * 1986-09-30 1988-04-16 Shimadzu Corp 発光ダイオ−ド
JPH04313282A (ja) * 1991-04-10 1992-11-05 Hitachi Cable Ltd 発光ダイオード
US5463242A (en) * 1994-05-03 1995-10-31 General Electric Company Thin film circuits with high density connector
US5724376A (en) * 1995-11-30 1998-03-03 Hewlett-Packard Company Transparent substrate vertical cavity surface emitting lasers fabricated by semiconductor wafer bonding
DE19638667C2 (de) 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
US5695847A (en) * 1996-07-10 1997-12-09 Browne; James M. Thermally conductive joining film
DE19640594B4 (de) 1996-10-01 2016-08-04 Osram Gmbh Bauelement
DE59814431D1 (de) 1997-09-29 2010-03-25 Osram Opto Semiconductors Gmbh Halbleiterlichtquelle und Verfahren zu ihrer Herstellung
JP3643225B2 (ja) * 1997-12-03 2005-04-27 ローム株式会社 光半導体チップ
US6803243B2 (en) * 2001-03-15 2004-10-12 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
US20010042866A1 (en) * 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
DE19921230B4 (de) 1999-05-07 2009-04-02 Giesecke & Devrient Gmbh Verfahren zum Handhaben von gedünnten Chips zum Einbringen in Chipkarten
DE19955747A1 (de) 1999-11-19 2001-05-23 Osram Opto Semiconductors Gmbh Optische Halbleitervorrichtung mit Mehrfach-Quantentopf-Struktur
JP2003533030A (ja) * 2000-04-26 2003-11-05 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング ＧａＮをベースとする発光ダイオードチップおよび発光ダイオード構造素子の製造法
CN1292494C (zh) 2000-04-26 2006-12-27 奥斯兰姆奥普托半导体有限责任公司 发光半导体元件及其制造方法
TWI292227B (en) * 2000-05-26 2008-01-01 Osram Opto Semiconductors Gmbh Light-emitting-dioed-chip with a light-emitting-epitaxy-layer-series based on gan
US20020017652A1 (en) 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
DE10059532A1 (de) 2000-08-08 2002-06-06 Osram Opto Semiconductors Gmbh Halbleiterchip für die Optoelektronik
DE10040448A1 (de) 2000-08-18 2002-03-07 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zu dessen Herstellung
JP2002100588A (ja) 2000-09-22 2002-04-05 Shinkawa Ltd 半導体装置の製造方法
US6791119B2 (en) * 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
DE10131062C1 (de) * 2001-06-27 2002-12-05 Sartorius Gmbh Wägeaufnehmer mit Parallelführung und Ecklasteinstellung
CN100416307C (zh) * 2001-12-11 2008-09-03 富士胶片株式会社 滤色片的形成方法
DE10245631B4 (de) * 2002-09-30 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement
JP2004186102A (ja) * 2002-12-06 2004-07-02 Jfe Engineering Kk 層構造を成しているカーボンナノチューブ集合体およびそれを用いた製品
JP4488702B2 (ja) * 2003-07-30 2010-06-23 株式会社沖データ 半導体装置の製造方法
DE10359532B3 (de) 2003-12-17 2005-06-09 Fachhochschule Dortmund Verfahren und Vorrichtung zur Erkennung einer breitbandigen Rauschquelle in einem Gleichspannungs-Verteilungsnetz
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法

Also Published As

Publication number Publication date
JP5305655B2 (ja) 2013-10-02
EP1774599A2 (de) 2007-04-18
US20060051937A1 (en) 2006-03-09
KR20070043019A (ko) 2007-04-24
JP2008508699A (ja) 2008-03-21
US7649266B2 (en) 2010-01-19
KR101158601B1 (ko) 2012-06-22
JP2013070094A (ja) 2013-04-18
WO2006012838A3 (de) 2006-04-13
EP1774599B1 (de) 2015-11-04
WO2006012838A2 (de) 2006-02-09

Similar Documents

Publication Publication Date Title
JP5693553B2 (ja) 薄膜半導体チップ
US7951633B2 (en) Light emitting diode and method of making the same
US7741632B2 (en) InGaAIN light-emitting device containing carbon-based substrate and method for making the same
US7268372B2 (en) Vertical GaN light emitting diode and method for manufacturing the same
EP2262012B1 (en) Light-emitting diode and a method of manufacturing thereof
TWI482309B (zh) 具有ｐ接觸及ｎ接觸與基板電絕緣的薄膜發光二極體
JP3511970B2 (ja) 窒化物半導体発光素子
US8058147B2 (en) Method for producing semiconductor components and thin-film semiconductor component
US8502258B2 (en) Light emitting structure and method of manufacture thereof
US20100201280A1 (en) Electrically isolated vertical light emitting diode structure
KR20100008123A (ko) 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자
US9252335B2 (en) Semiconductor light emitting element and method for manufacturing same
US20060289875A1 (en) Light emitting diode and method making the same
US9099574B2 (en) Optoelectronic semiconductor chip and method for producing it
KR100648136B1 (ko) 발광 다이오드 및 그 제조 방법
KR100916366B1 (ko) 반도체 발광소자용 지지기판 및 이를 이용한 수직구조의 반도체 발광소자 제조 방법
US20120032183A1 (en) GaN Based LED having Reduced Thickness and Method for Making the Same
US8410511B2 (en) Methods for high temperature processing of epitaxial chips
KR20080053181A (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
US20110024775A1 (en) Methods for and devices made using multiple stage growths
KR101499954B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
JP2007273590A (ja) 窒化物半導体素子及び窒化物半導体素子の製造方法
US8728937B2 (en) Method for producing semiconductor chips using thin film technology
JP2007165609A (ja) 発光素子及びその製造方法並びに照明装置
KR101171855B1 (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131213

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141125

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150203

R150 Certificate of patent or registration of utility model

Ref document number: 5693553

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees