JP5337041B2 - 回路装置 - Google Patents
回路装置 Download PDFInfo
- Publication number
- JP5337041B2 JP5337041B2 JP2009536913A JP2009536913A JP5337041B2 JP 5337041 B2 JP5337041 B2 JP 5337041B2 JP 2009536913 A JP2009536913 A JP 2009536913A JP 2009536913 A JP2009536913 A JP 2009536913A JP 5337041 B2 JP5337041 B2 JP 5337041B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- circuit device
- conductor
- substrate
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000002114 nanocomposite Substances 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 230000005540 biological transmission Effects 0.000 claims abstract description 39
- 239000000463 material Substances 0.000 claims abstract description 34
- 239000002245 particle Substances 0.000 claims abstract description 10
- 239000004020 conductor Substances 0.000 claims description 53
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 33
- 239000000919 ceramic Substances 0.000 claims description 9
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 claims description 8
- -1 hafnium aluminate Chemical class 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000004642 Polyimide Substances 0.000 claims description 4
- 229910052454 barium strontium titanate Inorganic materials 0.000 claims description 4
- 229910052451 lead zirconate titanate Inorganic materials 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 239000004721 Polyphenylene oxide Substances 0.000 claims description 3
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 claims description 3
- 229920006380 polyphenylene oxide Polymers 0.000 claims description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 claims description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000010419 fine particle Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- BFKJFAAPBSQJPD-UHFFFAOYSA-N tetrafluoroethene Chemical group FC(F)=C(F)F BFKJFAAPBSQJPD-UHFFFAOYSA-N 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/312—Organic layers, e.g. photoresist
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/003—Coplanar lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/081—Microstriplines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1903—Structure including wave guides
- H01L2924/19032—Structure including wave guides being a microstrip line type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Waveguides (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
本発明は、回路装置に関し、特に伝送線路を備えた回路基板及びモノリシックマイクロ波集積回路等の回路装置に関する。
携帯電話等の通信機器の発達に伴い、周波数が数１００ＭＨｚから数ＧＨｚのマイクロ波さらには数十ＧＨｚから数１００ＧＨｚのミリ波を扱う回路装置が注目を集めている。マイクロ波からミリ波の帯域の信号を扱う場合には、信号損失の低減が非常に重要である。このため、マイクロ波からミリ波の帯域の信号を扱う回路装置においては、低損失の伝送線路が不可欠である。
例えば、モノリシックマイクロ波集積回路（ＭＭＩＣ）においては、半導体素子を形成した基板の上に、マイクロストリップ線路等の伝送線路を形成する必要がある。マイクロストリップ線路は、誘電体膜を挟んでグランドプレーンである接地導体と信号線路とが相対する構造を有している。例えば、ガリウム砒素（ＧａＡｓ）等の半絶縁性の基板を誘電体として用い、基板の主面に信号線路を形成し、裏面をメタライズして接地導体とすることにより形成することができる。また、基板がＳｉ等の導電性の半導体である場合には基板の上に比誘電率の低いベンゾシクロブテン（以下ＢＣＢ、比誘電率２．６５）又はポリイミド（比誘電率３．３）を数μｍから十数μｍ堆積させ、これを誘電体膜として用いることにより形成することができる（例えば、特許文献１を参照。）。
また、携帯電話の基地局等に用いられる数百メガヘルツ〜数ギガヘルツ帯のパワーアンプにおいては、パッケージ内にインピーダンスを変成するための内部整合回路が必要となる。内部整合回路は一般に、伝送線路を用いた分布定数回路により構成され、例えば主面に信号線路が形成され、裏面に接地導体が形成されたセラミクス基板等が用いられる。
しかしながら、これらの伝送線路には以下のような問題がある。伝送線路の特性は様々なパラメータにより決定される。例えば、一般的な伝送線路であるマイクロストリップ線路のインピーダンスは主に誘電体膜の比誘電率、厚さ及び信号線路の幅によって決定される。このうち、誘電体膜の比誘電率は誘電体膜の材質によって決まってしまう。また、伝送線路の誘電体膜に用いる材料は、比誘電率以外にも加工性、コスト及び誘電損失等の制約があるため選択の幅が限られてしまう。このため、マイクロストリップ線路においては、誘電体膜の膜厚、信号線路の長さ及び幅等のサイズのパラメータが大きく制限されてしまう。また、マイクロストリップ線路以外の伝送線路においても同じような問題が生じる。これにより、伝送線路を必要とするモノリシックマイクロ波集積回路（ＭＭＩＣ）等の回路装置は、サイズにおいて大きな制約を受けるという問題がある。
また、高周波パワーアンプのパッケージ内に設けられる内部整合回路等においては、決められたインピーダンス及び線路長を規定のサイズ内に収めるために、比誘電率が異なる種々のセラミクス基板を確保するという努力を行っている。しかし、セラミクス基板は、比誘電率が１０からせいぜい１００程度の範囲のものしか得られず、コスト等の条件を考えると自由に材料を選択できる状態とはほど遠い。
本発明は、前記従来の問題を解決し、伝送線路の制約を回避した自由度が高い回路装置を実現できるようにすることを目的とする。
具体的に、本発明に係る回路装置は、基板と、伝送線路とを備え、伝送線路は、基板の上に形成された誘電体膜と、誘電体膜の上に形成された信号線路とを有し、誘電体膜は、第１の材料からなる粒子が第２の材料中に分散したナノコンポジット膜を含むことを特徴とする。
本発明の回路装置は、伝送線路を形成する誘電体膜が、第１の材料からなる粒子を第２の材料中に分散させたナノコンポジット膜を含む。このため、誘電体膜の比誘電率を自由に設定することができる。従って、伝送線路の設計の自由度が大幅に向上する。その結果、モノリシック半導体及び内部整合回路等の回路装置の設計及び製造が容易となる。
本発明の回路装置において、基板は半導体であってもよい。
本発明の回路装置は、基板に形成された回路素子をさらに備えていてもよい。
本発明の回路装置は、モノリシックマイクロ波集積回路として動作するものであってもよい。
本発明の回路装置において、誘電体膜は、比誘電率が互いに異なる複数の膜を含んでいてもよい。
本発明の回路装置において、伝送線路は、互いに平行に延びる２本の信号線路を有する結合線路であってもよい。
本発明の回路装置において、ナノコンポジット膜は、平行に延びる２本の信号線路の間の領域を埋めるように形成されていてもよい。
本発明の回路装置において、容量素子をさらに備え、容量素子は、ナノコンポジット膜を挟んで対向するように形成された下部電極と上部電極を有していてもよい。
本発明の回路装置において、伝送線路は、周期的に形成され、互いにインピーダンスが異なる第１の領域と第２の領域とを有していてもよい。
本発明の回路装置において、誘電体膜は、互いに比誘電率が異なる第１の膜と第２の膜とを含み、第１の膜と第２の膜とは、それぞれ第１の領域と第２の領域とに対応して周期的に形成され、第１の膜は、ナノコンポジット膜であってもよい。
本発明の回路装置において、伝送線路は、第１の導体膜と第２の導体膜とを有し、誘電体膜は、第１の膜と第２の膜とを含み、第１の膜は、第２の膜の上に形成されたナノコンポジット膜であり、第１の導体膜は、第２の膜と基板との間に形成され、第２の導体膜は、第１の膜と第２の膜との間に、第２の領域と対応して周期的に形成されていてもよい。
本発明の回路装置において、第１の材料の粒径は、１ｎｍ以上且つ２００ｎｍ以下であることが好ましい。
本発明の回路装置において、第１の材料は、セラミクスであってもよい。この場合において、セラミクスは、チタン酸ストロンチウム又はチタン酸バリウムストロンチウムであってもよい。また、酸化ハフニウム、ハフニウムアルミネート又はチタン酸ジルコン酸鉛であってもよい。
本発明の回路装置において、第２の材料は、ベンゾシクロブテン、ポリイミド、ポリテトラフルオロエチレン又はポリフェニレンオキシドであってもよい。
本発明に係る回路装置によれば、伝送線路の制約を回避した自由度が高い回路装置を実現できる。
（第１の実施形態）
本発明の第１の実施形態について図面を参照して説明する。図１は第１の実施形態に係る回路装置の断面構成を示している。図１に示すように本実施形態の回路装置は、基板１１の上に形成された接地導体１２と、接地導体１２の上に形成されたナノコンポジット膜からなる誘電体膜１３と、誘電体膜１３の上に形成された信号線路１４とを備えている。
本発明の第１の実施形態について図面を参照して説明する。図１は第１の実施形態に係る回路装置の断面構成を示している。図１に示すように本実施形態の回路装置は、基板１１の上に形成された接地導体１２と、接地導体１２の上に形成されたナノコンポジット膜からなる誘電体膜１３と、誘電体膜１３の上に形成された信号線路１４とを備えている。
接地導体１２、誘電体膜１３及び信号線路１４により、マイクロストリップ線路である伝送線路１０が形成されている。マイクロストリップ線路のインピーダンスは、主に信号線路１４の幅ｗと誘電体膜１３の膜厚ｈと誘電体膜１３の比誘電率とによって決まる。このため、誘電体膜１３に比誘電率が２．６５のベンゾシクロブテン（ＢＣＢ）膜を用いた場合には、インピーダンスが５０Ωのマイクロストリップ線路を形成するためには、ｗとｈとの比を３程度にする必要がある。一方、信号線路１４の幅ｗは、線路の抵抗損失を考えると３０μｍ〜４０μｍとする必要があるため、誘電体膜１３の膜厚を１０μｍ〜１５μｍとする必要がある。
しかし、本実施形態の回路装置は、誘電体膜１３にナノコンポジット膜を用いている。ここでいうナノコンポジット膜とは、比誘電率が大きい第１の材料からなる微細粒子が、比誘電率及び誘電損失が小さい第２の材料中に分散した材料からなる膜である。本実施形態では、第１の材料にチタン酸ストロンチウム（ＳＴＯ）を用い、第２の材料にＢＣＢを用いた例について説明する。ナノコンポジット膜の比誘電率は、ＢＣＢ膜中に分散させる微細粒子の比誘電率及び分散量によって制御することができる。このため、比誘電率を数十〜数１０００の範囲で自由に設定することができ、誘電体膜１３の膜厚を自由に設計することが可能となる。
誘電体膜１３の比誘電率はマイクロストリップ線路を伝搬する波の波長にも影響する。このため、低誘電率のＢＣＢ膜と比べ、高誘電率のナノコンポジット膜を用いた場合には、マイクロストリップ線路の線路長を短くすることができる。
さらに、本実施形態のナノコンポジット膜は、ベースがＢＣＢ膜であるため、ＢＣＢ膜と同様にスピンコート法により容易に成形することができる。このため、従来の製造工程を変更することなく用いることが可能である。また、ＢＣＢ膜とナノコンポジット膜とを積層したり、比誘電率が異なるナノコンポジット膜同士を積層したりすることも容易である。このように、誘電体膜１３を積層膜とすれば誘電体膜１３の比誘電率の自由度をさらに向上させることができる。また、図２に示すように信号線路直下の部分であって、誘電体膜１３の上部の一部をナノコンポジット膜からなる第１の膜１３Ａとし、他の部分をＢＣＢ膜からなる第２の膜１３Ｂとすることも可能である。
実際にアクリル系樹脂にＳＴＯ及びＢＴＯを含有率が２０％となるように混入したナノコンポジット膜を作製した。作製したナノコンポジット膜の比誘電率は１０であった。作成したナノコンポジット膜上にマイクロストリップ線路を作製し、従来のＢＣＢ膜上に作製したマイクロストリップ線路と特性を比較した。抵抗損失を抑えるため、信号線路の幅ｗはＢＣＢ膜上のマイクロストリップ線路及びナノコンポジット膜上のマイクロストリップ線路で共に３６．７５μｍとした。また、特性インピーダンスが５０ΩになるようにＢＣＢ膜の膜厚は１５μｍとし、ナノコンポジット膜の膜厚は４２μｍとした。両者を伝達する信号の波長を算出したところ、ＢＣＢ膜上のマイクロストリップ線路では１波長が７．８３ｍｍであったのに対し、ナノコンポジット膜上のマイクロストリップ線路では１波長が４．５３ｍｍと約５８％にまで短縮した。このことからアクリル系樹脂にＳＴＯ及びＢＴＯをナノコンポジットとして含有率が２０％以上となるように混入させると比誘電率が１０以上となり、膜上のマイクロストリップ線路の波長がＢＣＢ膜の場合と比較して５８％以上短縮できることが明らかとなった。これにより回路装置の微細化が可能となる。
図１又は２に示した回路装置において、基板１１はガリウム砒素（ＧａＡｓ）等の絶縁性のものであっても、シリコン（Ｓｉ）等の導電性のものであってもよい。また、基板にトランジスタ等の回路素子が形成されていてもよい。この場合には、基板１１と接地導体１２との間に、酸化シリコン（ＳｉＯ2）等からなる層間絶縁膜と金属配線等とからなる
配線層が形成されていてもよい。また、接地導体１２を配線層の最上層に形成した金属配線としてもよい。
配線層が形成されていてもよい。また、接地導体１２を配線層の最上層に形成した金属配線としてもよい。
また、図１又は２に示した回路装置は、図３に示すような高周波パワーアンプの内部整合回路２１として用いてもよい。図３においてトランジスタチップ２２は、本実施形態の回路装置である内部整合回路２１とワイヤボンドにより接続されている。内部整合回路２１は、パッケージ２３のリード２４とワイヤボンドにより接続されている。
携帯電話の基地局等に用いられる数百メガヘルツ〜数ギガヘルツ帯のパワーアンプの場合、トランジスタチップ２２は、十分なパワーを出すために比較的サイズの大きなトランジスタとなる。トランジスタチップのサイズが大きくなると、その入出力インピーダンスは非常に低くなる。このため、パッケージの外にインピーダンス整合回路を形成した場合には、整合回路のロスが無視できなくなる。
このため、パッケージ内に内部整合回路２１を設け、これによりパッケージの外からみた入力又は出力インピーダンスを高くしてやる必要がある。内部整合回路２１はパッケージ内に収める必要があるため、そのサイズが限定される。しかし、内部整合回路２１のサイズは誘電体膜１３の比誘電率によって決定されてしまう。
本実施形態の誘電体膜１３にナノコンポジット膜を用いる回路装置を内部整合回路とすれば、誘電体膜１３の比誘電率を自由に設定できるため、内部整合回路２１のサイズの自由度が大幅に向上する。
（第２の実施形態）
以下に、本発明の第２の実施形態について図面を参照して説明する。図４は第２の実施形態に係る回路装置の断面構成を示している。図４において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
以下に、本発明の第２の実施形態について図面を参照して説明する。図４は第２の実施形態に係る回路装置の断面構成を示している。図４において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
図４に示すように本実施形態の回路装置は、伝送線路１０としてマイクロストリップ線路に代えてコプレーナ線路を備えている。このため、誘電体膜１３の上に、信号線路１４及び接地導体１２が形成されている。信号線路１４は、２つの接地導体１２の間に形成されており、信号線路１４と接地導体１２とは平行に延びている。
コプレーナ線路では、線路のインピーダンスは線路幅ｗと、信号線路１４と接地導体１２との間のギャップｓとの比によって決まる。従って、線路幅ｗを大きくするためにはギャップｓを大きくする必要がある。しかし、ギャップｓを大きくした場合に、誘電体膜１３の比誘電率が小さいと信号線路１４からの電界が基板１１等の誘電体膜１３以外の部分を通って接地導体へ終端するおそれがある。基板１１が絶縁性の場合には問題ないが、基板１１が導電性の場合には、信号が大きくロスし、インピーダンスも低下する。また、基板１１と誘電体膜１３との間に配線層等がある場合にも影響が避けられない。これを避けるためには誘電体膜１３の膜厚を厚くする必要がある。
しかし、本実施形態の回路装置は、誘電体膜１３に比誘電率が大きいナノコンポジット膜を用いている。このため、誘電体膜１３の比誘電率を自由に選択でき、誘電体膜１３の膜厚を自由に設計することが可能となる。
誘電体膜１３の比誘電率はコプレーナ線路を伝搬する波の波長にも影響する。このため、低誘電率のＢＣＢ膜と比べ、高誘電率のナノコンポジット膜を用いた場合には、コプレーナ線路の線路長を短くすることができる。
さらに、本実施形態においてもナノコンポジット膜は、ベースがＢＣＢ膜であるため、ＢＣＢ膜と同様にスピンコート法により容易に成形することができる。このため、従来の製造工程を変更することなく用いることが可能である。また、ＢＣＢ膜とナノコンポジット膜とを積層したり、比誘電率が異なるナノコンポジット膜同士を積層したりすることも容易である。誘電体膜１３を積層膜とすれば誘電体膜１３の比誘電率の自由度をさらに向上させることができる。
本実施形態においても図５に示すように、誘電体膜１３をナノコンポジット膜からなる第１の膜１３ＡとＢＣＢ膜からなる第２の膜１３Ｂとの積層膜としてもよい。また、比誘電率が異なるナノコンポジット膜同士を積層してもよい。
また、コプレーナ線路に代えて図６に示すような複数の信号線路が平行に延びる結合線路としてもよい。結合線路の結合度を上げるには、信号線路１４同士の間の比誘電率を高くすればよい。このため、図７に示すように信号線路１４をＢＣＢ膜からなる第２の膜１３Ｂの上に形成し、信号線路１４同士の間にナノコンポジット膜からなる第１の膜１３Ａを設けてもよい。なお、第２の膜１３ＢはＢＣＢ膜であっても、ナノコンポジット膜であってもよい。
本実施形態の回路装置は、第１の実施形態の回路装置と同様にＭＭＩＣ及び内部整合回路として用いることができる。
（第３の実施形態）
以下に、本発明の第３の実施形態について図面を参照して説明する。図８は第３の実施形態に係る回路装置の断面構成を示している。図８において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
以下に、本発明の第３の実施形態について図面を参照して説明する。図８は第３の実施形態に係る回路装置の断面構成を示している。図８において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
図８に示すように本実施形態の回路装置は、基板１１の上に絶縁膜３４を介して形成された、金属−絶縁膜−金属（ＭＩＭ）容量素子３０を備えている。ＭＩＭ容量素子３０は、基板１１の上に形成されたナノコンポジット膜３３と、ナノコンポジット膜３３を挟んで対向する下部電極３１及び上部電極３２とを有している。
ＭＭＩＣ等の回路装置は、容量素子を必要とすることが多い。本実施形態のように比誘電率が高いナノコンポジット膜を容量素子の容量絶縁膜として用いれば、容量絶縁膜の膜厚を厚くした状態でも大きな容量値を実現することができる。
第１の実施形態及び第２の実施形態に示した伝送線路のナノコンポジット膜と本実施形態のＭＩＭ容量素子のナノコンポジット膜とは同一の膜を用いて形成すればよい。また、絶縁膜３４は必要に応じて設ければよい。ＢＣＢ膜とナノコンポジット膜とが積層された誘電体膜を用いる場合には、絶縁膜３４をＢＣＢ膜とすればよい。
（第４の実施形態）
以下に、本発明の第４の実施形態について図面を参照して説明する。図９（ａ）及び（ｂ）は第４の実施形態に係る回路装置であり、（ａ）は平面構成を示し、（ｂ）は（ａ）のIXｂ−IXｂ線における断面構成を示している。
以下に、本発明の第４の実施形態について図面を参照して説明する。図９（ａ）及び（ｂ）は第４の実施形態に係る回路装置であり、（ａ）は平面構成を示し、（ｂ）は（ａ）のIXｂ−IXｂ線における断面構成を示している。
第４の実施形態の回路装置は、基板１１の上に形成された接地導体１２と、接地導体１２の上に形成された誘電体膜４３と、誘電体膜４３の上に形成された信号線路１４とを備えている。接地導体１２と誘電体膜４３と信号線路１４とによりマイクロストリップ線路である伝送線路１０が形成されている。本実施形態の誘電体膜４３は、ストライプ状の第１の膜４３Ａと第２の膜４３Ｂとにより形成されており、第１の膜４３Ａ及び第２の膜４３Ｂは、信号線路１４と交差する方向に延びている。
第１の膜４３Ａはナノコンポジット膜からなり、第２の膜４３ＢはＢＣＢ膜からなる。このため、誘電体膜４３における第１の膜４３Ａが形成された第１の領域４０Ａは、第２の膜４３Ｂが形成された第２の領域４０Ｂと比べて比誘電率が高い。従って、接地導体１２と、誘電体膜４３と、信号線路１４とにより形成されるマイクロストリップ線路である伝送線路１０のインピーダンスは、第１の領域４０Ａでは高く、第２の領域４０Ｂでは低くなる。これによりスローウェーブ現象が生じる。
以下に、スローウェーブ現象について説明する。図９をインピーダンスに着目して書き直すと図１０のように表現できる。ここで、ＺAは第１の領域のインピーダンス、ＺBは第２の領域のインピーダンス、βAは第１の領域の位相定数、βBは第２の領域の位相定数、ｌAは第１の領域の長さ、ｌBは第２の領域の長さを示している。今、周期（ｌA＋ｌB）が波長に比べて十分小さく、且つＺBがＺAに比べて十分小さければ、電界エネルギーの大半が第２の領域４０Ｂに蓄えられ、磁界エネルギーの大半が第１の領域４０Ａに蓄えられるスローウェーブ現象が生じる。
伝播定数γを用いて、一般的な分散方程式として式（１）が得られ、さらに特性インピーダンスの式（２）が得られる。但し、γ＝α＋ｊβ、γＡ＝αA＋ｊβA、γB＝αB＋ｊβBである。
図１１は、式（２）を用いて、図１０に示した伝送線路の位相定数を数値計算により求めた例を示している。なお、計算を簡略化するためｌA＝ｌB、βA＝βBとし、ＺAとＺBとの比が１００：１である場合について計算した。
図１１に示すように、線路全体としての位相定数βは第１の領域４０Ａの位相定数βA及び第２の領域の位相定数βBと比べて大きくなっている。これは波の位相速度が遅くなること、つまりスローウェーブ現象が生じていることを示している。速度遅延の大きさは、通常このβと真空中の位相定数β0との比であるスローウェーブファクタ（β／β0）で表される。スローウェーブ現象は、スローウェーブファクタ倍だけ波長が短くなることを意味しており、これを用いることで分布定数線路を用いた回路の小型化が可能になると期待される。
波長短縮の度合いであるスローウェーブファクタは、インピーダンス比(ＺB／ＺA)に大きく依存する。図１２はスローウェーブファクタのインピーダンス依存性を計算した結果を示している。スローウェーブ現象による波長短縮の効果を大きくするためには、インピーダンス比を大きくしなければならない。例えば、図１２に示した場合には、２分の１の波長短縮を実現するためには、ＺAとＺBとの間に１５倍近い差を設ける必要がある。
マイクロストリップ線路の場合、インピーダンスは誘電体膜の比誘電率の平方根の逆数に比例する。従ってＺAとＺBとの比を１５にするためには、第１の膜の比誘電率を第２の膜の比誘電率の２００倍程度にする必要がある。従来このような構造を形成することは非常に困難であった。しかし、本実施形態のようにＢＣＢ膜をベースとするナノコンポジット膜とＢＣＢ膜とを用いることにより、２００倍程度の比誘電率を有する２つの領域が交互に周期的に配列された誘電体膜を容易に形成することができる。
なお、マイクロストリップ線路に代えて、コプレーナ線路、差動線路、スロット線路又は結合線路等としても同様の効果が得られる。
本実施形態の回路装置は、第１の実施形態の回路装置と同様にＭＭＩＣ及び内部整合回路として用いることができる。
（第５の実施形態）
以下に、本発明の第５の実施形態について図面を参照して説明する。図１３（ａ）及び（ｂ）は第５の実施形態に係る回路装置であり、（ａ）は平面構成を示し、（ｂ）は（ａ）のXIIIｂ−XIIIｂ線における断面構成を示している。
以下に、本発明の第５の実施形態について図面を参照して説明する。図１３（ａ）及び（ｂ）は第５の実施形態に係る回路装置であり、（ａ）は平面構成を示し、（ｂ）は（ａ）のXIIIｂ−XIIIｂ線における断面構成を示している。
図１３に示すように第５の実施形態の回路装置は、基板１１の上に形成された誘電体膜５３を備えている。誘電体膜５３は、ナノコンポジット膜からなる第１の膜５３ＡがＢＣＢ膜からなる第２の膜５３Ｂの上に形成された積層膜である。誘電体膜５３と基板１１との間には、第１の導体膜５２Ａが形成され、第１の膜５３Ａと第２の膜５３Ｂとの間には、互いに間隔をおいて平行に延びる第２の導体膜５２Ｂが形成されている。第２の膜５３Ｂの上には、第２の導体膜５２Ｂが延びる方向と交差する方向に延びる信号線路１４が形成されている。
信号線路１４と第１の導体膜５２Ａ及び第２の導体膜５２Ｂと誘電体膜５３とによりマイクロストリップ線路である伝送線路１０が形成される。第１の領域５０Ａにおいては、第１の導体膜５２Ａが接地導体（グランドプレーン）となり、第２の領域５０Ｂにおいては、第２の導体膜５２Ｂが接地導体（グランドプレーン）となる。従って、信号線路１４と接地導体との間の距離が第２の領域５０Ｂでは第１の領域５０Ａよりも短くなる。このため、マイクロストリップ線路のインピーダンスは、第２の導体膜５２Ｂが形成された第２の領域５０Ｂにおいて、第２の導体膜５２Ｂが形成されていない第１の領域５０Ａよりも低くなる。このため、特性インピーダンスが異なる領域が交互に且つ周期的に存在し、第４の実施形態と同様にスローウェーブ現象が生じる。
特に、本実施形態においては第１の膜５３Ａに比誘電率が高いナノコンポジット膜を用いている。このため、第１の領域５０Ａと第２の領域５０Ｂとの比誘電率の差が大きくなり、第１の領域５０Ａと第２の領域５０Ｂとにおけるインピーダンスの差も大きくなる。このため、スローウェーブ現象による波長短縮効果を大きくすることができる。
本実施形態においても、マイクロストリップ線路に代えて、コプレーナ線路、差動線路、スロット線路又は結合線路等とすることができる。
本実施形態の回路装置は、第１の実施形態の回路装置と同様にＭＭＩＣ及び内部整合回路として用いることができる。
各実施形態において、ナノコンポジット膜に用いる第１の材料にＳＴＯを用いたが、比誘電率が大きく、微細粒子に加工できるものであればどのようなものでもよい。例えば、チタン酸バリウムストロンチウム（ＢＳＴ）又はチタン酸バリウム（ＢＴＯ）等を用いることができ、その他にも比誘電率が数十から数１００程度のセラミクス等を用いることができる。例えば、酸化ハフニウム（ＨｆＯ2）、ハフニウムアルミネート（ＨｆＡｌＯx）又はチタン酸ジルコン酸鉛（ＰＺＴ）等を用いることができる。また、比誘電率が異なる複数の材料を用いてもよい。
第１の材料の粒径は、第２の材料中に練り込み分散させることができればよく、粒径が小さいほど好ましい。具体的には、１μｍ以下が好ましく、１ｎｍ〜２００ｎｍ程度の範囲であれば特に良好な特性を得ることができる。
また、第１の材料の濃度は、必要とする比誘電率により選択すればよいが、例えばＳＴＯとＢＣＢとの組み合わせの場合には９０％程度まで高くすることができる。
第２の材料は、比誘電率及び誘電損失が低い材料であればよく、ＢＣＢに代えて、ポリイミド、テトラフルオロエチレン又はポリフェニレンオキシド等を用いることができる。
回路装置としてＭＭＩＣ及び内部整合基板を例としてあげたが、マイクロストリップ線路及びコプレーナ線路等の伝送線路を用いる回路装置であれば、パッケージを実装する基板及びチップと基板とを接続するインターポーザ等についても同様の効果が得られる。
本発明に係る回路装置は、伝送線路の制約を回避した自由度が高い回路装置を実現でき、特に伝送線路を備えた回路基板及びモノリシックマイクロ波集積回路等の回路装置等として有用である。
１０ 伝送線路
１１ 基板
１２ 接地導体
１３ 誘電体膜
１３Ａ 第１の膜
１３Ｂ 第２の膜
１４ 信号線路
２１ 内部整合回路
２２ トランジスタチップ
２３ パッケージ
２４ リード
３０ ＭＩＭ容量素子
３１ 下部電極
３２ 上部電極
３３ ナノコンポジット膜
３４ 絶縁膜
４０Ａ 第１の領域
４０Ｂ 第２の領域
４３ 誘電体膜
４３Ａ 第１の膜
４３Ｂ 第２の膜
５０Ａ 第１の領域
５０Ｂ 第２の領域
５２Ａ 第１の導体膜
５２Ｂ 第２の導体膜
５３ 誘電体膜
５３Ａ 第１の膜
５３Ｂ 第２の膜
１１ 基板
１２ 接地導体
１３ 誘電体膜
１３Ａ 第１の膜
１３Ｂ 第２の膜
１４ 信号線路
２１ 内部整合回路
２２ トランジスタチップ
２３ パッケージ
２４ リード
３０ ＭＩＭ容量素子
３１ 下部電極
３２ 上部電極
３３ ナノコンポジット膜
３４ 絶縁膜
４０Ａ 第１の領域
４０Ｂ 第２の領域
４３ 誘電体膜
４３Ａ 第１の膜
４３Ｂ 第２の膜
５０Ａ 第１の領域
５０Ｂ 第２の領域
５２Ａ 第１の導体膜
５２Ｂ 第２の導体膜
５３ 誘電体膜
５３Ａ 第１の膜
５３Ｂ 第２の膜
Claims (12)
- 回路装置は、
基板と、
伝送線路とを備え、
前記伝送線路は、
前記基板の上に形成された接地導体と、
前記接地導体の上に形成された誘電体膜と、
前記誘電体膜の上に形成された信号線路とを有し、
前記誘電体膜は、第１の材料からなる粒子が第２の材料中に分散したナノコンポジット膜からなる第１の膜と、
前記第１の膜より比誘電率の低い第２の膜とを含み、
前記第１の膜は、前記誘電体膜の上部であって、少なくとも前記信号線路の直下に配置されている。 - 請求項１に記載の回路装置において、
前記基板は半導体からなる。 - 請求項２に記載の回路装置は、
前記基板に形成された回路素子をさらに備えている。 - 請求項３に記載の回路装置は、
モノリシックマイクロ波集積回路として動作する。 - 回路装置は、
基板と、
伝送線路とを備え、
前記伝送線路は、
前記基板の上に形成された接地導体と、
前記接地導体の上に形成された誘電体膜と、
前記誘電体膜の上に形成された信号線路とを有し、
前記誘電体膜は、第１の材料からなる粒子が第２の材料中に分散したナノコンポジット膜とを含み、
前記伝送線路は、周期的に形成され、互いにインピーダンスが異なる第１の領域と第２の領域とを有している。 - 請求項５に記載の回路装置において、
前記誘電体膜は、互いに比誘電率が異なる第１の膜と第２の膜とを含み、
前記第１の膜と前記第２の膜とは、それぞれ前記第１の領域と前記第２の領域とに対応して周期的に形成され、
前記第１の膜は、前記ナノコンポジット膜である。 - 回路装置は、
基板と、
伝送線路とを備え、
前記伝送線路は、
前記基板の上に形成された第１の導体膜及び前記第１の導体膜の上に形成された第２の導体膜と、
前記第１の導体膜の上に形成された誘電体膜と、
前記誘電体膜の上に形成された信号線路とを有し、
前記誘電体膜は、第１の膜と第２の膜とを含み、
前記第１の膜は、前記第２の膜の上に形成され、第１の材料からなる粒子が第２の材料中に分散したナノコンポジット膜であり、
前記第１の導体膜は、前記第２の膜と前記基板との間に形成され、
前記第２の導体膜は、前記第１の膜と前記第２の膜との間に、互いに間隔をおいて周期的に形成され、
平面視において、前記第２の導体膜が形成されていない第１の領域では、前記第１の導体膜が接地導体を構成し、
平面視において、前記第２の導体膜が形成された第２の領域では、前記第２の導体膜が接地導体を構成している。 - 請求項１〜７のいずれか１項に記載の回路装置において、
前記第１の材料の粒径は、１ｎｍ以上且つ２００ｎｍ以下である。 - 前記第１の材料は、セラミクスである請求項１〜８のいずれか１項に記載の回路装置。
- 請求項９に記載の回路装置において、
前記セラミクスは、チタン酸ストロンチウム又はチタン酸バリウムストロンチウムである。 - 請求項９に記載の回路装置において、
前記セラミクスは、酸化ハフニウム、ハフニウムアルミネート又はチタン酸ジルコン酸鉛である。 - 請求項１〜１１のいずれか１項に記載の回路装置において、
前記第２の材料は、ベンゾシクロブテン、ポリイミド、ポリテトラフルオロエチレン又はポリフェニレンオキシドである。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009536913A JP5337041B2 (ja) | 2007-10-09 | 2008-07-29 | 回路装置 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007263339 | 2007-10-09 | ||
| JP2007263339 | 2007-10-09 | ||
| JP2009536913A JP5337041B2 (ja) | 2007-10-09 | 2008-07-29 | 回路装置 |
| PCT/JP2008/002022 WO2009047876A1 (ja) | 2007-10-09 | 2008-07-29 | 回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2009047876A1 JPWO2009047876A1 (ja) | 2011-02-17 |
| JP5337041B2 true JP5337041B2 (ja) | 2013-11-06 |
Family
ID=40549030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009536913A Expired - Fee Related JP5337041B2 (ja) | 2007-10-09 | 2008-07-29 | 回路装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8400237B2 (ja) |
| JP (1) | JP5337041B2 (ja) |
| WO (1) | WO2009047876A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5530265B2 (ja) | 2010-06-21 | 2014-06-25 | パナソニック株式会社 | 電力増幅器 |
| GB201105912D0 (en) * | 2011-04-07 | 2011-05-18 | Diamond Microwave Devices Ltd | Improved matching techniques for power transistors |
| WO2014002765A1 (ja) | 2012-06-29 | 2014-01-03 | 株式会社村田製作所 | 高周波信号線路 |
| JP6565130B2 (ja) * | 2013-10-31 | 2019-08-28 | 三菱電機株式会社 | 増幅器 |
| US9628041B2 (en) | 2014-02-12 | 2017-04-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Device for blocking high frequency signal and passing low frequency signal |
| JP6571381B2 (ja) * | 2014-05-12 | 2019-09-04 | ローム株式会社 | 無線通信モジュール |
| US10091870B2 (en) * | 2015-03-31 | 2018-10-02 | International Business Machines Corporation | Methods for tuning propagation velocity with functionalized carbon nanomaterial |
| CN108074789B (zh) * | 2016-11-15 | 2019-10-11 | 北京北方华创微电子装备有限公司 | 一种微波传输装置和半导体处理设备 |
| KR20200025917A (ko) * | 2018-08-31 | 2020-03-10 | 주식회사 센서뷰 | 전기방사에 의해 형성된 나노구조 물질을 이용한 전송선로 및 그 제조방법 |
| KR20200025902A (ko) * | 2018-08-31 | 2020-03-10 | 주식회사 센서뷰 | 나노구조 물질을 이용한 전송선로 및 그 제조방법 |
| US10847858B2 (en) * | 2019-03-07 | 2020-11-24 | Qorvo Us, Inc. | Method for manufacturing circulators with improved performance |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001267813A (ja) * | 2000-01-14 | 2001-09-28 | Sharp Corp | コプレーナ線路およびその製造方法および半導体装置 |
| JP2002141671A (ja) * | 2000-10-31 | 2002-05-17 | Kyocera Corp | 多層配線基板およびこれを用いた電子部品モジュール |
| JP2002223077A (ja) * | 2001-01-29 | 2002-08-09 | Kyocera Corp | 多層配線基板 |
| JP2006033217A (ja) * | 2004-07-14 | 2006-02-02 | Nippon Telegr & Teleph Corp <Ntt> | マイクロストリップ線路及び特性インピーダンス制御方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3241139B2 (ja) * | 1993-02-04 | 2001-12-25 | 三菱電機株式会社 | フィルムキャリア信号伝送線路 |
| US5528209A (en) | 1995-04-27 | 1996-06-18 | Hughes Aircraft Company | Monolithic microwave integrated circuit and method |
| US5753968A (en) * | 1996-08-05 | 1998-05-19 | Itt Industries, Inc. | Low loss ridged microstrip line for monolithic microwave integrated circuit (MMIC) applications |
| JPH10173413A (ja) * | 1996-12-16 | 1998-06-26 | Murata Mfg Co Ltd | 結合線路および結合線路の作成方法 |
| JP3216622B2 (ja) * | 1998-12-18 | 2001-10-09 | 日本電気株式会社 | 半導体装置 |
| JP2001308610A (ja) | 2000-04-20 | 2001-11-02 | Matsushita Electric Ind Co Ltd | マイクロストリップ線路、その製造方法、インダクタ素子及び高周波半導体装置 |
| US6690251B2 (en) * | 2001-04-11 | 2004-02-10 | Kyocera Wireless Corporation | Tunable ferro-electric filter |
| JP2003332517A (ja) * | 2002-05-14 | 2003-11-21 | Matsushita Electric Ind Co Ltd | マイクロ波集積回路及びその製造方法並びに無線装置 |
| US6838954B2 (en) | 2002-06-27 | 2005-01-04 | Harris Corporation | High efficiency quarter-wave transformer |
| TWI318790B (en) * | 2002-12-31 | 2009-12-21 | Advanced Semiconductor Eng | High-frequency substrate |
| JP4182016B2 (ja) * | 2004-03-11 | 2008-11-19 | 日本電気株式会社 | 伝送線路型素子及びその作製方法 |
| DE102004035368B4 (de) * | 2004-07-21 | 2007-10-18 | Infineon Technologies Ag | Substrat mit Leiterbahnen und Herstellung der Leiterbahnen auf Substraten für Halbleiterbauteile |
| US7476918B2 (en) | 2004-11-22 | 2009-01-13 | Panasonic Corporation | Semiconductor integrated circuit device and vehicle-mounted radar system using the same |
| US8193880B2 (en) * | 2008-01-31 | 2012-06-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transmitting radio frequency signal in semiconductor structure |
-
2008
- 2008-07-29 US US12/681,284 patent/US8400237B2/en not_active Expired - Fee Related
- 2008-07-29 WO PCT/JP2008/002022 patent/WO2009047876A1/ja active Application Filing
- 2008-07-29 JP JP2009536913A patent/JP5337041B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001267813A (ja) * | 2000-01-14 | 2001-09-28 | Sharp Corp | コプレーナ線路およびその製造方法および半導体装置 |
| JP2002141671A (ja) * | 2000-10-31 | 2002-05-17 | Kyocera Corp | 多層配線基板およびこれを用いた電子部品モジュール |
| JP2002223077A (ja) * | 2001-01-29 | 2002-08-09 | Kyocera Corp | 多層配線基板 |
| JP2006033217A (ja) * | 2004-07-14 | 2006-02-02 | Nippon Telegr & Teleph Corp <Ntt> | マイクロストリップ線路及び特性インピーダンス制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8400237B2 (en) | 2013-03-19 |
| JPWO2009047876A1 (ja) | 2011-02-17 |
| US20100237967A1 (en) | 2010-09-23 |
| WO2009047876A1 (ja) | 2009-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5337041B2 (ja) | 回路装置 | |
| TWI532351B (zh) | 寬頻連接結構及其連接方法、傳輸裝置及傳輸寬頻訊號的方法 | |
| JP7426103B2 (ja) | 高ピーク帯域幅ｉ／ｏチャネルを備えたモジュール | |
| TWI517350B (zh) | 用於無線應用之高功率半導體裝置及用以形成高功率半導體裝置之方法 | |
| US9947628B2 (en) | High frequency semiconductor amplifier | |
| US8575731B2 (en) | Semiconductor device with a balun | |
| US8471645B2 (en) | Balanced-unbalanced transformer | |
| US20060192637A1 (en) | Passive component | |
| JP4015746B2 (ja) | 半導体装置 | |
| WO2010100845A1 (ja) | 半導体チップ及び半導体装置 | |
| US9640530B2 (en) | Semiconductor device | |
| JP2012084723A (ja) | 半導体装置 | |
| JPH11195731A (ja) | 半導体装置 | |
| US7576629B2 (en) | Semiconductor device having signal line and reference potential planes separated by a vertical gap | |
| JP2010251669A (ja) | 静電気放電保護回路 | |
| JP2011171501A (ja) | フリップチップ実装装置 | |
| JP2011055302A (ja) | 高周波伝送線路 | |
| JP3334954B2 (ja) | 高周波半導体装置 | |
| US10862185B2 (en) | Integrated circuit with capacitor in different layer than transmission line | |
| TW543236B (en) | High frequency semiconductor device | |
| US7288844B2 (en) | Semiconductor device, semiconductor circuit and method for producing semiconductor device | |
| Yang et al. | Electrical transmission characterization of IPD microstrips up to 30GHz | |
| CN116544640A (zh) | 用于高频电流隔离器的电容耦合谐振器 | |
| JPH11346105A (ja) | マイクロ波平面回路 | |
| JP2006197468A (ja) | 高周波差動信号用フィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110228 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130701 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130723 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130802 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |