JP5314247B2 - 基板処理方法、プラズマ室および半導体デバイス - Google Patents

基板処理方法、プラズマ室および半導体デバイス Download PDF

Info

Publication number
JP5314247B2
JP5314247B2 JP2006547052A JP2006547052A JP5314247B2 JP 5314247 B2 JP5314247 B2 JP 5314247B2 JP 2006547052 A JP2006547052 A JP 2006547052A JP 2006547052 A JP2006547052 A JP 2006547052A JP 5314247 B2 JP5314247 B2 JP 5314247B2
Authority
JP
Japan
Prior art keywords
substrate
plasma
processing
electrode
plasma region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006547052A
Other languages
English (en)
Other versions
JP2007520059A (ja
Inventor
ベイリー・アンドリュー・ディ．・ザサード
ニ・トゥクィアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2007520059A publication Critical patent/JP2007520059A/ja
Application granted granted Critical
Publication of JP5314247B2 publication Critical patent/JP5314247B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32522—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32862—In situ cleaning of vessels and/or internal parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/67034—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for drying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/02—Details
    • H01J2237/022—Avoiding or removing foreign or contaminating particles, debris or deposits on sample or tube

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体基板のエッチングに関し、特に、半導体基板をプラズマエッチングするためのシステムおよび方法に関する。
一般に、集積回路装置（半導体基板およびウエハの形式）の製造にはプラズマエッチング室の利用が含まれる。プラズマエッチング室はフォトマスクのような基板において、選択された層をエッチングすることが可能である。プラズマエッチング室は、高周波（ＲＦ）電源がプラズマエッチング室の一つ以上の電極に印加されている間に、処理ガス（即ち、エッチング化学物質）を導入するように構成される。プラズマエッチング室の圧力も特定の処理において制御される。所望のＲＦ電源が電極に印加されると、プラズマを生成するために室内の処理ガスが作動する。このようにプラズマは、半導体ウエハの選択された層に所望のエッチングを行うように構成される。
一部の従来技術のプラズマエッチング処理では、低揮発性の副産物が生成される。例えば、塩素を含むガス（例えば、Ｃｌ2およびＨＣｌ）を用いた銅エッチング処理では、副産物はＣｕＣｌｘである。ＣｕＣｌｘは室温において不揮発性である。低揮発性の副産物は通常、室壁に凝結される。プラズマエッチングの各サイクルの中で、副産物が室壁に蓄積する。最終的に副産物は一定の厚さにまで蓄積する。そして副産物の蓄積は室壁から「剥がれ」落ち始めるため、重大な粒子源となる。粒子は室内でエッチング中の基板を汚染し得る。
プラズマエッチング室の内面はプラズマに露出されることから、エッチング室はしばしば、ディスク、リング、シリンダ等の簡易な配列部品が利用できるように設計されている。これらの配列部品は処理中の基板におけるプラズマを閉じ込めるように構成されていることから、これらの部品は処理中のプラズマのエネルギーにより継続的に露出され攻撃されことになる。この露出により、これらの部品は最終的に腐食し、あるいは重合体を蓄積し、交換や綿密な洗浄が必要となる。しかし、これら配列部品の洗浄あるいは交換のコストは、洗浄や交換に必要な実際のコストおよび生産時間のロスという点で、非常に高いものとなり得る。
上記の状況から、プラズマエッチング室の壁に蓄積する副産物の粒子による汚染を実質的に除去するシステムおよび方法が必要となる。
大まかに言うと、本発明は基板を処理する改良されたシステムを提供することによりこれらの要求を満たす。本発明は、処理、装置、システム、コンピュータ可読媒体を含む多くの方法により実施できることが理解されなければならない。本発明にかかるいくつかの独創的な実施形態を以下に説明する。
一実施形態には基板の処理方法が含まれる。この方法には、基板をプラズマ室に装填し、プラズマ室の圧力を所定の圧力設定値に設定することが含まれる。プラズマ領域を構成する複数の内面は処理温度にまで加熱される。プラズマを形成するために処理ガスがプラズマ領域に注入され、基板が処理される。処理温度は約２００度以上（例えば、約２００℃から約４００℃の間、あるいはそれ以上）とすることが可能である。
この方法はさらに、副産物蒸気をプラズマ領域から冷却トラップを通して引き出すことを含み、副産物蒸気は冷却トラップで凝結される。冷却トラップは、処理温度より少なくとも約５０℃以上低い温度を有する。
基板処理には、基板のエッチングが含まれ得る。基板処理には、基板上の銅膜のエッチングも含まれ得る。プラズマ領域を構成する内面の処理温度への加熱は、基板の表面を、膜を蒸着させるために基板の表面の副産物を凝結させるに十分な第二温度に維持することが含まれ得る。第二温度は処理温度より約５０℃低い。
所定の圧力設定値は大気圧より低い。所定の圧力設定値は、約１ミリトル（ｍＴｏｒｒ）から約５００ｍＴｏｒｒの範囲内である。
プラズマ室は、小容量のプラズマ室である。小容量のプラズマ室は、第一電極を備える。第一電極は基板を支持するためにチャックを形成する。プラズマ室は第二電極も備える。第二電極は第一電極に略平行して設置される。第二電極は内面の一つである。第一電極と第二電極とは所定の距離に離させる。この所定の距離は、約０．５センチメートル（ｃｍ）から約５ｃｍの範囲に等しい。小容量のプラズマ室はホットライナを備え、ホットライナは複数の内面の一部を形成する。
基板処理は応力のない平坦化を含み、基板はパターン化され、導電性接続材がパターンの複数の造形部を充填する。導電性接続材は少なくとも一つの不均一性を有する被覆部を備える。応力のない平坦化には被覆部の平坦化が含まれ、被覆部の平坦化には被覆部に追加層を設置し、追加層と被覆部を平坦化することが含まれる。追加層は平坦化処理の中で略完全に除去される。
別の実施形態は、基板を支持するためのチャックを形成する第一電極を備えた小容量のプラズマ室を提供する。プラズマ室は第二電極も備える。第二電極は第一電極に略平行して設置される。第一電極と第二電極とは所定の距離に離される。プラズマ室はホットライナも備える。ホットライナと第二電極とはプラズマ領域を構成するいくつかの内面の一部を形成する。所定の距離は、約０．５ｃｍから約５ｃｍの範囲に等しい。
小容量のプラズマ室は冷却トラップを備えることもある。冷却トラップは、プラズマ領域を構成する内面よりも十分に温度が低く、プラズマの副産物蒸気が冷却トラップ内で実質的に凝結する結果となる。冷却トラップは通路によってプラズマ領域に結合される。
別の実施形態は半導体デバイスの形成方法を提供し、それにはパターン化された基板をプラズマ室に装填することが含まれる。基板は、パターンのいくつかの造形部を充填する導電性接続材を有する。導電性接続材は少なくとも一つの不均一性を有する被覆部を備える。プラズマ室の圧力は、所定の圧力設定値に設定される。プラズマ領域を構成する複数の内面は約２００℃以上の処理温度に加熱される。処理ガスがプラズマ領域に注入されプラズマが形成される。基板が処理され、その処理には被覆部への追加層の形成と、追加層および被覆部の平坦化とが含まれる。追加層は平坦化処理の中で略完全に排除される。プラズマ領域からの副産物蒸気が冷却トラップを通して引き出され、冷却トラップの中で副産物蒸気は凝結される。導電性接続材には銅が含まれることがある。
本発明は略均一に処理温度に加熱することが可能な複数の内面を有する小容量プラズマ室を提供し、副産物蒸気、特に低揮発性の副産物蒸気が内面に凝結して汚染の原因となる粒子源が形成されないことを確保する。
さらに、副産物蒸気はプラズマ領域から、副産物蒸気が凝結される冷却トラップを通して引き出される。冷却トラップは十分に物理的に離され、凝結された副産物蒸気から形成された粒子が処理中の基板へと移動することを実質的に防止する。
本発明は粒子の生成とその結果としての基板の汚染を実質的に最小化する利点を備える。これはプラズマ室の内面におけるプラズマ化学物質の凝結を実質的に排除することで達成される。凝結は、部分的に物理的にプラズマ領域から離された冷却トラップの中で行われるように導かれる。
発明のその他の態様や利点は、本発明の原理を例示する添付図面を参照しつつ、以下の詳細な説明から明らかになる。
本発明は、同一参照符号が同一構成要素を示す添付図面に基づき、以下の詳細な説明により容易に理解されよう。
基板にプラズマエッチング処理を行うための、改良されたシステムおよび方法のいくつかの模範的な実施形態を説明する。当業者がここに示す具体的な詳細の一部あるいは全部を行わずに本発明を実施し得ることは明らかである。
一実施形態は、容量結合ＲＦ電源を備える比較的小容量のプラズマエッチング室を提供する。小容量のプラズマエッチング質の内面領域は十分に小さく、内面領域は容易に高い温度（例えば、約２００℃以上）に加熱することができる。高い温度は低揮発性の副産物が内面に凝結することを実質的に防止するに十分な温度である。容量結合ＲＦ電源は間隔が狭い平行平板を使用する。平行平板は上部電極と下部電極を形成し、基板は下部電極の上に位置し、上部電極は基板の表面に非常に近接して位置する。この構成では、上部電極と下部電極は内面領域の大部分を形成する。
図１Ａは、本発明の実施形態にかかる小容量のプラズマエッチング処理室１００の側面図である。処理中の基板１０８は、下部電極でもある加熱されたチャック１０２に固定されている。チャック１０２は静電チャックとすることができる。フォーカスリング１２２も下部電極に含まれ得る。
処理ガスはガス供給溝である導入口１２６から供給される。処理ガスは任意のバッフルプレート１０６を流れ、穴の開いた「シャワーヘッド型」の上部電極１０４を流れる。バッフルプレート１０６はガスの流れを分散させる。バッフルプレート１０６が低接触誘電体１１６（例えば、石英、絶縁体等）によって上部電極１０４から離されることから、バッフルプレート１０６は電気的にも熱的にも上部電極１０４に実質的に接触しない。プラズマ領域１１４は、上部電極１０４と、下部電極１０２と、ホットライナ１２４とにより定義される容積によって形成される。ガスの流れはプラズマ領域１１４の中で十分に分散される。
上部電極１０４と下部電極１０２とは、約０．５ｃｍから約５ｃｍの距離ｄに離される。模範的な実施形態では、ｄは約２ｃｍに等しい。図示されているように、上部電極１０４は接地電位１１２に、下部電極１０２はＲＦ電源１１０に結合されることが可能である。別の実施形態では、下部電極１０２は接地電位１１２に、上部電極１０４はＲＦ電源１１０に結合されることが可能である。ＲＦ電源は約４００キロヘルツ（ｋＨｚ）から約６０メガヘルツ（ＭＨｚ）の周波数を有することが可能である。ＲＦ電源は約１００ボルトから約２０００ボルトの電圧を有することが可能である。
別の実施形態では、プラズマ室１００はプッシュプル構成として構成されることが可能である。プッシュプル構成では、上部電極１０４と下部電極１０２とはＲＦ電源によって作動する。プッシュプル構成でのイオンのスパッタリングにより、低不揮発性の副産物の上部電極１０４への堆積を一層減らすことができる。上述したように、上部電極１０４は表面基板１０８に近接していることから、上部電極１０４へのエッチング副産物の堆積は重大な問題である。プッシュプル構成のプラズマ室１００は、ＲＦ電源１１０単体により作動することも可能である。このプッシュプル構成では、プラズマ電位は半分にまで低減し、プラズマをより容易にプラズマ領域１１４に閉じ込めることができる。
処理ガスは高温プラズマ衝撃により加熱することができる。内面領域への副産物の蒸着を防ぐためにより高い温度が必要な場合は、追加的な電気ヒータを上部電極１０４に埋め込むことができる。電極間にあるホットライナ１２４はライナへのあらゆる蒸着を防ぐために電気的に加熱される。ホットライナ１２４は、埋め込まれた抵抗ヒータあるいはその他の種類の熱源（例えば、ホットオイル、放射熱源）により加熱することができる。ホットライナ１２４は、上部電極１０４と、下部電極１０２と、ホットライナの間に形成されプラズマ領域１１４とを構成するプラズマ閉じ込めバリアとしての役割を果たすことも可能である。ホットライナ１２４は耐プラズマ材料（例えば、石英、アルミナ、あるいは耐プラズマ層で覆われたあらゆる好適な材料）から製造することができる。
模範的な使用においては、塩素を含むガス類を使用して銅膜をエッチングすることが可能である。このような使用においては、基板１０８の周辺にある全ての表面（例えば、ホットライナ１２４、上部電極１０４、下部電極１０２）の最低温度は、約２００から約４００℃の間になる。この温度範囲では、プラズマ内のエッチング副産物（例えば、ＣｕＣｌｘ）およびその他の化学物質は、十分な蒸気圧により気化され、プラズマエッチング室のプラズマ領域１１４から排出口１１６を通じて排出することが可能となる。温度が上昇するに従い、プラズマ内の様々な化学物質および副産物の揮発性も上昇する。その結果、温度が上昇するに従い低揮発性の蒸気（例えば、銅エッチング副産物）をプラズマ領域１１４から、より効率的に排出することが可能となる。低揮発性の銅エッチング副産物がより効率的に排出されることから、エッチング副産物のプラズマ領域１１４の内面への蓄積による粒子の発生は実質的に削減される。
ここに挙げた４００℃は模範的な温度の上限であり、処理室は４００℃に限定されるわけではなく、必要ならばより高温にまで加熱することが可能であることが理解されなければならない。例として、もし特定のエッチング副産物が５００℃に加熱されるまでは十分な蒸気圧を有しないとするならば、処理室は十分に５００℃に加熱することが可能である。５００℃以上の温度の利用も可能である。
これに対し、典型的な従来技術のプラズマエッチング室は効率的に２００℃にまで加熱するには大きすぎ、従来技術のプラズマエッチング室の内面では少なくとも部分的に温度が低すぎるためエッチング副産物が凝結し、最終的に蓄積して剥がれ落ちることがあり、したがって汚染の原因となる粒子源になってしまう。通常のプラズマエッチング処理は１００℃以下で行われ（例えば、６０℃）、上述したように、エッチング副産物が基板の近くの内面に凝結し粒子汚染の原因となる。
エッチング副産物ＣｕＣｌｘは低揮発性であるため、プラズマエッチング処理はほぼ大気圧かそれ以下（即ち、約１Ｔｏｒｒ以下）の圧力で達成することができる。例として、銅プラズマエッチング処理は約１〜５００ｍＴｏｒｒの範囲で行うことができる。
冷却トラップ１２０はホットライナ１２４に隣接して備えられる。ホットライナ１２４を通る狭い通路１２６は冷却トラップ１２０と共にプラズマ領域１１４に連結される。ガスとエッチング副産物の蒸気がプラズマ領域１１４から排出されるに従い、エッチング副産物の蒸気は一つ以上のポンプ１４４により、冷却トラップ１２０を通して引き出され、排出口１１６から排出される。エッチング副産物の多くは冷却トラップ１２０で凝結する。その結果、エッチング副産物は冷却トラップ１２０の表面に徐々に蓄積する。冷却トラップ１２０に形成されるあらゆる粒子（例えば、薄片その他遊離したエッチング副生蓄積物）は、狭い通路１２６の幅が比較的狭いため、容易にはプラズマ領域１１４に、従って基板１０８には戻って行かない。例として、狭い通路１２６の幅は約５ミリメートル（ｍｍ）から約２０ｍｍとすることができる。このような方法により、粒子は十分に物理的に基板１０８から離され、プラズマエッチング副産物から生じる粒子による汚染を実質的に排除する。
冷却トラップ１２０は積極的に冷却するか、あるいは単に加熱しないとすることが可能であり、エッチング副産物が凝結するのに十分に低い温度となる。冷却トラップ１２０は熱的にプラズマ室１００の加熱された部分から分離することができ、冷却トラップは実質的に加熱された部分より低い温度のままとなる（例えば、ホットライナ１２４や基板１０８より約５０℃以上低い）。例として、冷却トラップ１２０は熱的にプラズマ室１００あるいはチャックケース１４２の壁に結合させることが可能であり、冷却トラップ１２０はプラズマ室１００あるいはチャックケース１４２それぞれの壁とほぼ同じ温度を維持する。
基板１０８は装填口１２８を通してプラズマエッチング室１００に装填することができる。下部電極１０２をチャックケース１４２の中で下げることにより、またはホットライナ１２４を上げることにより（例えば、リフタ１３０により）、あるいは双方の手段により、基板の装填および取り外しをするためのプラズマ領域１１４への接近が可能となる。
図１Ｂは、本発明の実施形態にかかる、上述したプラズマ室１００の基板をエッチングするための方法工程１５０のフローチャートである。工程１５５では、基板がプラズマ室１００に装填される（例えば、装填口１２８を通して）。装填口１２８は処理のために閉じることも可能である。工程１６０では、プラズマ室１００内の圧力は上述したように所望の設定値に調整される。
工程１６５では、プラズマ室１００は必要とされる処理温度にまで加熱される。処理温度は所望の種類に十分な揮発性を与えるに十分に高いあらゆる温度とすることができる。上述したように、塩素を含む気体のエッチング剤の種類を用いた銅エッチング処理では、処理温度は約２００℃あるいはそれ以上である（例えば、約２５０から約４００℃）。もし意図された処理がエッチング処理であるならば、プラズマ領域１１４に露出された全ての内面が処理温度にまで加熱される。別の方法では、もし意図された処理が成膜処理であるならば、基板１０８を除いてプラズマ領域１１４に露出された全ての内面は処理温度にまで加熱される。内面の処理温度への加熱は、プラズマ領域１１４にプラズマを形成することにより、あるいは積極的に各種の表面を抵抗、放射あるいはその他の熱エネルギー源で加熱することにより達成することができる。
工程１７０では、処理ガスがプラズマ室１００に注入され、エッチング（あるいは成膜）プラズマが形成される。工程１７５では、エッチング（あるいは成膜）工程が行われる。エッチング処理では、エッチング化学物質がプラズマに露出された基板１０８の表面の一部をエッチングする。例として、銅膜は塩素を含むガスの種類によりエッチングされることがあり、ＣｕＣｌｘ副産物がプラズマ内で気化することになる。
工程１８０では、副産物蒸気および気体がポンプ１４４によりプラズマ領域１１４から引き出され、冷却トラップ１２０を通り、プラズマ室１００から排出される。副産物蒸気が冷却トラップ１２０を通って引き出される際に、少なくとも一部の副産物蒸気が冷却トラップ１２０の比較的低温の表面で凝結する。このようにして、凝結した副産物蒸気によって生じる可能性のある実質的に全ての粒子は、基板１０８が露出された内面から離れて形成される。その結果、基板１０８の粒子汚染は実質的に排除される。
工程１８５では、エッチング（あるいは成膜）工程が終了する。所望の結果を達成した場合にエッチング（あるいは成膜）工程は終了する。例として、エッチング時間を達成した場合、あるいは所望の終点を達成した場合に工程は終了する。工程２４０では、基板１０８がプラズマ室１００から取り外され、方法工程は終了する。
上述の例では塩素系エッチング剤を用いた銅エッチング処理について述べたが、本発明は銅エッチングに限定されるものではない。例として、白金材料は塩素ガスおよび一酸化炭素ガスによりエッチングすることが可能である。その他のエッチング剤として、ＨＢｒ、ＨＩ、ＢＣｌ3、ＣＦ4が含まれ得る。
別の実施形態では、化学気相成長（ＣＶＤ）を行うために図１Ａのプラズマ室１００を利用することも可能である。ＣＶＤ工程では、チャック１０２は冷却され加熱され、チャック１０２に装着された基板１０８に蒸気の種類が蒸着する。例として、Ｃ2Ｈ4あるいはＣ2Ｈ2を前駆体として使用することにより有機膜を蒸着することが可能である。別のＣＶＤの形態では、銅膜を熱的にあるいは基板１０８と内面とにあるプラズマの支援を利用して蒸着することができる。基板１０８が処理室から取り外された後、高温の内面にある銅膜は塩素あるいは臭素を含むエッチング剤により洗浄され得る。プラズマ室１００は、応力のない平坦化あるいはあらゆるプラズマ処理の適用において利用することが可能である。
図２Ａは、本発明の実施形態にかかる、デュアルダマシン工程におけるパターン化された半導体基板２００を示す。基板２００はデュアルダマシン製造工程などの半導体製造工程の一部としてパターン化されている。基板２００をパターン化するためにマスクを用いることができる。基板２００は大きな分離したような造形部２０２（例えば、溝、ビア等）と、小さな分離したような造形部２０４と、密集したいくつかの造形部２０６とを備える。バリア層２１０も備えられている。バリア層２１０は通常、基板２００あるいは導電性接続材２２０とは別の材質である。導電性接続材２２０は銅、銅合金、あるいはその他の導電性材であり得る。
導電性接続材２２０の被覆部２１２は、造形部２０２、２０４、２０６の上に伸びており、それに対応するように、被覆部２１２の厚さである局所的変異部２１４、２１６、２１８を備える。図示のとおり、小さい造形部２０４に比べ大きい造形部２０２は、対応するように大きく減少した被覆部２１２の厚さ有し、小さい造形部２０４はわずかに小さい被覆部２１２の厚さの変動を有する。密集した造形部２０６はある程度増加した被覆部２１２の厚さを有する。
典型的なエッチング処理は、導電性接続材２２０の被覆部２１２を相当に均一の速度でウエハ領域全体にわたりエッチングするため、典型的なエッチング処理では密集した造形部２０６の近くのバリア層２１０が露出されるより前に、大きい造形部２０２の近くのバリア層２１０が露出される。つまり、典型的なエッチング処理は導電性接続材の被覆部２１２を平坦化することができない。
図２Ｂは、本発明の実施形態にかかる追加された追加層２２２を示す。追加層２２２は被覆部２１２の上に形成される。追加層２２２は、略平坦な充填材（例えば、ｓｐｉｎ ｏｎ ｇｌａｓｓ（ＳＯＧ）、ポリシリコン、高分子レジスト、二重層、ＵＶまたは熱硬化材、あるいは流れて平面を形成し適格なエッチング特性を有するその他の材料）であり得る。追加層２２２と被覆部２１２の間に、任意の比較的薄い（例えば、約２５〜１００ナノメートル（ｎｍ）の厚さ）共形層２２４を備えることも可能である。共形層２２４はバリア層あるいは付着層とすることができる。共形層２２４は追加層２２２で使用され得る様々な種類の材料で構成されることが可能である。
追加層２２２と被覆部２１２は略一対一のエッチング選択比を有するため、後続のエッチング処理（例えば、プラズマあるいはガスエッチング処理）では、追加層２２２と被覆部２１２の双方を実質的に同じ速度でエッチングすることが可能である。
図３は、本発明の実施形態にかかる略平坦な被覆部２１２’を示す。一連の層２００、２１０、２１２、２２２の上で追加層２０２が略平面を形成することから、第一のエッチング処理は、残りの被覆部２１２’が実質的に局所的に平坦になり局所的変異部２１４、２１６、２１８が実質的に消去されるまで、全体の領域にわたり追加層２２２と被覆部２１２を均一にエッチングすることができる。
典型的な手法は、追加層２２２と被覆部２１２との間で一対一のエッチング選択比の条件を伴う。例として、もし追加層２２２がＳＯＧであり被覆部２１２が銅であるならば、ハロゲン（例えば、Ｃｌ、Ｆ、Ｂｒ、Ｉ）系の化学物質が、所望の一対一選択比に調整するためにＳＯＧと銅双方のエッチング速度の制御を提供する。プラズマ供給ガスを生産するあらゆる反応ラジカルハロゲンを用いることができるが、ＣＦ4、Ｃｌ2、ＨＣｌが典型的な例である。エッチング速度、選択比、均一性、腐食の削減を制御するために処理の様々なパラメータを調整することができ、基板の温度や一つ以上の添加剤（例えば、Ａｒ、Ｈ2、Ｃｌ、Ｏ2、ＣＨ3Ｘ（Ｘ＝Ｆ、Ｃｌ、Ｂｒ、Ｉ）、ＣＨ2Ｆ2、ＣＨ4）の追加等の様々な処理変数が含まれる。
別の手法は、銅被覆部２１２の主要なエッチング剤としてＡｒあるいはその他のＨｅ、Ｘｅ、Ｎｅ、Ｋｒ等の不活性ガスおよびその他の添加剤を使用した、スパッタ優位エッチングを伴い、追加層２２２のエッチング速度および残りの銅２１２の上面のパッシベーションの制御を提供する。他の添加剤として例えばＨ2あるいはＣＦ4が含まれる。これらの処理は約７５℃から約４００℃といった幅広い範囲の温度で行うことができる。
第一のエッチング処理は、残った被覆部２１２’が実質的に局所的に平坦になるように設計されたエッチング処理であり、局所的変異部２１４、２１６、２１８を実質的に消去する。一つ以上の後続のエッチング処理が、大量のあるいは大部分の残った被覆部２１２’を除去する。被覆部２１２’がバリア２１０から除去される終点までエッチング処理を継続するために、仕上げエッチング処理を適用することが可能である。仕上げエッチング処理はバルクエッチング処理でも行われることがある。仕上げエッチングに続く処理には、腐食を防止し、さらなる処理の安定性を提供するための、選択的なバリア除去および残った導電性材料２２０の不動態化が含まれ得る。仕上げエッチング後の追加的な工程は材料を除去しすぎないように設計することができ、腐食を防止して処理の一層の安定性を提供するために、残った導電性材料２２０を不動態化するのみである。
図４Ａは、本発明の実施形態にかかる第二のエッチング処理が行われた基板２００を示す。第二のエッチング処理は終点まで継続され、バリア層２１０が略同時に全ての位置で露出され、造形部２０２、２０４、２０６を埋める導電性材料（例えば、銅、銅を含む合金または合成、その他の導電性材料）の一部２２０のみが残る。
第一のエッチング処理と第二のエッチング処理は実質的に同じにしても良いし、大きく異なるものとしても良い。例として、第一のエッチング処理は、局所的不均一性２１４、２１６、２１８（例えば、造形部２０２、２０４、２０６の位置、サイズ、下にある層の濃度により生じた）を有する被覆部２１２の局所的な平坦化を改善するためのエッチング処理とすることができる。追加層２２２の全体と被覆部２１２の一部は第一のエッチング処理で除去することが可能である。それに対し、第二のエッチング処理はより選択的なエッチング処理とすることができ、終点まで（即ち、バリア層２１０が露出するまで）残りの大量の平坦被覆部２１２’を除去することができる。
図４Ｂは、本発明の実施形態にかかるバリア除去処理が行われた基板を示す。バリア層２１０の一部が除去され、下にあるマスク層４０２が露出される。造形部２０２、２０４、２０６の中で形成されたバリア層の一部のみが残る。典型的な第二のエッチング処理は被覆部２１２を速い速度で大量に除去し、好ましくはバリア層２１０に対し高い選択比で除去する。例として、もし被覆部２１２が銅であるならば、ハロゲン系の化学物質（例えば、Ｃｌ2、ＣＦ4、ＨＣｌ、ＨＢｒ、ＢＣｌ3）を第二のエッチング処理に有効に用いることができる。別の手法では、Ａｒ（あるいはその他の希ガスや不活性ガス）系のスパッタ処理等の物質的に優位なエッチング処理を用いることができる。エッチング速度と選択比を制御するために様々な処理パラメータを調整することができる。様々な処理パラメータには、反応種の基板温度バランス等の処理変数の調整や、一つ以上の添加剤（例えば、Ｈ2、Ｏ2、Ａｒ、Ｈｅ、Ｘｅ、Ｎｅ、Ｋｒ等）の含有が含まれ得る。
図５は、本発明の実施形態にかかる局所的平坦化を行う方法工程のフローチャート５００である。工程５０５では、追加層２２２が導電性被覆部２１２の上に追加される。工程５１０では、追加層２２２と導電性被覆部２１２の大部分を除去するために第一のエッチング処理が適用される。工程５１５では、残った被覆部２１２’を除去するために第二のエッチング処理が終点まで適用される。
別の実施形態では、工程５１５は、上述したように仕上げエッチング処理を含み得る。仕上げエッチングの後に続く処理は、腐食を防止して処理の一層の安定性を提供するための、選択的なバリア除去および残った導電性材２２０の不動態化を含み得る。仕上げエッチング処理後の追加的な工程は、あらゆる材料を除去し過ぎないように設計でき、腐食を防止して処理の一層の安定性を提供するために、残った導電性材２２０の不動態化のみを行うことが可能である。
図６Ａ〜６Ｄは、本発明の実施形態にかかる、局所的均一性を増すために基板６００に適用される化学変換およびエッチバック処理のシーケンスを示す。図７は、本発明の実施形態にかかる、局所的均一性を増すために基板６００に適用される化学変換およびエッチバック処理の方法工程のフローチャート７００である。図６Ａに示すように、基板６００は上述した図２Ａの基板１００と同じように、実質的に平坦でない被覆部６０２と平坦でない表面形状６０６を有する。
図６Ｂと図７を参照すると、工程７０５では、被覆部６０２の上に追加層６０４が形成される。追加層６０４は被覆部６０２に蒸着あるいは形成され得る。例として、追加層６０４は被覆部６０２の最上部の化学変換を経て形成することができる。もし被覆部６０２が銅あるいは銅合金であるならば、制御されたガスへの露出により銅反応物層６０４を形成することができる。一例として、ハロゲン化銅層６０４を形成することができるハロゲンガスがある。銅反応層６０４は銅被覆部６０２の上部を変換するために銅被覆部６０２の表面に拡散する。銅の化学変換の工程は、Nagraj S. Kulkarni and Robert T. DeHoff, “Application of Volatility Diagrams for Low Temperature, Dry Etching, and Planarization of Copper” Journal of Electrochemical Society, 149(11)G620-G632, 2002等により公知の技術である。
別の例では、追加層６０４は被覆部６０２に蒸着することができる。蒸着した層６０４には、被覆部６０２に蒸着されている高分子層あるいは酸化層が含まれ得る。
工程７１０と図６Ｃを参照すると、追加層６０４を除去するためにエッチバック処理が適用されている。被覆部６０２の一部も除去され得る。追加層６０４の除去は、被覆部６０２の形状から形状６０６’のさらなる軟化（即ち、平坦化）を帰結する。ハロゲン化銅は被覆部６０２の輪郭を実質的に軟化させる。ハロゲン化銅は銅被覆部６０２と一体となって一対一のエッチバック選択比を実質的に維持することもできる。被覆部６０２を実質的に平坦化するために、図６Ｄに示すように、結果として生じる形状が実質的に平坦になるまで、工程７０５と７１０とを後続の形状６０６’と６０６’’とに複数回繰り返すことができ、
化学物形成の形状依存性を利用した銅被覆部６０２の化学変換は、銅反応種界面で銅を酸化させることにより通常達成することができる。この場合の銅酸化では、銅は陽性酸化状態にあり、銅酸化は銅元素から銅化合物への化学変換を含み得る。例として、表面での銅の塩化第一銅あるいは塩化第二銅（ＣｕＣｌあるいはＣｕＣｌ2）への酸化は、塩素プラズマにおいて低温（例えば、２００℃未満）で起こりうる。
エッチバック処理では、この銅化合物から揮発性を有し得る他の化合物への還元が行われるため、残った被覆部６０２’の表面が固定された基板の温度のままに残る。例として、水素反応種（例えば、Ｈ2プラズマ）の存在下でＣｕＣｌ2から揮発性のＣｕ3Ｃｌ3への還元が行われることがある。形状依存の変換とそれに続く変換された部分のエッチバックとを交互に行うことにより、銅被覆部６０２の大量除去が導かれ、同時に銅被覆部６０２の地形（例えば、形状）の平坦化が行われる。
工程７１５では、もし被覆部６０２が実質的に平坦化されたならば、方法工程は終了する。それに対し、工程７１５において、もし被覆部６０２が実質的に平坦化されていないならば、方法工程は上の工程７０５へと続く。一実施形態では、工程７０５〜７１５は単独のエッチング室内でそのまま行われ得る。別の実施形態では、工程７１０は他の場所で行われることがあり、図６Ｄのように実質的に平坦な被覆部６０２’を達成するために、ＥＣＤあるいは低ダウンフォースのＣＭＰが行われ得る。
図６Ａ〜７で説明した方法工程は、平坦でない被覆部６０２の平坦化および被覆部６０２の大量除去の双方を行う平坦大量除去処理として用いることができる。
基板２００，６００の局所的平坦化は、技術として公知であるいくつかの層厚マッピング技術の一つあるいは複数により判定される。例として、自己が所有し、出典を明示することによりその開示内容全体を本願明細書の一部とする、Gotkisらによる米国特許出願第１０／３２８９１２号（System, Method And Apparatus For Thin-Film Substrate Signal Separation Using Eddy Current、２００２年１２月２３日提出）、Gotkisらによる米国特許出願第１０／２５１０３３号（System And Method For Metal Residue Detection And Mapping Within A Multi-Step Sequence、２００２年９月１９日提出）に説明されるように渦電流センサは被覆部２１２、２１２’の厚さをマッピングすることができる。
上記図２Ａ〜７に述べた方法とシステムは、被覆部の局所的なパターン依存の不均一性を実質的に排除するための様々な手段を説明する。しかし、上記図２Ａ〜７に述べた方法とシステムは、全体的不均一性の補正については直接言及していない。全体的不均一性には、基板の縁と比較した基板の中央における材料の除去速度のばらつきや、その他の局所的な現象ではない不均一性が含まれ得る。
図８は、本発明の実施形態にかかる全体的不均一性を補正する方法工程８００のフローチャートである。工程８０５では、被覆部における造形パターン依存の不均一性等の局所的不均一性を有する基板が受け取られる。工程８１０では、ＣＭＰ、ＥＣＰ、または上述図２Ａ〜７の方法およびシステム、あるいはその他の公知の技術における方法により局所的不均一性が実質的に消去される。局所的不均一性の実質的な除去は、上記図３に示した平坦化された被覆部２１２’等の局所的に平坦化された被覆部を形成する。
図９は、本発明の実施形態にかかる実質的に除去され平坦化された被覆部９０２を示す。実質的に除去され平坦化された被覆部９０２は、厚さ数百オングストローム等の比較的薄い被覆部であり得る。
工程８１５では、平坦化された被覆部におけるあらゆる全体的不均一性を識別し定量化するために、平坦化された被覆部を有する基板がマッピングされる。平坦化された被覆部は上述した公知の層厚マッピング技術の一つあるいは複数のいずれかの技術でマッピングすることができる。マッピングは現位置で（現在の処置室内で）あるいは別位置（現在の処置室外で）行うことが可能である。現位置のマッピング処理は動的とすることも可能であり、後続の処理が進行するに従い後続の処理を動的に修正することを可能とする。
工程８２０では、仕上げエッチング処理で検出された全体的不均一性の特定の条件を扱うために、上記工程８１５で判定されたような全体的不均一性の位置や量が、エッチング処理を調整することによって実質的に機械的な応力のない処理の中で除去される。例えば、もし残った被覆部９０２が中央でおよそ５００オングストロームの厚さ、縁で３００オングストロームの厚さであるとするならば、中央と縁の不均一性を補正するように手法を調整することができ、これによりバリア層２１０の全体が同時に露出されることになる。エッチバック処理中に基板に機械的な力は加わらないことから、応力のない処理は上述したＣＭＰの問題点を回避できる。
選択された手法（例えば、処理変数の選択値）は、バリア層２１０に対し選択的であり（即ち、手法が銅をエッチングするよりもかなり遅い速度でバリアをエッチングする。例えば、これらの処理における銅エッチング対バリアエッチングの典型的な選択比の範囲は、約１対１以上、約３対１以下である）、選択された手法はあらゆる凹部（例えば、造形部２０２、２０４、２０６での導電性材１２０の過度な除去）を最小化する。
バリア層２１０に残った高さバリアに関して、造形部２０２、２０４、２０６でのあらゆる凹部を最小化するために、仕上げエッチングは、残った被覆部９０２の銅とバリア層２１０の双方において比較的遅いエッチング速度を有することがある。その結果、仕上げエッチングは銅をエッチングする上で非常に高い選択比を有することはできない。
最終のエッチバック処理が含まれることもある。最終のエッチバック処理は、的確な選択比と均一性制御に基づいたマスク材料あるいはＩＬＤ材料のエッチバックを含み、最終結果は実質的に全体的に均一で実質的に平坦な造形を提供し、銅とＩＬＤの喪失は最小限となる（例えば、あらゆる銅の凹部は、最終エッチングとバリア除去処理の終了時点において基板２００の全体にわたり均一となる）。この場合、銅の喪失と銅の凹部とを最小化する上で、高い選択比でマスク材料をエッチバックするために、最終エッチングには均一処理が含まれることになる。例えば、ハロゲン濃度が低く基板温度が低い（例えば、約２００℃以下）ハロゲン系の処理は、マスク材料を十分に化学的にエッチングしつつ低い銅エッチング速度を維持する。ハロゲン反応種（例えば、ＣＦ4、Ｃ2Ｆ6、Ｃ4Ｆ6）を含むあらゆるプラズマ供給ガスを用いることが可能である。エッチング速度制御添加剤には、Ａｒ、Ｏ2、ＣＨ2Ｆ2、その他が含まれ得る。
もし仕上げエッチングと最終エッチバック処理の終了時点で、全体的な銅凹部あるいはマスク／ＩＬＤ喪失が基板全域で不均一であるならば、全体的不均一性を補正するために、手法において追加的な変動が行われなければならない。例として、通常の場合、エッチングの不均一な結果は、中央が速いエッチング速度あるいは縁が速いエッチング速度として説明される。これらの双方の場合において、基板全体の銅凹部あるいはマスク／ＩＬＤ喪失の変動を帰結する。この変動に対処して最低限の銅の喪失とマスクの喪失で全体的に平坦な造形を得るための補正は、マスク／ＩＬＤ材料の最終エッチバックにおいて均一性と選択比の的確な制御を利用することにより達成することができる。基板の中央での大きい銅凹部を帰結する中央が速い最終エッチング処理の場合、造形部２０２、２０４、２０６での銅水準と同じ水準をもたらすために選択的にマスク材料をエッチングする、縁が速いエッチバック処理により補正することができる。この処理で得られる典型的な選択比は約２よりも大きい。均一性制御のために提供される手法の変動には、圧力、基板全域の温度変動、イオン束均一性制御、ガス濃度、室壁温度が含まれる。選択比を制御する変動には、反応ハロゲン種濃度、基板温度、バイアスパワーが含まれる。
ここに説明した発明の一部を形成するいずれの工程も機械による有用な工程である。発明はまた、これらの工程を行う装置にも関わる。装置は必要とされる目的のために特別に構築されることもあり、選択的に起動されたコンピュータであることもあり、あるいはコンピュータ内に記憶されたコンピュータプログラムにより構成されることもある。特に、ここでの教示に従い作成されたコンピュータプログラムと一体となった様々な汎用機械を使用することが可能であり、あるいは必要な工程を行うためにより専門的な装置を構築することがより便利かもしれない。
発明はコンピュータ可読媒体におけるコンピュータ可読コードとして具現化することも可能である。コンピュータ可読媒体は、データを記憶でき、後にコンピュータシステムによって読み込むことが可能なあらゆるデータ記憶装置である。コンピュータ可読媒体の例として、ハードドライブ、ネットワーク接続ストレージ（ＮＡＳ）、ＲＯＭ、ＲＡＭ、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、磁気テープ、およびその他の光学あるいは非光学のデータ記憶装置が含まれる。コンピュータ可読媒体はネットワークに接続されたコンピュータシステムによっても配布可能であり、コンピュータ可読コードが記憶されて、配布される方式により実行される。
上記のあらゆる図の中の工程で示された指示は、示された順序で行われなければならないものではなく、工程に示されたあらゆる処理は発明の実施において必要とされない場合もありうることが理解されなければならない。さらに、上記のあらゆる図の中で説明された処理はＲＡＭ、ＲＯＭ、ハードディスクドライブの一つあるいは組み合わせて記憶されたソフトウェアに実装することが可能である。
以上、理解を明確にすることを目的として上述の発明をある程度詳細に説明してきたが、特許請求の範囲内で一定の変更や変形を為し得ることは明らかであろう。従って、本実施形態は限定的ではなく例示的なものと理解されるべきであり、この発明は本明細書に記載された詳細に限定されるものではなく、特許請求の範囲及びその等価の範囲内で修正され得る。
本発明の一実施形態にかかる小容量プラズマエッチング処理室の側面図である。 本発明の一実施形態にかかる上述したプラズマ室における基板エッチングの方法工程のフローチャートである。 本発明の一実施形態にかかるデュアルダマシン工程におけるパターン化された半導体基板を示す図である。 本発明の一実施形態にかかる追加された追加層を示す図である。 本発明の一実施形態にかかる略平坦な被覆部を示す図である。 本発明の一実施形態にかかる第二のエッチング処理が行われた基板を示す図である。 本発明の一実施形態にかかるバリア除去処理が行われた基板を示す図である。 本発明の一実施形態にかかる局所的平坦化を行う方法工程のフローチャートである。 本発明の一実施形態にかかる局所的均一性を増すために基板に適用される化学変換およびエッチバック処理のシーケンスを示す図である。 本発明の一実施形態にかかる局所的均一性を増すために基板に適用される化学変換およびエッチバック処理のシーケンスを示す図である。 本発明の一実施形態にかかる局所的均一性を増すために基板に適用される化学変換およびエッチバック処理のシーケンスを示す図である。 本発明の一実施形態にかかる局所的均一性を増すために基板に適用される化学変換およびエッチバック処理のシーケンスを示す図である。 本発明の一実施形態にかかる局所的均一性を増すために基板に適用される化学変換およびエッチバック処理の方法工程のフローチャートである。 本発明の一実施形態にかかる全体的不均一性を補正する方法工程のフローチャートである。 本発明の一実施形態にかかる実質的に除去され平坦化された被覆部を示す図である。

Claims (17)

  1. 基板を処理する方法であって、
    基板をプラズマ室に装填する工程と、
    前記プラズマ室の圧力を所定の圧力設定値に設定する工程と、
    前記基板上にプラズマを形成するプラズマ領域を前記プラズマ室の中に画定する複数の内部表面を、該内部表面上の蒸着を実質的に防止可能な約２００℃よりも高い処理温度に前記基板の処理中に加熱する工程であって、前記複数の内部表面の一部をホットライナで形成し、前記ホットライナを前記基板の処理中に加熱する、工程と、
    プラズマを形成するための処理ガスを前記プラズマ領域に注入する工程と、
    前記基板を処理する工程と、
    前記基板の処理中に、前記ホットライナの外側に隣接する冷却トラップを通じて、前記プラズマ領域で発生する副産物蒸気を前記プラズマ領域から排出して、前記冷却トラップの内部で前記副産物蒸気を凝結させる工程と
    を備え、
    前記基板を支持する取付部を形成する第１の電極を、前記プラズマ室に設け、
    前記第１の電極と略平行に配設され前記内部表面の一部を構成する第２の電極を、前記プラズマ室に設け、
    前記第１の電極と前記第２の電極とを所定の距離で離間し、
    前記第１の電極と前記第２の電極との間における前記内部表面の一部を前記ホットライナで形成し、
    前記ホットライナにおける前記第１の電極側に形成されている通路を通じて前記プラズマ領域に連通させつつ、前記ホットライナの外側における前記第１の電極側に隣接させて前記冷却トラップを設け、
    前記基板の処理中に、前記プラズマ領域における前記第２の電極側から、前記基板を処理する処理ガスを供給し、
    前記基板の処理中に、前記プラズマ領域における前記第１の電極側から、前記副産物蒸気を排出する、方法。
  2. 前記プラズマ領域と前記冷却トラップとの間を連通する通路の幅を、約５ミリメートルから約２０ミリメートルにする請求項１記載の方法。
  3. 前記冷却トラップを、前記処理温度よりも約５０℃以上低い温度にする請求項２記載の方法。
  4. 前記基板を処理する工程は、前記基板をエッチングする工程を含む請求項１記載の方法。
  5. 前記基板を処理する工程は、前記基板上の銅膜をエッチングする工程を含む請求項１記載の方法。
  6. 前記内部表面を前記処理温度に加熱する工程は、前記副産物蒸気を前記基板の表面に凝結させるのに十分な第２の温度に、前記基板の前記表面を維持して、前記基板に膜を蒸着させる工程を含む請求項１記載の方法。
  7. 前記第２の温度を、前記処理温度よりも約５０℃以上低くする請求項６記載の方法。
  8. 前記所定の圧力設定値を、大気圧よりも低くする請求項１記載の方法。
  9. 前記所定の圧力設定値を、約１ミリトールから約５００ミリトールの範囲内にする請求項１記載の方法。
  10. 前記所定の距離を、約０．５センチメートルから約５センチメートルの範囲にする請求項１の方法。
  11. 前記基板を処理する工程は、無応力で平坦化を行う処理を含む請求項１記載の方法。
  12. 請求項１１記載の方法であって、
    前記基板は、パターン化されると共に、該パターン化による溝状の造形部を充填する導電性接続材を有し、
    前記導電性接続材は、不均一性を有すると共に前記基板の表面を被覆する被覆部を有し、
    前記無応力で平坦化を行う処理は、前記被覆部を平坦化する工程を含み、
    前記被覆部を平坦化する工程は、
    前記被覆部に追加層を蒸着する工程と、
    前記追加層および前記被覆部を平坦化することによって該追加層を略完全に除去する工程と
    を含む方法。
  13. プラズマ室であって、
    基板を支持する取付部を形成する第１の電極と、
    前記第１の電極に略平行に該第１の電極から所定の距離で離間して配設された第２の電極と、
    前記基板上にプラズマを形成するプラズマ領域を前記プラズマ室の中に画定する内部表面の一部を前記第２の電極と協働して形成するホットライナであって、前記基板の処理中に該ホットライナ上の蒸着を実質的に防止可能な温度を有するホットライナと、
    前記ホットライナの外側における前記第１の電極側に隣接して設けられると共に、前記ホットライナにおける前記第１の電極側に形成されている通路を通じて前記プラズマ領域に連通され、前記プラズマ領域で発生し前記プラズマ領域から排出される副産物蒸気を凝結させる冷却トラップと
    を備えるプラズマ室。
  14. 前記所定の距離は、約０．５センチメートルから約５センチメートルの範囲である請求項１３記載のプラズマ室。
  15. 前記プラズマ領域と前記冷却トラップとの間を連通する通路の幅は、約５ミリメートルから約２０ミリメートルである請求項１３記載のプラズマ室。
  16. 半導体デバイスの製造方法であって、
    パターン化された基板をプラズマ室に装填する工程であって、該基板は該パターン化による溝状の造形部を充填する導電性接続材を有し、該導電性接続材は不均一性を有すると共に前記基板の表面を被覆する被覆部を有する工程と、
    前記プラズマ室の圧力を所定の圧力設定値に設定する工程と、
    前記基板上にプラズマを形成するプラズマ領域を前記プラズマ室の中に画定する複数の内部表面を、該内部表面上の蒸着を実質的に防止可能な約２００℃よりも高い処理温度に前記基板の処理中に加熱する工程であって、前記複数の内部表面の一部をホットライナで形成し、前記ホットライナを前記基板の処理中に加熱する、工程と、
    プラズマを形成するための処理ガスを前記プラズマ領域に注入する工程と、
    前記基板を処理する基板処理工程であって、
    前記被覆部の上に追加層を形成する工程と、
    前記追加層および前記被覆部を平坦化することによって該追加層を略完全に除去する工程と
    を含む基板処理工程と、
    前記基板の処理中に、前記ホットライナの外側における前記第１の電極側に隣接する冷却トラップであって、前記ホットライナにおける前記第１の電極側に形成されている通路を通じて前記プラズマ領域に連通される冷却トラップを通じて、前記プラズマ領域で発生する副産物蒸気を前記プラズマ領域から排出して、前記冷却トラップの内部で前記副産物蒸気を凝結させる工程と
    を備える半導体デバイスの製造方法。
  17. 前記導電性接続材は銅を含む請求項１６記載の半導体デバイスの製造方法。
JP2006547052A 2003-12-22 2004-12-06 基板処理方法、プラズマ室および半導体デバイス Expired - Fee Related JP5314247B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/744,355 2003-12-22
US10/744,355 US7009281B2 (en) 2003-03-14 2003-12-22 Small volume process chamber with hot inner surfaces
PCT/US2004/040865 WO2005067005A1 (en) 2003-12-22 2004-12-06 Small volume process chamber with hot inner surfaces

Publications (2)

Publication Number Publication Date
JP2007520059A JP2007520059A (ja) 2007-07-19
JP5314247B2 true JP5314247B2 (ja) 2013-10-16

Family

ID=34749217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006547052A Expired - Fee Related JP5314247B2 (ja) 2003-12-22 2004-12-06 基板処理方法、プラズマ室および半導体デバイス

Country Status (9)

Country Link
US (2) US7009281B2 (ja)
EP (1) EP1697973A1 (ja)
JP (1) JP5314247B2 (ja)
KR (1) KR101211446B1 (ja)
CN (1) CN100508108C (ja)
IL (1) IL176269A0 (ja)
SG (1) SG131933A1 (ja)
TW (1) TWI298004B (ja)
WO (1) WO2005067005A1 (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284267A (ja) * 2000-04-03 2001-10-12 Canon Inc 排気処理方法、プラズマ処理方法及びプラズマ処理装置
JP4399206B2 (ja) * 2003-08-06 2010-01-13 株式会社アルバック 薄膜製造装置
EP1661161A2 (en) * 2003-08-07 2006-05-31 Sundew Technologies, LLC Perimeter partition-valve with protected seals
CN100358099C (zh) * 2005-08-05 2007-12-26 中微半导体设备(上海)有限公司 等离子体处理装置
US8366829B2 (en) * 2005-08-05 2013-02-05 Advanced Micro-Fabrication Equipment, Inc. Asia Multi-station decoupled reactive ion etch chamber
JP5044931B2 (ja) * 2005-10-31 2012-10-10 東京エレクトロン株式会社 ガス供給装置及び基板処理装置
US20070227663A1 (en) * 2006-03-28 2007-10-04 Tokyo Electron Limited Substrate processing apparatus and side wall component
US9184043B2 (en) * 2006-05-24 2015-11-10 Lam Research Corporation Edge electrodes with dielectric covers
US7879184B2 (en) * 2006-06-20 2011-02-01 Lam Research Corporation Apparatuses, systems and methods for rapid cleaning of plasma confinement rings with minimal erosion of other chamber parts
DE102006030265B4 (de) * 2006-06-30 2014-01-30 Globalfoundries Inc. Verfahren zum Verbessern der Planarität einer Oberflächentopographie in einer Mikrostruktur
JP2009021584A (ja) * 2007-06-27 2009-01-29 Applied Materials Inc 高ｋ材料ゲート構造の高温エッチング方法
US7879732B2 (en) * 2007-12-18 2011-02-01 Chartered Semiconductor Manufacturing Ltd. Thin film etching method and semiconductor device fabrication using same
US8869741B2 (en) 2008-12-19 2014-10-28 Lam Research Corporation Methods and apparatus for dual confinement and ultra-high pressure in an adjustable gap plasma chamber
US8540844B2 (en) * 2008-12-19 2013-09-24 Lam Research Corporation Plasma confinement structures in plasma processing systems
US8216376B1 (en) * 2009-01-15 2012-07-10 Intermolecular, Inc. Method and apparatus for variable conductance
US8313612B2 (en) * 2009-03-24 2012-11-20 Lam Research Corporation Method and apparatus for reduction of voltage potential spike during dechucking
US8840725B2 (en) * 2009-11-11 2014-09-23 Applied Materials, Inc. Chamber with uniform flow and plasma distribution
US20110136346A1 (en) * 2009-12-04 2011-06-09 Axcelis Technologies, Inc. Substantially Non-Oxidizing Plasma Treatment Devices and Processes
US8597462B2 (en) * 2010-05-21 2013-12-03 Lam Research Corporation Movable chamber liner plasma confinement screen combination for plasma processing apparatuses
JP5567392B2 (ja) * 2010-05-25 2014-08-06 東京エレクトロン株式会社 プラズマ処理装置
US9793126B2 (en) 2010-08-04 2017-10-17 Lam Research Corporation Ion to neutral control for wafer processing with dual plasma source reactor
US9117767B2 (en) 2011-07-21 2015-08-25 Lam Research Corporation Negative ion control for dielectric etch
CN102376604B (zh) * 2010-08-19 2013-10-30 北京北方微电子基地设备工艺研究中心有限责任公司 真空加工设备及其温度控制方法、半导体器件加工方法
US8591755B2 (en) * 2010-09-15 2013-11-26 Lam Research Corporation Methods for controlling plasma constituent flux and deposition during semiconductor fabrication and apparatus for implementing the same
KR101864132B1 (ko) 2010-10-05 2018-07-13 에바텍 아크티엔게젤샤프트 폴리머 기판의 진공 처리를 위한 현장 컨디셔닝
CN102543839B (zh) * 2010-12-22 2014-01-08 中国科学院微电子研究所 层间电介质层的平面化方法
JP5728221B2 (ja) * 2010-12-24 2015-06-03 東京エレクトロン株式会社 基板処理方法及び記憶媒体
CN103502508B (zh) * 2010-12-30 2016-04-27 维易科仪器公司 使用承载器扩展的晶圆加工
US11171008B2 (en) * 2011-03-01 2021-11-09 Applied Materials, Inc. Abatement and strip process chamber in a dual load lock configuration
WO2012148568A1 (en) 2011-03-01 2012-11-01 Applied Materials, Inc. Method and apparatus for substrate transfer and radical confinement
CN103403852B (zh) * 2011-03-01 2016-06-08 应用材料公司 双负载闸配置的消除及剥离处理腔室
TWI511223B (zh) * 2011-06-03 2015-12-01 Hermes Epitek Corp 半導體設備
US20130105085A1 (en) * 2011-10-28 2013-05-02 Applied Materials, Inc. Plasma reactor with chamber wall temperature control
WO2013130191A1 (en) * 2012-02-29 2013-09-06 Applied Materials, Inc. Abatement and strip process chamber in a load lock configuration
US9157730B2 (en) 2012-10-26 2015-10-13 Applied Materials, Inc. PECVD process
US9388493B2 (en) * 2013-01-08 2016-07-12 Veeco Instruments Inc. Self-cleaning shutter for CVD reactor
US9245761B2 (en) 2013-04-05 2016-01-26 Lam Research Corporation Internal plasma grid for semiconductor fabrication
US9147581B2 (en) 2013-07-11 2015-09-29 Lam Research Corporation Dual chamber plasma etcher with ion accelerator
KR101598465B1 (ko) * 2014-09-30 2016-03-02 세메스 주식회사 기판 처리 장치 및 방법
US9865437B2 (en) * 2014-12-30 2018-01-09 Applied Materials, Inc. High conductance process kit
KR101792941B1 (ko) * 2015-04-30 2017-11-02 어드밴스드 마이크로 패브리케이션 이큅먼트 인코퍼레이티드, 상하이 화학기상증착장치 및 그 세정방법
US10954594B2 (en) * 2015-09-30 2021-03-23 Applied Materials, Inc. High temperature vapor delivery system and method
US11694911B2 (en) * 2016-12-20 2023-07-04 Lam Research Corporation Systems and methods for metastable activated radical selective strip and etch using dual plenum showerhead
CN106672892A (zh) * 2016-12-21 2017-05-17 中国电子科技集团公司第五十五研究所 减小三维堆叠中牺牲层在化学机械抛光中凹陷变形的方法
KR102492733B1 (ko) * 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
JP6575641B1 (ja) * 2018-06-28 2019-09-18 株式会社明電舎 シャワーヘッドおよび処理装置
JP7451490B2 (ja) * 2018-07-30 2024-03-18 ノードソン コーポレーション プラズマを用いたワーク処理用のシステム
WO2020068343A1 (en) * 2018-09-28 2020-04-02 Applied Materials, Inc. Coaxial lift device with dynamic leveling
CN111326391B (zh) * 2018-12-17 2023-01-24 中微半导体设备(上海)股份有限公司 等离子体处理装置
US11499223B2 (en) * 2020-12-10 2022-11-15 Applied Materials, Inc. Continuous liner for use in a processing chamber
US20230033058A1 (en) * 2021-07-29 2023-02-02 Applied Materials, Inc. Reactor with inductively coupled plasma source

Family Cites Families (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5000113A (en) * 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process
JPS6444043A (en) * 1987-08-11 1989-02-16 Nec Corp Formation of multilayer interconnection structure
US4985113A (en) * 1989-03-10 1991-01-15 Hitachi, Ltd. Sample treating method and apparatus
DE3914065A1 (de) * 1989-04-28 1990-10-31 Leybold Ag Vorrichtung zur durchfuehrung von plasma-aetzverfahren
US5256565A (en) * 1989-05-08 1993-10-26 The United States Of America As Represented By The United States Department Of Energy Electrochemical planarization
EP0809283A3 (en) * 1989-08-28 1998-02-25 Hitachi, Ltd. Method of treating wafers
JPH03215687A (ja) * 1990-01-19 1991-09-20 Nec Corp ドライエッチング装置
US5098516A (en) * 1990-12-31 1992-03-24 Air Products And Chemicals, Inc. Processes for the chemical vapor deposition of copper and etching of copper
JPH04311033A (ja) * 1991-02-20 1992-11-02 Micron Technol Inc 半導体デバイスのエッチング後処理方法
US5200031A (en) * 1991-08-26 1993-04-06 Applied Materials, Inc. Method for removal of photoresist over metal which also removes or inactivates corrosion-forming materials remaining from one or more previous metal etch steps
US5198677A (en) * 1991-10-11 1993-03-30 The United States Of America As Represented By The United States Department Of Energy Production of N+ ions from a multicusp ion beam apparatus
JP3045259B2 (ja) * 1992-03-02 2000-05-29 東京エレクトロン株式会社 プラズマ装置
JP3314403B2 (ja) * 1992-03-24 2002-08-12 株式会社日立製作所 半導体集積回路装置の製造方法
US5387315A (en) * 1992-10-27 1995-02-07 Micron Technology, Inc. Process for deposition and etching of copper in multi-layer structures
US5798016A (en) * 1994-03-08 1998-08-25 International Business Machines Corporation Apparatus for hot wall reactive ion etching using a dielectric or metallic liner with temperature control to achieve process stability
JP2000082699A (ja) * 1994-04-20 2000-03-21 Tokyo Electron Ltd エッチング処理装置
JPH08153710A (ja) * 1994-11-30 1996-06-11 Toshiba Corp 半導体装置の製造方法
US5534751A (en) * 1995-07-10 1996-07-09 Lam Research Corporation Plasma etching apparatus utilizing plasma confinement
US5788799A (en) * 1996-06-11 1998-08-04 Applied Materials, Inc. Apparatus and method for cleaning of semiconductor process chamber surfaces
US6308654B1 (en) * 1996-10-18 2001-10-30 Applied Materials, Inc. Inductively coupled parallel-plate plasma reactor with a conical dome
JP3109449B2 (ja) 1997-04-25 2000-11-13 日本電気株式会社 多層配線構造の形成方法
US6071372A (en) * 1997-06-05 2000-06-06 Applied Materials, Inc. RF plasma etch reactor with internal inductive coil antenna and electrically conductive chamber walls
JP2003526191A (ja) * 1997-08-13 2003-09-02 アプライド マテリアルズ インコーポレイテッド 半導体デバイス用銅エッチング方法
US6008130A (en) * 1997-08-14 1999-12-28 Vlsi Technology, Inc. Polymer adhesive plasma confinement ring
TW505984B (en) * 1997-12-12 2002-10-11 Applied Materials Inc Method of etching patterned layers useful as masking during subsequent etching or for damascene structures
US6096230A (en) * 1997-12-29 2000-08-01 Intel Corporation Method of planarizing by polishing a structure which is formed to promote planarization
US6140226A (en) * 1998-01-16 2000-10-31 International Business Machines Corporation Dual damascene processing for semiconductor chip interconnects
US5968847A (en) * 1998-03-13 1999-10-19 Applied Materials, Inc. Process for copper etch back
JP3066007B2 (ja) * 1998-06-24 2000-07-17 株式会社日立製作所 プラズマ処理装置およびプラズマ処理方法
TW430946B (en) * 1998-07-22 2001-04-21 United Microelectronics Corp Dual damascene process
TW398036B (en) * 1998-08-18 2000-07-11 Promos Technologies Inc Method of monitoring of chemical mechanical polishing end point and uniformity
US6004188A (en) * 1998-09-10 1999-12-21 Chartered Semiconductor Manufacturing Ltd. Method for forming copper damascene structures by using a dual CMP barrier layer
US6051496A (en) * 1998-09-17 2000-04-18 Taiwan Semiconductor Manufacturing Company Use of stop layer for chemical mechanical polishing of CU damascene
US6221775B1 (en) * 1998-09-24 2001-04-24 International Business Machines Corp. Combined chemical mechanical polishing and reactive ion etching process
US6056864A (en) * 1998-10-13 2000-05-02 Advanced Micro Devices, Inc. Electropolishing copper film to enhance CMP throughput
US6364954B2 (en) * 1998-12-14 2002-04-02 Applied Materials, Inc. High temperature chemical vapor deposition chamber
US6368517B1 (en) * 1999-02-17 2002-04-09 Applied Materials, Inc. Method for preventing corrosion of a dielectric material
JP2000331991A (ja) * 1999-03-15 2000-11-30 Sony Corp 半導体装置の製造方法
US6153530A (en) * 1999-03-16 2000-11-28 Applied Materials, Inc. Post-etch treatment of plasma-etched feature surfaces to prevent corrosion
US6173673B1 (en) * 1999-03-31 2001-01-16 Tokyo Electron Limited Method and apparatus for insulating a high power RF electrode through which plasma discharge gases are injected into a processing chamber
US6352081B1 (en) * 1999-07-09 2002-03-05 Applied Materials, Inc. Method of cleaning a semiconductor device processing chamber after a copper etch process
SG93856A1 (en) * 1999-07-19 2003-01-21 Chartered Semiconductor Mfg A selective & damage free cu cleaning process for pre-dep, post etch/cmp
US6147005A (en) * 1999-07-23 2000-11-14 Worldwide Semiconductor Manufacturing Corp. Method of forming dual damascene structures
US6133144A (en) * 1999-08-06 2000-10-17 Taiwan Semiconductor Manufacturing Company Self aligned dual damascene process and structure with low parasitic capacitance
US6083822A (en) * 1999-08-12 2000-07-04 Industrial Technology Research Institute Fabrication process for copper structures
DE19938404A1 (de) 1999-08-13 2001-02-22 Clariant Gmbh Kosmetische Zubereitungen
US6573187B1 (en) * 1999-08-20 2003-06-03 Taiwan Semiconductor Manufacturing Company Method of forming dual damascene structure
US6234870B1 (en) * 1999-08-24 2001-05-22 International Business Machines Corporation Serial intelligent electro-chemical-mechanical wafer processor
US6365327B1 (en) * 1999-08-30 2002-04-02 Agere Systems Guardian Corp. Process for manufacturing in integrated circuit including a dual-damascene structure and an integrated circuit
US6313025B1 (en) * 1999-08-30 2001-11-06 Agere Systems Guardian Corp. Process for manufacturing an integrated circuit including a dual-damascene structure and an integrated circuit
US6350664B1 (en) * 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
US6408786B1 (en) * 1999-09-23 2002-06-25 Lam Research Corporation Semiconductor processing equipment having tiled ceramic liner
US6227140B1 (en) * 1999-09-23 2001-05-08 Lam Research Corporation Semiconductor processing equipment having radiant heated ceramic liner
US6423200B1 (en) * 1999-09-30 2002-07-23 Lam Research Corporation Copper interconnect seed layer treatment methods and apparatuses for treating the same
US20020102672A1 (en) * 1999-10-04 2002-08-01 Joseph Mizrahi Process for producing a purified lactic acid solution
US6635114B2 (en) * 1999-12-17 2003-10-21 Applied Material, Inc. High temperature filter for CVD apparatus
US6500357B1 (en) * 1999-12-28 2002-12-31 Applied Materials Inc. System level in-situ integrated dielectric etch process particularly useful for copper dual damascene
US6949203B2 (en) * 1999-12-28 2005-09-27 Applied Materials, Inc. System level in-situ integrated dielectric etch process particularly useful for copper dual damascene
US6184128B1 (en) * 2000-01-31 2001-02-06 Advanced Micro Devices, Inc. Method using a thin resist mask for dual damascene stop layer etch
US6350364B1 (en) * 2000-02-18 2002-02-26 Taiwan Semiconductor Manufacturing Company Method for improvement of planarity of electroplated copper
TW580735B (en) 2000-02-21 2004-03-21 Hitachi Ltd Plasma treatment apparatus and treating method of sample material
JP2001244240A (ja) 2000-02-25 2001-09-07 Speedfam Co Ltd 半導体ウエハの製造方法
JP2001267310A (ja) * 2000-03-17 2001-09-28 Tokyo Electron Ltd プラズマ成膜方法及びその装置
US6630413B2 (en) * 2000-04-28 2003-10-07 Asm Japan K.K. CVD syntheses of silicon nitride materials
US6323121B1 (en) * 2000-05-12 2001-11-27 Taiwan Semiconductor Manufacturing Company Fully dry post-via-etch cleaning method for a damascene process
US6576550B1 (en) * 2000-06-30 2003-06-10 Infineon, Ag ‘Via first’ dual damascene process for copper metallization
EP1322940A4 (en) * 2000-07-31 2006-03-15 Asml Us Inc METHOD AND IN SITU DEVICE FOR DETECTING THE TURN POINT FOR CHEMICAL MECHANICAL POLISHING
US6475298B1 (en) * 2000-10-13 2002-11-05 Lam Research Corporation Post-metal etch treatment to prevent corrosion
US6383935B1 (en) * 2000-10-16 2002-05-07 Taiwan Semiconductor Manufacturing Company Method of reducing dishing and erosion using a sacrificial layer
US6517413B1 (en) * 2000-10-25 2003-02-11 Taiwan Semiconductor Manufacturing Company Method for a copper CMP endpoint detection system
US6417093B1 (en) * 2000-10-31 2002-07-09 Lsi Logic Corporation Process for planarization of metal-filled trenches of integrated circuit structures by forming a layer of planarizable material over the metal layer prior to planarizing
KR100887014B1 (ko) * 2000-11-01 2009-03-04 어플라이드 머티어리얼스, 인코포레이티드 확대된 프로세스 윈도우를 갖는 유전체 에칭 챔버
US6482755B1 (en) * 2000-11-02 2002-11-19 Advanced Micro Devices, Inc. HDP deposition hillock suppression method in integrated circuits
US6479391B2 (en) * 2000-12-22 2002-11-12 Intel Corporation Method for making a dual damascene interconnect using a multilayer hard mask
US20020121500A1 (en) * 2000-12-22 2002-09-05 Rao Annapragada Method of etching with NH3 and fluorine chemistries
US20020124867A1 (en) * 2001-01-08 2002-09-12 Apl Co., Ltd. Apparatus and method for surface cleaning using plasma
US6696358B2 (en) * 2001-01-23 2004-02-24 Honeywell International Inc. Viscous protective overlayers for planarization of integrated circuits
US6482331B2 (en) * 2001-04-18 2002-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing contamination in a plasma process chamber
US6486059B2 (en) * 2001-04-19 2002-11-26 Silicon Intergrated Systems Corp. Dual damascene process using an oxide liner for a dielectric barrier layer
TWI243404B (en) * 2001-05-24 2005-11-11 Lam Res Corp Applications of oxide hardmasking in metal dry etch processors
US20020182853A1 (en) * 2001-05-31 2002-12-05 Hsueh-Chung Chen Method for removing hard-mask layer after metal-CMP in dual-damascene interconnect structure
US20020187627A1 (en) * 2001-06-06 2002-12-12 Yu-Shen Yuang Method of fabricating a dual damascene structure
US20020192966A1 (en) * 2001-06-19 2002-12-19 Shanmugasundram Arulkumar P. In situ sensor based control of semiconductor processing procedure
US6527911B1 (en) * 2001-06-29 2003-03-04 Lam Research Corporation Configurable plasma volume etch chamber
KR100430472B1 (ko) * 2001-07-12 2004-05-10 삼성전자주식회사 듀얼 다마신 공정을 이용한 배선 형성 방법
US6696222B2 (en) * 2001-07-24 2004-02-24 Silicon Integrated Systems Corp. Dual damascene process using metal hard mask
TW567554B (en) * 2001-08-08 2003-12-21 Lam Res Corp All dual damascene oxide etch process steps in one confined plasma chamber
US6984288B2 (en) * 2001-08-08 2006-01-10 Lam Research Corporation Plasma processor in plasma confinement region within a vacuum chamber
US6780086B2 (en) * 2001-10-12 2004-08-24 Mosel Vitelic, Inc. Determining an endpoint in a polishing process
US6579800B2 (en) * 2001-10-12 2003-06-17 Nutool, Inc. Chemical mechanical polishing endpoint detection
US6709314B2 (en) * 2001-11-07 2004-03-23 Applied Materials Inc. Chemical mechanical polishing endpoinat detection
US6582974B2 (en) * 2001-11-15 2003-06-24 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming a dual damascene aperture while employing a peripherally localized intermediate etch stop layer
JP3971603B2 (ja) * 2001-12-04 2007-09-05 キヤノンアネルバ株式会社 絶縁膜エッチング装置及び絶縁膜エッチング方法
US20030119305A1 (en) * 2001-12-21 2003-06-26 Huang Robert Y. S. Mask layer and dual damascene interconnect structure in a semiconductor device
US6653224B1 (en) * 2001-12-27 2003-11-25 Lam Research Corporation Methods for fabricating interconnect structures having Low K dielectric properties
US6440840B1 (en) * 2002-01-25 2002-08-27 Taiwan Semiconductor Manufactoring Company Damascene process to eliminate copper defects during chemical-mechanical polishing (CMP) for making electrical interconnections on integrated circuits
DE10208165C1 (de) * 2002-02-26 2003-10-02 Advanced Micro Devices Inc Verfahren, Steuerung und Vorrichtung zum Steuern des chemisch-mechanischen Polierens von Substraten
DE10208166B4 (de) * 2002-02-26 2006-12-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von Metallleitungen mit verbesserter Gleichförmigkeit auf einem Substrat
US6828245B2 (en) * 2002-03-02 2004-12-07 Taiwan Semiconductor Manufacturing Co. Ltd Method of improving an etching profile in dual damascene etching
US20030199112A1 (en) * 2002-03-22 2003-10-23 Applied Materials, Inc. Copper wiring module control
US6806948B2 (en) * 2002-03-29 2004-10-19 Lam Research Corporation System and method of broad band optical end point detection for film change indication
US6764810B2 (en) * 2002-04-25 2004-07-20 Taiwan Semiconductor Manufacturing Co., Ltd Method for dual-damascene formation using a via plug
US6706637B2 (en) * 2002-05-09 2004-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Dual damascene aperture formation method absent intermediate etch stop layer
DE10223945B4 (de) * 2002-05-29 2006-12-21 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Verbessern der Herstellung von Damaszener-Metallstrukturen
US6739953B1 (en) * 2003-04-09 2004-05-25 Lsi Logic Corporation Mechanical stress free processing method

Also Published As

Publication number Publication date
CN1898774A (zh) 2007-01-17
IL176269A0 (en) 2006-10-05
SG131933A1 (en) 2007-05-28
KR101211446B1 (ko) 2012-12-12
US20060105575A1 (en) 2006-05-18
KR20060115898A (ko) 2006-11-10
TW200527979A (en) 2005-08-16
TWI298004B (en) 2008-06-11
WO2005067005A1 (en) 2005-07-21
US20050070105A1 (en) 2005-03-31
JP2007520059A (ja) 2007-07-19
CN100508108C (zh) 2009-07-01
US7009281B2 (en) 2006-03-07
EP1697973A1 (en) 2006-09-06

Similar Documents

Publication Publication Date Title
JP5314247B2 (ja) 基板処理方法、プラズマ室および半導体デバイス
JP6883495B2 (ja) エッチング方法
TWI427684B (zh) 用於現場基底處理之方法及裝置
TWI413179B (zh) 用於溝槽與介層洞輪廓修飾之方法
US9911607B2 (en) Method of processing target object
TW201826386A (zh) 用於高深寬比結構之移除方法
US20060154486A1 (en) Low-pressure removal of photoresist and etch residue
US20110201208A1 (en) Plasma etching method and plasma etching apparatus
JP2016139792A (ja) 異方性タングステンエッチングのための方法および装置
CN1505831A (zh) 蚀刻有机抗反射涂层(arc)的方法
TWI410744B (zh) 用於處理光微影倍縮光罩的方法
IL176808A (en) Processing by non-pressure combustion combined with dynamic liquid manichas
JP2007529895A (ja) セルフクリーニング式ドライエッチング用システム、方法、並びに、装置
US20050269294A1 (en) Etching method
US8992689B2 (en) Method for removing halogen-containing residues from substrate
KR102476308B1 (ko) 공극들을 형성하기 위한 시스템들 및 방법들
CN115443530A (zh) 具有高性能涂层的半导体腔室部件
KR20210049173A (ko) 에칭 방법
US7569478B2 (en) Method and apparatus for manufacturing semiconductor device, control program and computer storage medium
US20040222188A1 (en) Method of cleaning a deposition chamber and apparatus for depositing a metal on a substrate
US11613808B2 (en) Clean processes for boron carbon film deposition
JP3887123B2 (ja) ドライエッチング方法
JP7503650B2 (ja) タングステン含有膜除去のためのシステム及び方法
KR100851455B1 (ko) 챔버 조건에 대한 공정 민감도를 감소시키는 방법
WO2024111454A1 (ja) ドライ現像方法及びドライ現像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110627

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111227

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120615

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120914

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121225

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130705

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees