JP5306326B2 - プローブウエハ、プローブ装置、および、試験システム - Google Patents
プローブウエハ、プローブ装置、および、試験システム Download PDFInfo
- Publication number
- JP5306326B2 JP5306326B2 JP2010505091A JP2010505091A JP5306326B2 JP 5306326 B2 JP5306326 B2 JP 5306326B2 JP 2010505091 A JP2010505091 A JP 2010505091A JP 2010505091 A JP2010505091 A JP 2010505091A JP 5306326 B2 JP5306326 B2 JP 5306326B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- connection terminals
- probe
- side connection
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000523 sample Substances 0.000 title claims abstract description 169
- 238000012360 testing method Methods 0.000 title claims description 127
- 239000004065 semiconductor Substances 0.000 claims abstract description 224
- 239000000758 substrate Substances 0.000 claims abstract description 102
- 238000006243 chemical reaction Methods 0.000 claims abstract description 68
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- 230000004044 response Effects 0.000 claims description 21
- 230000005540 biological transmission Effects 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 294
- 239000012528 membrane Substances 0.000 description 41
- 238000010586 diagram Methods 0.000 description 14
- 230000006870 function Effects 0.000 description 12
- 238000005259 measurement Methods 0.000 description 8
- 238000007493 shaping process Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
- G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
Description
Claims (8)
- 複数の半導体チップが形成された半導体ウエハと電気的に接続するプローブウエハであって、
ウエハ接続面、および、前記ウエハ接続面の裏面に形成される装置接続面を有し、前記半導体ウエハと同一の半導体材料で形成されるピッチ変換用ウエハ基板と、
前記ピッチ変換用ウエハ基板の前記ウエハ接続面に形成され、それぞれの前記半導体チップに対して少なくとも一つずつ設けられ、対応する前記半導体チップの入出力端子と電気的に接続する複数のウエハ側接続端子と、
前記ピッチ変換用ウエハ基板の前記装置接続面に、前記複数のウエハ側接続端子と一対一に対応して、前記ウエハ側接続端子とは異なる間隔で形成され、外部の装置と電気的に接続する複数の装置側接続端子と、
対応する前記ウエハ側接続端子および前記装置側接続端子を電気的に接続する複数の伝送路と
を備え、
前記ピッチ変換用ウエハ基板の前記ウエハ接続面は、前記半導体ウエハの前記半導体チップが形成される面と略同一の形状に形成され、
前記装置側接続端子の少なくとも一つは、前記外部の装置から、前記半導体チップに供給すべき電源電力を受け取り、
当該装置側接続端子に対応する前記ウエハ側接続端子は、前記電源電力を前記半導体チップに供給し、
それぞれの前記伝送路は、それぞれの前記ウエハ側接続端子および前記装置側接続端子を接続するように、前記ピッチ変換用ウエハ基板を貫通して形成される複数のスルーホールを有し、
前記電源電力を受け取る前記装置側接続端子に対応する前記スルーホールには、他の前記スルーホールとは異なる導電材料が充填されるプローブウエハ。 - 前記異なる導電材料が充填される前記スルーホールが、それぞれの前記半導体チップに対して少なくとも一つずつ設けられる
請求項1に記載のプローブウエハ。 - 前記複数の装置側接続端子は、それぞれの前記装置側接続端子の間隔が、対応するそれぞれの前記ウエハ側接続端子の間隔より広くなるように形成される
請求項1または2に記載のプローブウエハ。 - 複数の半導体チップが形成された半導体ウエハと電気的に接続するプローブウエハであって、
ウエハ接続面、および、前記ウエハ接続面の裏面に形成される装置接続面を有するピッチ変換用ウエハ基板と、
前記ピッチ変換用ウエハ基板の前記ウエハ接続面に形成され、それぞれの前記半導体チップに対して少なくとも一つずつ設けられ、対応する前記半導体チップの入出力端子と電気的に接続する複数のウエハ側接続端子と、
前記ピッチ変換用ウエハ基板の前記装置接続面に、前記複数のウエハ側接続端子と一対一に対応して、前記ウエハ側接続端子とは異なる間隔で形成され、外部の装置と電気的に接続する複数の装置側接続端子と、
対応する前記ウエハ側接続端子および前記装置側接続端子を電気的に接続する複数の伝送路と
を備え、
前記装置側接続端子の少なくとも一つは、前記外部の装置から、前記半導体チップに供給すべき電源電力を受け取り、
当該装置側接続端子に対応する前記ウエハ側接続端子は、前記電源電力を前記半導体チップに供給し、
それぞれの前記伝送路は、それぞれの前記ウエハ側接続端子および前記装置側接続端子を接続するように、前記ピッチ変換用ウエハ基板を貫通して形成される複数のスルーホールを有し、
前記電源電力を受け取る前記装置側接続端子に対応する前記スルーホールには、他の前記スルーホールとは異なる導電材料が充填されるプローブウエハ。 - 複数の半導体チップが形成された半導体ウエハと電気的に接続するプローブ装置であって、
前記半導体ウエハと電気的に接続され、前記半導体ウエハと同一の半導体材料で形成されるピッチ変換用のプローブウエハと、
前記ピッチ変換用のプローブウエハと電気的に接続される回路形成用のプローブウエハと
を備え、
前記ピッチ変換用のプローブウエハは、
ピッチ変換用のウエハ基板と、
前記ピッチ変換用のウエハ基板の前記半導体ウエハと対向する面に形成され、それぞれの前記半導体チップに対して少なくとも一つずつ設けられ、対応する前記半導体チップの入出力端子と電気的に接続する複数のウエハ側接続端子と、
前記ピッチ変換用のウエハ基板の前記回路形成用のプローブウエハと対向する面に、前記複数のウエハ側接続端子と一対一に対応して、前記ウエハ側接続端子とは異なる間隔で形成され、前記回路形成用のプローブウエハと電気的に接続する複数の第1の中間接続端子と、
対応するウエハ側接続端子および前記第1の中間接続端子を電気的に接続する複数の伝送路と
を有し、
前記ピッチ変換用のプローブウエハの前記半導体ウエハと対向する面は、前記半導体ウエハの前記半導体チップが形成される面と略同一の形状に形成され、
前記回路形成用のプローブウエハは、
前記ピッチ変換用のウエハ基板の前記複数の第1の中間接続端子が形成される面と対向して設けられる回路形成用のウエハ基板と、
前記回路形成用のウエハ基板に形成され、前記複数の第1の中間接続端子と一対一に対応して設けられ、対応する前記第1の中間接続端子と電気的に接続される複数の第2の中間接続端子と、
それぞれの前記半導体チップに対して少なくとも一つずつ設けられ、対応する前記半導体チップに与えるべき信号を生成し、前記中間接続端子および前記ウエハ側接続端子を介して、対応する前記半導体チップに信号を供給する複数の回路部と
を有し、
前記ピッチ変換用のウエハ基板に設けられ、それぞれの前記ウエハ側接続端子を、いずれの前記第1の中間接続端子に電気的に接続するかを切り替える切替部を更に備えるプローブ装置。 - 複数の半導体チップが形成された半導体ウエハと電気的に接続するプローブ装置であって、
前記半導体ウエハと電気的に接続されるピッチ変換用のプローブウエハと、
前記ピッチ変換用のプローブウエハと電気的に接続される回路形成用のプローブウエハと
を備え、
前記ピッチ変換用のプローブウエハは、
ピッチ変換用のウエハ基板と、
前記ピッチ変換用のウエハ基板の前記半導体ウエハと対向する面に形成され、それぞれの前記半導体チップに対して少なくとも一つずつ設けられ、対応する前記半導体チップの入出力端子と電気的に接続する複数のウエハ側接続端子と、
前記ピッチ変換用のウエハ基板の前記回路形成用のプローブウエハと対向する面に、前記複数のウエハ側接続端子と一対一に対応して、前記ウエハ側接続端子とは異なる間隔で形成され、前記回路形成用のプローブウエハと電気的に接続する複数の第1の中間接続端子と、
対応する前記ウエハ側接続端子および前記第1の中間接続端子を電気的に接続する複数の伝送路と
を有し、
前記回路形成用のプローブウエハは、
前記ピッチ変換用のウエハ基板の前記複数の第1の中間接続端子が形成される面と対向して設けられる回路形成用のウエハ基板と、
前記回路形成用のウエハ基板に形成され、前記複数の第1の中間接続端子と一対一に対応して設けられ、対応する前記第1の中間接続端子と電気的に接続される複数の第2の中間接続端子と、
それぞれの前記半導体チップに対して少なくとも一つずつ設けられ、対応する前記半導体チップに与えるべき信号を生成し、前記中間接続端子および前記ウエハ側接続端子を介して、対応する前記半導体チップに信号を供給する複数の回路部と
を有し、
前記ピッチ変換用のウエハ基板に設けられ、それぞれの前記ウエハ側接続端子を、いずれの前記第1の中間接続端子に電気的に接続するかを切り替える切替部を更に備えるプローブ装置。 - 半導体ウエハに形成された複数の半導体チップを試験する試験システムであって、
それぞれの前記半導体チップに供給する試験信号を出力する信号生成部と、
前記信号生成部から受け取った前記試験信号をそれぞれの前記半導体チップに供給する請求項1から4のいずれか一項に記載のプローブウエハと、
それぞれの前記半導体チップが前記試験信号に応じて出力する応答信号を、前記プローブウエハを介して受け取り、前記応答信号に基づいてそれぞれの前記半導体チップの良否を判定する判定部と
を備える試験システム。 - 半導体ウエハに形成された複数の半導体チップを試験する試験システムであって、
それぞれの前記半導体チップに供給する試験信号を出力する信号生成部と、
前記信号生成部から受け取った前記試験信号をそれぞれの前記半導体チップに供給する請求項5または6に記載のプローブ装置と、
それぞれの前記半導体チップが前記試験信号に応じて出力する応答信号を、前記プローブ装置を介して受け取り、前記応答信号に基づいてそれぞれの前記半導体チップの良否を判定する判定部と
を備える試験システム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2008/055790 WO2009118850A1 (ja) | 2008-03-26 | 2008-03-26 | プローブウエハ、プローブ装置、および、試験システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009118850A1 JPWO2009118850A1 (ja) | 2011-07-21 |
JP5306326B2 true JP5306326B2 (ja) | 2013-10-02 |
Family
ID=41113091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010505091A Expired - Fee Related JP5306326B2 (ja) | 2008-03-26 | 2008-03-26 | プローブウエハ、プローブ装置、および、試験システム |
Country Status (7)
Country | Link |
---|---|
US (1) | US8134379B2 (ja) |
EP (1) | EP2259297A1 (ja) |
JP (1) | JP5306326B2 (ja) |
KR (2) | KR101265974B1 (ja) |
CN (1) | CN101946313B (ja) |
TW (1) | TWI401446B (ja) |
WO (1) | WO2009118850A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI455222B (zh) * | 2011-08-25 | 2014-10-01 | Chipmos Technologies Inc | 半導體元件堆疊結構測試方法 |
JP5492230B2 (ja) * | 2012-01-20 | 2014-05-14 | 株式会社日本マイクロニクス | 検査装置 |
US9391447B2 (en) | 2012-03-06 | 2016-07-12 | Intel Corporation | Interposer to regulate current for wafer test tooling |
CN103018501B (zh) * | 2012-12-11 | 2014-12-10 | 江苏汇成光电有限公司 | 晶圆测试探针卡 |
KR102179245B1 (ko) * | 2014-03-19 | 2020-11-16 | 주식회사 아도반테스토 | 검사용 웨이퍼 및 시험 시스템 |
US20200292578A1 (en) * | 2017-08-03 | 2020-09-17 | FemtoDx | Wafer level probing of electrical biosensors |
US10877089B2 (en) * | 2018-09-24 | 2020-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor wafer testing system and related method for improving external magnetic field wafer testing |
CN112444727A (zh) * | 2019-08-28 | 2021-03-05 | 飞锃半导体(上海)有限公司 | 晶片测试系统及方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000249722A (ja) * | 1999-01-29 | 2000-09-14 | Advantest Corp | フォトリソグラフィで形成するコンタクトストラクチャ |
JP2001021587A (ja) * | 1999-07-08 | 2001-01-26 | Nec Corp | 検査プローブとその製造方法 |
JP2001210685A (ja) * | 1999-11-19 | 2001-08-03 | Hitachi Ltd | テストシステムおよび半導体集積回路装置の製造方法 |
JP2004170314A (ja) * | 2002-11-21 | 2004-06-17 | Advantest Corp | 試験装置、試験方法、及び電流測定器 |
JP2005079144A (ja) * | 2003-08-28 | 2005-03-24 | Kyocera Corp | 多層配線基板およびプローブカード |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3142801B2 (ja) * | 1997-09-04 | 2001-03-07 | 松下電器産業株式会社 | 半導体集積回路の検査方法、プローブカード及びバーンイン用ボード |
JPH11274252A (ja) * | 1998-03-19 | 1999-10-08 | Mitsubishi Electric Corp | 半導体装置の検査装置及びその検査方法 |
US6535003B2 (en) | 1999-01-29 | 2003-03-18 | Advantest, Corp. | Contact structure having silicon finger contactor |
US6917525B2 (en) * | 2001-11-27 | 2005-07-12 | Nanonexus, Inc. | Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs |
JP2002222839A (ja) | 2001-01-29 | 2002-08-09 | Advantest Corp | プローブカード |
CN100590438C (zh) | 2002-01-25 | 2010-02-17 | 株式会社爱德万测试 | 探针卡及探针卡的制造方法 |
JP2004288911A (ja) * | 2003-03-24 | 2004-10-14 | Casio Comput Co Ltd | 半導体ウエハ試験装置およびその試験方法 |
US7046027B2 (en) * | 2004-10-15 | 2006-05-16 | Teradyne, Inc. | Interface apparatus for semiconductor device tester |
KR100712561B1 (ko) * | 2006-08-23 | 2007-05-02 | 삼성전자주식회사 | 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치 |
-
2008
- 2008-03-26 JP JP2010505091A patent/JP5306326B2/ja not_active Expired - Fee Related
- 2008-03-26 KR KR1020127022714A patent/KR101265974B1/ko active IP Right Grant
- 2008-03-26 EP EP08738957A patent/EP2259297A1/en not_active Withdrawn
- 2008-03-26 WO PCT/JP2008/055790 patent/WO2009118850A1/ja active Application Filing
- 2008-03-26 KR KR1020107014592A patent/KR101265973B1/ko active IP Right Grant
- 2008-03-26 CN CN2008801270994A patent/CN101946313B/zh not_active Expired - Fee Related
-
2009
- 2009-03-17 TW TW098108617A patent/TWI401446B/zh not_active IP Right Cessation
-
2010
- 2010-08-16 US US12/857,478 patent/US8134379B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000249722A (ja) * | 1999-01-29 | 2000-09-14 | Advantest Corp | フォトリソグラフィで形成するコンタクトストラクチャ |
JP2001021587A (ja) * | 1999-07-08 | 2001-01-26 | Nec Corp | 検査プローブとその製造方法 |
JP2001210685A (ja) * | 1999-11-19 | 2001-08-03 | Hitachi Ltd | テストシステムおよび半導体集積回路装置の製造方法 |
JP2004170314A (ja) * | 2002-11-21 | 2004-06-17 | Advantest Corp | 試験装置、試験方法、及び電流測定器 |
JP2005079144A (ja) * | 2003-08-28 | 2005-03-24 | Kyocera Corp | 多層配線基板およびプローブカード |
Also Published As
Publication number | Publication date |
---|---|
WO2009118850A1 (ja) | 2009-10-01 |
US8134379B2 (en) | 2012-03-13 |
KR101265974B1 (ko) | 2013-05-22 |
TW200944815A (en) | 2009-11-01 |
US20110109337A1 (en) | 2011-05-12 |
TWI401446B (zh) | 2013-07-11 |
CN101946313A (zh) | 2011-01-12 |
KR20120112847A (ko) | 2012-10-11 |
JPWO2009118850A1 (ja) | 2011-07-21 |
KR20100090718A (ko) | 2010-08-16 |
EP2259297A1 (en) | 2010-12-08 |
KR101265973B1 (ko) | 2013-05-22 |
CN101946313B (zh) | 2012-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5282082B2 (ja) | プローブ装置および試験システム | |
JP5306326B2 (ja) | プローブウエハ、プローブ装置、および、試験システム | |
JP5269897B2 (ja) | 試験システムおよび試験用基板ユニット | |
JP5588347B2 (ja) | プローブ装置および試験装置 | |
KR101148917B1 (ko) | 제조 방법 및 시험용 웨이퍼 유닛 | |
TWI389234B (zh) | 測試用晶圓單元以及測試系統 | |
JP2001102418A (ja) | 高速測定対応プローブ装置 | |
TW202041873A (zh) | 用於測試晶片或晶粒的設備 | |
JPWO2010044143A1 (ja) | 試験装置および製造方法 | |
JPWO2009141907A1 (ja) | 試験用ウエハユニットおよび試験システム | |
JP2737774B2 (ja) | ウェハテスタ | |
WO2009144828A1 (ja) | 試験用ウエハユニットおよび試験システム | |
US10309987B2 (en) | Probe and probe card including the same | |
JP2002267687A (ja) | プローブカード及び試験装置 | |
KR20100008232U (ko) | 반도체 소자 테스트 보드 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130618 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130625 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5306326 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |