TWI389234B - 測試用晶圓單元以及測試系統 - Google Patents

Description

測試用晶圓單元以及測試系統

本發明是有關於一種測試用晶圓單元以及測試系統。特別是關於一種對半導體晶圓上所形成的多個半導體晶片進行測試的測試用晶圓單元以及測試系統。

已知有一種在被測試元件的測試中，在形成了半導體晶片的半導體晶圓的狀態下，對各半導體晶片的好壞進行測試之裝置(例如，參照專利文獻1)。該裝置考慮具有可與多個半導體晶片統一進行電氣連接的探針卡。

[專利文獻1]日本專利早期公開之特開2002-222839號公報

探針卡利用印刷基板等來形成。藉由在該印刷基板上形成多個探測針，可與多個半導體晶片統一地進行電氣連接。

而且，作為半導體晶片的測試，有利用例如BOST電路的方法。此時，也考慮在探針卡上搭載BOST電路，但如在半導體晶圓的狀態下對多個半導體晶片進行測試，則應搭載的BOST電路形成多個，難以將BOST電路安裝在探針卡的印刷基板上。

而且，作為半導體晶片的測試，也考慮有利用在半導體晶片內所設置的BIST電路的方法。但是，該方法是在半導體晶片內形成不用於實際動作的電路，所以形成半導體晶片的實際動作電路的區域會減小。

在以半導體晶圓的狀態來對半導體晶片進行測試的情況下，半導體晶片的安裝密度越高，能夠安裝測試電路的面積也越小。因此，有時難以安裝高機能的測試電路。

因此，本發明的目的是提供一種能夠解決上述課題的測試用晶圓單元以及測試系統。該目的是藉由申請專利範圍的獨立項所記述之特徵的組合而達成。而且，從屬項規定本發明的更加有利的具體例子。

為了解決上述課題，本發明的第1形態提供一種測試用晶圓單元，為一種對半導體晶圓上所形成的多個半導體晶片進行測試的測試用晶圓單元，包括：測試用晶圓，其具有與前述半導體晶圓對應的形狀；多個測試電路，其形成在前述測試用晶圓上，分別與2個以上的前述半導體晶片對應設置，並分別測試對應的2個以上的前述半導體晶片。

而且，本發明的第2形態提供一種測試系統，為一種對半導體晶圓上所形成的多個半導體晶片進行測試的測試系統，包括：測試用晶圓單元，其與前述半導體晶圓相連接；控制裝置，其控制前述測試用晶圓單元；而且，前述測試用晶圓單元包括：測試用晶圓，其具有與前述半導體晶圓對應的形狀；多個測試電路，其形成在前述測試用晶圓上，分別與2個以上的前述半導體晶片對應設置，並分別測試對應的2個以上的前述半導體晶片。

另外，上述發明的概要並未列舉發明的必要特徵的全部，它們的特徵群的子集(sub-combination)也可又形成發明。

以下，通過發明的實施形態來對本發明進行說明，但以下的實施形態並不限定關於申請專利範圍的發明。而且，實施形態中所說明之特徵的組合的全部也未必是發明的解決方法所必須的。

圖1所示為測試系統400的概要圖。測試系統400對半導體晶圓301上所形成的、作為被測試元件的多個半導體晶片310進行測試。本例的測試系統400具有測試用晶圓單元100及控制裝置10。另外，在圖1中表示的是半導體晶圓301及測試用晶圓單元100的立體圖的一個例子。

半導體晶圓301可為例如圓盤狀的半導體晶圓。更具體地說，半導體晶圓301可為矽、化合物半導體、其它的半導體晶圓。而且，半導體晶片310可在半導體晶圓301中利用曝光等半導體製程而形成。多個半導體晶片310分別具有動作電路及內置記憶體。

測試用晶圓單元100具有測試用晶圓111。測試用晶圓111與半導體晶圓301電氣連接。更具體地說，測試用晶圓111是與半導體晶圓301上所形成的多個半導體晶片310的各個統一形成電氣連接。

測試用晶圓111可為由與半導體晶圓301相同的半導體材料形成的半導體晶圓。例如，測試用晶圓111可為矽晶圓。而且，測試用晶圓111也可由與半導體晶圓301具有大致相同的熱膨脹率之半導體材料來形成。而且，測試用晶圓111可具有與半導體晶圓301對應的形狀。這裏所說的對應的形狀包括相同的形狀以及一方形成另一方的一部分之形狀。

例如，測試用晶圓111可為與半導體晶圓301相同形狀的晶圓。更具體地說，測試用晶圓111可為與半導體晶圓301具有大致相同的直徑之圓盤狀的晶圓。而且，測試用晶圓111也可具有在與半導體晶圓301重合時，覆蓋半導體晶圓301的一部分之形狀。在半導體晶圓301為圓盤形狀的情況下，測試用晶圓111也可為例如半圓形狀那樣，佔據該圓盤的一部分之形狀。

而且，在測試用晶圓111上形成多個電路方塊110。多個電路方塊110是與多個半導體晶片310對應設置。在本構成例中，多個電路方塊110是分別與2個以上的半導體晶片310對應設置。另外，在以後的說明中，包括將與多個電路方塊110的各個對應設置的2個以上的半導體晶片310簡稱為對應的半導體晶片310之情況。

各個電路方塊110在使測試用晶圓111與半導體晶圓301重合的情況下，可設置在與形成有分別對應的2個以上的半導體晶片310之區域相重合的位置上。各個電路方塊110藉由使測試用晶圓111與半導體晶圓301重合，而與分別對應的半導體晶片310電氣連接，對該半導體晶片310進行測試。

另外，電路方塊110在測試用晶圓111上，也可設置在與半導體晶圓301對應的面的背面上。在這種情況下，各個電路方塊110可經由測試用晶圓111上所形成的貫通孔(通路孔)，而與分別對應的半導體晶片310形成電氣連接。

例如，多個連接焊墊(pad)112可形成在測試用晶圓111的晶圓連接面上。而且，連接焊墊112對各個半導體晶片310至少各設置一個。例如，連接焊墊112對各個半導體晶片310的各個測試用焊墊，可每個設置一個。亦即，在各個半導體晶片310具有多個測試用焊墊的情況下，連接焊墊112可對各個半導體晶片310每個設置多個。

例如，在測試用晶圓111上可形成與測試用焊墊相同數目的連接焊墊112。各個連接焊墊112與對應的半導體晶片310的測試用焊墊進行電氣連接。

另外，測試用焊墊可為測試用終端的一個例子。而且，連接焊墊112作為與測試用焊墊進行電氣連接的多個連接終端而發揮機能。這樣，在測試用晶圓111上形成多個連接焊墊112，該連接焊墊是與多個半導體晶片310的各個測試用焊墊一對一地對應設置，並分別與對應的測試用焊墊進行電氣連接。

另外，所說的電氣連接可指在2個構件間可傳送電氣信號的狀態。例如，電路方塊110及半導體晶片310的測試用焊墊可藉由直接接觸或經由其它的導體進行間接接觸而形成電氣連接。例如，測試系統400可在半導體晶片301及測試用晶片111之間，設置與這些晶圓大致相同直徑的薄膜片等探針構件。薄膜片具有將電路方塊110及半導體晶片310的對應的測試用焊墊間進行電氣連接之凸塊。而且，測試系統400也可在薄膜片及測試用晶圓111之間設置異向性導電片。

而且，電路方塊110及半導體晶片310的測試用焊墊也可像電容量結合(也稱作靜電結合)或感應結合(也稱作磁結合)等那樣，以非接觸狀態進行電氣連接。而且，電路方塊110及半導體晶片310的測試用焊墊間的傳送線路的一部分，也可為光學傳送線路。

電路方塊110經由連接焊墊112而與分別對應的半導體晶片310收發信號。電路方塊110對分別對應的半導體晶片310，供給作為測定用信號的一個例子的測試信號。而且，電路方塊110接收分別對應的半導體晶片310依據測試信號所輸出的響應信號。另外，在從控制測試用晶圓111的控制裝置10向電路方塊110供給測試信號的情況下，電路方塊110可經由晶圓連接面的背面的裝置連接面上所形成的裝置側連接終端，而與控制裝置10進行電氣連接。

另外，若在半導體晶圓301上形成具有相同電路構成的多個半導體晶片310，則測試用晶圓111的各個電路方塊110可具有相同的電路構成。若各個半導體晶片310的測試用焊墊的排列相同，則在各個電路方塊110上形成與其它的電路方塊110相同排列的連接焊墊112。

各個電路方塊110可藉由分別比較響應信號的邏輯圖案和預先確定的期待值圖案，而判定分別對應的半導體晶片310的好壞。然後，電路方塊110對分別對應的半導體晶片310所各自具有的內置記憶體，分別寫入各自對應的半導體晶片310的各個的好壞。而且，電路方塊110可從分別對應的半導體晶片310所分別具有的內置記憶體讀入上述的好壞資訊，而對該半導體晶片310供給與讀入的好壞資訊相稱的測試信號。

若利用本例的測試用晶圓單元100，則對半導體晶片310所具有的內置記憶體寫入測試結果，所以能夠顯著削減電路方塊110中應形成的失效記憶體的容量。根據情況，可不設置失效記憶體。

另外，電路方塊110也可對控制裝置10輸出對應的半導體晶片310所具有的內置記憶體的測試結果。例如，電路方塊110在對應的半導體晶片310所具有之內置記憶體的測試結果為否的情況下，對控制裝置10發送該內置記憶體的測試結果。除此以外，電路方塊110可向控制裝置10，發送為了使對應的半導體晶片310所具有的內置記憶體進行動作而對必需的機能實施測試之測試結果。而且，電路方塊110也可將內置記憶體的測試結果為否之半導體晶片310的測試結果，寫入到對應的半導體晶片310中的、內置記憶體的測試結果為良好之其它的半導體晶圓310所具有的內置記憶體。

而且，本例的測試用晶圓111與半導體晶圓301是由相同的半導體材料形成，所以即使在周圍溫度變動的情況下，也可良好地維持測試用晶圓111和半導體晶圓301之間的電氣連接。因此，即使在例如對半導體晶圓301進行加熱並測試的那種情況下，也可精度良好地對半導體晶圓301進行測試。

而且，由於測試用晶圓111由半導體材料形成，所以可在測試用晶圓111上容易地形成高密度的電路方塊110。例如，藉由利用曝光等的半導體製程，可容易地在測試用晶圓111上形成高密度的電路方塊110。因此，可在測試用晶圓111上，比較容易地形成與多個半導體晶片310相對應的多個電路方塊110。

而且，若在測試用晶圓111上設置電路方塊110，則可減小控制裝置10的規模。亦即，本例的測試系統400由於在測試用晶圓單元100上設置對半導體晶片310進行測試的電路，所以控制裝置10可藉由控制測試用晶圓單元100而對各個半導體晶片310進行測試。例如，控制裝置10可具有對電路方塊110通知測試的開始等的時序之機能，讀出電路方塊110的測試結果之機能，供給電路方塊110及半導體晶片310的驅動電力之機能的各種機能。

圖2所示為測試用晶圓111的側面圖的一個例子。如上所述，測試用晶圓111具有與半導體晶圓301對向的晶圓連接面102及晶圓連接面102的背面的裝置連接面104。而且，多個連接焊墊112形成在晶圓連接面102上。而且，多個焊墊119形成在裝置連接面104上。測試用晶圓111的終端可藉由電鍍、蒸鍍導電材料而形成在測試用晶圓111上。

測試用晶圓111可具有各個貫通孔116，將對應的焊墊119及連接焊墊112進行電氣連接。各個貫通孔116貫通測試用晶圓111而形成。

而且，各個焊墊119的間隔和各個連接焊墊112的間隔可不同。連接焊墊112為了與半導體晶片310的輸入終端進行電氣連接，可與各輸入終端以相同的間隔配置。因此，連接焊墊112可例如圖1所示，在每一半導體晶片310上以微小的間隔設置。

與此相對，各個焊墊119可以較一個半導體晶片310所對應的多個連接焊墊112的間隔大之間隔而設置。例如，焊墊119可在裝置連接面104的面內，以焊墊119的分佈大致均等的形態而等間隔配置。而且，在測試用晶圓111上可形成配線117，將各焊墊119和各貫通孔116進行電氣連接。

而且，圖2中未圖示電路方塊110，但電路方塊110可形成在測試用晶圓111的裝置連接面104上，也可形成在晶圓連接面102上。而且，電路方塊110也可形成在測試用晶圓111的中間層上。

圖3所示為電路方塊110的構成例。在本例中所說明的，是在裝置連接面104上形成電路方塊110的例子。

在各個電路方塊110上設置有測試電路單元118。而且，在電路方塊110上，設置有多個焊墊119及多個裝置側連接終端114。多個焊墊119經由貫通孔116，而與晶圓連接面102上所形成的連接焊墊112進行電氣連接。

各個測試電路單元118經由裝置側連接終端114而與控制裝置10進行電氣連接。各個測試電路單元118經由裝置側連接終端114而被賦予來自控制裝置10的控制信號、電源電力等。

測試電路單元118經由焊墊119而對連接焊墊112供給測試信號，並使對應的半導體晶片310進行測試。焊墊119對連接焊墊112的各個，在每一個上進行設置，而連接焊墊112對於對應的各個半導體晶片310的各個測試用焊墊，在每一個上進行設置。例如，焊墊119-1、焊墊119-2、焊墊119-3及焊墊119-4，分別與連接焊墊112-1、連接焊墊112-2、連接焊墊112-3及連接焊墊112-4相連接。在這裏，連接焊墊112-1、連接焊墊112-2、連接焊墊112-3及連接焊墊112-4，與彼此分別不同的半導體晶片310的測試用焊墊相連接。

另外，測試電路單元118藉由向對應的全部半導體晶片310上所連接的連接焊墊112供給信號，可大致同時地測試對應的全部的半導體晶片310。而且，測試電路單元118藉由向對應的半導體晶片310中的部分半導體晶片310所連接之連接焊墊112供給測試信號，可大致同時地測試該一部分的半導體晶片310。

而且，測試電路單元118藉由在對該一部分的半導體晶片310進行測試後，向除了該一部分的半導體晶片310以外之至少一部分的半導體晶片310供給測試信號，可測試該至少一部分的半導體晶片310。另外，一部分的半導體晶片310可為1個半導體晶片310，也可為2個以上的半導體晶片310。

如上所述，電路方塊110由於形成在半導體的測試用晶圓111上，所以可高密度地形成具有半導體元件的測試電路單元118。而且，電路方塊110由於測試分別對應的多個半導體晶片310，所以能夠充分地確保安裝測試電路單元118的空間。因此，可藉由測試電路單元118來安裝更大規模的電路，進而能夠進一步地削減控制裝置10的規模。

圖4所示為測試電路單元118的機能構成例的方塊圖。電路方塊110具有測試電路160、驅動電路180、寫入電路182及讀出電路184。測試電路160具有圖案產生部162、信號生成部168、驅動單元172、測定單元174、時序產生部176及電源供給部178。而且，信號生成部168具有波形成形部170。

圖案產生部162生成測試信號的邏輯圖案。本例的圖案產生部162包含圖案記憶體164及期待值記憶體166。圖案產生部162可輸出該圖案記憶體164中所預先存儲的邏輯圖案。圖案記憶體164可存儲在測試開始前從控制裝置10所賦予的邏輯圖案。而且，圖案產生部162也可根據預先所賦予的演算法(algorithm)而生成該邏輯圖案。

波形成形部170根據從圖案產生部162所賦予的邏輯圖案，形成測試信號的波形。例如，波形成形部170藉由在每一規定的位元期間，輸出與邏輯圖案的各邏輯值相稱的電壓，而形成測試信號的波形。

驅動單元172輸出與從波形成形部170所賦予的波形相稱之測試信號。例如，驅動單元172依據時序產生部176所生成的時序信號，而經由連接焊墊112及焊墊119來對半導體晶片310供給測試信號。例如，驅動單元172可經由連接焊墊112及焊墊119，對半導體晶片310的動作電路供給測試信號。另外，作為從驅動單元172所輸出的測試信號，可為例如進行以下這樣的測試的測試信號，亦即，對半導體晶片310所消耗的直流電力是否滿足規格等進行判定的直流測試，對半導體晶片310是否向輸入信號輸出規定的輸出信號等進行判定的功能測試，對半導體晶片310所輸出的信號的特性是否滿足規格等進行判定的類比測試等的測試。

測定單元174對半導體晶片310所輸出的響應信號進行測定。例如，測定單元174依據時序產生部176所生成的時序信號，經由連接焊墊112及焊墊119而測定半導體晶片310所輸出的響應信號。測定單元174依據響應信號，判定半導體晶片310的好壞。例如，邏輯比較部138可根據從圖案產生部162所賦予的期待值圖案和與響應信號相稱的邏輯圖案是否一致，而判定半導體晶片310的好壞。例如，邏輯比較部138可根據從圖案產生部162所賦予的期待值圖案和與響應信號相稱的邏輯圖案是否一致，而判定半導體晶片310的動作電路的好壞。

另外，圖案產生部162將在期待值記憶體166中所預先存儲的期待值圖案，供給到測定單元174。期待值記憶體166可存儲在測試開始前從控制裝置10所賦予的邏輯圖案。而且，圖案產生部162也可根據預先所賦予的演算法而生成該期待值圖案。

寫入電路182將測定單元174所判定的半導體晶片310的好壞數據，寫入到該半導體晶片310的內置記憶體中。例如，寫入電路182經由連接焊墊112及焊墊119，將半導體晶片310的動作電路的好壞數據寫入到該半導體晶片310的內置記憶體中。另外，在半導體晶圓301上所形成的多個半導體晶片310的各個內置記憶體，可具有相同的地址(address)空間。而且，寫入電路182可向各個內置記憶體中預先確定的相同的地址寫入該好壞數據。

這樣，測試電路160根據對半導體晶片310所輸出的信號的電氣特性進行測定之測定結果，而判定半導體晶片310的動作電路的好壞。然後，寫入電路182將動作電路的好壞數據寫入到內置記憶體中。

讀出電路184從半導體晶片310所具有的內置記憶體，讀出該半導體晶片310的好壞數據。讀出電路184讀出例如分別對應的內置記憶體在預先確定的地址所預先存儲的數據。圖案產生部162可輸出與讀出電路184所讀出的好壞數據相稱的邏輯圖案。藉此，信號產生部168生成與讀出電路184所讀出的好壞數據相稱的測試信號。這樣，測試電路160可對半導體晶片310輸出與讀出電路184所讀出的好壞數據相稱之測試信號。

例如，測試電路160在讀出電路184從內置記憶體所讀出的好壞數據表示”否”的情況下，對具有該內置記憶體的半導體晶片310，輸出以好壞數據為否作為條件而應供給之另外的測試信號。例如，與得到了好壞數據為否的測試結果之測試相比，測試電路160可將用來進行條件已緩和的測試之測試信號，作為該另外的測試信號而輸出。

例如，在對半導體晶片310的高頻動作的測試之好壞數據為否的情況下，作為該另外的測試信號，可為例如對半導體晶片310的低頻動作進行測試之測試信號。另外，測試電路160在讀出電路184從內置記憶體所讀出的好壞數據表示否的情況下，可不對具有該內置記憶體的半導體晶片310輸出又一另外的測試信號。

另外，驅動電路180對半導體晶片310所具有的內置記憶體和寫入電路182及讀出電路184的電氣連接進行控制。例如，驅動電路180從對應的2個以上的半導體晶片310所分別具有的內置記憶體，選擇了寫入電路182寫入好壞數據時用的內置記憶體，並將所選擇的內置記憶體和寫入電路182進行電氣連接。而且，驅動電路180從對應的2個以上的半導體晶片310所分別具有的內置記憶體，選擇了讀出電路184讀出好壞數據時用的內置記憶體，並將所選擇的內置記憶體和讀出電路184進行電氣連接。

電源供給部178供給用於驅動半導體晶片310的電源電力。例如，電源供給部178可將與測試中從控制裝置10所賦予的電力相稱之電源電力，供給到半導體晶片310。而且，電源供給部178也可對用於實現測試電路160的各機能構成之電路供給驅動電力。

由於測試電路單元118具有這樣的構成，所以能夠實現使控制裝置10的規模減小之測試系統400。例如，作為控制裝置10，可利用通用的個人計算機等。

如上所述，在測試用晶圓111上，與多個半導體晶片310對應地，設置多個測試電路160、多個寫入電路182和多個讀出電路184。多個測試電路160向分別對應的半導體晶片310的動作電路供給測試信號。然後，測試電路160對動作電路依據測試信號所輸出的信號的電氣特性進行測定。而且，多個寫入電路182將與分別對應的測試電路160的測定結果相稱的數據，寫入到對應的內置記憶體中。

而且，多個讀出電路184讀出分別對應的內置記憶體在預先確定的地址所預先存儲的數據。然後，測試電路160將對應的讀出電路184所讀出的數據所對應之測試信號，供給到對應的動作電路。

另外，測試系統400可將多個測試用晶圓111，依次與半導體晶圓301進行電氣連接。例如，測試系統400可將進行各別的不同種類的測試之多個測試用晶圓111，依次與半導體晶圓301進行電氣連接。控制裝置10可對第1測試用晶圓111的各個寫入電路182，指定內置記憶體的規定的地址並寫入測定結果。然後，控制裝置10可對第2測試用晶圓111的各個讀出電路184，指定規定的地址，並從內置記憶體讀出測定結果。此時，控制裝置10可對測試電路160，使與測定結果相稱的測試信號輸出到半導體晶片310的動作電路。

圖5所示為驅動單元172及測定單元174的機能構成例的方塊圖。驅動單元172含有多個驅動器132。測定單元174含有多個比較器134及多個邏輯比較部138。

多個驅動器132向與電路方塊110對應的半導體晶片310，分別輸出測試信號。多個驅動器132可與對應的半導體晶片310一對一地設置。另外，多個驅動器132經由焊墊119及連接焊墊112，而與分別對應的半導體晶片310相連接。驅動器132所輸出的測試信號經由焊墊119及連接焊墊112而被供給到半導體晶片310。

另外，驅動器132向對應的半導體晶片310，輸出與從波形成形部170所賦予的波形相稱之測試信號。例如，驅動器132可依據從時序產生部176所賦予的時序信號，輸出測試信號。例如，驅動器132可輸出與時序信號相同週期的測試信號。

而且，多個比較器134對與電路方塊110相對應的半導體晶片310所輸出之響應信號進行測定。多個比較器134可與對應的半導體晶片310一對一地設置。另外，多個比較器134經由連接焊墊112及焊墊119，而與分別對應的半導體晶片310相連接。來自對應的半導體晶片310的響應信號經由連接焊墊112及焊墊119而被供給到比較器134。另外，比較器134藉由依據從時序產生部176所賦予的選通脈衝信號，依次偵測響應信號的邏輯值，可對響應信號的邏輯圖案進行測定。

多個邏輯比較部138根據多個比較器134所測定的響應信號的邏輯圖案，而判定與電路方塊110相對應的半導體晶片310的好壞。多個邏輯比較部138可與電路方塊110對應的半導體晶片310一對一地設置。多個邏輯比較部138根據比較器134所測定之分別對應的半導體晶片310的響應信號的邏輯圖案，判定半導體晶片310的好壞。例如，邏輯比較部138根據從圖案產生部162所賦予的期待值圖案和比較器134所偵測的邏輯圖案是否一致，而判定半導體晶片310的好壞。邏輯比較部138的比較結果被供給到寫入電路182，且寫入到對應的半導體晶片310所具有的內置記憶體中。

如上所述，驅動單元172並列地接收信號生成部168所生成的測試信號，並將與測試信號相稱的信號，大致同時地供給到多個半導體晶片310。這樣，各個測試電路160可對應該測試的2個以上的半導體晶片310以生成共同的測試信號，並經由連接焊墊112而向2個以上的半導體晶片310大致同時地供給測試信號。然後，測定單元174可從多個半導體晶片310大致同時地取得響應信號，並判定半導體晶圓310的好壞。因此，測試電路160可大致同時地測試對應的多個半導體晶片310。

另外，1個比較器134以及根據該比較器134所測定的響應信號而判定半導體晶片310的好壞之邏輯比較部138，作為對半導體晶片310所輸出的信號進行測定之測定部而發揮機能。因此，驅動器單元172具有多個測定部，該測定部在應該進行測試的2個以上的半導體晶片310的每一個上設置著，並測定各個半導體晶片310所輸出的信號。

而且，如圖4所關聯說明的，測試電路單元118可具有1個信號生成部168。亦即，信號生成部168對應該進行測試的2個以上的半導體晶片310而共同設置。另一方面，驅動器132在應進行測試的2個以上的半導體晶片310的每一個上設置著。而且，在2個以上的半導體晶片310的每一個上所設置的多個驅動器132，並列地接收信號生成部168所生成的測試信號，並將與測試信號相稱的的信號，經由連接焊墊112而供給到半導體晶片310的測試用焊墊。

由於在應測試的2個以上的半導體晶片310的每一個上設置有多個驅動器132，所以可在測試用晶圓111的電路方塊110上安裝低輸出的驅動器132。因此，可使在測試用晶圓111的電路方塊110上應安裝之驅動器132小型化，能夠容易地將多個驅動器132安裝在電路方塊110上。

另外，在本構成例中，是在每一半導體晶片310上設置1個驅動器132，但也可與半導體晶片310的各個對應地分別設置多個驅動器132。例如，也可與半導體晶片310的各個測試用焊墊對應地設置多個驅動器132。

而且，如圖4及圖5所關聯說明的，在大致同時地對應該測試的2個以上的半導體晶片310進行測試的情況下，可對應該測試的2個以上的半導體晶片310共同地設置圖案產生部162、信號生成部168、時序產生部176及電源供給部178。而且，寫入電路182、讀出電路184及驅動電路180也可對應該測試的2個以上的半導體晶片310而共同地設置。因此，與將實現圖案產生部162、信號生成部168、時序產生部176及電源供給部178的各機能之電路，安裝在全部的半導體晶片310的每一個上之情況相比，可削減安裝該測試電路160、寫入電路182、讀出電路184及驅動電路180的安裝面積。

圖6所示為驅動器單元172及測定單元174的另外的機能構成之方塊圖。驅動器單元172包括驅動器132及輸出轉換部152。而且，測定單元174包括邏輯比較部138、比較器134及測定轉換部154。

驅動器132的動作除了向輸出轉換部152輸出測試信號以外，可與圖5所關聯說明的驅動器132的動作相同。輸出轉換部152經由焊墊119及連接焊墊112，而與電路方塊110所對應的半導體晶片310相連接。而且，輸出轉換部152選擇用於輸出來自驅動器132的測試信號之半導體晶片310。

更具體地說，輸出轉換部152對來自驅動器132的測試信號要供給到與哪個半導體晶片310進行電氣連接的連接焊墊112進行選擇。這樣，輸出轉換部152對將驅動器所輸出的信號供給到與哪個半導體晶片310的測試用焊墊進行電氣連接之連接焊墊112，實施轉換。

而且，測定轉換部154經由連接焊墊112及焊墊119，而與電路方塊110所對應的半導體晶片310進行連接。而且，測定轉換部154選擇用於取得響應信號的半導體晶片310。具體地說，測定轉換部154選擇將與哪個半導體晶片310進行電氣連接的連接焊墊112，來與比較器134進行連接。這樣，測定轉換部154對將哪個半導體晶片310所輸出的響應信號供給到比較器134，進行轉換。

另外，輸出轉換部152可對將驅動器所輸出的信號，供給到與哪個半導體晶片310的測試用焊墊進行電氣連接之連接焊墊112，依次進行轉換。而且，測定轉換部154可對將哪個半導體晶片310所輸出的響應信號供給到比較器134，依次進行轉換。

而且，比較器134的動作除了從測定轉換部154取得響應信號以外，可與圖5所關聯說明的比較器134的動作相同。而且，邏輯比較部138的動作可與圖5所關聯說明的比較器134的動作相同。另外，1個比較器134以及根據該比較器134所測定的響應信號而判定半導體晶片310的好壞之邏輯比較部138，是作為對半導體晶片310所輸出的信號進行測定之測定部而發揮機能。因此，測定單元174具有對應該測試的2個以上的半導體晶片310而共同設置、並對2個以上的半導體晶片310所輸出的信號依次進行測定之測定部。

另外，在本方塊圖所示的機能構成中，相對於電路方塊110所對應的2個以上的半導體晶片310，電路方塊110在每一個中含有驅動器132、輸出轉換部152、邏輯比較部138、比較器134及測定轉換部154。在另外的構成中，電路方塊110可包含數目分別較電路方塊110所對應的半導體晶片310的數目少的、驅動器132、輸出轉換部152、邏輯比較部138、比較器134及測定轉換部154。

這樣，藉由利用輸出轉換部152及測定轉換部154而來的轉換控制，測試電路160可對應該測試的2個以上的半導體晶片310以生成共同的測試信號，並經由連接焊墊112而對2個以上的半導體晶片310依次供給測試信號。而且，在本構成例中，除了圖4及圖5所關聯說明的機能構成以外，驅動器132、比較器134及邏輯比較部138也可對應該測試的2個以上的半導體晶片310共同設置。因此，可進一步削減安裝該測試電路160、寫入電路182、讀出電路184及驅動電路180的安裝面積。

圖7所示為半導體晶片310的機能構成例的方塊圖。半導體晶片310具有動作電路320、控制電路330、內置記憶體340、數據終端342、內部地址終端344、內部數據終端配線332、內部地址終端配線334、開關350、外部數據終端配線352、外部地址終端配線354、外部開關配線356及多個測試用焊墊312。半導體晶片310的機能是利用動作電路320的動作而實現。而且，內置記憶體340用於動作電路320的動作。

在半導體晶片310的動作中，動作電路320可向內置記憶體340寫入動作電路320的動作用的數據。而且，動作電路320在半導體晶片310的動作中，可從內置記憶體340讀出該內置記憶體340中所寫入的數據，並使用讀出的數據。而且，動作電路320在半導體晶片310的動作中，可將寫入到內置記憶體340中的數據從內置記憶體340刪除。另外，在半導體晶片310的動作中，動作電路320可通過控制電路330，而對內置記憶體340讀寫數據。

控制電路330控制對內置記憶體340的數據的讀寫。控制電路330利用內部數據終端配線332而與內置記憶體340的數據終端342進行電氣連接。而且，控制電路330利用內部地址終端配線334而與內置記憶體340的地址終端344進行電氣連接。

控制電路330在向內置記憶體340寫入數據的情況下，通過內部地址終端配線334，向地址終端344輸出用於指定寫入記憶體地址的電氣信號。而且，控制電路330在向內置記憶體340寫入數據的情況下，通過內部數據終端配線332，向數據終端342輸出用於指定寫入數據的電氣信號。內置記憶體340將輸入到數據終端342的電氣信號所表示的數據，存儲在輸入到地址終端344的電氣信號所表示的記憶體地址中。

而且，控制電路330在從內置記憶體340讀出數據的情況下，經由內部地址終端配線334，向地址終端344輸出用於指定讀出的記憶體地址之電氣信號。內置記憶體340對數據終端342輸出電氣信號，該電氣信號表示在輸入到地址終端344的電氣信號表示的記憶體地址中所存儲的數據。控制裝置330藉由通過內部數據終端配線332以取得在數據終端342所輸入的電氣信號，而從內置記憶體340讀出數據。

另外，外部數據終端配線352將數據終端342與測試用焊墊312-1進行電氣連接。而且，外部地址終端配線354將地址終端344與測試用焊墊312-2進行電氣連接。開關350-1設置在外部數據終端配線352上，對測試用焊墊312和數據終端342之間的電氣連接進行控制。而且，開關350-2設置在外部地址終端配線354上，對測試用焊墊312和地址終端344之間的電氣連接進行控制。另外，測試用焊墊312-1及測試用焊墊312-2作為與外部電路相連接的外部記憶體存取終端而發揮機能。而且，測試用焊墊312-1及測試用焊墊312-2可較數據終端342及地址終端344的某一個大。

這樣，各個半導體晶片310具有將內置記憶體340的數據終端342及地址終端344，分別與半導體晶片310上所設置的測試用焊墊312-1及測試用焊墊312-2進行電氣連接之配線(例如，外部數據終端配線352及外部地址終端配線354)。而且，各個半導體晶片310具有開關350，對各個內置記憶體340的數據終端342及地址終端344與測試用焊墊312之間的電氣連接進行控制。

而且，外部開關配線356將測試用焊墊312-3和開關350進行電氣連接。開關350依據經由外部開關配線356而從測試用焊墊312-3輸入的電氣信號，進行動作。具體地說，開關350-1藉由在經由外部開關配線356從測試用焊墊312-3輸入規定的電氣信號之情況下，進行關閉動作，從而將外部數據終端配線352上所連接的測試用焊墊312-1和數據終端342進行電氣連接。同樣，開關350-2以經由外部開關配線356而從測試用焊墊312-3輸入規定的電氣信號作為條件，進行關閉動作，從而將外部地址終端配線354上所連接的測試用焊墊312-2和地址終端344進行電氣連接。

另外，開關350-1及開關350-2可在輸入了大於等於預先確定的值的電壓之情況下，進行關閉動作。而且，開關350-1及開關350-2在不對連接有外部開關配線356的測試用焊墊312-3從外部賦予電氣信號的情況下，可為打開狀態。

另外，驅動電路180經由該測試用晶圓312-3上所連接的焊墊119及連接焊墊112，而向測試用焊墊312-3輸出電氣信號。例如，驅動電路180在寫入電路182及讀出電路184經由測試用焊墊312-1及測試用焊墊312-2，對內置記憶體340讀寫數據的情況下，藉由對測試用焊墊312-3輸出規定的電氣信號，從而使數據終端342及地址終端344和測試用焊墊312-1～2，與對應的半導體晶片310所具有的開關350進行電氣連接。例如，驅動電路180在寫入電路182及讀出電路184經由測試用焊墊312-1及測試用焊墊312-2，對內置記憶體340讀寫數據的情況下，可對測試用焊墊312-3輸出大於等於預先確定的值的電壓。

寫入電路182及讀出電路184經由測試用焊墊312-1及測試用焊墊312-2，對內置記憶體340讀寫數據。具體地說，寫入電路182及讀出電路184在藉由利用驅動電路180的控制，而使開關350將數據終端342及地址終端344和測試用焊墊312進行電氣連接期間，經由測試用焊墊312-1及測試用焊墊312-2，而對內置記憶體340讀寫數據。

如上所述，各個半導體晶片310具有控制電路330，用於控制對各個內置記憶體340的數據的讀寫。另外，寫入電路182及讀出電路184可經由控制電路330，而對內置記憶體340讀寫數據。例如，控制電路330可與測試用焊墊312進行電氣連接。寫入電路182及讀出電路184可對與該測試用焊墊312進行電氣連接的連接焊墊112及焊墊119輸出電氣信號，該電氣信號用於使控制電路330對內置記憶體340讀寫數據。

另外，也可替換該驅動電路180所用的開關350，而由半導體晶片310來控制開關350。例如，半導體晶片310在從外部賦予應使半導體晶片310的狀態為測試狀態之意思的指示時，半導體晶片310可使開關350成為關閉狀態。

例如，半導體晶片310可具有設定半導體晶片310的狀態的暫存器。在這裏，作為半導體晶片310的狀態，包含半導體晶圓310處於利用測試系統400來進行測試之狀態下的測試狀態。在將半導體晶片310的狀態設定為測試狀態的電氣信號被施加到該暫存器的情況下，半導體晶片310可使開關350為關閉狀態。藉此，測試用焊墊312-1和數據終端342被電氣連接，測試用焊墊312-2和地址終端344被電氣連接。

另外，在將半導體晶片310的狀態設定為測試狀態的電氣信號未被施加到該暫存器的情況下，半導體晶片310可使開關350為打開狀態。藉此，測試用焊墊312-1和數據終端342之間及測試用焊墊312-2和地址終端344之間，形成電氣切斷狀態。

驅動電路180在對半導體晶片310進行測試的情況下，為了將該半導體晶片310的狀態設定為測試狀態，可將設定為測試狀態的電氣信號輸出到該半導體晶片310的暫存器。另外，驅動電路180可從控制裝置10，取得將半導體晶片310設定為測試狀態之情況下應輸出的暫存器資訊。

另外，內置記憶體340可為由半導體元件所形成的半導體記憶體。而且，內置記憶體340也可為非永久性記憶體。作為一個例子，內置記憶體340可為非永久性的隨機存取記憶體。

而且，寫入電路182及讀出電路184可從控制裝置10取得對內置記憶體340讀寫數據的控制資訊。寫入電路182及讀出電路184可根據從控制裝置10所取得的控制資訊，對內置記憶體340讀寫數據。另外，作為該控制資訊，可為例如向地址終端344輸出記憶體地址的輸出方式，向地址終端344所輸出的寫入數據的規格，以及向地址終端344所輸出的讀出數據的規格等。而且，在經由控制電路330而對內置記憶體340讀寫數據的情況下，可將控制電路330的控制規格等作為控制資訊的例子。

圖8所示為測試用晶圓單元100的另一構成例。本例的測試用晶圓單元100具有測試用晶圓111及連接用晶圓121。本構成例的測試用晶圓111除了替換圖1～圖7所關聯說明的多個連接焊墊112，而具有較該多個連接焊墊112數目少的多個中間焊墊113這一點以外，與圖1～圖7所關聯說明的測試用晶圓111相同。在以後的說明中，除了與圖1～圖7所關聯說明的測試用晶圓111的不同點以外，省略測試用晶圓111所具有的各構成要素的說明。

連接用晶圓121設置於測試用晶圓111及半導體晶圓301之間，將測試用晶圓111和半導體晶圓301進行電氣連接。連接用晶圓121具有與多個半導體晶片310相對應的多個電路方塊120。連接用晶圓121的多個電路方塊120和半導體晶圓301的多個半導體晶片310，一對一地對應設置。對應的半導體晶片310及電路方塊120進行電氣連接。而且，連接用晶圓121將測試用晶圓111的電路方塊110和半導體晶圓301的半導體晶片310進行電氣連接。

測試用晶圓111及連接用晶圓121都由與半導體晶圓301相同的半導體材料形成，可具有與半導體晶圓301相對應的形狀。如圖1所關聯說明的，所說的對應的形狀包括相同的形狀及一方形成另一方的一部分之形狀。另外，測試用晶圓111及連接用晶圓121可為大致相同的形狀。

在本構成例中，多個電路方塊110是分別與2個以上的半導體晶片310及2個以上的電路方塊120對應設置。另外，在以後的說明中，有時將與多個電路方塊110分別對應設置的2個以上的電路方塊120，簡稱為對應的電路方塊120。

例如，各個電路方塊120在使連接用晶圓121與半導體晶圓301重合的情況下，可設置在與對應的半導體晶片310重合的位置上。而且，各個電路方塊110在使測試用晶圓111與連接用晶圓121重合的情況下，可設置在與形成有分別對應的電路方塊120的區域相重合之位置上。

各個電路方塊110藉由使測試用焊墊111與連接用晶圓121重合，從而與分別對應的電路方塊120進行電氣連接，並對該電路方塊120供給電氣信號。然後，各個電路方塊120藉由使測試用晶圓111及連接用晶圓121與半導體晶圓301相重合，從而與分別對應的半導體晶片310電氣連接，並將從對應的電路方塊110所供給的測試信號供給到對應的半導體晶片310。

另外，連接用晶圓121可經由異向性導電片(sheet)而與測試用晶圓111進行電氣連接。而且，連接用晶圓121可經由異向性導電片及帶凸塊(bump)的薄膜片，而與半導體晶圓301進行電氣連接。而且，控制裝置10可與圖1至圖7所關聯說明的控制裝置10同樣地，控制電路方塊110的各個測試電路單元118。

圖9所示為測試用晶圓111的電路方塊110的構成例。電路方塊110與圖3所關聯說明的電路方塊110之構成的不同點在於，具有更少的焊墊119。例如，電路方塊110具有對應的各個半導體晶片310中的一部分半導體晶片310所含有之測試用焊墊312的數目的焊墊119。作為一個例子，電路方塊110具有一個半導體晶片310所具有的測試用焊墊312之數目的焊墊119。

各個焊墊119與連接用晶圓121形成電氣連接。另外，焊墊119及測試電路單元118在測試用晶圓111上，可形成在與連接用晶圓121對向的對向面上，也可形成在對向面的背面上。在焊墊119形成在對向面的背面上的情況下，各個焊墊119可經由圖2所關聯說明的貫通孔116而與連接用晶圓121電氣連接。例如，各個焊墊119可經由圖2所關聯說明的那種貫通孔116而與連接用晶圓121所電氣連接的中間焊墊113進行電氣連接。

而且，電路方塊110的其它的構成可與圖3所關聯而說明的電路方塊110相同。而且，測試電路單元118可與圖4所關聯而說明的測試電路單元118的機能構成具有相同的機能構成。

圖10所示為驅動單元172及測定單元174的機能構成例。本構成例與圖6所關聯說明的驅動器單元172及測定單元174的構成例的不同點在於，不具有輸出轉換部152及測定轉換部154。

本構成例的驅動器132與焊墊119電氣連接，並對焊墊119輸出測試信號。而且，比較器134與焊墊119電氣連接，並經由焊墊119而取得來自半導體晶片310的響應信號。另外，邏輯比較部138的機能及動作、驅動器132的除了上述說明以外的機能及動作以及比較器134的除了上述說明以外的機能及動作，分別與圖6所關聯而說明的各個機能及動作大致相同，所以省略說明。

圖11所示為連接用晶圓121的電路方塊120的構成例。電路方塊120具有輸出入轉換部122、中間焊墊124及多個連接焊墊112。

輸出入轉換部122及中間焊墊124在連接用晶圓121上，可設置在與測試用晶圓111對向的面上。而且，在連接用晶圓121上，可在設置有輸出入轉換部122及中間焊墊124的面的背面，亦即與半導體晶圓301對向的面上，設置與半導體晶片310進行電氣連接的多個連接焊墊112。多個中間焊墊124經由中間焊墊113而與對應的電路方塊110的焊墊119進行電氣連接。

輸出入轉換部122選擇在各個中間焊墊124上，將哪個連接焊墊112進行電氣連接。例如，輸出入轉換部122可具有開關，轉換多個中間焊墊124和多個連接焊墊112的連接關係。而且，電路方塊110也可在每一中間焊墊124具有輸出入轉換部122。

圖12所示為測試用晶圓111、連接用晶圓121及半導體晶圓301的連接關係。另外，圖12所示為測試用晶圓111、連接用晶圓121及半導體晶圓301的部分剖面圖。

在測試用晶圓111的表面上形成有多個測試電路單元118。各個測試電路單元118經由焊墊119及貫通孔116及中間焊墊113，而與測試用晶圓111的背面側上所配置的連接用晶圓121的中間焊墊124進行電氣連接。

在連接用晶圓121上，在與測試用晶圓111對向的表面上，形成有輸出入轉換部122。輸出入轉換部122經由連接用晶圓121的表面上所設置的中間焊墊124，而與測試用晶圓111的焊墊119進行電氣連接。

而且，輸出入轉換部122在連接用晶圓121中，與半導體晶圓301所對向的背面上設置的連接焊墊112電氣連接。輸出入轉換部122可經由貫通連接用晶圓121所形成的貫通孔126，而與連接焊墊112電氣連接。輸出入轉換部122選擇與中間焊墊124相連接的連接焊墊112。

在這裏，多個連接焊墊112是與多個半導體晶片310的各個測試用焊墊312一對一地對應設置，並與分別對應的測試用焊墊進行電氣連接。例如，連接焊墊112與半導體晶圓301的測試用焊墊312以相同的焊墊間隔而設置。中間焊墊124與測試用晶圓111的焊墊119以相同的焊墊間隔而設置，所以，中間焊墊124可與連接焊墊112以不同的焊墊間隔而設置。

這樣，輸出入轉換部122可選擇與焊墊119形成電氣連接的測試用焊墊312。例如，輸出入轉換部122可對將驅動器132所輸出的信號供給到與哪個半導體晶片310的測試用焊墊312進行電氣連接之連接焊墊112，依次進行轉換。而且，輸出入轉換部122可對將哪個半導體晶片310所輸出的信號供給到與比較器134所連接的焊墊119，依次進行轉換。這樣，測試用晶圓121可將各個測試電路160所生成的測試信號，供給到各個測試電路160應進行測試之2個以上的半導體晶片310。

而且，連接用晶圓121可為較測試用晶圓111厚的晶圓。亦即，測試用晶圓111可為比較薄的晶圓。由於利用薄晶圓作為測試用晶圓111，可縮短形成測試用晶圓111的貫通孔116所需的時間，當形成貫通孔116時，可減少在測試電路單元118上所形成的損傷。而且，由於將測試用晶圓111固定在比較厚的連接用晶圓121上，可使測試用晶圓單元100的強度提高。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為准。

10．．．控制裝置

100．．．測試用晶圓單元

102．．．晶圓連接面

104．．．裝置連接面

110．．．電路方塊

111．．．測試用晶圓

112．．．連接焊墊

113．．．中間焊墊

114．．．裝置側連接終端

116．．．貫通孔

117．．．配線

118．．．測試電路單元

119．．．焊墊

120．．．電路方塊

121．．．連接用晶圓

122．．．輸出入轉換部

124．．．中間焊墊

126．．．貫通孔

132．．．驅動器

134．．．比較器

138．．．邏輯比較部

152．．．輸出轉換部

154．．．測定轉換部

160．．．測試電路

162．．．圖案產生部

164．．．圖案記憶體

166．．．期待值記憶體

168．．．信號生成部

170．．．波形成形部

172．．．驅動器單元

174．．．測定單元

176．．．時序產生部

178．．．電源供給部

180．．．驅動電路

182．．．寫入電路

184．．．讀出電路

301．．．半導體晶圓

310．．．半導體晶片

312．．．測試用焊墊

320．．．動作電路

330．．．控制電路

332．．．配線

334．．．配線

340．．．內置記憶體

342．．．數據終端

344．．．地址終端

350．．．開關

352．．．外部數據終端配線

354．．．外部地址終端配線

356．．．外部開關配線

400．．．測試系統

圖1所示為對半導體晶圓301上所形成的多個半導體晶片310進行測試之測試系統400的概要說明圖。

圖2為測試用晶圓111的側面圖的一個例子之說明圖。

圖3所示為電路方塊110的構成例。

圖4所示為測試電路方塊118的機能構成例的方塊圖。

圖5所示為驅動單元172及測定單元174的機能構成例的方塊圖。

圖6所示為驅動單元172及測定單元174的另一機能構成方塊圖。

圖7所示為半導體晶片310的機能構成例的方塊圖。

圖8所示為測試用晶圓單元100的另一構成例。

圖9所示為測試用晶圓111的電路方塊110的構成例。

圖10所示為驅動單元172及測定單元174的機能構成例。

圖11所示為電路方塊120的構成例。

圖12所示為測試用晶圓111、連接用晶圓121及半導體晶圓301的連接關係。

10．．．控制裝置

100．．．測試用晶圓單元

110．．．電路方塊

111．．．測試用晶圓

112．．．連接焊墊

301．．．半導體晶圓

310．．．半導體晶片

400．．．測試系統

Claims (7)

1. 一種測試用晶圓單元，為一種對半導體晶圓上所形成的多個半導體晶片進行測試的測試用晶圓單元，包括：測試用晶圓，具有與前述半導體晶圓對應的形狀；多個測試電路，形成在前述測試用晶圓上，分別與2個以上的前述半導體晶片對應設置，並分別測試對應的2個以上的前述半導體晶片，多個連接終端，前述多個連接終端是以和前述多個半導體晶片的多個測試用終端為一對一關係的方式，形成在前述測試用晶圓上，前述多個連接終端的每一個與對應的前述多個測試用終端之一相連接，各個前述測試電路對應該測試的2個以上的前述半導體晶片而生成共同測試信號，並經由前述多個連接終端而對2個以上的前述半導體晶片大致同時地供給前述測試信號，各個前述測試電路更包括：信號生成部，對於應該測試的2個以上的前述半導體晶片共同設置著，以生成前述測試信號；多個驅動器，每一前述驅動器對應到應該測試的2個以上的前述半導體晶片的其中之一，並列地接收前述信號生成部所生成的前述測試信號，並將與前述測試信號相稱的信號，經由前述連接終端而供給到2個以上的前述半導體晶片之對應一個的前述測試用終端，及時序產生部，供給時序訊號給前述多個驅動器；前述多個驅動器的每一個是回應前述時序訊號，而輸 出對應前述測試訊號的前述訊號。
2. 如申請專利範圍第1項所述之測試用晶圓單元，其中，各個前述測試電路還具有多個測定部，該測定部設置在應該測試的2個以上的前述半導體晶片的每一個上，對各個前述半導體晶片所輸出的信號進行測定。
3. 如申請專利範圍第1項所述之測試用晶圓單元，具有：連接用晶圓，具有與前述半導體晶圓對應的形狀，並將各個前述測試電路所生成的測試信號，供給到各個前述測試電路應測試的2個以上的前述半導體晶片；以及多個連接終端，形成在前述連接用晶圓上，與多個前述半導體晶片的各個測試用終端一對一地對應設置，並分別與對應的前述測試用終端相連接。
4. 如申請專利範圍第3項所述之測試用晶圓單元，前述連接用晶圓包括：多個中間終端，每一前述中間終端是連接到前述測試用晶圓的對應一個連接終端，前述測試用晶圓的前述對應一個連接終端是連接到前述多個測試電路之一；輸出入轉換部，連接到每一前述中間終端，而且針對每一前述中間終端，前述連接用晶圓的每一前述連接終端選擇要被電性連接的前述連接用晶圓的前述多個連接終端之一。
5. 一種測試系統，為一種對半導體晶圓上所形成的多 個半導體晶片進行測試的測試系統，包括：測試用晶圓單元，與前述半導體晶圓相連接；以及控制裝置，控制前述測試用晶圓單元；而且，前述測試用晶圓單元包括：測試用晶圓，具有與前述半導體晶圓對應的形狀；以及多個測試電路，形成在前述測試用晶圓上，分別與2個以上的前述半導體晶片對應設置，並分別測試對應的2個以上的前述半導體晶片，多個連接終端，前述多個連接終端是以和前述多個半導體晶片的多個測試用終端為一對一關係的方式，形成在前述測試用晶圓上，前述多個連接終端的每一個與對應的前述多個測試用終端之一相連接，各個前述測試電路對應該測試的2個以上的前述半導體晶片而生成共同測試信號，並經由前述多個連接終端而對2個以上的前述半導體晶片大致同時地供給前述測試信號，各個前述測試電路更包括：信號生成部，對於應該測試的2個以上的前述半導體晶片共同設置著，以生成前述測試信號；多個驅動器，每一前述驅動器對應到應該測試的2個以上的前述半導體晶片的其中之一，並列地接收前述信號生成部所生成的前述測試信號，並將與前述測試信號相稱的信號，經由前述連接終端而供給到2個以上的前述半導體晶片之對應一個的前述測試用終端，及 時序產生部，供給時序訊號給前述多個驅動器；前述多個驅動器的每一個是回應前述時序訊號，而輸出對應前述測試訊號的前述訊號。
6. 如申請專利範圍第5項所述之測試系統，其中連接用晶圓，具有與前述半導體晶圓對應的形狀，並將各個前述測試電路所生成的測試信號，供給到各個前述測試電路應測試的2個以上的前述半導體晶片；以及多個連接終端，形成在前述連接用晶圓上，與多個前述半導體晶片的各個測試用終端一對一地對應設置，並分別與對應的前述測試用終端相連接。
7. 如申請專利範圍第6項所述之測試系統，其中前述連接用晶圓包括：多個中間終端，每一前述中間終端是連接到前述測試用晶圓的對應一個連接終端，前述測試用晶圓的前述對應一個連接終端是連接到前述多個測試電路之一；輸出入轉換部，連接到每一前述中間終端，而且針對每一前述中間終端，前述連接用晶圓的每一前述連接終端選擇要被電性連接的前述連接用晶圓的前述多個連接終端之一。