JPWO2010044143A1 - 試験装置および製造方法 - Google Patents
試験装置および製造方法 Download PDFInfo
- Publication number
- JPWO2010044143A1 JPWO2010044143A1 JP2010533743A JP2010533743A JPWO2010044143A1 JP WO2010044143 A1 JPWO2010044143 A1 JP WO2010044143A1 JP 2010533743 A JP2010533743 A JP 2010533743A JP 2010533743 A JP2010533743 A JP 2010533743A JP WO2010044143 A1 JPWO2010044143 A1 JP WO2010044143A1
- Authority
- JP
- Japan
- Prior art keywords
- test
- under test
- programmable device
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 302
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 230000006870 function Effects 0.000 claims description 21
- 230000004044 response Effects 0.000 claims description 8
- 230000003287 optical effect Effects 0.000 claims description 7
- 238000010894 electron beam technology Methods 0.000 claims description 6
- 230000001934 delay Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000004092 self-diagnosis Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
- G01R31/318511—Wafer Test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
Claims (14)
- 被試験ウエハに形成された複数の被試験デバイスを試験する試験装置であって、
前記被試験ウエハと対向して設けられ、複数の前記被試験デバイスと電気的に接続される試験用基板と、
前記試験用基板に設けられ、与えられるプログラムデータに応じて、入力論理データに対する出力論理データの論理関係が変化するプログラマブルデバイスと、
前記試験用基板において複数の前記被試験デバイスと対応して設けられ、前記プログラマブルデバイスの出力論理データに応じた試験信号を、それぞれ対応する前記被試験デバイスに供給する複数の入出力回路と、
前記試験信号に応じたそれぞれの前記被試験デバイスの動作結果に基づいて、それぞれの前記被試験デバイスの良否を判定する判定部と
を備える試験装置。 - 前記試験用基板において複数の前記被試験デバイスと対応して設けられ、前記プログラマブルデバイスの出力論理データに応じたアナログの前記試験信号を生成する複数のアナログ回路を更に備える
請求項1に記載の試験装置。 - 前記アナログ回路は、前記プログラマブルデバイスの入出力信号の信号レベルを調整するレベル可変回路を有する
請求項2に記載の試験装置。 - 前記アナログ回路は、前記プログラマブルデバイスの入出力信号を遅延させる遅延回路を有する
請求項2または3に記載の試験装置。 - 前記入出力回路は、前記被試験デバイスが出力する応答信号を受け取り、前記応答信号の論理値パターンを前記プログラマブルデバイスに入力し、
前記プログラマブルデバイスは、前記判定部として更に機能する
請求項1から4のいずれかに記載の試験装置。 - 前記プログラマブルデバイスに与える前記プログラムデータを変更するプログラム制御部を更に備える
請求項5に記載の試験装置。 - 前記プログラム制御部は、前記判定部における判定結果に基づいて、前記プログラマブルデバイスに与える前記プログラムデータを変更する
請求項6に記載の試験装置。 - 前記プログラマブルデバイスは、複数の前記被試験デバイスに対して共通に設けられる
請求項1から7のいずれかに記載の試験装置。 - 前記プログラマブルデバイスは、複数の前記被試験デバイスに対応して複数設けられる
請求項1から7のいずれかに記載の試験装置。 - 共通の前記プログラマブルデバイスに電気的に接続される複数の試験回路を更に備え、
前記プログラマブルデバイスは、与えられる前記プログラムデータに応じて、前記試験回路と、前記入出力回路との間の接続関係を変更する
請求項1に記載の試験装置。 - 前記プログラマブルデバイスは、前記判定部における判定結果に基づいて、前記プログラマブルデバイスの入出力間の前記論理関係を変化させる
請求項1に記載の試験装置。 - それぞれの前記プログラマブルデバイスは、対応する前記被試験デバイスの試験結果に基づいて、当該プログラマブルデバイスの入出力間の前記論理関係を変化させるマイクロコンピュータを有する
請求項1に記載の試験装置。 - それぞれの前記マイクロコンピュータは、他の前記プログラマブルデバイスにおける前記マイクロコンピュータとは独立して、自己の前記プログラマブルデバイスの前記論理関係を制御する
請求項12に記載の試験装置。 - 被試験ウエハに形成された複数の被試験デバイスと電気的に接続し、複数の前記被試験デバイスを試験する試験用基板を製造する製造方法であって、
前記試験用基板に、
与えられるプログラムデータに応じたデジタルの試験信号を生成するプログラマブルデバイスと、
アナログの試験信号を生成する試験回路と、
前記被試験デバイスの複数の端子と対応して設けられ、それぞれ対応する前記端子と電気的に接続される複数の入出力回路と
を光学露光により形成し、
前記試験用基板に、前記プログラマブルデバイスおよび前記入出力回路を接続する配線、ならびに、前記試験回路および前記入出力回路を接続する配線の少なくとも一部を、試験すべき前記被試験デバイスの種類に応じて電子ビーム露光により形成する製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2008/068603 WO2010044143A1 (ja) | 2008-10-14 | 2008-10-14 | 試験装置および製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010044143A1 true JPWO2010044143A1 (ja) | 2012-03-08 |
JP5475674B2 JP5475674B2 (ja) | 2014-04-16 |
Family
ID=42106321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010533743A Active JP5475674B2 (ja) | 2008-10-14 | 2008-10-14 | 試験装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US20110099443A1 (ja) |
JP (1) | JP5475674B2 (ja) |
KR (1) | KR101254280B1 (ja) |
TW (1) | TWI405986B (ja) |
WO (2) | WO2010044143A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150021785A (ko) * | 2013-08-21 | 2015-03-03 | 삼성전자주식회사 | 반도체 메모리 테스트 방법 |
US20150153405A1 (en) * | 2013-12-04 | 2015-06-04 | Princeton Technology Corporation | Automatic testing system and method |
CN104678292B (zh) * | 2015-03-09 | 2018-10-09 | 新华三技术有限公司 | 一种复杂可编程逻辑器件cpld测试方法和装置 |
KR102374712B1 (ko) | 2017-07-03 | 2022-03-17 | 삼성전자주식회사 | 신호들을 병합하는 전송 선로를 갖는 테스트 인터페이스 보드, 이를 이용하는 테스트 방법, 및 테스트 시스템 |
RU195541U1 (ru) * | 2019-10-31 | 2020-01-30 | Акционерное общество "Научно-производственное предприятие "Пульсар" | Стенд для испытаний изделий электронной техники |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3195790B2 (ja) * | 1990-05-31 | 2001-08-06 | アジレント・テクノロジー株式会社 | 電子部品試験装置 |
US5289116A (en) * | 1990-05-31 | 1994-02-22 | Hewlett Packard Company | Apparatus and method for testing electronic devices |
DE69133311T2 (de) * | 1990-10-15 | 2004-06-24 | Aptix Corp., San Jose | Verbindungssubstrat mit integrierter Schaltung zur programmierbaren Verbindung und Probenuntersuchung |
JP3172003B2 (ja) * | 1992-09-22 | 2001-06-04 | 株式会社東芝 | 集積回路試験装置 |
JPH10239392A (ja) * | 1997-02-28 | 1998-09-11 | Nec Corp | 試験装置 |
JP2001210685A (ja) | 1999-11-19 | 2001-08-03 | Hitachi Ltd | テストシステムおよび半導体集積回路装置の製造方法 |
US6400173B1 (en) * | 1999-11-19 | 2002-06-04 | Hitachi, Ltd. | Test system and manufacturing of semiconductor device |
US6445208B1 (en) * | 2000-04-06 | 2002-09-03 | Advantest Corp. | Power source current measurement unit for semiconductor test system |
JP2002139551A (ja) | 2000-11-02 | 2002-05-17 | Advantest Corp | 半導体試験装置 |
JP2002184948A (ja) * | 2000-12-12 | 2002-06-28 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JP2002296329A (ja) * | 2001-03-30 | 2002-10-09 | Agilent Technologies Japan Ltd | 集積回路の試験装置 |
US7313740B2 (en) * | 2002-07-25 | 2007-12-25 | Inapac Technology, Inc. | Internally generating patterns for testing in an integrated circuit device |
JP4174511B2 (ja) * | 2003-08-22 | 2008-11-05 | 株式会社エイアールテック | 半導体集積回路の雑音検出及び測定回路 |
US7307433B2 (en) * | 2004-04-21 | 2007-12-11 | Formfactor, Inc. | Intelligent probe card architecture |
US7362089B2 (en) * | 2004-05-21 | 2008-04-22 | Advantest Corporation | Carrier module for adapting non-standard instrument cards to test systems |
WO2006012503A2 (en) * | 2004-07-22 | 2006-02-02 | Auburn University | Automatic analog test & compensation with built-in pattern generator & analyzer |
US7272764B2 (en) * | 2004-11-04 | 2007-09-18 | International Business Machines Corporation | Method, system, and program product for boundary I/O testing employing a logic built-in self-test of an integrated circuit |
US7480882B1 (en) * | 2008-03-16 | 2009-01-20 | International Business Machines Corporation | Measuring and predicting VLSI chip reliability and failure |
WO2009139070A1 (ja) * | 2008-05-16 | 2009-11-19 | 株式会社アドバンテスト | 製造方法および試験用ウエハユニット |
-
2008
- 2008-10-14 JP JP2010533743A patent/JP5475674B2/ja active Active
- 2008-10-14 KR KR1020117004021A patent/KR101254280B1/ko active IP Right Grant
- 2008-10-14 WO PCT/JP2008/068603 patent/WO2010044143A1/ja active Application Filing
-
2009
- 2009-10-12 TW TW098134505A patent/TWI405986B/zh active
- 2009-10-13 WO PCT/JP2009/005328 patent/WO2010044251A1/ja active Application Filing
-
2010
- 2010-11-18 US US12/949,718 patent/US20110099443A1/en not_active Abandoned
-
2011
- 2011-03-09 US US13/044,320 patent/US8892381B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TW201018934A (en) | 2010-05-16 |
WO2010044251A1 (ja) | 2010-04-22 |
KR101254280B1 (ko) | 2013-04-12 |
US8892381B2 (en) | 2014-11-18 |
TWI405986B (zh) | 2013-08-21 |
KR20110043708A (ko) | 2011-04-27 |
US20110099443A1 (en) | 2011-04-28 |
US20110218752A1 (en) | 2011-09-08 |
JP5475674B2 (ja) | 2014-04-16 |
WO2010044143A1 (ja) | 2010-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5282082B2 (ja) | プローブ装置および試験システム | |
JP5269897B2 (ja) | 試験システムおよび試験用基板ユニット | |
JP5475674B2 (ja) | 試験装置 | |
KR101148917B1 (ko) | 제조 방법 및 시험용 웨이퍼 유닛 | |
TWI389234B (zh) | 測試用晶圓單元以及測試系統 | |
US6750672B2 (en) | Semiconductor inspecting system for inspecting a semiconductor integrated circuit device, and semiconductor inspecting method using the same | |
JPWO2009087874A1 (ja) | 試験装置、プローブカード、および試験方法 | |
JP5461394B2 (ja) | 試験用ウエハユニットおよび試験システム | |
WO2009144948A1 (ja) | 試験用ユニットおよび試験システム | |
JP4704514B2 (ja) | 試験装置 | |
TWI393903B (zh) | 測試用晶圓、測試系統以及半導體晶圓 | |
JP5135611B2 (ja) | テスト装置 | |
JP2008122310A (ja) | デバイステスタ、タイミング校正方法 | |
JPH09128996A (ja) | 半導体装置の試験方法および試験装置 | |
KR100916763B1 (ko) | 반도체 디바이스 테스트 시스템 | |
JPH0989991A (ja) | 集積回路試験装置 | |
JP2013130427A (ja) | 半導体デバイスの検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130618 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5475674 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |