JPH10239392A - 試験装置 - Google Patents
試験装置Info
- Publication number
- JPH10239392A JPH10239392A JP9046333A JP4633397A JPH10239392A JP H10239392 A JPH10239392 A JP H10239392A JP 9046333 A JP9046333 A JP 9046333A JP 4633397 A JP4633397 A JP 4633397A JP H10239392 A JPH10239392 A JP H10239392A
- Authority
- JP
- Japan
- Prior art keywords
- test
- pseudo signal
- under test
- pseudo
- control panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 各被試験要素にこれらに対応した独自の疑似
信号を供給でき、すべての被試験要素の試験を自動的に
実施可能にする。 【解決手段】 被試験要素３−１〜３−ｎの配列情報に
もとづき、コントロールパネル４に接続されているコネ
クタに対してピン配列の自動切替えを指令するコネクタ
ピンアサイン切替器６と、ピン配列の自動切替え後、各
被試験要素３−１〜３−ｎに対し所定の順序で試験用の
疑似信号を疑似信号発生器９−１〜９−ｎから出力させ
る疑似信号発生切替器７とを設けて、コンピュータ８
に、疑似信号を試験入力として、被試験要素３−１〜３
−ｎの自動試験を実施させる。
信号を供給でき、すべての被試験要素の試験を自動的に
実施可能にする。 【解決手段】 被試験要素３−１〜３−ｎの配列情報に
もとづき、コントロールパネル４に接続されているコネ
クタに対してピン配列の自動切替えを指令するコネクタ
ピンアサイン切替器６と、ピン配列の自動切替え後、各
被試験要素３−１〜３−ｎに対し所定の順序で試験用の
疑似信号を疑似信号発生器９−１〜９−ｎから出力させ
る疑似信号発生切替器７とを設けて、コンピュータ８
に、疑似信号を試験入力として、被試験要素３−１〜３
−ｎの自動試験を実施させる。
Description
【０００１】
【発明の属する技術分野】この発明は、シグナルコンデ
ィショナなどの被試験体を構成する複数の被試験要素
を、これらに対応する個別の疑似信号を入力して機能や
性能の試験を実施するのに用いる試験装置に関する。
ィショナなどの被試験体を構成する複数の被試験要素
を、これらに対応する個別の疑似信号を入力して機能や
性能の試験を実施するのに用いる試験装置に関する。
【０００２】
【従来の技術】従来の試験装置として、例えば特開昭５
９―９５４７７号公報に記載のものがある。これは、多
数の入力線と出力線とをマトリクス状に配列し、このマ
トリクスの交点を切替制御卓の手動キーを押下すること
により閉じさせて、任意の入力信号を一つまたは複数の
出力線に出力させるようにしたものであり、これによ
り、各交点の入出力レベルを自動的にモニタ可能として
いる。
９―９５４７７号公報に記載のものがある。これは、多
数の入力線と出力線とをマトリクス状に配列し、このマ
トリクスの交点を切替制御卓の手動キーを押下すること
により閉じさせて、任意の入力信号を一つまたは複数の
出力線に出力させるようにしたものであり、これによ
り、各交点の入出力レベルを自動的にモニタ可能として
いる。
【０００３】また、従来の他の試験装置として、例えば
特開昭５９―４５５６３号公報に記載のものがある。こ
れは、被試験器をゲートを介してバスに接続し、複数の
ゲートに１対１対応でフリップフロップを設け、上位装
置からのコマンドを解読するインタフェースにより、複
数のフリップフロップのうち一つを、セット／リセット
することによって対応するゲートを制御して、対応する
被試験器とバスとの接続および切り離しを選択的に行え
るようにしてある。この試験装置では、同一構成の各被
試験器に入力する疑似信号（コマンド）が一定であるた
め、各被試験器は同一の試験が実施される。
特開昭５９―４５５６３号公報に記載のものがある。こ
れは、被試験器をゲートを介してバスに接続し、複数の
ゲートに１対１対応でフリップフロップを設け、上位装
置からのコマンドを解読するインタフェースにより、複
数のフリップフロップのうち一つを、セット／リセット
することによって対応するゲートを制御して、対応する
被試験器とバスとの接続および切り離しを選択的に行え
るようにしてある。この試験装置では、同一構成の各被
試験器に入力する疑似信号（コマンド）が一定であるた
め、各被試験器は同一の試験が実施される。
【０００４】
【発明が解決しようとする課題】しかしながら、かかる
従来の試験装置にあっては、試験対象である被試験体が
すべて同一であるため、その被試験体の構成を認識する
手段を設ける必要がないものの、被試験体の構成に応じ
た疑似信号を試験信号として入力する試験を実施できな
いという課題があった。また、疑似信号発生器が一つで
あり、被試験体に入力する疑似信号が１種類であるた
め、前記のような各被試験体の構成に応じた機能や性能
の試験を実施できないという課題があった。
従来の試験装置にあっては、試験対象である被試験体が
すべて同一であるため、その被試験体の構成を認識する
手段を設ける必要がないものの、被試験体の構成に応じ
た疑似信号を試験信号として入力する試験を実施できな
いという課題があった。また、疑似信号発生器が一つで
あり、被試験体に入力する疑似信号が１種類であるた
め、前記のような各被試験体の構成に応じた機能や性能
の試験を実施できないという課題があった。
【０００５】この発明は前記のような課題を解決するも
のであり、被試験体を構成する複数の被試験要素の構成
と配列を認識することによって、各被試験要素の試験時
にこれらに対応した特定の疑似信号を被試験体に供給で
き、すべての被試験要素の試験を自動的に実施できる試
験装置を得ることを目的とする。
のであり、被試験体を構成する複数の被試験要素の構成
と配列を認識することによって、各被試験要素の試験時
にこれらに対応した特定の疑似信号を被試験体に供給で
き、すべての被試験要素の試験を自動的に実施できる試
験装置を得ることを目的とする。
【０００６】
【課題を解決するための手段】前記目的を達成するた
め、請求項１の発明にかかる試験装置は、複数の被試験
要素からこれらの配列情報を各一のコネクタを介して受
けるコントロールパネルと、該コントロールパネルに設
けられ、前記被試験要素の配列情報にもとづき、前記コ
ントロールパネルに接続されている前記コネクタに対し
てピン配列の自動切替えを指令するコネクタピンアサイ
ン切替器と、前記ピン配列の自動切替え後、前記各被試
験要素に対し所定の順序で試験用の疑似信号を疑似信号
発生器から出力させる疑似信号発生切替器とを設けて、
コンピュータに、前記疑似信号を試験入力として、前記
被試験要素の自動試験を実施させるようにしたものであ
る。
め、請求項１の発明にかかる試験装置は、複数の被試験
要素からこれらの配列情報を各一のコネクタを介して受
けるコントロールパネルと、該コントロールパネルに設
けられ、前記被試験要素の配列情報にもとづき、前記コ
ントロールパネルに接続されている前記コネクタに対し
てピン配列の自動切替えを指令するコネクタピンアサイ
ン切替器と、前記ピン配列の自動切替え後、前記各被試
験要素に対し所定の順序で試験用の疑似信号を疑似信号
発生器から出力させる疑似信号発生切替器とを設けて、
コンピュータに、前記疑似信号を試験入力として、前記
被試験要素の自動試験を実施させるようにしたものであ
る。
【０００７】また、請求項２の発明にかかる試験装置
は、前記コンピュータに、前記被試験要素からの試験結
果情報を取り込ませて、これを表示させるようにしたも
のである。
は、前記コンピュータに、前記被試験要素からの試験結
果情報を取り込ませて、これを表示させるようにしたも
のである。
【０００８】また、請求項３の発明にかかる試験装置
は、前記コンピュータに、前記ピンアサインの切替え完
了を認識した後、前記被試験要素の試験を順番に実行さ
せるため、前記疑似信号発生切替器に対して前記疑似信
号発生器への切替指令を送出させるようにしたものであ
る。
は、前記コンピュータに、前記ピンアサインの切替え完
了を認識した後、前記被試験要素の試験を順番に実行さ
せるため、前記疑似信号発生切替器に対して前記疑似信
号発生器への切替指令を送出させるようにしたものであ
る。
【０００９】
【発明の実施の形態】以下、この発明の実施の一形態を
図について説明する。図１はシグナルコンディショナの
試験装置を示すブロック図であり、１は被試験体として
のシグナルコンディショナで、これがベースユニット２
および複数の被試験要素（被試験体構成手段）としての
アンプユニット３−１〜３−ｎを設けたものからなる。
図について説明する。図１はシグナルコンディショナの
試験装置を示すブロック図であり、１は被試験体として
のシグナルコンディショナで、これがベースユニット２
および複数の被試験要素（被試験体構成手段）としての
アンプユニット３−１〜３−ｎを設けたものからなる。
【００１０】また、Ｔは試験装置の本体であり、この本
体Ｔ内には、この本体Ｔ内各部やこれとシグナルコンデ
ィショナ１との間での種々のデータ処理を実行し、アン
プユニット３−１〜３−ｎの自動試験を実施するコンピ
ュータとしてのパーソナルコンピュータ８と、前記アン
プユニット３−１〜３−ｎへの疑似信号の出力を制御す
るとともに、各アンプユニット３−１〜３−ｎからこれ
らの配列情報をコネクタ１０を介して入力するコントロ
ールパネル４とが設けられている。
体Ｔ内には、この本体Ｔ内各部やこれとシグナルコンデ
ィショナ１との間での種々のデータ処理を実行し、アン
プユニット３−１〜３−ｎの自動試験を実施するコンピ
ュータとしてのパーソナルコンピュータ８と、前記アン
プユニット３−１〜３−ｎへの疑似信号の出力を制御す
るとともに、各アンプユニット３−１〜３−ｎからこれ
らの配列情報をコネクタ１０を介して入力するコントロ
ールパネル４とが設けられている。
【００１１】このコントロールパネル４には、マイクロ
プロセッサ（ＣＰＵ）５からの接続情報にもとづいて、
被試験要素であるアンプユニット３−１〜３−ｎの配列
に従って、このコントロールパネル４のコネクタのピン
アサインを自動的に切替えるコネクタピンアサイン切替
器６が設けられている。
プロセッサ（ＣＰＵ）５からの接続情報にもとづいて、
被試験要素であるアンプユニット３−１〜３−ｎの配列
に従って、このコントロールパネル４のコネクタのピン
アサインを自動的に切替えるコネクタピンアサイン切替
器６が設けられている。
【００１２】さらに、このコントロールパネル４には、
アンプユニット３−１〜３−ｎに対し所定の順序で試験
用の疑似信号を疑似信号発生器から出力させる疑似信号
発生切替器７が設けられており、これが各アンプユニッ
ト３−１〜３−ｎに対する複数の疑似信号発生器９−１
〜９−ｎの認識と切替えを行うように機能する。なお、
前記マイクロプロセッサ５は前記コネクタピンアサイン
切替器６や疑似信号発生切替器７等を含むコントロール
パネル４内の回路の動作をコントロールする。
アンプユニット３−１〜３−ｎに対し所定の順序で試験
用の疑似信号を疑似信号発生器から出力させる疑似信号
発生切替器７が設けられており、これが各アンプユニッ
ト３−１〜３−ｎに対する複数の疑似信号発生器９−１
〜９−ｎの認識と切替えを行うように機能する。なお、
前記マイクロプロセッサ５は前記コネクタピンアサイン
切替器６や疑似信号発生切替器７等を含むコントロール
パネル４内の回路の動作をコントロールする。
【００１３】また、前記パーソナルコンピュータ８はベ
ースユニット２から、アンプユニット３−１〜３−ｎの
構成およびこれらがどのような順番で並んでいるのかの
配列情報を常時入力して認識するほか、その配列情報に
もとづき、コントロールパネル４に対して各アンプユニ
ット３−１〜３−ｎに接続されているコネクタに対して
ピン配列の切替えをコネクタピンアサイン切替器６に指
令して、これにコネクタピンアサインを切替えさせるよ
うに機能する。
ースユニット２から、アンプユニット３−１〜３−ｎの
構成およびこれらがどのような順番で並んでいるのかの
配列情報を常時入力して認識するほか、その配列情報に
もとづき、コントロールパネル４に対して各アンプユニ
ット３−１〜３−ｎに接続されているコネクタに対して
ピン配列の切替えをコネクタピンアサイン切替器６に指
令して、これにコネクタピンアサインを切替えさせるよ
うに機能する。
【００１４】次に動作を説明する。まず、パーソナルコ
ンピュータ８は、被試験要素としてのアンプユニット３
−１〜３−ｎの構成および配列情報を認識し、その配列
情報にもとづいて、各アンプユニット３−１〜３−ｎに
接続されているコントロールパネル４のコネクタのピン
配列の切替えを、コネクタピンアサイン切替器６に対し
て指令する。このため、このコネクタピンアサイン切替
器６はこの指令に従ってコネクタのピン配列の切替えを
行う。
ンピュータ８は、被試験要素としてのアンプユニット３
−１〜３−ｎの構成および配列情報を認識し、その配列
情報にもとづいて、各アンプユニット３−１〜３−ｎに
接続されているコントロールパネル４のコネクタのピン
配列の切替えを、コネクタピンアサイン切替器６に対し
て指令する。このため、このコネクタピンアサイン切替
器６はこの指令に従ってコネクタのピン配列の切替えを
行う。
【００１５】ここで、パーソナルコンピュータ８がこの
ピンアサインの切替えが終了したことを認識した場合に
は、続いてアンプユニット３−１〜３−ｎを順番に試験
するために、疑似信号発生切替器７に対して、疑似信号
の切替指令を送出する。この切替指令を受けて、疑似信
号発生切替器７は各アンプユニット３−１〜３−ｎに対
応する各疑似信号発生器９−１〜９−ｎから独自の疑似
信号を出力させる。これらの各疑似信号を受けて各アン
プユニット３−１〜３−ｎはパーソナルコンピュータ８
の制御下で、各疑似信号を試験入力としてなされる演算
により、機能や性能の試験が適正に行われる。
ピンアサインの切替えが終了したことを認識した場合に
は、続いてアンプユニット３−１〜３−ｎを順番に試験
するために、疑似信号発生切替器７に対して、疑似信号
の切替指令を送出する。この切替指令を受けて、疑似信
号発生切替器７は各アンプユニット３−１〜３−ｎに対
応する各疑似信号発生器９−１〜９−ｎから独自の疑似
信号を出力させる。これらの各疑似信号を受けて各アン
プユニット３−１〜３−ｎはパーソナルコンピュータ８
の制御下で、各疑似信号を試験入力としてなされる演算
により、機能や性能の試験が適正に行われる。
【００１６】パーソナルコンピュータ８はこのような試
験動作をモニタしており、一つのアンプユニット３−１
〜３−ｎの試験終了を認識すると、次の他のアンプユニ
ット３−１〜３−ｎの試験を行うために、疑似信号発生
器９−１〜９−ｎの切替えと疑似信号の出力を行う。
験動作をモニタしており、一つのアンプユニット３−１
〜３−ｎの試験終了を認識すると、次の他のアンプユニ
ット３−１〜３−ｎの試験を行うために、疑似信号発生
器９−１〜９−ｎの切替えと疑似信号の出力を行う。
【００１７】こうして、パーソナルコンピュータ８が最
後のアンプユニット３−１〜３−ｎの試験完了を認識し
た場合には、ベースユニット２から順次取り込んでいる
各アンプユニット３−１〜３−ｎからの試験結果を、モ
ニタ画面（図示しない）上に表示させて、試験を終了す
る。図２および図３はこのような試験結果の内容を示す
表示例である。
後のアンプユニット３−１〜３−ｎの試験完了を認識し
た場合には、ベースユニット２から順次取り込んでいる
各アンプユニット３−１〜３−ｎからの試験結果を、モ
ニタ画面（図示しない）上に表示させて、試験を終了す
る。図２および図３はこのような試験結果の内容を示す
表示例である。
【００１８】まず、図２の表示例において、１１は試験
装置の本体Ｔに接続したシグナルコンディショナ１のア
ンプユニット３−１〜３−ｎ構成を示し、１２は各アン
プユニット３−１〜３−ｎの自動試験を行う際、テンキ
ーによって任意に設定される３点〜２１点の試験点数を
示す。また、１３は各アンプユニット３−１〜３−ｎが
自動試験を行っているときの疑似信号とレベルとの関係
を示し、１４は各アンプユニット３−１〜３−ｎの現在
の設定状態を示す。さらに、１５は各アンプユニット３
−１〜３−ｎの直線性の計算を指示する表示キー、１６
は各アンプユニット３−１〜３−ｎの校正係数の計算を
指示する表示キーである。
装置の本体Ｔに接続したシグナルコンディショナ１のア
ンプユニット３−１〜３−ｎ構成を示し、１２は各アン
プユニット３−１〜３−ｎの自動試験を行う際、テンキ
ーによって任意に設定される３点〜２１点の試験点数を
示す。また、１３は各アンプユニット３−１〜３−ｎが
自動試験を行っているときの疑似信号とレベルとの関係
を示し、１４は各アンプユニット３−１〜３−ｎの現在
の設定状態を示す。さらに、１５は各アンプユニット３
−１〜３−ｎの直線性の計算を指示する表示キー、１６
は各アンプユニット３−１〜３−ｎの校正係数の計算を
指示する表示キーである。
【００１９】なお、自動試験では、スロットＣＨ１〜Ｃ
Ｈ１２を順番に、また、各スロットＣＨカードのＣＨ番
号をＣＨ１〜ＣＨ４の順番に行っていくため、現在どの
アンプユニット３−１〜３−ｎのどのＣＨを試験してい
るかを、色分けして示す表示部（斜線で示す）とするこ
とができる。また、前記表示１３，１４に関しては、ス
ロットＣＨ，各アンプユニット３−１〜３−ｎのＣＨが
変われば、表示も該当ユニット用に切替わる。試験のス
タートは表示キー１５，１６のクリックまたはキーイン
によって実行される。
Ｈ１２を順番に、また、各スロットＣＨカードのＣＨ番
号をＣＨ１〜ＣＨ４の順番に行っていくため、現在どの
アンプユニット３−１〜３−ｎのどのＣＨを試験してい
るかを、色分けして示す表示部（斜線で示す）とするこ
とができる。また、前記表示１３，１４に関しては、ス
ロットＣＨ，各アンプユニット３−１〜３−ｎのＣＨが
変われば、表示も該当ユニット用に切替わる。試験のス
タートは表示キー１５，１６のクリックまたはキーイン
によって実行される。
【００２０】また、図３において、２１は試験終了後
は、カード表示キー２５により選択して表示されるアン
プユニット３−１〜３−ｎのカード情報、２２は計測表
示キー２８にて、カード表示キーにて選択したカードに
ついてのみ、再度試験を行うときの、試験点数疑似信号
の設定状態を示す。また、２３は計算表示キー２９にて
行う直線性の結果を表示する。２４はカード表示キー２
５により選択したカードの試験点数分の、各々の結果表
示である。２６は校正係数計算の表示キー、２７は直線
性をグラフ表示するときの表示キー、２８は再度選択し
たカードのみ試験を行おうとするときに使用する計測表
示キーである。
は、カード表示キー２５により選択して表示されるアン
プユニット３−１〜３−ｎのカード情報、２２は計測表
示キー２８にて、カード表示キーにて選択したカードに
ついてのみ、再度試験を行うときの、試験点数疑似信号
の設定状態を示す。また、２３は計算表示キー２９にて
行う直線性の結果を表示する。２４はカード表示キー２
５により選択したカードの試験点数分の、各々の結果表
示である。２６は校正係数計算の表示キー、２７は直線
性をグラフ表示するときの表示キー、２８は再度選択し
たカードのみ試験を行おうとするときに使用する計測表
示キーである。
【００２１】このように、この発明では、シグナルコン
ディショナ１とコントロールパネル４とをコネクタ１０
を介して接続し、各アンプユニット３−１〜３−ｎの試
験を実行すれば、シグナルコンディショナ１に実装され
ている各アンプユニット３−１〜３−ｎの配列状態が瞬
時に認識できるとともに、各アンプユニット３−１〜３
−ｎの機能や性能の確認試験もその配列に従って供給さ
れる試験入力を用いて自動的に行えるため、試験操作の
簡便化および試験時間の短縮化を実現できる。また、前
記の試験結果はモニタ画面上に表示できるとともに、パ
ーソナルコンピュータに保存可能であるため、試験デー
タの履歴を保管することも可能になる。
ディショナ１とコントロールパネル４とをコネクタ１０
を介して接続し、各アンプユニット３−１〜３−ｎの試
験を実行すれば、シグナルコンディショナ１に実装され
ている各アンプユニット３−１〜３−ｎの配列状態が瞬
時に認識できるとともに、各アンプユニット３−１〜３
−ｎの機能や性能の確認試験もその配列に従って供給さ
れる試験入力を用いて自動的に行えるため、試験操作の
簡便化および試験時間の短縮化を実現できる。また、前
記の試験結果はモニタ画面上に表示できるとともに、パ
ーソナルコンピュータに保存可能であるため、試験デー
タの履歴を保管することも可能になる。
【００２２】
【発明の効果】以上のように、この発明によれば、コン
トロールパネルに対して各被試験要素を接続するコネク
タのピン配列の切替を行い、被試験要素と試験装置の本
体とを接続して試験を開始することにより、被試験体に
おける被試験要素の構成および配置の認識を瞬時に行う
ことができるとともに、各被試験要素にはこれらに対応
する特定の疑似信号を選択して供給することで、１種類
でなく複数種類の被試験要素の試験を所定の順序に従っ
て実施できる。そして、このような被試験要素の試験は
自動的になされるため、試験操作が簡便となり、試験時
間の短縮化が図れるという効果が得られる。
トロールパネルに対して各被試験要素を接続するコネク
タのピン配列の切替を行い、被試験要素と試験装置の本
体とを接続して試験を開始することにより、被試験体に
おける被試験要素の構成および配置の認識を瞬時に行う
ことができるとともに、各被試験要素にはこれらに対応
する特定の疑似信号を選択して供給することで、１種類
でなく複数種類の被試験要素の試験を所定の順序に従っ
て実施できる。そして、このような被試験要素の試験は
自動的になされるため、試験操作が簡便となり、試験時
間の短縮化が図れるという効果が得られる。
【図１】 この発明の実施の一形態による試験装置を示
すブロック図である。
すブロック図である。
【図２】 この発明の試験装置による試験結果の表示例
を示す説明図である。
を示す説明図である。
【図３】 この発明の試験装置による試験結果の表示例
を示す説明図である。
を示す説明図である。
１ シグナルコンディショナ（被試験体） ３−１〜３−ｎ アンプユニット（被試験要素） ４ コントロールパネル ６ コネクタピンアサイン切替器 ７ 疑似信号発生切替器 ８ パーソナルコンピュータ（コンピュータ） ９−１〜９−ｎ 疑似信号発生器
Claims (3)
- 【請求項１】 複数の被試験要素からこれらの配列情報
をコネクタを介して受けるコントロールパネルと、 該コントロールパネルに設けられ、前記被試験要素の配
列情報にもとづき、前記コントロールパネルに接続され
ている前記コネクタに対してピン配列の自動切替えを指
令するコネクタピンアサイン切替器と、 前記ピン配列の自動切替え後、前記各被試験要素に対し
所定の順序で試験用の疑似信号を疑似信号発生器から出
力させる疑似信号発生切替器と、 前記疑似信号を試験入力として、前記被試験要素の自動
試験を実施するコンピュータとを備えたことを特徴とす
る試験装置。 - 【請求項２】 前記コンピュータは、前記被試験要素か
らの試験結果情報を取り込んでこれを表示させることを
特徴とする請求項１に記載の試験装置。 - 【請求項３】 前記コンピュータは、前記ピンアサイン
の切替え完了を認識した後、前記被試験要素の試験を順
番に実行させるため、前記疑似信号発生切替器に対して
前記疑似信号発生器への切替指令を送出させることを特
徴とする請求項１に記載の試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9046333A JPH10239392A (ja) | 1997-02-28 | 1997-02-28 | 試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9046333A JPH10239392A (ja) | 1997-02-28 | 1997-02-28 | 試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10239392A true JPH10239392A (ja) | 1998-09-11 |
Family
ID=12744223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9046333A Pending JPH10239392A (ja) | 1997-02-28 | 1997-02-28 | 試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10239392A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010044251A1 (ja) * | 2008-10-14 | 2010-04-22 | 株式会社アドバンテスト | 試験装置 |
-
1997
- 1997-02-28 JP JP9046333A patent/JPH10239392A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010044251A1 (ja) * | 2008-10-14 | 2010-04-22 | 株式会社アドバンテスト | 試験装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7609081B2 (en) | Testing system and method for testing an electronic device | |
| US4192451A (en) | Digital diagnostic system employing signature analysis | |
| US4125763A (en) | Automatic tester for microprocessor board | |
| US20030182601A1 (en) | System and method for integrating hardware switching operations into test executive software | |
| US5621741A (en) | Method and apparatus for testing terminal connections of semiconductor integrated circuits | |
| US6255843B1 (en) | Semiconductor integrated circuit testing apparatus and composite semiconductor integrated circuit testing apparatus | |
| EP0120446A2 (en) | Digital equipment tester | |
| KR0164836B1 (ko) | 무선장비 자동 시험장치와 그 방법 | |
| JPH10239392A (ja) | 試験装置 | |
| US5892686A (en) | Wafer prober system | |
| JP3570547B2 (ja) | 回線インタフェースカードテスター | |
| JPH10267980A (ja) | 多配線の布線検査装置 | |
| KR100835466B1 (ko) | 반도체 테스트장치의 핀 일렉트로닉스 확장 구조 | |
| RU193472U1 (ru) | Устройство для тестирования жгутов и кабельных сборок | |
| KR0181163B1 (ko) | 유선장비의 자동 및 수동시험방법과 그 장치 | |
| JPH02189477A (ja) | 電子回路の測定仕様作成方法 | |
| JP2751368B2 (ja) | マイクロコンピュータの試験装置 | |
| CN114371389A (zh) | 一种测试装置及方法 | |
| JPH06265594A (ja) | Ｉｃ試験装置 | |
| KR100454359B1 (ko) | 시험장치의 시험상태 표시방법 | |
| US5130648A (en) | Instrument for checking the operational state of an ic-circuit | |
| JP2000193723A (ja) | パラレルインタフェ―ステスタ | |
| KR200200169Y1 (ko) | 철도차량용 보조전원장치의 콘트롤 유니트 테스팅장치 | |
| CN112557887A (zh) | 片上时钟控制装置、芯片、芯片测试系统和测试方法 | |
| US20020011866A1 (en) | Apparatus for testing a semiconductor and process for the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991102 |