JP5293397B2 - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JP5293397B2
JP5293397B2 JP2009117471A JP2009117471A JP5293397B2 JP 5293397 B2 JP5293397 B2 JP 5293397B2 JP 2009117471 A JP2009117471 A JP 2009117471A JP 2009117471 A JP2009117471 A JP 2009117471A JP 5293397 B2 JP5293397 B2 JP 5293397B2
Authority
JP
Japan
Prior art keywords
prepreg
circuit board
leaving
manufacturing
metal foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009117471A
Other languages
English (en)
Other versions
JP2010267773A (ja
Inventor
邦雄 岸本
敏昭 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009117471A priority Critical patent/JP5293397B2/ja
Publication of JP2010267773A publication Critical patent/JP2010267773A/ja
Application granted granted Critical
Publication of JP5293397B2 publication Critical patent/JP5293397B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、複数層の回路パターンを接続してなる回路基板の製造方法と製造の際に用いる回路基板の製造装置に関するものである。
近年、電子機器の小型化、高密度化に伴い、産業用にとどまらず民生用の分野においても回路基板が強く要望されるようになってきた。特に回路基板の高機能化が進み、より複数層の微細な回路パターンや内層接続手段を用いて接続されており、その接続信頼性は重要となっている。
以下に従来の両面および多層の回路基板の製造方法について説明する。
まず、多層の回路基板のベースともなる両面の回路基板の製造方法を説明する。
図4は従来の両面回路基板の製造方法の工程断面図である。
生産環境は一般に温度23℃±2℃湿度55%±10%の温湿度に調整されている。
まず、図4(a)に示す51は、ガラスクロスに熱硬化性のエポキシ樹脂を含浸させた基板材料であるプリプレグであり、縦、横、厚みのサイズが500mm×500mm×0.1mmである。
また、52は導電性ペースト充填時のマスクフィルムとなる厚さ約19μmのプラスチックフィルムであり、片面に熱硬化性樹脂層を有しその反対面にシリコンなどを塗布した離型層を有した構造のもので、その材質は例えばポリエチレンテレフタレート(以下PETシートと称する)が用いられる。
次に図4(b)に示すように、PETシート52でプリプレグ51を狭持し、ラミネートなどの方法で加熱加圧することによりPETシート52をプリプレグ51の両面に張り付けることでラミネート済みプリプレグ53を形成することができ、ロット単位で積み重ね保管している。PETシート52は、後に剥離する工程でプリプレグ51より容易に剥がすことが出来る。
次に、ロット単位で積み重ね保管していた一番上のラミネート済みプリプレグ53より順に、図4(c)に示すようにラミネート済みプリプレグ53の所定の箇所にレーザー加工にて貫通穴54を形成する。
次に図4(d)に示すように、印刷機(図示せず)を用いてスキージ55で印刷マスクの役割を果たしているPETシート52の表側から貫通穴54に導電性ペースト56を充填することにより導通穴57を形成する。
次に図4(e)に示すように、ラミネート済みプリプレグ53の両面からPETシート52を剥離することで導電性ペースト充填済みプリプレグ58が形成される。
この剥離する工程により、PETシート52に形成された穴に充填されていた導電性ペーストがPETシート52の厚みに相当する分だけ凸状の鋲の形態で残り、これにより、後述する加熱加圧する工程において、圧縮効果をもたらし導通穴の電気的接続の安定に寄与することになる。
次に図4(f)に示すように、導電性ペースト充填済みプリプレグ58の両面に銅はく等の金属箔59を重ね熱プレスで加熱加圧することにより、金属箔59がプリプレグ58と接着し、図4(g)に示す両面の銅張積層板60が形成される。
両面の金属箔59は所定位置に設けた導通穴57内の導電性ペーストにより電気的に接続されている。そして、図4(h)に示すように両面の金属箔59を選択的にエッチングして回路パターン61が形成されて両面回路基板62が得られる。
次に、図5を用いて従来の多層回路基板の製造方法を説明する。
図5は、従来の多層の回路基板の製造方法を示す工程断面図であり、4層基板を例として示したものである。
まず図5(a)に示すように、前述の図4(a)〜(h)によって製造された両面回路基板62と図4(a)〜(e)で製造された貫通穴54に導電性ペースト56を充填し導通穴57を形成した上積層用の導電性ペースト充填済みプリプレグ58aと下積層用の導電性ペースト充填済みプリプレグ58bが準備される。
次に、図5(b)に示す工程は、積層ステージ(図示せず)上に金属箔59を乗せ、その上にプリプレグ58bを画像認識などで基準穴位置を認識位置決めした後に積層し、さらにその上に両面回路基板62を同様に認識位置決めした後に積層し、さらにその上にプリプレグ58aを同様に認識位置決めした後に積層し、さらにその上に金属箔59を積層するアライメント積層工程である。
次に図5(c)に示すように、金属箔59で挟持されたプリプレグ58a、58b、両面回路基板62を熱プレスで加熱加圧することで4層の銅張積層基板63を得る。
上記の工程により、最外層の金属箔59は導通穴内の導電性ペーストを介して内層用の両面回路基板62の接続用の円形の回路パターン61によって電気的に接続される。
次に図5(d)に示すように、両面の金属箔59を選択的にエッチングして回路パターン61を形成することで4層回路基板64が得られる。
ここでは4層の多層基板について説明したが、4層以上の多層基板、例えば6層基板については製造方法で得られた4層回路基板を両面回路基板の代わりに用いて、多層基板の製造方法{図5(a)〜}を繰り返せばよい。
なお、この出願の発明に関連する先行技術文献資料としては、例えば、特許文献1、2が知られている。
特開平9−246718号公報 特開2001−257468号公報
上記の多層基板の製造方法の場合において、内層のパターンと積層するプリプレグとの導通穴の位置あわせが重要になり微細化が進むとそれぞれの寸法許容値が小さくなる。そのため従来の多層基板の製造方法ではラミネート済みプリプレグの寸法変化が小さくなるまでの放置工程を経てから、ラミネート済みプリプレグにレーザー加工を行い、さらに、導電性ペースト充填後にプラスチックシートをプリプレグより剥離することでも寸法変化が発生し寸法が安定化するまで長時間放置を行い、寸法精度を保持させているためリードタイムが長くなり生産効率が落ちるという問題点を有していた。
特に、前述の図4(b)の工程におけるラミネート済みプリプレグ53は、長時間かけて500mmあたり150〜160μm変化する。その変化はおおよそ10時間程度で急激に変化しその後徐々に変化量が小さくなる(図6参照)。そのため、従来ではラミネート工程でプリプレグが受けた応力を緩和するためのラミネート済みプリプレグの放置工程を設けていた(図示せず)。
ところが、近年、ユーザーニーズに基づいて、基板材料となるプリプレグの薄化が進みプリプレグの厚みは、従来の2分の1の厚みが要求されるようになってきた。
従来のプリプレグでは前述の通り、10時間ほど経過すると寸法が安定していたが、プリプレグの厚みが薄くなると、プリプレグは48時間経過しても寸法の経時変化が飽和しないことがわかってきた(図6参照)。
本発明は、上記従来の問題点を解決するものであって、貫通穴を明けるレーザー工程においてラミネート工程での影響によるプリプレグ寸法変化が安定するのを加速させ、同様にプラスチックシート剥離の影響による経時寸法変化を加速させることで従来よりも短時間で貫通穴加工が行え、かつ、貫通穴の位置精度の高い製造方法とすることで導通穴を介する層間の接続の信頼性を高めかつ生産性を向上させることのできる回路基板の製造方法を提供することを目的とするものである。
この目的を達成するために本発明の回路基板の製造方法の構成は、プリプレグの表裏に離型性を有したプラスチックシートを張り付ける工程と、プラスチックシートを張り付けたプリプレグを放置する第1の放置工程と、プラスチックシートを張り付けたプリプレグの任意の位置にレーザー光を照射することにより貫通穴を形成する工程と、前記貫通穴に導電性ペーストを充填する工程と、前記プラスチックシートを前記プリプレグより剥離する工程と、前記プラスチックシートを剥離した前記プリプレグを放置する第2の放置工程と、前記プラスチックシートを剥離した導電性ペースト充填済みプリプレグを金属箔で挟持し熱プレスにて加熱加圧する工程と、金属箔をエッチングしてパターン形成する工程とを備え、前記第1の放置工程と前記第2の放置工程は、放置開始からの経過時間を計測する工程を含み、放置開始からの経過時間が特定時間までの放置環境と放置開始からの経過時間が特定時間以降の放置環境は異なる条件であることを特徴とする。
本発明は、上記構成を有する回路基板の製造方法により、プリプレグにPETシートを張り付けた後やプリプレグからPETシートを剥がした後の応力による寸法変化を加速させることで、寸法の安定期を前倒しさせることができるため高精度なレーザー位置精度の貫通穴の形成が短時間で可能となり、さらにPETシート剥離後短時間で形成した高精度な積層用プリプレグと内層パターンの積層が行えることとなるため、これにより、微細なパターンを有した多層基板において貫通穴と内層パターン合致性を向上させ内層接続の品質を安定させることができ、層間の接続信頼性が高い回路基板を高い生産性で提供することができるという効果を奏するものである。
本発明の実施の形態における回路基板の製造方法を示す工程断面図 本発明の実施の形態における多層の回路基板の製造方法を示す工程断面図 本発明での回路基板の製造方法を説明するための図 従来の回路基板の製造方法を示す工程断面図 従来の多層回路基板の製造方法を示す工程断面図 従来での回路基板の製造方法を説明するための図
(実施の形態)
以下に本発明の回路基板の製造方法および回路基板の製造用材料について説明する。
本実施の形態においては、両面および多層の回路基板について説明する。
図1は本発明の実施の形態における回路基板の製造方法を示す工程断面図である。
まず、図1(a)におけるプリプレグ1は、ガラスクロスに熱硬化性のエポキシ樹脂を含浸させた基板材料であり、縦、横、厚みのサイズが500mm×500mm×0.1mmである。
また、プラスチックシート(以下PETシートと称す)2は、マスクフィルムとなる厚さ約19μmのプラスチックフィルムである。
前記PETシート2は、プラスチックフィルムの表層に融点を有しない熱硬化性樹脂からなる厚さ約1.2μmの穴径制御層(図示せず)、その反対面であるプリプレグ1と接する面に、例えばシリコンなどを塗布した離型層を有した構造のものである。
なお、PETシート2の基材としては、例えばポリエチレンテレフタレートが用いられるが、PENやPPSなどを用いても問題ない。
次に図1(b)に示すように、PETシート2でプリプレグ1を挟持し、ラミネートなどの方法で加熱加圧することによりPETシート2をプリプレグ1の両面に張り付けることでラミネート済みプリプレグ3を形成する。
その後、ラミネート済みプリプレグを放置する工程として、金属板もしくはプラスチックで出来た敷き板上にロット単位で積み重ね、温湿度23℃60%以上の環境に保管する(第1の放置工程)。
放置開始からの経過時間を計測し、第1の放置工程における放置時間(経過時間)が放置開始から特定時間としての7〜10時間経過した後、前述の保管環境とは異なる23℃50%以下にすることで、その後の湿度影響による樹脂特性劣化が抑制され長時間保管可能となる。
ここで、図3(a)〜(d)を用いてラミネート後およびPET剥離後の寸法変化への湿度影響を説明する。
ラミネートされたプリプレグはPETシートの応力により圧縮されている。
この状態から、プリプレグの剛性により反力が発生し徐々に元の寸法に戻ろうとするがそれが寸法変化である。この時湿度が低いとプリプレグの寸法変化は緩やかになり長時間徐々に寸法変化し100時間たっても寸法は変化し続けており安定しない(図3(c))。
この最近基板の厚みが薄くなる傾向の中でプリプレグ自体が50μmを下回る様な超薄仕様になり基板寸法が安定しなくなっていた。
しかしながら、今回実験により筆者が得た知見によるとプリプレグの寸法変化は経時中の保管環境に左右されていることが分かり温湿度別で確認した結果、湿度を高くするとプリプレグの寸法変化は低湿度に比べ急激に変化することが判明した。
保管環境を23℃60%の温湿度にした場合(図3(a))、従来使用していた厚手のプリプレグと同等の10時間程度で応力開放がほぼ完了し寸法が安定している。
同様にPETを剥離した後の寸法変化についても低湿度(図3(d))では長時間経っても寸法変化は収束しないが、高湿度(図3(b))の場合、短時間でほぼ寸法変化が飽和し安定している。
次に図1(c)に示すようにレーザー光によりラミネート済みプリプレグ3の所定の箇所に貫通穴4を形成する。
次に図1(d)に示すように、印刷機(図示せず)を用いてスキージ5でPETシート2の上から貫通穴4に導電性ペースト6を充填し、導通穴7を形成する。
この工程において、表側のPETシート2は印刷マスクの役割を果たしており、PETシートに穿設された貫通穴4の穴径が回路基板の層間の接続信頼性や多層積層工程における合致性に寄与する。
次に図1(e)に示すように、導電性ペースト印刷済みのラミネート済みプリプレグを敷き紙21と平行にずらして剪断剥離する。
次に図1(f)に示すように、プリプレグ1の両面からPETシート2を剥離すると導電性ペースト充填済みプリプレグ8が形成される。
その後、前記プラスチックシートを剥離した前記プリプレグを放置する工程として、前記導電性ペースト充填済みプリプレグ8の導電性ペーストが脱落や転写しない用に専用の保管治具に保管しPETシート剥離直後は温湿度23℃60%の環境に保管することで寸法変化を飽和させる(第2の放置工程)。
放置開始からの経過時間を計測し、第2の放置工程における放置時間(経過時間)が放置開始から特定時間としての7〜10時間経過した後、直後の保管環境とは異なる23℃50%にすることでその後の湿度影響による樹脂特性劣化が抑制され長時間保管可能となる。
次に図1(g)に示すように、プリプレグ8の両面に銅はく等の金属箔9を重ね熱プレスで加熱加圧することにより、図1(h)に示す両面の銅張積層板10が形成される。両面の金属箔9は所定位置に設けた導通穴7の導電性ペーストを介して電気的に接続されている。
そして、図1(i)に示すように両面の金属箔9を選択的にエッチングして回路パターン11を形成して両面回路基板12を得る。
次に、図2を用いて本発明の多層の回路基板の製造方法を説明する。
図2は、本発明の多層の回路基板の製造方法を示す工程断面図あり、4層基板を例として示したものである。
まず図2(a)に示すように、前述の図1(a)〜(i)によって製造された両面回路基板12と図1(a)〜(f)で製造された貫通穴4に導電性ペースト6を充填し導通穴7を形成した上積層用の導電性ペースト充填済みプリプレグ8aと下積層用のペースト充填済みプリプレグ8bが準備される。
次に図2(b)に示す工程は、積層ステージ(図示せず)上に金属箔9を乗せ、その上にプリプレグ8bを画像認識などで基準穴位置を認識位置決めした後に積層し、さらにその上に両面回路基板12を同様に認識位置決めした後に積層し、さらにその上にプリプレグ8aを同様に認識位置決めした後に積層し、さらにその上に金属箔9を積層するアライメント積層工程である。
次に図2(c)に示すように、金属箔9で挟持されたプリプレグ8a、8b、両面回路基板12を熱プレスで加熱加圧することで4層の銅張積層板13を得る。
上記の工程により、最外層の金属箔9は導通穴内の導電性ペーストを介して内層用の両面回路基板12の接続用の円形の回路パターン11によって電気的に接続される。
次に図2(d)に示すように、両面の金属箔9を選択的にエッチングして回路パターン11を形成することで4層の回路基板14が得られる。
なお、本実施の形態においては4層の多層基板について説明したが、4層以上の多層基板、例えば6層基板については製造方法で得られた4層回路基板を両面回路基板の代わりに用いて、多層基板の製造方法{図1(a)〜}を繰り返せばよい。
本発明の回路基板の製造方法を用いて両面または多層の回路基板を製造することにおける利点は、実施の形態1における層間の接続信頼性が高い回路基板を提供することに加えて、回路基板の製造過程における生産性の向上を図ることができる。
つまり、従来はレーザー加工を行う前にラミネート工程でプリプレグが受けた応力を緩和するための放置工程やPETシートを剥離したプリプレグの応力を緩和する放置工程を短縮できるため余分な工数を削除することが出来かつ歩留まりを向上させることが可能となる。このことから、回路基板の生産効率を高めることができ、かつ本発明の技術を採用することは容易であり、本発明の技術を普及させることも容易に行うことができる。
以上述べたように、本発明の回路基板の製造方法を用いると、効率的に高位置精度を有した基板材料を供給することができビア接続信頼性が高く経済的な回路基板の製造方法を提供する事ができ、本発明の産業上の利用可能性は大であるといえる。
1、51 プリプレグ
2、52 PETシート
3、53 ラミネート済みプリプレグ
4、54 貫通穴
5、55 スキージ
6、56 導電性ペースト
7、57 導通穴
8、8a、8b、58、58a、58b 導電性ペースト充填済みプリプレグ
9、59 金属箔
10、60 両面の銅張積層板
11、61 回路パターン
12、62 両面回路基板
13、63 多層の銅張積層板
14、64 多層の回路基板
20、70 印刷ステージ
21、71 敷き紙
22 マーキング用レーザー装置
23 レーザー光

Claims (7)

  1. プリプレグの表裏に離型性を有したプラスチックシートを張り付ける工程と、
    プラスチックシートを張り付けたプリプレグを放置する第1の放置工程と、
    プラスチックシートを張り付けたプリプレグの任意の位置にレーザー光を照射することにより貫通穴を形成する工程と、
    前記貫通穴に導電性ペーストを充填する工程と、
    前記プラスチックシートを前記プリプレグより剥離する工程と、
    前記プラスチックシートを剥離した前記プリプレグを放置する第2の放置工程と、
    前記プラスチックシートを剥離した導電性ペースト充填済みプリプレグを金属箔で挟持し熱プレスにて加熱加圧する工程と、
    金属箔をエッチングしてパターン形成する工程とを備え、
    前記第1の放置工程と前記第2の放置工程は、放置開始からの経過時間を計測する工程を含み、放置開始からの経過時間が特定時間までの放置環境と放置開始からの経過時間が特定時間以降の放置環境は異なる条件であることを特徴とする回路基板の製造方法。
  2. 放置環境の条件は温度および湿度で構成され、
    放置開始からの経過時間が特定時間までの放置環境における湿度は、放置開始からの経過時間が特定時間以降の放置環境における湿度よりも高く設定されることを特徴とする請求項1に記載の回路基板の製造方法。
  3. 放置開始からの経過時間が特定時間までの放置環境は、温度23℃±2℃、湿度60%以上であり、
    放置開始からの経過時間が特定時間以降の放置環境は、温度23℃±2℃、湿度50%以下であることを特徴とする請求項1に記載の回路基板の製造方法。
  4. 特定時間は、7〜10時間の範囲で設定されることを特徴とする請求項1に記載の回路基板の製造方法。
  5. 請求項1に記載の回路基板の製造方法を用いて導電性ペースト充填済みプリプレグを複数枚数準備する工程と、
    金属箔と前記プリプレグもしくは金属箔と前記プリプレグと内層用基板もしくは前記プリプレグを介して両面または多層の基板どうしとを積層し加熱加圧する工程とを備えることを特徴とする回路基板の製造方法。
  6. 金属箔と前記プリプレグもしくは金属箔と前記プリプレグと内層用基板を積層し加熱加圧する工程の後、前記金属箔に回路パターンを形成する工程を備えることを特徴とする請求項5に記載の回路基板の製造方法。
  7. 内層用基板、両面の回路基板は、導電性ペースト充填済みプリプレグを金属箔で挟持し熱プレスにて加熱加圧し、前記金属箔をエッチングしてパターン形成され前記導電性ペーストにより表裏あるいは層間が電気的に接続されていることを特徴とする請求項5に記載の回路基板の製造方法。
JP2009117471A 2009-05-14 2009-05-14 回路基板の製造方法 Expired - Fee Related JP5293397B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009117471A JP5293397B2 (ja) 2009-05-14 2009-05-14 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009117471A JP5293397B2 (ja) 2009-05-14 2009-05-14 回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2010267773A JP2010267773A (ja) 2010-11-25
JP5293397B2 true JP5293397B2 (ja) 2013-09-18

Family

ID=43364508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009117471A Expired - Fee Related JP5293397B2 (ja) 2009-05-14 2009-05-14 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP5293397B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58154293A (ja) * 1982-03-10 1983-09-13 株式会社日立製作所 グリ−ンシ−トの寸法安定化法
JP3237315B2 (ja) * 1993-06-25 2001-12-10 松下電工株式会社 プリプレグ及びこのプリプレグを用いた多層積層板の製造方法
JPH08302213A (ja) * 1995-04-28 1996-11-19 Matsushita Electric Works Ltd プリプレグ及びこのプリプレグを使用した多層配線板
JP2002297056A (ja) * 2001-03-30 2002-10-09 Sumitomo Bakelite Co Ltd 表示素子及びその製造方法
JP4742653B2 (ja) * 2005-04-15 2011-08-10 パナソニック株式会社 回路基板の製造方法
JP2008218874A (ja) * 2007-03-07 2008-09-18 Matsushita Electric Ind Co Ltd 回路基板の製造方法および回路基板の製造用材料

Also Published As

Publication number Publication date
JP2010267773A (ja) 2010-11-25

Similar Documents

Publication Publication Date Title
JP6416093B2 (ja) フレキシブルプリント配線板の製造方法
TWI305480B (en) Method of fabricating printed circuit board having embedded multi-layer passive devices
WO2010113448A1 (ja) 回路基板の製造方法および回路基板
JP2012079994A (ja) 部品内蔵プリント配線板およびその製造方法
JP4348815B2 (ja) プリント配線基板の製造方法
JP4939519B2 (ja) 多層回路基板の製造方法
JP5047906B2 (ja) 配線基板の製造方法
JP2013135032A (ja) マスクフィルムおよびそれを用いた回路基板の製造方法
JP2008218874A (ja) 回路基板の製造方法および回路基板の製造用材料
JP5293397B2 (ja) 回路基板の製造方法
JP3956667B2 (ja) 回路基板およびその製造方法
JP4742653B2 (ja) 回路基板の製造方法
JP2011187854A (ja) 多層プリント配線板および多層プリント配線板の製造方法
US9521754B1 (en) Embedded components in a substrate
JP2013197231A (ja) マスクフィルムおよびそれを用いた回路基板の製造方法
JP2010010488A (ja) 配線基板の製造方法及び配線基板
JP4876691B2 (ja) ペースト充填済みプリプレグの製造方法および回路基板の製造方法
KR20100111144A (ko) 다층 인쇄회로기판의 제조방법
JP2011228515A (ja) 回路基板の製造方法
JP2006160899A (ja) 電気絶縁性基材および配線基板の製造方法
JP2000151102A (ja) 多層回路基板の製造方法
JP4470452B2 (ja) 配線基板の製造方法
JP2008235640A (ja) 回路基板と回路基板の製造方法
JP2005045008A (ja) 多層積層体およびその製造方法
JP2015070120A (ja) 多層回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120514

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20121217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130527

LAPS Cancellation because of no payment of annual fees