JP4742653B2 - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JP4742653B2
JP4742653B2 JP2005117903A JP2005117903A JP4742653B2 JP 4742653 B2 JP4742653 B2 JP 4742653B2 JP 2005117903 A JP2005117903 A JP 2005117903A JP 2005117903 A JP2005117903 A JP 2005117903A JP 4742653 B2 JP4742653 B2 JP 4742653B2
Authority
JP
Japan
Prior art keywords
prepreg
circuit board
plastic sheet
conductive paste
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005117903A
Other languages
English (en)
Other versions
JP2006302931A (ja
Inventor
邦雄 岸本
敏昭 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005117903A priority Critical patent/JP4742653B2/ja
Publication of JP2006302931A publication Critical patent/JP2006302931A/ja
Application granted granted Critical
Publication of JP4742653B2 publication Critical patent/JP4742653B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、複数層の回路パターンを接続してなる回路基板の製造方法に関するものである。
近年、電子機器の小型化、高密度化に伴い、産業用にとどまらず民生用の分野においても回路基板が強く要望されるようになってきた。特に回路基板の高機能化が進み、より複数層の回路パターンが内層接続手段を用いて接続されており、その接続信頼性は重要となっている。
以下従来の回路基板の製造方法について図4を用いて説明する。
以下従来の両面基板と多層基板、ここでは4層基板の製造方法について説明する。まず、多層基板のベースとなる両面回路基板の製造方法を説明する。
図4(a)〜(h)は従来の両面回路基板の製造方法の工程断面図である。
まず、図4(a)に示す符号51は、ガラスクロスに熱硬化性のエポキシ樹脂を含浸し半硬化させた基板材料であるBステージ状態のプリプレグであり、縦、横、厚みのサイズが500mm×500mm×0.1mmである。
52は、導電性ペースト充填時のマスクフィルムとなる片面にSi系の離型剤を塗布した厚さ約19μmのプラスチックフィルムであり、例えばポリエチレンテレフタレート(以下PETシートと称する)が用いられる。
図4(b)に示す工程は、PETシート52でプリプレグ51を挟持しラミネートなどの方法で加熱加圧することで前記PETシート52を前記プリプレグ51の両面に張り付ける工程である。
次に図4(c)に示すように、両面にPETシート52が接着されたプリプレグ51の所定の箇所にレーザ加工法などを利用して貫通穴53を形成する。この際、積層時の位置決めに用いる基準穴54も形成する。
次に図4(d)に示すように、印刷機(図示せず)を用いてスキージ55でPETシート52の上から貫通穴53に導電性ペースト56を充填しビア57を形成する。このとき、上面のPETシート52は印刷マスクの役割を果たしている。
次に図4(e)に示すように、プリプレグ51の両面からPETシート52を剥離するとペースト充填済みプリプレグ58が形成される。
前記ペースト充填済みプリプレグ58はPETシート52の応力から解放されることで大きな伸びを示す。
次に図4(f)に示すように、ペースト充填済みプリプレグ58の両面にCuなどの金属箔59を重ね熱プレスで加熱加圧することにより、ペースト充填済みプリプレグ58の両側に金属箔59が接着され、図4(g)に示す両面銅張り板60が形成される。両面の金属箔59は所定位置に設けたビア57内の導電性ペーストにより電気的に接続されている。
そして、図4(h)に示すように、両面の金属箔59を選択的にエッチングして回路パターン61が形成されて両面回路基板62が得られる。
次に、図5を用いて従来の多層の回路基板の製造方法を説明する。
図5(a)〜(d)は、従来の多層の回路基板の製造方法を示す工程断面図であり、4層基板を例として示している。
まず、図5(a)に示すように、図4(a)〜(h)によって製造された両面回路基板62と図4(a)〜(e)で製造された貫通穴53に導電性ペースト56を充填しビア57を形成した上積層用ペースト充填済みプリプレグ58aと下積層用ペースト充填済みプリプレグ58bを準備する。
次に、図5(b)に示すように、積層ステージ(図示せず)上に金属箔59を乗せ、その上に下側のプリプレグ58bを画像認識などで基準穴位置を認識位置決めした後に積層し、その上に両面回路基板62を画像認識などで基準穴位置を認識位置決めした後に積層する。さらにその上に上側のプリプレグ58aを画像認識などで基準穴位置を認識位置決めした後に積層し、さらにその上に金属箔59を積層する。以上がアライメント積層工程である。
次に、図5(c)に示すように、金属箔59で挟持されたプリプレグ58a,58b、両面回路基板62を熱プレスで加熱加圧することでプリプレグ58a,58bに含浸されたエポキシ樹脂によって両面回路基板62、金属箔59とが接着され4層の積層基板63となる。これにより、プリプレグ58a,58b、両面回路基板62と金属箔59は、ビアに充填された導電性ペーストや両面回路基板のパターンによって電気的接続が実現される。
次に、図5(d)に示すように、両面の金属箔59を選択的にエッチングして回路パターン61を形成することで4層回路基板64が得られる。
ここでは4層の多層基板について説明したが、4層以上の多層回路基板、例えば6層回路基板については製造方法で得られた4層回路基板64を両面回路基板62の代わりに用いて、図5に示した多層の回路基板の製造方法を繰り返せばよい。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開平7−283534号公報
上記の従来の製造方法の課題について以下に説明する。
図4(b)に示す工程において、PETシート52をプリプレグ51の表面にしわ無く張り付けるため、PETシート52は加熱された状態で張力が加えられるので張り付け前に伸ばされた状態になる。
伸びた状態のPETシート52を張り付けられたBステージ状態のプリプレグ51自体も熱が加わり含浸されたエポキシ樹脂が軟化し、プリプレグ51自体の剛性が低下する。そのため、張り付け完了直後には、張り付け時の張力が解放されPETシート52が再度収縮しようとする応力が働き、プリプレグ51もPETシート52と同時に収縮する力が働く。
その後、PETシート52の張り付けが完了したプリプレグ51は、冷却されることで初期のBステージ状態を取り戻す。
初期のBステージ状態に戻ることにより、プリプレグ51には、剛性が戻り反力が発生する。このため、PETシート52の収縮力とプリプレグ51の反力が釣り合うところまでプリプレグ51の寸法は伸びるため寸法変化を生じる。
プリプレグ51にPETシート52を張り付け完了の直後から急激な伸びを生じることがあった。
そのため、従来の回路基板の製造方法においては、プリプレグ51にPETシート52を張り付けた際に発生するPETシート52の応力が緩和されないうちにレーザ加工を行うため、位置決め用の基準穴54の位置のばらつきが大きくなるという問題点があった。
また、PETシートを剥離した後にプリプレグに残留した応力が十分解放しないうちに、図5に示した積層工程を実施することで合致精度がばらつく問題点をも有していた。
本発明は上記従来の問題点を解決するもので、位置決め用の基準穴の位置のばらつきを低減することにより高精度な寸法を実現し、これにより積層工程での合致精度を向上させることにより、信頼性の高い回路基板の製造方法を提供するものである。
上記目的を達成するために、本発明は以下の構成を有する。
本発明の回路基板の製造方法は、プリプレグの両面に離型性のプラスチックシートを張り付ける工程と、プラスチックシートを有するプリプレグに貫通穴をあける工程と、前記貫通穴に導電性ペーストを充填する工程と、プラスチックシートをプリプレグより剥離する工程と、プリプレグの単位時間当たりの寸法変化率が0.002%〜0.008%の範囲内に至るまでプリプレグを放置または保管する工程と、導電性ペーストが充填されたプリプレグの両面に金属箔を加熱加圧することで接着する工程と、前記金属箔をエッチングし回路基板を形成する工程とを備えることを特徴とする。
寸法変化率の範囲を特定して管理することにより、加熱加圧工程後のビア位置寸法のばらつきを抑制し、貫通穴の加工位置精度を向上させ、さらに高い貫通穴の加工位置精度を備えたプリプレグを回路基板に積層でき、層間接続の信頼性が高い回路基板を提供できるという作用効果を奏する。
また、本発明の回路基板の製造方法は、プリプレグの両面に離型性のプラスチッククシートを張り付ける工程と、両面にプラスチックシートを有するプリプレグの1時間当たりの寸法変化率が0.006%〜0.010%の範囲内に至るまでプリプレグを放置または保管する工程と、プラスチックシートを有するプリプレグに貫通穴をあける工程と、前記貫通穴に導電性ペーストを充填する工程と、プラスチックシートをプリプレグより剥離する工程と、導電性ペーストが充填されたプリプレグの両面に金属箔を加熱加圧することで接着する工程と、前記金属箔をエッチングし回路基板を形成する工程とを備えることを特徴とする。
寸法変化率の範囲を特定して管理することにより、貫通穴の加工位置精度を向上させ、加熱加圧工程後のビア位置寸法のばらつきを抑制し、高い貫通穴の加工位置精度および寸法精度を備えたプリプレグと回路基板を精度良くアライメント積層でき、層間接続の信頼性が高い回路基板を提供できるという作用効果を奏する。
また、本発明の上記構成における放置または保管する環境は、室温23±2℃、湿度60±20%であることが望ましい。これにより、放置または保管する環境を特定し厳密に管理することで、時間の経過による管理が容易となり、高い貫通穴の加工位置精度を備えたプリプレグと回路基板を精度良くアライメント積層でき、層間接続の信頼性が高い回路基板を提供できる。
本発明は、プリプレグにPETシートを張り付けその後PETシートを張り付けたプリプレグに貫通穴を加工する工程と、その貫通穴に導電性ペーストを充填する工程を有する回路基板の製造方法もしくはその一方を含む回路基板の製造方法において、プリプレグにPETシートを張り付けたあとに所定時間、放置または保管する工程と、プリプレグからPETシートを剥離したあと所定時間、放置または保管する工程もしくはその一方の工程を設けプリプレグ内部の応力の解放を促進させることで、基準穴の寸法位置精度を向上させることが可能となり、寸法精度や合致精度が高い品質の高く生産性に優れた回路基板の製造方法を提供することができるという効果を奏するものである。
(実施の形態)
以下本発明の回路基板の製造方法について図面を用いて以下に説明する。
以下本発明の両面基板と多層基板、ここでは4層基板の製造方法について説明する。まず、多層基板のベースとなる両面回路基板の製造方法を説明する。
図1(a)〜(h)は本発明の両面回路基板の製造方法の工程断面図である。
まず、図1(a)に示す符号の1は、ガラスクロスに熱硬化性のエポキシ樹脂を含浸し半硬化させた基板材料であるBステージ状態のプリプレグであり、縦、横、厚みのサイズが500mm×500mm×0.1mmである。符号の2は、導電性ペースト充填時のマスクフィルムとなる片面にSi系の離型剤を塗布した厚さ約19μmのプラスチックフィルムであり、例えばポリエチレンテレフタレート(以下PETシートと称する)が用いられる。
図1(b)に示す工程は、PETシート2でプリプレグ1を挟持しラミネートなどの方法で加熱加圧することで前記PETシート2を前記プリプレグ1の両面に張り付ける工程である。
次に図1(c)に示すように、両面にPETシート2が接着されたプリプレグ1の所定の箇所にレーザ加工法などを利用して貫通孔3を形成する。この際、積層時の位置決め用基準穴4も形成する。
次に図1(d)に示すように、印刷機(図示せず)を用いてスキージ5でPETシート2の上から貫通穴3に導電性ペースト6を充填しビア7を形成する。このとき、上面のPETシート2は印刷マスクの役割を果たしている。
次に図1(e)に示すように、プリプレグ1の両面からPETシート2を剥離するとペースト充填済みプリプレグ8が形成される。
次に図1(f)に示すように、ペースト充填済みプリプレグ8の両面にCuなどの金属箔9を重ね熱プレスで加熱加圧することにより、ペースト充填済みプリプレグ8の両側に金属箔9が接着され図1(g)に示す両面銅張り板10が形成される。両面の金属箔9は所定位置に設けたビア7内の導電性ペーストにより電気的に接続されている。
そして、図1(h)に示すように、両面の金属箔9を選択的にエッチングして回路パターン11が形成されて両面回路基板12が得られる。
上記の図1(b)に示す工程において、PETシート2をプリプレグ1の表面にしわ無く張り付けるため、PETシート2は加熱された状態で張力が加えられるので張り付け前に伸ばされた状態になる。
伸びた状態のPETシート2を張り付けられたBステージ状態のプリプレグ1自体も熱が加わり含浸されたエポキシ樹脂が軟化し、プリプレグ1自体の剛性が低下する。そのため、張り付け完了直後には、張り付け時の張力が解放されPETシート2が再度収縮しようとする応力が働き、プリプレグ1もPETシート2と同時に収縮する力が働く。
その後、PETシート2の貼り付けが完了したプリプレグ1は、冷却されることで初期のBステージ状態を取り戻す。
初期のBステージ状態に戻ることにより、プリプレグ1には、剛性が戻り反力が発生する。このため、PETシート2の収縮力とプリプレグ1の反力が釣り合うところまでプリプレグ1の寸法は伸びるため寸法変化を生じる。
ここで図3を用いて、プリプレグのラミネート後の寸法の挙動について、発明者が実験確認した内容について以下に説明する。
図3(a)に示すように、PETシート張り付け後にプリプレグ1の端部にレーザもしくはドリルにて測定や位置決めの目印となる基準穴4を任意の距離で開ける。
なお、図3(a)に示す図面は、簡易的にプリプレグ1と基準穴4のみを示しているが、PETシート2を張り付け後は、プリプレグ1にPETシート2を備えた状態であり、また、PETシート2をプリプレグ1から剥離した後は、ペースト充填済みプリプレグ8の状態であることを付け加えておく。
まず、PETシート張り付け直後の2点の基準穴4の距離を測定する。
次に、所定の環境下における放置時間毎に基準穴4の距離を測定し、時間経過における2点の基準穴4間の寸法の挙動を把握し、その結果を図3に示す。
図3(b)に示すように、急激な寸法変化を生じる点が2箇所あることが確認された。
発明者の実験において、1箇所目の寸法変化は、図1(b)の工程であるPETシート2をプリプレグ1に張り付けた直後であり、この場合、図3(b)に示すように、0.017%〜0.031%の急激な伸びを生じるが、プリプレグ1を所定時間、放置または保管すると、その後の伸び量は、0.006%〜0.010%と緩やかになることが確認された。
また、2箇所目の寸法変化は、図1(e)の工程であるプリプレグ8からPETシート2を剥離した直後であり、プリプレグ8はPETシート2の応力から解放される。その際、図3(b)に示すように、0.010%〜0.021%の急激な寸法変化が生じ寸法は大きく伸びるが、応力がある程度解放されるまで放置または保管すると、その後の寸法変化は0.002%〜0.008%と緩やかになることが確認された。
以上の実験・確認の結果から、図1(b)の工程の後でかつ図1(c)の貫通穴3、基準穴4の形成工程を開始する間にプリプレグ1を所定時間放置する工程が必要であり、また、図1(e)の工程の後にプリプレグ8を所定時間放置する工程が必要であることがわかった。
プリプレグ1の放置時間は、単位時間(1時間)当たりのプリプレグ1の寸法変化率が0.017%〜0.031%の範囲から0.006%〜0.010%の範囲になるまで放置することが望ましい。
後工程の穴加工でのレーザ加工精度およびアライメント積層での位置決め精度を考慮すると、単位時間当たりの寸法変化率が0.010%以上の場合は、多層の回路基板での層間接続の信頼性を損ねる場合があるので好ましくない。
また、単位時間当たりの寸法変化率が0.006%以下は、長時間放置しても寸法変化率の値の変化は僅少であり、生産性の観点から好ましくはない。また、後工程での加工精度やアライメント積層精度の許容範囲を考慮しても寸法変化率が0.006%であれば信頼性を損なうものではないことは、実験により確認された。
本実施の形態では、室温23±2℃、湿度60±20%の環境下でプリプレグ1を放置または保管した場合、10時間経過すると前記の寸法変化率の範囲となることが確認された。
次に、プリプレグ8の放置時間は、単位時間当たりのプリプレグ8の寸法変化率が0.010%〜0.021%の範囲から0.002%〜0.008%の範囲になるまで放置することが望ましい。
後工程のアライメント積層での位置決め精度を考慮すると、単位時間当たりの寸法変化率が0.021%以上の場合は、多層の回路基板での層間接続の信頼性を損ねる場合があるので好ましくない。
また、単位時間当たりの寸法変化率が0.010%以下は、長時間放置しても寸法変化率の値の変化は僅少であり、生産性の観点から好ましくはない。また、後工程でのアライメント積層精度の許容範囲を考慮しても寸法変化率が0.010%であれば信頼性を損なうものではないことは、実験により確認された。
本実施の形態では、室温23±2℃、湿度60±20%の環境下でプリプレグ8を放置または保管した場合、5時間経過すると前記の寸法変化率の範囲となることが確認された。
なお、放置または保管する環境を厳密に管理することによって、上記の寸法変化率の範囲を放置時間または保管時間により管理することも可能である。特に、温湿度が厳密に管理された保管ブース等でプリプレグを保管することで時間管理が容易となる。
次に、図2を用いて本発明の多層の回路基板の製造方法を説明する。
図2(a)〜(d)は、本発明の多層基板の製造方法を示す工程断面図であり、4層基板を例として示している。
まず、図2(a)に示すように、図1(a)〜(h)によって製造された両面回路基板12と図(a)〜(e)で製造された貫通穴3に導電性ペースト6を充填しビア7を形成した上積層用ペースト充填済みプリプレグ8aと下積層用ペースト充填済みプリプレグ8bを準備する。
なお、プリプレグ8aおよびプリプレグ8bは、図1(b)の工程の後、プリプレグ1の単位時間当たりの寸法変化率が0.006%〜0.010%の範囲となるまで約10時間、放置または保管し、かつ図1(e)の工程の後、プリプレグ8の単位時間当たりの寸法変化率が0.006%〜0.010%の範囲となるまで約5時間、放置または保管したものである。
次に、図2(b)に示すように、積層ステージ(図示せず)上に金属箔9を乗せ、その上に下側のプリプレグ8bを画像認識などで基準穴位置を認識位置決めした後に積層し、その上に両面回路基板12を画像認識などで基準穴位置を認識位置決めした後に積層する。さらにその上に上側のプリプレグ8aを画像認識などで基準穴位置を認識位置決めした後に積層し、さらにその上に金属箔9を積層する。以上がアライメント積層工程である。
次に、図2(c)に示すように、金属箔9で挟持されたプリプレグ8a,8b、両面回路基板12を熱プレスで加熱加圧することでプリプレグ8a,8bに含浸されたエポキシ樹脂によって両面回路基板12、金属箔9とが接着され4層積層基板13となる。これにより、プリプレグ8a,8b、両面回路基板12と金属箔9はビアに充填された導電性ペーストや両面回路基板のパターンによって電気的接続が実現されている。
次に、図2(d)に示すように、両面の金属箔9を選択的にエッチングして回路パターン11を形成することで4層回路基板14が得られる。
ここでは4層の多層基板について説明したが、4層以上の多層基板、例えば6層基板については製造方法で得られた4層回路基板14を両面回路基板12の代わりに用いて、図2に示した多層の回路基板の製造方法を繰り返せばよい。
従来の製造方法では、ビア穴加工をプリプレグにPETシートを張り付けた直後に行っていた。
このような場合、プリプレグの寸法が大きく変化している最中であるため、生産ロットの中でビアの位置がばらつき、最終完成品である多層の回路基板のビア穴間の寸法がばらつき結果としてパターンや積層時の合致性が悪化する場合があった。
また、PETシート剥離後の金属箔のアライメント積層においても、プリプレグの寸法は変化している最中であるため、最終完成品である多層の回路基板のビア位置が正規の位置よりずれたり、積層する回路基板のパターンとの合致がばらつく場合があった。
これに対し、本発明の回路基板の製造方法では、プリプレグにPETシートを張り付けた後プリプレグの寸法変化率が大きい間は、レーザ加工を行わずに放置または保管し、寸法変化率が小さくなってからレーザ加工を行うというものである。これにより、レーザ加工後のビア間寸法のばらつきを小さくすることができる。
さらに、PETシート剥離後も寸法の挙動が安定した状態になってから金属箔や回路基板のアライメント積層を行うというもので、これにより、回路基板のロット内及びロット間の寸法のばらつきが小さくなり、仕上がり寸法が安定したパターン合致性、積層合致性が向上する。
なお、本実施の形態では、PETシートをプリプレグに張り付けた工程後、およびプリプレグからPETシートを剥離した工程後に、プリプレグを放置または保管する工程を設けた事例を説明したが、どちらか一方の工程の後にプリプレグを放置または保管する工程を取り入れることで、従来より精度が向上することは言うまでもない。
以上述べたように、本発明の回路基板の製造方法を用いることでビア加工を行うまでにプリプレグ内部の残留応力を低減させることができる。これによりビア形成時の寸法を安定化させることができ、寸法精度が優れ、層間接続の信頼性の高い回路基板を提供することができ、産業上の利用可能性は大と言える。
本発明の実施の形態における回路基板の製造方法を示す工程断面図 本発明の実施の形態における回路基板の製造方法を示す工程断面図 本発明の実施の形態における実験内容を示す図 従来の回路基板の製造方法を示す工程断面図 従来の回路基板の製造方法を示す工程断面図
1 プリプレグ
2 PETシート
3 貫通穴
4 基準穴
5 スキージ
6 導電性ペースト
7 ビア
8 導電性ペースト充填済みプリプレグ
9 金属箔
10 両面銅張り板
11 回路パターン
12 回路基板
13 4層積層基板
14 4層回路基板

Claims (6)

  1. プリプレグの両面に離型性のプラスチックシートを張り付ける工程と、
    プラスチックシートを有するプリプレグに貫通穴をあける工程と、
    前記貫通穴に導電性ペーストを充填する工程と、
    プラスチックシートをプリプレグより剥離する工程と、
    プリプレグの1時間当たりの寸法変化率が0.002%〜0.008%の範囲内に至るまでプリプレグを放置または保管する工程と、
    導電性ペーストが充填されたプリプレグの両面に金属箔を加熱加圧することで接着する工程と、
    前記金属箔をエッチングし回路基板を形成する工程とを備えることを特徴とする回路基板の製造方法。
  2. プリプレグの両面に離型性のプラスチッククシートを張り付ける工程と、
    両面にプラスチックシートを有するプリプレグの1時間当たりの寸法変化率が0.006%〜0.010%の範囲内に至るまでプリプレグを放置または保管する工程と、
    プラスチックシートを有するプリプレグに貫通穴をあける工程と、
    前記貫通穴に導電性ペーストを充填する工程と、
    プラスチックシートをプリプレグより剥離する工程と、
    導電性ペーストが充填されたプリプレグの両面に金属箔を加熱加圧することで接着する工程と、
    前記金属箔をエッチングし回路基板を形成する工程とを備えることを特徴とする回路基板の製造方法。
  3. 表層に回路を備えた回路基板を準備する工程と、
    プリプレグの両面に離型性のプラスチックシートを張り付ける工程とプラスチックシートを有するプリプレグに貫通穴をあける工程と前記貫通穴に導電性ペーストを充填する工程とプラスチックシートをプリプレグより剥離する工程とを経て形成された導電性ペーストが充填されたプリプレグを準備する工程と、
    前記回路基板と導電性ペーストが充填されたプリプレグと金属箔を積層する工程と、それを加熱加圧する工程とを備え、
    プラスチックシートをプリプレグより剥離する工程の後に、
    プリプレグの1時間当たりの寸法変化率が0.002%〜0.008%の特定の範囲内に至るまでプリプレグを放置または保管する工程を備えることを特徴とする回路基板の製造方法。
  4. 表層に回路を備えた回路基板を準備する工程と、
    プリプレグの両面に離型性のプラスチックシートを張り付ける工程とプラスチックシートを有するプリプレグに貫通穴をあける工程と前記貫通穴に導電性ペーストを充填する工程とプラスチックシートをプリプレグより剥離する工程とを経て形成された導電性ペーストが充填されたプリプレグを準備する工程と、
    前記回路基板と導電性ペーストが充填されたプリプレグと金属箔とを積層する工程と、それを加熱加圧する工程とを備え、
    プラスチックシートとプリプレグを張り付けた工程の後に、
    プラスチックシートを有するプリプレグの1時間当たりの寸法変化率が0.006%〜0.010%の範囲内に至るまで前記プリプレグを放置または保管する工程を備えることを特徴とする回路基板の製造方法。
  5. プラスチックシートをプリプレグより剥離する工程の後に、
    プリプレグの1時間当たりの寸法変化率が0.002%〜0.008%の範囲内に至るまでプリプレグを放置または保管する工程を備えることを特徴とする請求項2または請求項4に記載の回路基板の製造方法。
  6. 放置または保管する環境は、室温23±2℃、湿度60±20%であることを特徴とする請求項1〜5に記載の回路基板の製造方法。
JP2005117903A 2005-04-15 2005-04-15 回路基板の製造方法 Expired - Fee Related JP4742653B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005117903A JP4742653B2 (ja) 2005-04-15 2005-04-15 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005117903A JP4742653B2 (ja) 2005-04-15 2005-04-15 回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2006302931A JP2006302931A (ja) 2006-11-02
JP4742653B2 true JP4742653B2 (ja) 2011-08-10

Family

ID=37470926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005117903A Expired - Fee Related JP4742653B2 (ja) 2005-04-15 2005-04-15 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP4742653B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5293397B2 (ja) * 2009-05-14 2013-09-18 パナソニック株式会社 回路基板の製造方法
JP2011228515A (ja) * 2010-04-21 2011-11-10 Panasonic Corp 回路基板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62108010A (ja) * 1985-11-05 1987-05-19 Matsushita Electric Works Ltd 積層板の製造方法
JPH10256726A (ja) * 1997-03-11 1998-09-25 Matsushita Electric Ind Co Ltd 多層プリント基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62108010A (ja) * 1985-11-05 1987-05-19 Matsushita Electric Works Ltd 積層板の製造方法
JPH10256726A (ja) * 1997-03-11 1998-09-25 Matsushita Electric Ind Co Ltd 多層プリント基板の製造方法

Also Published As

Publication number Publication date
JP2006302931A (ja) 2006-11-02

Similar Documents

Publication Publication Date Title
JP4291279B2 (ja) 可撓性多層回路基板
JP4075673B2 (ja) 多層プリント配線板用銅張り積層板、多層プリント配線板、多層プリント配線板の製造方法
WO2010113448A1 (ja) 回路基板の製造方法および回路基板
JP5302920B2 (ja) 多層配線基板の製造方法
JP4742653B2 (ja) 回路基板の製造方法
JP4939519B2 (ja) 多層回路基板の製造方法
JP2006313932A (ja) 多層回路基板とその製造方法
JP2006253328A (ja) 多層配線基板の製造方法
KR101205464B1 (ko) 인쇄회로기판 제조방법
JP2008218874A (ja) 回路基板の製造方法および回路基板の製造用材料
JP2012243829A (ja) 多層プリント配線板およびその製造方法
JP4876691B2 (ja) ペースト充填済みプリプレグの製造方法および回路基板の製造方法
KR100733814B1 (ko) 인쇄회로기판 제조방법
KR101055571B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP2010010488A (ja) 配線基板の製造方法及び配線基板
KR101887754B1 (ko) 리지드 플렉시블 회로기판 제조방법
JP2008311553A (ja) 複合多層プリント配線板の製造方法
JP2008235640A (ja) 回路基板と回路基板の製造方法
JP2013197231A (ja) マスクフィルムおよびそれを用いた回路基板の製造方法
JP5293397B2 (ja) 回路基板の製造方法
JP4622939B2 (ja) 回路基板の製造方法
JP4470452B2 (ja) 配線基板の製造方法
KR101044123B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
CN102958293A (zh) 具有断差结构的电路板的制作方法
JP5585035B2 (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080404

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080513

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110425

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees