JP5283687B2 - 局所皮膜の堆積方法 - Google Patents
局所皮膜の堆積方法 Download PDFInfo
- Publication number
- JP5283687B2 JP5283687B2 JP2010501512A JP2010501512A JP5283687B2 JP 5283687 B2 JP5283687 B2 JP 5283687B2 JP 2010501512 A JP2010501512 A JP 2010501512A JP 2010501512 A JP2010501512 A JP 2010501512A JP 5283687 B2 JP5283687 B2 JP 5283687B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- mask
- cavity
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Weting (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
- Magnetic Resonance Imaging Apparatus (AREA)
- Paper (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
Description
a)基板から最も近くに上部層及び下部層の少なくとも2層のマスク層を形成し、これらの層において少なくとも1つの空洞をエッチングすることによって、前記基板上にマスクを形成する段階であって、この空洞が、前記空洞の横断面上に、マスクの空洞を通じて基板上に堆積される皮膜が少なくとも1つの断絶部を有するような断面を有する段階と、
b)マスクの空洞を通じて基板上に第1材料を堆積する段階であって、堆積された皮膜が、前記空洞の横断面上に少なくとも1つの断絶部を有する段階と、
c)マスクを除去する段階と、
を含む方法である。
酸化ケイ素の層4上の窒化ケイ素SiNの層6、
酸化ケイ素SiOy (y<x<2)の層4上の酸化ケイ素SiOxの層6、
FSG(フッ素(最大で数%のF)含有酸化ケイ素)の層4上の酸化ケイ素の層6(化学気相成長(CVD)または遠心分離によって堆積され得る。FSGは、HFの侵食に対して酸化ケイ素よりも反応性があるため、より速くエッチングされる。)、
FSGの層4上の窒化ケイ素SiNの層6、
SOG(スピンオンガラス(spin−on glass)の略称であり、遠心分離(スピンコート)によって堆積された酸化ケイ素)の層4上の窒化ケイ素SiNの層6、
SOG(SOG2)の層4上のSOG(SOG1)の層6(SOG1及びSOG2は遠心分離によって堆積された2つの異なるSOG材料を示し、それらは異なる組成及び/または異なる密度及び/または異なるアニーリング温度を有するため、これらの2つの材料のHFによる攻撃の速度は互いに異なる)、
または酸化ケイ素の層4上の有機誘電物質(例えばBCB)層6等を形成することが可能である。
二重層は、PECVDによって180℃で堆積された20nmの厚さを有するSiNの層(層6)と、PECVDによって180℃で堆積された500nmの厚さを有するSiO2の層(層4)とを備え、
局所化される層14は、10nmの厚さを有するアモルファスシリコン(a−Si:H)であり、PECVDによって堆積され、
二重層4、6をエッチングするために使用する溶液は20℃のHF(5%)である。
14、14’、16’ 堆積物
150 堆積
18 開口部
2 基板
4、6 層
7 横断面
60、62 突出部
8 ペーストまたは樹脂皮膜
Claims (19)
- 基板(2)上に第1材料(14)の非連続性皮膜を堆積する方法であって、
a)前記基板からもっとも近くに上部層(6)及び下部層(4)の少なくとも2層のマスク層(4,6)を形成し、これらの層において少なくとも1つの空洞(100,10,10’,12,12’)をエッチングすることによって、前記基板上にマスクを形成する段階であって、前記空洞が、前記空洞の横断面上に、前記マスクの前記空洞を通じて前記基板上に堆積される皮膜が少なくとも1つの断絶部を有するような断面を有する段階と、
b)前記マスクの前記空洞を通じて前記基板上にアモルファスケイ素からなる前記第1材料(14,16,14’,16’)を堆積させ、堆積された前記皮膜が、前記空洞の横断面上に少なくとも1つの断絶部を有し、その後前記アモルファスケイ素を酸化させる段階と、
c)前記マスクを除去する段階と、
を含む方法。 - 前記空洞を形成する段階が、前記2層のマスク層(4,6)上に、前記2層のマスク層(4,6)のコーティング領域とエッチング領域との間を画定するポリマーペーストまたは樹脂層(8)を事前に局所的にコーティングする段階を含むことを特徴とする請求項1に記載の方法。
- 前記ポリマーまたは樹脂層(8)が、段階b)以前に除去されることを特徴とする請求項2に記載の方法。
- 前記ポリマーまたは樹脂層(8)が、段階b)以前に除去されないことを特徴とする請求項2に記載の方法。
- 少なくとも前記基板に最も近い層(4)をエッチングする段階が、非等方性エッチングであることを特徴とする請求項1〜4のいずれか一項に記載の方法。
- 前記2つの積層(4,6)が、互いに異なるエッチング速度を有することを特徴とする請求項1〜5のいずれか一項に記載の方法。
- 前記2つの積層(4,6)の全厚さが、100nmから2000nmの範囲であることを特徴とする請求項1〜6のいずれか一項に記載の方法。
- 前記上部層(6)が、エッチング化学物質に対して前記下部層(4)より耐性を有することを特徴とする請求項1〜7のいずれか一項に記載の方法。
- 前記上部層(6)が、前記下部層(4)のエッチングに使用されるものとは異なるエッチング化学物質によってエッチングされることを特徴とする請求項1〜8のいずれか一項に記載の方法。
- 前記上部層のエッチングが、HFの化学物質型によるものであることを特徴とする、請求項9に記載の方法。
- 前記2つの積層(4,6)が、
酸化ケイ素の層(4)上の窒化ケイ素SiNの層(6)、
酸化ケイ素SiOyの層(4)上の酸化ケイ素SiOxの層(6)(x≠y)、
FSGの層(4)上の酸化ケイ素の層(6)、
FSGの層(4)上のSiNの層(6)、
FSGの層(4)上の窒化ケイ素SiNの層(6)、
SOGの層(4)上の窒化ケイ素SiNの層(6)、
SOG(SOG2)の層(4)上のSOG(SOG1)の層(6)、
または、酸化ケイ素の層(4)上の有機誘電物質BCBの層(6)、
を含むことを特徴とする請求項1〜10のいずれか一項に記載の方法。 - 前記マスクを形成する段階が、前記2層のマスク層上に追加の層(40)を形成する段階を含むことを特徴とする請求項1〜11のいずれか一項に記載の方法。
- 前記追加の層が、前記空洞をエッチングする段階の間に、横方向に侵食されないことを特徴とする請求項12に記載の方法。
- 前記下部層(4)のエッチングが、HFの化学物質型によるものであることを特徴とする請求項1〜13のいずれか一項に記載の方法。
- 一時の間行われるアモルファスシリコンの酸化によって、前記空洞(100,10,10’,12,12’)の底部に堆積されたアモルファスシリコンの堆積物(14,16)の表面以外は酸化せずに、前記空洞の底部に堆積されたアモルファスケイ素の側面部(140,140’)を完全にまたはほぼ完全に酸化することが可能となることを特徴とする請求項1〜14のいずれか一項に記載の方法。
- 前記段階b)がPECVDによって実施されるかまたは蒸着またはカソードスパッタリングによって実施されることを特徴とする請求項1〜15のいずれか一項に記載の方法。
- 前記段階a)のエッチングによって、少なくとも前記下部層(4)において曲線状の側面(100’,101’)を得ることができることを特徴とする請求項1〜16のいずれか一項に記載の方法。
- 前記段階a)のエッチングによって、前記下部層においてエッチングされた領域の上部に突出部(60,62)が形成されるように前記上部層(6)がエッチングされることを特徴とする請求項1〜17のいずれか一項に記載の方法。
- 前記段階c)が、断絶部を形成している第1材料の領域を通じて、層を形成している前記マスクを化学エッチングすることによって実施されることを特徴とする請求項1〜18のいずれか一項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0754249A FR2914781B1 (fr) | 2007-04-03 | 2007-04-03 | Procede de realisation de depots localises |
FR07/54249 | 2007-04-03 | ||
PCT/EP2008/054022 WO2008125511A1 (fr) | 2007-04-03 | 2008-04-03 | Procede de realisation de depots localises |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010532817A JP2010532817A (ja) | 2010-10-14 |
JP5283687B2 true JP5283687B2 (ja) | 2013-09-04 |
Family
ID=38666962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010501512A Expired - Fee Related JP5283687B2 (ja) | 2007-04-03 | 2008-04-03 | 局所皮膜の堆積方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US8815108B2 (ja) |
EP (1) | EP2132770B1 (ja) |
JP (1) | JP5283687B2 (ja) |
AT (1) | ATE528788T1 (ja) |
ES (1) | ES2374565T3 (ja) |
FR (1) | FR2914781B1 (ja) |
PL (1) | PL2132770T3 (ja) |
WO (1) | WO2008125511A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5340103B2 (ja) * | 2009-09-30 | 2013-11-13 | 東京エレクトロン株式会社 | 太陽電池 |
US9121237B2 (en) | 2011-07-28 | 2015-09-01 | Baker Hughes Incorporated | Methods of coating wellbore tools and components having such coatings |
JP6179900B2 (ja) * | 2012-03-30 | 2017-08-16 | パナソニックIpマネジメント株式会社 | 太陽電池及びその製造方法 |
US8728951B2 (en) | 2012-07-31 | 2014-05-20 | Varian Semiconductor Equipment Associates, Inc. | Method and system for ion-assisted processing |
TWI501292B (zh) | 2012-09-26 | 2015-09-21 | Ind Tech Res Inst | 形成圖案化摻雜區的方法 |
JP5867467B2 (ja) * | 2013-09-03 | 2016-02-24 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JPWO2019138613A1 (ja) * | 2018-01-09 | 2021-01-07 | 株式会社カネカ | 太陽電池の製造方法 |
WO2019163646A1 (ja) * | 2018-02-23 | 2019-08-29 | 株式会社カネカ | 太陽電池の製造方法 |
WO2020022044A1 (ja) * | 2018-07-25 | 2020-01-30 | 株式会社カネカ | 太陽電池の製造方法 |
CN113766412B (zh) * | 2021-11-05 | 2022-02-15 | 绍兴中芯集成电路制造股份有限公司 | 具有弧形底角的凹槽的制备方法、mems麦克风的制备方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8004573A (nl) * | 1979-09-19 | 1981-03-23 | Gen Electric | Werkwijze voor het vervaardigen van samengestelde voorwerpen. |
JPS6167918A (ja) | 1984-09-11 | 1986-04-08 | Ricoh Co Ltd | リフトオフ方法 |
US4614564A (en) * | 1984-12-04 | 1986-09-30 | The United States Of America As Represented By The United States Department Of Energy | Process for selectively patterning epitaxial film growth on a semiconductor substrate |
US4597160A (en) * | 1985-08-09 | 1986-07-01 | Rca Corporation | Method of fabricating a polysilicon transistor with a high carrier mobility |
US5554488A (en) * | 1994-07-28 | 1996-09-10 | Northern Telecom Limited | Semiconductor device structure and method of formation thereof |
US5550405A (en) | 1994-12-21 | 1996-08-27 | Advanced Micro Devices, Incorporated | Processing techniques for achieving production-worthy, low dielectric, low interconnect resistance and high performance ICS |
JP4056588B2 (ja) * | 1996-11-06 | 2008-03-05 | 富士通株式会社 | 半導体装置及びその製造方法 |
JP2000077336A (ja) | 1998-08-28 | 2000-03-14 | Sony Corp | 半導体成長用基板およびその製造方法ならびに半導体装置 |
JP2002025935A (ja) | 2000-07-11 | 2002-01-25 | Advantest Corp | 導体部材形成方法、パターン形成方法 |
-
2007
- 2007-04-03 FR FR0754249A patent/FR2914781B1/fr not_active Expired - Fee Related
-
2008
- 2008-04-03 ES ES08735767T patent/ES2374565T3/es active Active
- 2008-04-03 US US12/593,272 patent/US8815108B2/en not_active Expired - Fee Related
- 2008-04-03 EP EP08735767A patent/EP2132770B1/fr not_active Not-in-force
- 2008-04-03 PL PL08735767T patent/PL2132770T3/pl unknown
- 2008-04-03 AT AT08735767T patent/ATE528788T1/de not_active IP Right Cessation
- 2008-04-03 WO PCT/EP2008/054022 patent/WO2008125511A1/fr active Application Filing
- 2008-04-03 JP JP2010501512A patent/JP5283687B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20100258524A1 (en) | 2010-10-14 |
EP2132770B1 (fr) | 2011-10-12 |
ATE528788T1 (de) | 2011-10-15 |
EP2132770A1 (fr) | 2009-12-16 |
JP2010532817A (ja) | 2010-10-14 |
ES2374565T3 (es) | 2012-02-17 |
WO2008125511A1 (fr) | 2008-10-23 |
FR2914781B1 (fr) | 2009-11-20 |
FR2914781A1 (fr) | 2008-10-10 |
US8815108B2 (en) | 2014-08-26 |
PL2132770T3 (pl) | 2012-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5283687B2 (ja) | 局所皮膜の堆積方法 | |
US9607883B2 (en) | Trench formation using rounded hard mask | |
TW200809923A (en) | Dual-damascene process to fabricate thick wire structure | |
US11537016B2 (en) | Method of manufacturing array substrate, and array substrate | |
TWI504650B (zh) | 增加聚矽氮烷和氮化矽間黏著性的方法和形成溝槽隔離結構的方法 | |
TW200421051A (en) | Photoresist removing agent composition and method for manufacturing semiconductor device | |
TW486755B (en) | Semiconductor device and manufacturing method of the device | |
US6554004B1 (en) | Method for removing etch residue resulting from a process for forming a via | |
TWI705492B (zh) | 用於不須氧化一單元及源極線之乾剝蝕之方法 | |
JPH0414831A (ja) | 配線形成方法 | |
KR100762907B1 (ko) | 반도체 소자의 게이트 형성방법 | |
JP2004235256A (ja) | 半導体装置およびその製造方法 | |
TWI343078B (en) | Wet cleaning process and method for fabricating semiconductor device using the same | |
JP4397337B2 (ja) | 半導体装置の製造方法 | |
JP2005294640A (ja) | 半導体装置の製造方法 | |
KR20070070874A (ko) | 미세 알루미늄패턴의 형성 방법 | |
US8733871B2 (en) | AlCu hard mask process | |
KR100670673B1 (ko) | 반도체장치의 제조 방법 | |
US7205243B2 (en) | Process for producing a mask on a substrate | |
JP3378693B2 (ja) | 半導体装置の製造方法 | |
KR20070040596A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
JP2001196367A (ja) | 半導体装置及びその製造方法 | |
KR100264237B1 (ko) | 홀 형성방법 | |
KR100900773B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
JP2002026020A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110329 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130528 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |