JPS6167918A - リフトオフ方法 - Google Patents

リフトオフ方法

Info

Publication number
JPS6167918A
JPS6167918A JP18987284A JP18987284A JPS6167918A JP S6167918 A JPS6167918 A JP S6167918A JP 18987284 A JP18987284 A JP 18987284A JP 18987284 A JP18987284 A JP 18987284A JP S6167918 A JPS6167918 A JP S6167918A
Authority
JP
Japan
Prior art keywords
film
etchant
resist
nicr
metal films
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18987284A
Other languages
English (en)
Inventor
Yoichiro Miyaguchi
耀一郎 宮口
Tsukasa Sera
瀬良 司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP18987284A priority Critical patent/JPS6167918A/ja
Publication of JPS6167918A publication Critical patent/JPS6167918A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、アモルファスシリコンa−8iを用いた等倍
光センサー、薄膜トランジスタ等の微細プロセスを必要
とするデバイス用に用いられる基板のリフトオフ方法に
関する。
従来技術 従来、この種のリフトオフ方法としては、現像速度の相
異なるp型レジストを2種類重ね合せるものや、レジス
ト表面を一部硬化することによりオーバーハング構造と
するものがある。第2図は後者の方法を示すものである
。まず、(a)に示すように基板1上にP型レジスト2
をコーティングし、マスク3をつけて露光する。次に、
(b)に示゛すようにクロルベンゼン等によりレジスト
2の表面を一部硬化させる。4はクロルベンゼンで硬化
したレジストを示し、5は光分解したレジストを示す。
そして、(C)に示すように現像し、レジスト2.4を
オーバーハング構造とする。次いで、(d)に示すよう
に、AQ膜6を成膜させた後。
(a)に示すようにアセトン又は剥離液でレジスト2.
4を剥離させることにより、パターン7を形成するもの
である。
ところが、この方法による場合、レジストは感光性物質
と溶媒からなる液体(有機物)であるため、露光後の現
像及びリンス工程における膨潤又はダレが生ずることを
防止できない。このため。
パターン7の微細化は10μm程度が限界であり。
より微細パターンを形成するのは困難となっている。又
、レジストは高温条件下では、変形、溶融。
炭化1分解してしまうため、基板lを加熱した状態でA
 Q II!iI 6をデボすることができないので、
加熱蒸着法を採用できず、基板1に対するAR膜6の密
着性も恋いものである。
目的 本発明は、このように点に鑑みなされたもので、微細パ
ターンの形成及び加熱デボによる膜の密着性の向上を図
ることができるリフトオフ方法を提供することを目的と
する。
構成 本発明は、上記目的を達成するたる。エツチングレート
又はエッチャントの異なる2種類の金属を用いてオーバ
ーハング構造をとることを特徴とするものである。
以下、本発明の一実施例を第1図に基づいて説明する。
まず、基板IO上にAQ@I 1及びNiCr膜12を
順次スパッタリング蒸着した後、レジスト13をコーテ
ィングする(第1図(a))。
次に、マスク14を通して紫外線、X線、電子線等によ
り露光する(同図(b )(c ))。そして、残った
レジスト13をマスクとしてN i Crエッチャント
あるいはドライエツチングによりNiCr1模12をパ
ターン化する(同図(d))。次いで。
AαエッチャントあるいはCQz、CCQ4を用いたプ
ラズマによりΔQlfullのサイドエツチング後にレ
ジスト13を剥離する(同図(e))。これにより、2
種類の金属A Q 、 N i Crを用0たオーバー
ハング構造となる。そして、W膜15をデボしく同図(
f))、AQエッチャントによりリフトオフすることに
よりパターン16を形成する(同図(g))。
このように、リフトオフの際に、有機物であるレジスト
の代わりに、エッチャントの異なる2種の金属AQ、N
iCrによるオーパーツ)ング構造を利用することによ
り、有機物では不可能であった0、5μm程度の微細パ
ターンの形成を可能としたものである。又、AQ膜11
は200〜500°Cでも融解することがないので、本
実施例のようにWllA15を用いれば、基板10を4
00〜500°Cに加熱した状態でのW(タングステン
)の加熱蒸着が可能であり、W膜15の基板10し;対
する密着性を向上させることができるものである。
なお、パターン16を形成すべく膜151よWの他に、
AQエッチャントで溶解されなり)物質1例えばPt、
MO,All、Ti、5iOz、5iaN4.PSG等
であってもよい。これらは、電極用、絶縁膜用となる。
効果 本発明は、上述したように、エツチングレート又はエッ
チャントの異なる2種類の金属を用いてオーバーハング
構造をとるようにしたので、有機物であるレジストのよ
うな膨潤等の問題がなく。
0.5μm程度の微細パターンを形成することができ、
微細化の向上を図れるとともに、パターンを形成すべく
膜も基板加熱状態下でデボすることができ、基板に対す
る密着性を向上させることができるものである。
【図面の簡単な説明】
第1図(a)〜(g)は本発明の一実施例を工程順に示
す断面図、第2図(a)〜(e)は従来方式を工程順に
示す断面図である。 11・Afl膜、12−NiCr膜 3 」 図   3Z図

Claims (1)

    【特許請求の範囲】
  1.  エッチングレート又はエッチャントの異なる2種類の
    金属を用いてオーバーハング構造をとることを特徴とす
    るリフトオフ方法。
JP18987284A 1984-09-11 1984-09-11 リフトオフ方法 Pending JPS6167918A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18987284A JPS6167918A (ja) 1984-09-11 1984-09-11 リフトオフ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18987284A JPS6167918A (ja) 1984-09-11 1984-09-11 リフトオフ方法

Publications (1)

Publication Number Publication Date
JPS6167918A true JPS6167918A (ja) 1986-04-08

Family

ID=16248582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18987284A Pending JPS6167918A (ja) 1984-09-11 1984-09-11 リフトオフ方法

Country Status (1)

Country Link
JP (1) JPS6167918A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010532817A (ja) * 2007-04-03 2010-10-14 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 局所皮膜の堆積方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010532817A (ja) * 2007-04-03 2010-10-14 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 局所皮膜の堆積方法
US8815108B2 (en) 2007-04-03 2014-08-26 Commissariat A L'energie Atomique Method of depositing localized coatings

Similar Documents

Publication Publication Date Title
US3873361A (en) Method of depositing thin film utilizing a lift-off mask
US4218532A (en) Photolithographic technique for depositing thin films
US5277749A (en) Methods and apparatus for relieving stress and resisting stencil delamination when performing lift-off processes that utilize high stress metals and/or multiple evaporation steps
US4115120A (en) Method of forming thin film patterns by differential pre-baking of resist
US3982943A (en) Lift-off method of fabricating thin films and a structure utilizable as a lift-off mask
US4202914A (en) Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask
US4396458A (en) Method for forming planar metal/insulator structures
JPS5815942B2 (ja) パタ−ンジヨウハクマクフチヤクホウホウ
JPS6161280B2 (ja)
US3649392A (en) Thin-film circuit formation
JPH06267843A (ja) パターン形成方法
JPS6167918A (ja) リフトオフ方法
JP2732868B2 (ja) 微細パターン形成方法
JPS5978586A (ja) Nbのパタ−ン形成法
JPS61151533A (ja) リフトオフ・パタ−ン形成法
JP2580681B2 (ja) 半導体装置の製造方法
JPS59232423A (ja) パタ−ン形成方法
JP2691175B2 (ja) パターン化酸化物超伝導膜形成法
JP2690805B2 (ja) 厚膜メタル配線の形成方法
JPS61179541A (ja) リフトオフ法によるパタ−ン形成法
JPH02138468A (ja) パターン形成法
JPH081884B2 (ja) レジストパタ−ンの形成方法
JPH0224017B2 (ja)
JPH04291733A (ja) GaAsデバイス及びT字型ゲート電極の作成方法
JPS6295856A (ja) 金属パタ−ン形成方法