JP5259178B2 - 太陽電池製造のための半導体の薄層を堆積する方法および装置 - Google Patents

Description

関連出願に対するクロスリファレンス
本出願は、参照により本明細書に組み込まれる、２００４年３月１５日に出願された先の米国仮出願第６０／５５２，７３６号の利益を主張する。

発明の分野
本発明は電磁波検出器および光電変換用途のための半導体の薄膜を調製するための方法および装置に関する。

背景
太陽電池は、日光を直接電力に変換する光電変換デバイスである。最も一般的な太陽電池材料は、単結晶または多結晶ウエハの形態にあるシリコンである。しかし、シリコン系太陽電池を用いて発生する電気のコストは、より伝統的な方法により発生する電気のコストより高い。したがって、１９７０年代初期以降、地上での使用のための太陽電池のコストを減少させるための努力がなされてきた。太陽電池のコストを下げる１つの方法は、大面積の基板上に太陽電池品質の吸収材料を堆積できる低コスト薄膜成長法を開発し、高い生産性で低コストの方法を用いてこれらのデバイスを製造することである。

周期表のＩＢ族（Ｃｕ、Ａｇ、Ａｕ）、ＩＩＩＡ族（Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ）およびＶＩＡ族（Ｏ、Ｓ、Ｓｅ、Ｔｅ、Ｐｏ）材料または元素の一部を含むＩＢＩＩＩＡＶＩＡ族化合物半導体は、薄膜太陽電池構造にとって良好な吸収材料である。特に、ＣＩＧＳ（Ｓ）、すなわち、Ｃｕ（Ｉｎ，Ｇａ）（Ｓ，Ｓｅ）₂またはＣｕＩｎ_1-xＧａ_x（Ｓ_yＳｅ_1-y）_k（式中、０≦ｘ≦１、０≦ｙ≦１かつｋはほぼ２である）と一般的に称されるＣｕ、Ｉｎ、Ｇａ、ＳｅおよびＳの化合物は２０％に達する変換効率をもたらす太陽電池構造でこれまで用いられてきた。ＩＩＩＡ族元素Ａｌおよび／またはＶＩＡ族元素Ｔｅを含む吸収層も確証を示した。したがって、要約すると、ｉ）ＩＢ族からのＣｕ、ｉｉ）ＩＩＩＡ族からのＩｎ、ＧａおよびＡｌの少なくとも１種およびｉｉｉ）ＶＩＡ族からのＳ、ＳｅおよびＴｅの少なくとも１種を含む化合物は、太陽電池の用途に対して非常に関心の持たれるものである。

Ｃｕ（Ｉｎ，Ｇａ，Ａｌ）（Ｓ，Ｓｅ，Ｔｅ）₂の薄膜太陽電池のような通常のＩＢＩＩＩＡＶＩＡ族化合物光電電池の構造が図１に示されている。デバイス１０は、ガラスのシート、金属シート、絶縁ホイルまたはウエブ、または導電ホイルまたはウエブのような基板１１上に製造される。Ｃｕ（Ｉｎ，Ｇａ，Ａｌ）（Ｓ，Ｓｅ，Ｔｅ）₂のファミリーの中の材料を含む吸収膜１２は、基板１１上にすでに堆積され、デバイスに対して電気的コンタクトとして作用する導電層１３上に成長する。Ｍｏ、Ｔａ、Ｗ、Ｔｉおよびステンレス鋼などを含む種々の導電層は図１の太陽電池構造で用いられる。もし基板それ自体が適切に選択された導電材料であるならば、導電層１３を用いないことが可能である。というのは、基板１１はこのときデバイスに対するオームコンタクトとして用いられ得るからである。吸収膜１２が成長した後、ＣｄＳ、ＺｎＯまたはＣｄＳ／ＺｎＯスタックのような透明層１４が吸収膜上に形成される。電磁波１５が透明層１４を通ってデバイスに入る。金属グリッド（図示せず）も、デバイスの有効直列抵抗を減少させるために透明層１４上に堆積されうる。吸収膜１２の好ましい導電型はｐ型であり、透明層１４の好ましい導電型はｎ型である。しかし、ｎ型吸収層およびｐ型ウインドウ層も利用され得る。図１の好ましいデバイス構造は、「サブストレート型」構造と呼ばれる。「スーパーストレート型」構造も、ガラスまたは透明なポリマーホイルのような透明なスーパーストレート上に透明な導電層を堆積させ、次いで、Ｃｕ（Ｉｎ，Ｇａ，Ａｌ）（Ｓ，Ｓｅ，Ｔｅ）₂吸収膜を堆積させ、最終的に導電層によりデバイスに対してオームコンタクトを形成することにより構築され得る。このスーパーストレート構造では、光は透明なスーパーストレート側からデバイスに入る。種々の方法により堆積された種々の材料が図１で示されるデバイスの種々の層を提供するために用いられ得る。

ＩＢＩＩＩＡＶＩＡ族化合物吸収層を用いる薄膜太陽電池では、電池の効率は、ＩＢ／ＩＩＩＡのモル比の明確な関数である。もし２以上のＩＩＩＡ族材料が組成中に存在するならば、それらＩＩＩＡ元素の相対比またはモル比も特性に影響を与える。例えば、Ｃｕ（Ｉｎ，Ｇａ）（Ｓ，Ｓｅ）₂吸収層については、デバイスの効率は、Ｃｕ／（Ｉｎ＋Ｇａ）のモル比の関数である。さらに、開回路電圧、短絡回路電流およびフィルファクタのような電池の重要なパラメーターの一部は、ＩＩＩＡ元素のモル比、すなわちＧａ／（Ｇａ＋Ｉｎ）モル比とともに変化する。一般的に、良好なデバイス性能のためには、Ｃｕ／（Ｉｎ／＋Ｇａ）モル比は１．０付近またはそれを下回るように維持される。他方、Ｇａ／（Ｇａ＋Ｉｎ）のモル比が増加するとき、吸収層の光学バンドギャップが増加し、そうして太陽電池の開回路電圧が増加しながら、短絡回路電流が典型的には減少し得る。薄膜堆積プロセスが組成中のＩＢ／ＩＩＩＡのモル比とＩＩＩＡ族成分のモル比の両方を制御する能力を有することは重要である。化学式はしばしばＣｕ（Ｉｎ，Ｇａ）（Ｓ，Ｓｅ）₂として記載されるけれども、化合物についてのより正確な式は、Ｃｕ（Ｉｎ，Ｇａ）（Ｓ，Ｓｅ）_k（式中、ｋは典型的には、２に近く、正確に２ではなくともよい）であることに注意されたい。単純にするために、本発明者は、ｋの値を２として用いつづけることとする。さらに、化学式中の「Ｃｕ（Ｘ，Ｙ）」と言う表示は、（Ｘ＝０％かつＹ＝１００％）から（Ｘ＝１００％かつＹ＝０％）のＸとＹのすべての化学組成を意味するものと注意されたい。例えば、Ｃｕ（Ｉｎ，Ｇａ）は、ＣｕＩｎからＣｕＧａのすべての組成を意味する。同様に、Ｃｕ（Ｉｎ，Ｇａ）（Ｓ，Ｓｅ）₂は、０から１まで変化するＧａ／（Ｇａ＋Ｉｎ）のモル比かつ０から１まで変化するＳｅ／（Ｓｅ＋Ｓ）のモル比を有する化合物のファミリー全体を意味する。

太陽電池製造のための高品質Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ₂膜をもたらす第１の技術は、真空チャンバ中での加熱された基板上へのＣｕ、Ｉｎ，ＧａおよびＳｅの共蒸着であった。しかし、低い材料の利用率、装置の高いコスト、大面積堆積で直面する困難、および比較的少ない処理量は、共蒸着法の商業化で直面する挑戦項目の一部である。

太陽電池用途のためにＣｕ（Ｉｎ，Ｇａ）（Ｓ，Ｓｅ）₂型の化合物の薄膜を成長させるためのもう１つの技術は、Ｃｕ（Ｉｎ，Ｇａ）（Ｓ，Ｓｅ）₂材料の金属成分がまず基板上に堆積し、次いで、高温アニーリングプロセスでＳおよび／またはＳｅと反応する２段階プロセスである。例えば、ＣｕＩｎＳｅ₂成長のために、ＣｕとＩｎの薄層がまず基板上に堆積され、次いで、このスタック前駆体層が高温でＳｅと反応する。反応雰囲気も硫黄を含むならば、そのときはＣｕＩｎ（Ｓ，Ｓｅ）₂層が成長し得る。前駆体層へのＧａの追加、すなわちＣｕ／Ｉｎ／Ｇａのスタック膜前駆体の使用は、Ｃｕ（Ｉｎ，Ｇａ）（Ｓ，Ｓｅ）₂吸収層の成長を可能とする。

スパッタリング技術および蒸着技術は、前駆体スタックのＩＢ族およびＩＩＩＡ族成分を含む層を堆積するために先行技術の方法で用いられている。例えば、ＣｕＩｎＳｅ₂の成長の場合には、米国特許第４，７９８，６６０号において記載されているように、ＣｕおよびＩｎ層は基板上に順次的にスパッタリングして堆積され、次いで、スタック膜は典型的には約３０分より長い時間高温でＳｅを含むガスの存在下で加熱された。より最近では、米国特許第６，０４８，４４２号は、金属背面電極層上にＣｕ−Ｇａ／Ｉｎスタックを形成するようにＣｕ−Ｇａ合金層およびＩｎ層を含むスタック前駆体膜をスパッタリング堆積することおよびそれから吸収層を形成するためにその前駆体スタック膜をＳｅおよびＳの一方と反応させることを含む方法を開示している。米国特許第６，０９２，６６９号は、そのような吸収層を製造するためのスパッタリングを行う装置を記載する。そのような技術は良好な品質の吸収層と効率的な太陽電池をもたらし得るが、それらは、主要な装置が高コストであり、製造が比較的低速であると言う欠点がある。

米国特許第４，５８１，１０８号に記載される１つの先行技術の方法は、金属前駆体製造について、低コストの電着法を利用する。この方法では、Ｃｕ層はまず基板上に電気的に堆積される。これに、Ｉｎ層の電着およびＳｅを含む反応雰囲気中での堆積したＣｕ／Ｉｎスタックの加熱が続く。本質的に低コストであるけれども、この技術はＭｏコンタクト層に対して接着に劣ったＣｕＩｎＳｅ₂膜を産み出すことがわかっている。ある刊行物（「低コスト薄膜チャルコピライト太陽電池」、第１８回ＩＥＥＥ光電変換専門家会議の会報、１９８５年、第１４２９ページ）においては、Ｃｕ／ＩｎおよびＣｕ／Ｉｎ／Ｇａ層の電着およびセレン化がＣＩＳおよびＣＩＧＳ成長について例証されている。１つの問題点が、太陽電池製造の間の化合物膜のはがれとして確認されている。後に、別の参照文献（「ＣＩＳ／ＣｄＳ太陽電池のための半導体膜の製造のための低コストの方法」、太陽電池、第２１巻、第６５ページ、１９８７年）によれば、研究者は上記方法により得られるＭｏ／ＣｕＩｎＳｅ₂界面の断面を研究し、そのＣｕＩｎＳｅ₂はＭｏコンタクト層に対して接着が劣っていることを発見している。

２段階プロセスにおいて用いられる特別の方法にかかわらず、例えばＣｕ（Ｉｎ，Ｇａ）（Ｓ，Ｓｅ）₂吸収膜の成長、金属スタック構造を形成する層の個別の厚さは、前述の２つのモル比、即ち、Ｃｕ／（Ｉｎ＋Ｇａ）比およびＧａ／（Ｇａ＋Ｉｎ）比を操業時に大面積基板上で制御下に保つことができるように制御する必要がある。反応温度が約６００℃未満に維持されているならば、金属スタック構造で達成されるモル比は、一般的に、反応段階の間、巨視的規模で保存される。したがって、反応工程後に得られる化合物膜の全モル比または平均モル比は、反応工程前の金属スタック構造における平均モル比とほぼ同じである。先行技術の方法では、最終的な所望のモル比のために要求されるすべてのＣｕ、Ｉｎおよび／またはＧａは、Ｓおよび／またはＳｅを反応工程前に基板上に堆積する。言い換えれば、例えば、Ｃｕ_0.8Ｉｎ_0.8Ｇａ_0.2Ｓｅ_x（式中、ｘは２に近い）を成長させるために、先行技術は、典型的には、Ｃｕ／Ｉｎ／Ｇａスタック、Ｉｎ／Ｃｕ／ＧａスタックまたはＣｕ−Ｇａ／Ｉｎスタックを堆積する。このとき、スタックのＣｕ／（Ｉｎ＋Ｇａ）モル比は０．８であり、スタックのＧａ／（Ｇａ＋Ｉｎ）モル比は０．２である。次いで、この金属スタックは、化合物を形成するように高温でセレン化される。そのような方法に関連する１つの問題は、それらの前駆体は比較的厚く（５００〜１５００ｎｍ）、典型的には約１５６℃および３０℃のおのおのの低い融点を有するＩｎおよびＧａの群ＩＩＩＢ成分についてリッチであり、かつそれらは以下に説明される微視的な不均一性を引き起こすということである。

図２ａ〜図２ｃは、金属前駆体層、特に１以下のＩＢ／ＩＩＩＡモル比を有するものに存在し得る微視的な不均一性の問題を示している。図２ａは、模式的に、基板上にＣｕ／（Ｉｎ＋Ｇａ）＝０．８かつＧａ／（Ｇａ＋Ｉｎ）＝０．２の典型的な全モル比を有する典型的なＣｕ／Ｉｎ／Ｇａ金属スタックを示す。この方法において、コンタクト膜２１は基材２２を形成する基板２０上にまず堆積される。次いで、Ｃｕ層２３がコンタクト膜２１上に堆積される。Ｃｕ層２３の厚さは、例えば、約２００ｎｍであり得る。このＣｕ厚さおよび記載した所望のモル比は、約４４０ｎｍの厚さのＩｎ層および約８０ｎｍ厚さのＧａ層の堆積を必要とする。それらの計算は、おのおのＣｕ、ＩｎおよびＧａの密度が８．９６ｇ／ｃｃ、７．３１ｇ／ｃｃおよび５．９１ｇ／ｃｃ、おのおの原子量が６３．５４ｇ、１１４．７６ｇおよび６９．７２ｇであることを仮定してなされ得る。Ｃｕ_0.8Ｉｎ_0.8Ｇａ_0.2Ｓｅ_1.9のセレン化された化合物について５．７５ｇ／ｃｃの密度値および３０６．６６グラムのモル重量を用いると、この例の金属前駆体は１００％密度を仮定してほぼ１８８０ｎｍの厚さのＣＩＧＳ層をもたらすものと計算される。薄膜太陽電池用途のためのＣＩＧＳ層の最適厚さは、５００〜５０００ｎｍ、好ましくは７００〜２０００ｎｍの範囲にあり、材料のコストを減らせるのでより薄いほうが好ましい。

図２ａに戻ると、約２００ｎｍの厚さのＣｕ層２３の堆積に、名目的に４４０ｎｍの厚さのＩｎ層２４および名目的に８０ｎｍ厚さのＧａ層２５の堆積が続く。得られる金属前駆体スタック２６のＣｕ層２３は平滑で均一に示され、一方、ＩｎおよびＧａ層表面は平滑でなく図示される。それらの層の表面形態は、用いられる堆積技術に強く依存するけれども、薄膜形態に堆積されるとき、特に互いの頂部上に堆積される場合、ＩｎおよびＧａのような低融点金属が「ボール状になる」傾向があるということが一般的に当てはまる。（Ｇａ＋Ｉｎ）混合物の融点は、ほぼ１５６℃であるＩｎの融点未満であることに注意されたい。

図２ａの金属前駆体層２６は広い意味でまたは巨視的に所望のＣｕ／（Ｉｎ＋Ｇａ）およびＧａ／（Ｇａ＋Ｉｎ）モル比を有し得る。しかし、微視的な規模では、状況は、図２ａの領域２７の拡大図を示す図２ｂにおいて観察され得るものとは全く異なる。ポイント「Ａ」とその周囲でのＩｎ層厚さ「ｔ１」はポイントＢでのＩｎ層厚さ「ｔ２」よりはるかに大きいので、局所的なＣｕ／（Ｉｎ＋Ｇａ）比はポイント「Ｂ」とその周囲よりポイント「Ａ」とその周囲よりはるかに小さい。さらに、Ｇａ／（Ｇａ＋Ｉｎ）比もそれら２つのポイントで異なる。すなわち、ポイントＡと比較してポイントＢでより大きい。Ｓｅとの反応工程の後、金属成分のモル比のそれらの微視的な不均一性は化合物にほとんど移行し、Ｃｕ／（Ｉｎ＋Ｇａ）およびＧａ／（Ｇａ＋Ｉｎ）比の変化による不均一な組成変化を有するＣＩＧＳ層をもたらすことを理解されたい。この状況は図２ｃにおいて模式的に示され、図２ｃは、図２ｂの前駆体スタックをＳｅと反応させることにより得られる化合物層２９を図示する。図２ｃの領域Ｒ１は図２ｂのポイントＡ周辺の領域にほぼ対応し、領域Ｒ２は、図２ｂのポイントＢの周辺の領域にほぼ対応する。したがって、領域Ｒ１はＩｎリッチ領域であり、領域Ｒ２はＣｕリッチ領域である。それらの領域の間の境界は、図２ｃにおいて示唆されているようには画定されないかもしれないことに注意されたい。境界は、それ自体ポイントを示すためのみに示される。実際の膜では、それらの領域の結晶構造でさえ異なるかもしれない。セレン化後のＣｕリッチ領域はＣｕセレナイドの大きな面を有する粒子を含み得るものであり、一方、ＩｎまたはＧａリッチ領域はより小さな粒子を有して平滑であり得る。太陽電池が図２ｃの化合物層２９上に製造されるとき、きわめて導電性のＣｕセレナイド相を含む銅リッチ領域Ｒ２はデバイス全体に漏れ電流を増加させ、電圧出力を減少させ得るものであり、一方、Ｉｎリッチ領域Ｒ１はその直列抵抗を増加させ得る。両効果は、それらが極端であれば、太陽電池効率を劣化させ得る。図２ａ〜２ｃにおいて図示されているもののような不均一な表面形態は操業間および基板間で変化するので、この太陽電池の製造プロセスの反復性に劣ることがあり、高効率大面積デバイス製造についての収率は低くなり得る。きわめて優れた太陽電池効率および大きな製造量を確保するために、巨視的および微視的な組成均一性を有する化合物層が必要とされる。

上記例は、平滑なＩＢ族層上に堆積された不均一なすなわち荒いＩＩＩＡ族層の場合についての微視的な不均一性の問題を説明することに注意されたい。しかし、同様の問題は、Ｉｎ層およびＧａ層の形態が堆積されたままの状態で平滑である場合でさえ観察されるものである。その理由は、ＩｎとＧａの開始時の形態が平坦であってさえ、ＳｅのようなＶＩＡ族材料との反応工程の間、金属前駆体は典型的には３５０℃を超える温度に加熱されるということにある。加熱工程が実施されるとき、ＩｎとＧａはＶＩＡ族材料との反応の前に約３０℃を超える温度で溶融し始め、それらは基板を濡らさなくなり（ｄｅｗｅｔ）、Ｃｕ表面のような表面上に堆積する。このデウェッティング現象は、図２ｂにおいて示されるものと同様の荒い形態を生じさせる「ボール」を形成する。さらに、ボール形成は、スタックの低融点相（Ｉｎおよび／またはＧａ）の量が増加するか、Ｉｎおよび／またはＧａ層の厚さが増加するときより広範になる。

図３ａは、基材２２上に堆積された典型的な金属前駆体スタック３６を示し、その場合、基材２２は図２ａにおけるような基板２０およびコンタクト膜２１を含み、金属前駆体スタック３６は実質的に平滑なＣｕ層３３、実質的に平滑なＩｎ層３４および実質的に平滑なＧａ層３５を含み、それらは、堆積の間の強制的冷却により室温未満で基材を維持するようなある種の手段を用いることにより蒸着、スパッタリングまたは電着のような種々の薄膜堆積技術により基材２２上に堆積し得る。この例において、スタック３６中の個別のＣｕ、ＩｎおよびＧａ層は平坦な表面形態を有する。図３ｂは、Ｃｕ層３３上に存在するＩｎ融点ならびに（Ｇａ＋Ｉｎ）組成の融点より高い例えば１６０℃の温度に加熱された後の前駆体スタックの形態を示す。我々の例の（Ｇａ＋Ｉｎ）組成は２０％Ｇａかつ８０％Ｉｎであるので、融点は、Ｉｎ−Ｇａ二元相図によれば１００〜１２０℃の範囲にある。図３ｂの（Ｉｎ＋Ｇａ）層の表面形態は極めて不均一であり、図２ａ、２ｂおよび２ｃを参照した前述の前駆体を用いて製造された化合物層中の微視的な組成不均一性を生じ得る。図３ｂのＣｕ層３３と（Ｉｎ＋Ｇａ）層３６ａとの間の界面は鮮明であるように示されているけれども、この界面は実際には熱処理工程の温度に応じて拡散し得ることに注意されたい。

微視的な不均一性の問題に対処する１つの方法は、ワダらが取得した米国特許第５，５６７，４６９号において記載されている。この方法において、例えばインジウムのような低融点相の部分または成分が酸化物、セレン化物および硫化物からなる群より選択される化合物の形態の前駆体層に導入される。Ｉｎのそれらの化合物はきわめて高い融点を有する。したがって、前駆体がＶＩＡ族成分との反応工程を実施するために加熱されるとき、Ｉｎの溶融およびボール化は減少する。というのは、Ｉｎの少なくとも一部は高融点化合物の形態にあるからである。

これまでの記載は、先行技術の２段階プロセス法において用いられる金属前駆体層における微視的な組成不均一性の問題に集中してきた。さらに重要な問題、即ち接着の問題も低コストな電着法により得られる金属前駆体層について確認されている。電着は、低コストと言う点で用いる上で魅力があるのだが、以下に記載するようにＩＢＩＩＩＡＶＩＡ族化合物膜の製造のための金属ＩＢ族およびＩＩＩＡ族元素スタックの製造のための先行技術の電気めっき法を用いる上で他の限定要因も存在する。

Ｃｕ、ＩｎおよびＧａは、非常に異なるめっき電位を有する。水溶液中のＣｕ／Ｃｕ²⁺、Ｉｎ／Ｉｎ³⁺およびＧａ／Ｇａ³⁺金属／イオン対のモル標準電極電位はおのおの、約＋０．３３７Ｖ、−０．３４２Ｖ、および−０．５２Ｖである。このことは、Ｃｕは、低い負の電圧でめっきされて析出し得ることを意味する。他方、Ｉｎ堆積については、より大きな負の電圧が必要とされる。Ｇａの堆積については、さらにより大きな負の電圧が要求される。したがって、Ｃｕ、ＩｎおよびＧａを含むスタックを形成するためには、典型的にはＣｕがまず電解めっきされる。そしてこれに、Ｉｎ、それからＧａの堆積が続く。他方、１つの化学種を電解めっきしながら、堆積が実施される他の化学種も電解液に部分的に溶解し得る。例えば、もしＣｕ／Ｇａ／Ｉｎのスタックが電気的に堆積されているならば、Ｇａ上にＩｎを堆積させながら、一部のＧａがＩｎ堆積溶液に溶解し得る。このことにより、形成後の前駆体および吸収層のＣｕ／（Ｇａ＋Ｉｎ）およびＧａ（Ｇａ＋Ｉｎ）モル比に対して劣った制御しかできなくなるかもしれない。同様に、Ｉｎ層上のＣｕ層の堆積は、加工の間のＣｕめっき電解液へのＩｎ層からのＩｎの損失をもたらし得る。したがって、先行技術の方法は、その順序で電解めっきされたＣｕ／Ｉｎ／Ｇａスタックを用いている。しかし、セレン化後は、そのようなスタックは、基材または基板に対する接着が劣った化合物層をもたらす。さらに、図３ａおよび３ｂを参照して記載されるもののような組成の微視的な不均一性は、高効率太陽電池の製造に適切な高品質ＩＢＩＩＩＡＶＩＡ族層の形成を不可能とする。接着の問題を有する薄膜堆積技術は、２０年を超える寿命を有することが期待される電子デバイス、特に太陽電池の製造を信頼的に大規模化することが不可能であることを理解されたい。

上記の簡単な概説が例証するように、巨視的ならびに微視的な組成均一性を有する高品質で緻密で接着の良好なＩＢＩＩＩＡＶＩＡ族化合物薄膜を作るために低コストの堆積技術を開発する必要がいまだ存在する。

発明の概要
本発明は、様々な実施形態において、巨視的ならびに微視的な組成均一性を有する高品質で、緻密で、良好に接着するＩＢＩＩＩＡＶＩＡ族化合物薄膜を作るための低コスト堆積技術を有利に提供する。

１つの実施形態において、基材上にＩＢＩＩＩＡＶＩＡ族半導体層を成長させる方法が提供される。本発明の方法は、基材上にＩＢ族材料の膜および少なくとも１つのＩＩＩＡ族材料の層を堆積する工程と、ＩＢ族材料の膜および少なくとも１つのＩＩＩＡ族材料の層を混合して混合層を形成する工程と、混合層上にＩＩＩＡ族材料の副層およびＩＢ族材料の副層の少なくとも１つを含む金属膜を形成する工程とを含む。

好ましい実施形態において、本発明の方法は、さらに、混合層とＶＩＡ族材料を有する金属膜を反応させて所望の半導体層を成長させる工程も含む。

種々の他の実施形態において、記載した種々の混合とアニーリングの組み合わせとともに、異なる層における材料の特定の組み合わせならびにスタックを形成する複数の層を記載している。

本発明の別の態様において、基材上のＩＢＩＩＩＡＶＩＡ族半導体層を成長させる方法が提供される。この態様では、基材上にＩＢ族材料を含む金属前駆体を形成し、その金属前駆体は荒い表面および微視的な組成不均一性を有し、その後にＩＩＩＡ族材料を金属前駆体上に電着させてスタックを形成し、それにより荒い表面を実質的に減少させ、スタックの微視的な組成均一性を得る工程を行う。

本発明のそれらのおよび他の態様および特徴は、添付の図面とともに本発明の特定の実施形態の以下の記載の検討により当業者に明らかとなるであろう。

詳細な説明
本発明は、重要な製造性および歩留りの問題、たとえば微視的組成の制御および基板への半導体吸収膜の接着に対処することにより、先行技術の欠点を克服する。また、本発明は薄膜太陽電池の低コスト製造も可能とする。

１つの実施形態において、金属前駆体製造工程は、少なくとも２つの副工程に分割され、これによりＩＢ族材料とＩＩＩＡ族材料の間のより親密な混合と反応を高め、低融点ＩＩＩＡ族材料相により基板の濡れを維持し、そして微視的な組成不均一性を減少させる。図６ａ〜６ｄに示されるように、この金属前駆体製造方法の第１工程は、基材２２上の第１の層６０および第１の薄膜６１の堆積または付着である。層と膜と言う用語は、本明細書では互換的に用いられる。しかし単に時に言葉が異なるほうが便利なために異なる用語が用いられるがそういうものとして解釈してほしい。同様に、基板上の層の堆積も基板上の層の成長または基板への層の付着として本明細書では言及される。基材２２は、図３ａにおいて示される基材と同様であり得ることに注意されたい。基材２２中の層は、発明をより明解に記載し得るために、示さないことで図面を単純化している。

図６ａに戻って参照すれば、第１の層６０は少なくとも１種のＩＢ族材料を含み、第１の膜６１は少なくとも１種のＩＩＩＡ族材料を含む。図６ａにおいて示されているものは、第１の層と第１の膜の好ましい堆積順序であるが、この順序を変化させる、すなわち、基材２２上の第１の膜６１をまず堆積させ、第１の膜６１上に第１の層６０を堆積することが可能である。第１の層６０についての好ましい厚さは、１０〜１５０ｎｍの範囲、より好ましくは５０〜１００ｎｍの範囲にある。第１の膜６１についての好ましい厚さは、２０〜２５０ｎｍの範囲、より好ましくは１００〜２００ｎｍの範囲にある。図６ａに示される構造は、第１の層６０と第１の膜６１の間の混合を促進するための第１の処理工程で処理されている。第１の処理工程は、構造の加熱、マイクロ波処理、レーザー処理などを含み得る。処理は、レーザー処理の場合には１秒から炉でのアニーリングの場合には３０分まで変化する時間５０〜３５０℃、好ましくは８０〜２００℃の範囲の温度で空気中、真空中、例えば水素または一酸化炭素を含む還元雰囲気中、または実質的に不活性の雰囲気中で実施され得る。好ましくは、処理は、５〜６００秒、より好ましくは５〜３００秒間実施される。第１の処理工程は、図６ｂに示される基材２２上の第１の混合層６２をもたらす。混合層６２はＩＢＩＩＩＡ族固溶体および／または合金を含み、図３ｂにおいて図示される層と比較してはるかに平坦な表面形態を有する。というのは、低融点ＩＩＩＡ族材料を含む第１の薄膜６１が薄いからである。より薄いＩＩＩＡ族材料層を用いると、表面張力はより低くなり、そのためにボール化現象はあまりひどくなくなる。

このプロセスの次の工程は、図６ｃに示される第１の混合層６２上の第２の層６３および第２の膜６４の堆積である。第２の層６３は少なくとも１種のＩＢ族材料を含み、第２の膜６４は少なくとも１種のＩＩＩＡ族材料を含む。図６ｃに示されているものは、第２の層および第２の膜の好ましい堆積または付着の順序であるが、この順序、すなわち第１の混合層６２上に第２の膜６４を堆積することおよび第２の膜６４条に第２の層６４を堆積することを変更することが可能である。第２の層６３についての好ましい厚さは、１０〜１５０ｎｍ、より好ましくは５０〜１００ｎｍの範囲にある。第２の膜６４についての好ましい厚さは、２０〜２５０ｎｍの範囲、より好ましくは１００〜２００ｎｍの範囲にある。図６ｃに示される構造は、第２の処理工程で処理され、第１の混合層６２、第２の層６３および第２の膜６４の間の混合を促進する。第２の処理工程は、構造の加熱、マイクロ波処理、レーザー処理などを含み得る。処理は、空気、真空、還元雰囲気または実質的に不活性の雰囲気中で、５０〜３５０℃、好ましくは８０℃〜２００℃の範囲の温度で、レーザー処理の場合について１秒から炉でのアニーリングの場合について３０分まで変化する時間実施され得る。好ましくは、処理は、５〜６００秒、より好ましくは３〜３００秒間実施される。第２の処理工程は、図６ｄにおいて示されるように基材２２上に第２の混合層６５をもたらす。第２の混合層６５はＩＢＩＩＩＡ族固溶体および／または合金を含み、実質的に平坦な表面形態および均一な微視的組成を有する。

上記堆積および処理工程は、数回、好ましくは２〜５回反復され、微視的な組成均一性を有する所望の厚さおよび組成の金属前駆体が得られることに注意されたい。より多くの工程が用いられるならば、堆積または付着された層の個別の厚さが減少し、表面形態を改善し得る。図６ｄにおいて示されているように、所望の厚さのＩＢＩＩＩＡ族金属前駆体が得られた後、この前駆体は、少なくとも１種のＶＩＡ族材料と反応し、高密度かつ良好な微視的な組成均一性を有するＩＢＩＩＩＡＶＩＡ族化合物層を形成し得る。図６ｃに戻って参照すると、任意に、一旦この図の構造が得られれば、その構造は第２の処理工程を実施することなくＶＩＡ族材料と反応し得る。この方式で、良好な微視的な組成均一性を有するＩＢＩＩＩＡＶＩＡ族化合物層も形成され得る。図６に戻って参照すると、本発明のこの好ましい実施形態は、前駆体堆積プロセスを複数の工程に分割し、混合工程とアニーリング工程を導入することにより金属前駆体の表面の形態と微視的な組成均一性を改善する。この方式で、個別の混合層の不均一性は最小化される。というのは、それらが薄いからである。基材上に形成された第１の混合層における不均一性が存在してさえ、第１の層上に形成される次の混合層は不均一性を減少させるであろう。

本発明は、これから、Ｃｕ_0.8Ｉｎ_0.8Ｇａ_0.2Ｓｅ_1.9層を形成または成長させる例を用いて記載される。

例１：Ｍｏ被覆されたガラスシートが基材として用いられ得る。１００ｎｍ厚さのＣｕ層がＭｏ層上に堆積され得る。これに続いて２２０ｎｍ厚さのＩｎ膜および４０ｎｍ厚さのＧａ層が堆積される。８０〜２００℃の温度で５〜６００秒間スタックをアニーリングして、Ｃｕ、ＩｎおよびＧａの間の合金化を促進させる。合金化された層上に１００ｎｍのＣｕ、２２０ｎｍのＩｎおよび４０ｎｍのＧａを続いて堆積または付着する。前駆体は、セレン化水素ガスまたはセレン蒸気におけるような周知の方法によりセレン化され、Ｃｕ_0.8Ｉｎ_0.8Ｇａ_0.2Ｓｅ_1.9化合物を形成する。セレン化は、金属前駆体上にＳｅを堆積することおよびスタック層を加熱すること、５分から６０分の範囲の時間Ｓｅ含有気体または液体雰囲気などで基板を加熱することのような種々の他の手段により実施され得る。

例２：Ｍｏ被覆されたガラスシートが基材として用いられ得る。１００ｎｍ厚さのＣｕ層はＭｏ層上に堆積され得る。これに２２０ｎｍ厚さのＩｎ膜および４０ｎｍ厚さのＧａ層の堆積が続く。スタックは、８０〜２００℃の温度で５〜６００秒間アニーリングされて、Ｃｕ、ＩｎおよびＧａの間の合金化が高まる。その後、合金化された層上に、１００ｎｍのＣｕ、２２０ｎｍのＩｎおよび４０ｎｍのＧａを堆積する。第２のアニーリング工程が８０〜２００℃で５〜６００秒間行われ、金属前駆体の層の間の更なる合金化を促進する。ついで、そのように得られる前駆体は、セレン化水素またはセレン蒸気におけるような周知の方法によりセレン化され、Ｃｕ_0.8Ｉｎ_0.8Ｇａ_0.2Ｓｅ_1.9化合物を形成する。セレン化は、金属前駆体上にＳｅを堆積することおよびスタック層を加熱すること、５分から６０分の範囲の時間Ｓｅ含有気体または液体雰囲気などの中で基板を加熱することのような種々の他の手段により実施され得ることに注意されたい。

例３：例１または例２における方法は、Ｃｕ、ＩｎおよびＧａ層が２工程の代わりに４工程で堆積され得ることを除いて用いられる。したがって、おのおのの堆積工程についてのＣｕ、ＩｎおよびＧａの厚さはおのおの５０ｎｍ、１１０ｎｍおよび２０ｎｍまで減少し得る。好ましくは２〜３００秒まで減少した時間（例１の場合の最後の件を除く）おのおのの堆積工程後の層を熱処理することにより平滑で組成の均一な金属前駆体が得られる。この前駆体のセレン化は、組成の均一な高品質Ｃｕ_0.8Ｉｎ_0.8Ｇａ_0.2Ｓｅ_1.9化合物層をもたらす。

本発明の別の実施形態においては、堆積された膜の形態はさらに改善され、微視的な組成均一性は、金属前駆体製造工程を少なくとも２つの副工程に分割し、基材上に初期に堆積された副層が金属成分の混合および合金化を促進する処理工程後に分離された有意な量のＩＩＩＡ族材料を含まないように副工程により堆積された副層の組成を選択することによりさらに高められる。この方法は、これから、図４および５において示される相図を用いることにより説明され得る。

図４は、Ｃｕ₁₁Ｉｎ₉の安定な合金相の位置を含むＣｕ−Ｉｎ（参照文献：Ｐ．Ｒ．サブラマニアンおよびＤ．Ｅ．ローリン、合金相図の会報、第１０巻、第５号５５４ページ、１９８９年）についての二元相図を示す。この相図から、１１／９（１．２２）未満のＣｕ／Ｉｎ比を有する膜が約１５６℃を超える温度に加熱されるならば、Ｉｎリッチ溶液の液相は、Ｃｕ₁₁Ｉｎ₉のＣｕリッチ相および／または３０〜３７％ほどのＩｎを有する他のＣｕリッチＣｕ−Ｉｎ合金相から分離するであろう。もしＣｕ／Ｉｎ比が１．２２以上であるが約１．７未満であり（図４の領域Ａ）、温度が１５６〜３１０℃の範囲にあるならば、Ｃｕ₁₁Ｉｎ₉の固相のみおよび約３７％Ｉｎに対応するものは平衡条件下で膜中に存在するであろう。もしＣｕ／Ｉｎ比が約１．７を超えるならば、そのときはＣｕリッチ固相のみが約５５０℃の温度に平衡条件の下で存在するであろう。

同様に、２を超えるＧａ／Ｃｕ比を有する組成は、３０℃を超えるまで加熱されれば、Ｇａリッチ液相をもたらすことが図５のＣｕ−Ｇａ二元相図（参照：Ｍ．ハンセン、二相合金の構造、マグロウヒル、１９５８年５８３ページ）から理解され得る。相図（約４０〜６７％Ｇａ、および２５４℃までの温度）の領域Ｂにおいて、固体相のみが存在する。約４０％未満のＧａ含有量については、固体相のみが５５０℃を超える高温でさえ存在するであろう。

本発明のこの実施形態は、基材上に堆積された副層のＩＢ／ＩＩＩＡ族モル比、すなわちＣｕ／Ｉｎ、Ｃｕ／ＧａまたはＣｕ／（Ｉｎ＋Ｇａ）モル比を注意深く選択することによりプロセスの混合／合金化工程の間の液相分離を最小化する。このようにして、低融点相によるデウェッティングとボール化は以下に与えられる例で記載されるようにそれらに由来する微視的な組成不均一性とともに最小化される。

例４：ＣｕＩｎＳｅ₂相は、以下の工程を実施することによりＭｏ被覆されたガラス基材上に形成され得る。ａ）基材上に２００ｎｍのＣｕを堆積すること。ｂ）Ｃｕ／Ｉｎモル比が１．２２となるようにＣｕ上に３６０ｎｍのＩｎを堆積すること。ｃ）Ｃｕ₁₁Ｉｎ₉固体相を実質的に含む合金層を形成するために１５６〜３１０℃の温度範囲で好ましくは５〜６００秒の時間スタックを処理すること。ｄ）合金層上に８０ｎｍのＩｎを堆積すること。そしてｅ）すでに記載されたそのように得られた金属前駆体をセレン化すること。最後のＩｎ堆積の後、１００〜２００℃での約２〜３００秒のような低温アニーリング工程もセレン化工程の前に実施され、合金化層および最後のＩｎ層の間の混合を高め得ることに注意されたい。

例５：例４のプロセスは、Ｃｕ／Ｉｎ比が１．２２を超えるが、図４の領域Ａの範囲内にあるように、より多くのＣｕ（代わりにより少ないＩｎ）が工程ａ）およびｂ）で堆積され得る方式に変更され得る。この場合には、工程ｃ）の後、合金化層は、Ｃｕ₁₁Ｉｎ₉固体相ならびに領域Ａの左に３７％以下のＩｎ含有量で図４に示される他の固体相を含む。この場合には、より多くのＩｎが合金化された層のより大きなＣｕ／Ｉｎ比を補うために工程ｄ）で堆積される必要がある。工程の残りは、例４において記載されているものと同様である。合金化された層のＣｕ／Ｉｎ比は、約３７％Ｉｎ未満に対応するＣｕおよびＩｎ層の厚さを選択することによりさらにより大きくされ得る（領域Ａの左に対して）ことに注意されたい。この場合には、はるかに高い温度範囲（約６００℃まで）がデウェッティングおよびボール化を引き起こす液体相の形成なしに処理工程ｃ）の間に用いられ得る。

例６：ＣｕＩｎＳｅ₂層は、以下の工程を実施することによりＭｏ被覆されたガラス基材上に形成され得る。ａ）基材上に１００ｎｍのＣｕを堆積すること。ｂ）Ｃｕ／Ｉｎモル比が１．２２であるように１８０ｎｍのＩｎを堆積すること。ｃ）１５６〜３１０℃の温度範囲で好ましくは２〜３００秒の時間スタックを処理してＣｕ₁₁Ｉｎ₉固体相を実質的に含む合金化層を形成すること。ｄ）工程ａ）、ｂ）およびｃ）を反復すること。次いで、ｅ）８０ｎｍのＩｎを堆積すること。そしてｆ）前述のようにそのように得られた金属前駆体をセレン化すること。最後のＩｎ堆積工程の後、１００〜２００℃で約２〜３００秒間のような低温アニーリング工程もセレン化工程の前に実施され、合金化された層および最後のＩｎ層の間の混合を高めることに注意されたい。

例７：ＣｕＩｎＳｅ₂層は、ＣｕおよびＩｎ膜の厚さが１．２２を超えるＣｕ／Ｉｎモル比をもたらすように工程ａ）、ｂ）およびｄ）において調節され、工程ｅ）におけるＩｎ層の厚さが１の全Ｃｕ／Ｉｎ比をもたらすように調節されることを除いて例６の工程を実施することによりＭｏ被覆されたガラス基材上に形成され得る。この場合には、約６００℃までの高温は、特に合金化された層の全Ｉｎ含有量が約３７％未満であるならば２〜１０秒のさらに短い時間処理工程ｃ）において用いられ得る。

例８：ＣｕＧａＳｅ₂層は、以下の工程を実施することによりＭｏ被覆されたガラス基材上に形成され得る。ａ）基材上に２００ｎｍのＣｕを堆積すること。ｂ）Ｃｕ／Ｇａモル比が約１．５となるように２６４ｎｍのＧａを堆積すること。ｃ）３０〜６００℃の温度範囲で好ましくは５〜６００秒間スタックを処理して、図５の領域Ｂの左に対する組成を有するＣｕリッチ固体相を実質的に含む合金化された層を形成すること。ｄ）全Ｃｕ／Ｇａ比を約１とするために合金化層上に約６６ｎｍのＧａを堆積すること。そして、ｅ）前述のようにそのように得られた金属前駆体をセレン化すること。最後のＧａ堆積工程後、低温（好ましくは＜２５４℃）アニーリングも、セレン化工程の前に２〜３００秒間のような短時間実施して、合金化された層と最後のＧａ層との間の混合を徹底させる。

上記例４〜８は、ＣｕＩｎＳｅ₂およびＣｕＧａＳｅ₂膜成長の観点から本発明の実施形態を記載する。当業者は、同じ方法は、変化する組成のＣｕ（Ｉｎ，Ｇａ）Ｓｅ₂またはＣｕ（Ｉｎ，Ｇａ）（ＳＳｅ）₂層の成長のために利用され、一般的には多くの異なるＩＢＩＩＩＡＶＩＡ族化合物層の成長のために利用され得ることを認識する。以下の例において記載される１つの具体的な実施形態は、第１の処理工程後、低融点相なしに合金組成ができるＣｕおよびＩｎ含有層を堆積すること、および第２の処理工程後、低融点相なしに合金組成ができるＣｕおよびＧａ含有層を堆積することを含む。互いの頂部上に形成されるとき、それら２つの層は巨視的ならびに微視的な規模の所望の組成を有する金属前駆体膜全体を形成する。

例９：２に近いｋを有するＣｕ（Ｉｎ_0.69Ｇａ_0.31）Ｓｅ_k層は、以下の工程を実施することによりＭｏ被覆された基板上に形成され得る。ａ）Ｍｏ表面上にＣｕ層を堆積すること。ｂ）Ｃｕ／Ｉｎモル比が約１．２２となるようにＣｕ層上にＩｎ層を堆積すること。ｃ）高温、好ましくは１５６〜３１０℃の範囲の温度で５〜６００秒の時間スタックを処理して、Ｃｕ₁₁Ｉｎ₉固体相を実質的に含む第１の合金層を形成すること。ｄ）合金化された層上にＣｕ層を堆積すること。ｅ）Ｃｕ／Ｇａ比が約０．５となるようにＣｕ層上にＧａ層を堆積すること。ｆ）高温、好ましくは３０〜２５４℃の範囲の温度で５〜６００秒の時間スタックを処理して、ＣｕＧａ₂固体相を実質的に含む第２の合金化された層を形成すること。ｇ）このように得られた金属前駆体をセレン化すること。工程ａ）、ｂ）、ｄ）およびｅ）で堆積されたＣｕ、ＩｎおよびＧａの厚さは、化学量論または組成の全体を調節するために調整され得ることに注意されたい。工程ａ）のＣｕ厚さ、工程ｂ）のＩｎ厚さ、工程ｄ）のＣｕ厚さおよび工程ｅ）のＧａ厚さが１モルのＣｕ₁₁Ｉｎ₉および２モルのＣｕＧａ₂をもたらすように選択されるならば、金属前駆体の全組成は、Ｃｕ₁₁Ｉｎ₉Ｃｕ₂Ｇａ₄となり、それはＣｕ₁₃Ｉｎ₉Ｇａ₄すなわちＣｕＩｎ_0.69Ｇａ_0.31と等価である。セレン化されたとき、このことは、１のＣｕ／（Ｉｎ＋Ｇａ）比および０．３１のＧａ／（Ｇａ＋Ｉｎ）比を有する化合物層を提供する。これは、高効率太陽電池製造にとって望ましい組成である。処理工程ｆ）は、プロセス順序においてスキップしてもよい。堆積順序も変更し得る。例えば、工程ｄ）、ｅ）およびｆ）が最初に実施され得る。次いで、これに、工程ａ）、ｂ）および任意にｃ）が続く。次いで前駆体全体が工程ｇ）におけるようにセレン化される。堆積順序は、さらに、Ｉｎが先でＣｕが後および／またはＧａが先でＣｕが後などに堆積するように変更され得る。この例において記載される方法は、２つの合金組成を利用する点で独特であり、一方のＣｕ−Ｉｎ合金（Ｃｕ₁₁Ｉｎ₉）およびもう一方のＣｕ−Ｇａ合金（ＣｕＧａ₂）は約２５４℃までの温度で溶融しない安定な固体相であり、したがって、ＶＩＡ族材料と反応して均一なＩＢＩＩＩＡＶＩＡ族化合物層を形成し得る形態上および組成の均一な金属前駆体をもたらす。その観点において、上記典型的モル比を有するＣｕＧａ₂／Ｃｕ₁₁Ｉｎ₉スタックまたはＣｕ₁₁Ｉｎ₉／ＣｕＧａ₂スタックは、スパッタリング、蒸着、電解めっきなどのようないずれかの技術により形成され得るものであり、次いで、良好な品質の化合物層を形成するようにＳｅおよび／またはＳに暴露され得る。スタックのＣｕ₁₁Ｉｎ₉層とＣｕＧａ₂層の間の界面は、きわめて鮮明であることは期待されていない、すなわち、加工の間の２つの合金相の間の界面ではある程度の反応と混合が予測されていることに注意されたい。

本発明のＩＢ族およびＩＩＩＡ族材料は、スパッタリング、蒸着または無電解めっきのような種々の薄膜堆積技術により堆積され得る。本発明の教示を実施するための１つの好ましい方法は、低コストな電着法であり、これは、本発明の技術にしたがって用いられるとき、すでに記載された経済的利益を超える技術的利益を提供する。

Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ₂薄膜成長の場合については、Ｃｕ、ＩｎおよびＧａ層は、制御された厚さで電着され、プロセスの合金化または混合工程は、炉でのアニーリング、レーザー、マイクロ波またはＲＴＰ（高速熱処理）を用いて行われる。Ｃｕ_0.8Ｉｎ_0.8Ｇａ_0.2Ｓｅ_1.9の典型的組成を有するＣｕ（Ｉｎ，Ｇａ）Ｓｅ₂を成長させるための電着の使用を例示するために以下に例を示す。

例１０：Ｍｏ被覆された基板が基材として用いられ得る。ほぼ１００ｎｍ厚さのＣｕ層がＭｏ層上に電着され得る。それからこれに約２２０ｎｍ厚さのＩｎ膜と名目上４０ｎｍ厚さのＧａ層の電着が続く。スタックを、８０〜２００℃の温度で好ましくは５〜６００秒間アニーリングしてＣｕ、ＩｎおよびＧａの間の合金化を促進する。ついで、合金化された層上に１００ｎｍのＣｕ、２２０ｎｍのＩｎおよび４０ｎｍのＧａが電着される。その前駆体は、５分から６０分の時間セレン化水素またはセレン蒸気のような周知の方法によりセレン化されて、Ｃｕ_0.8Ｉｎ_0.8Ｇａ_0.2Ｓｅ_1.9化合物を形成する。セレン化は、金属前駆体上にＳｅを堆積すること、スタック層を加熱すること、Ｓｅ含有気体または液体雰囲気の中で基板を加熱することなどのような種々の他の手段により実施され得ることに注意されたい。

例１１：Ｍｏ被覆された基板が基板として用いられ得る。ほぼ１００ｎｍ厚さのＣｕ層がＭｏ層上で電着され得る。それからこれに、約２２０ｎｍ厚さのＩｎ膜と名目４０ｎｍ厚さのＧａ層の電着が続く。スタックは、８０〜２００℃の温度で好ましくは２〜３００秒間アニーリングされて、Ｃｕ、ＩｎおよびＧａの間の合金化を促進させる。合金化された層上に、その後、名目１００ｎｍのＣｕ、名目２２０ｎｍのＩｎおよび約４０ｎｍのＧａが電着される。第２のアニーリング工程は、８０〜２００℃で好ましくは２〜３００秒間行われて、金属前駆体層の間の合金化をさらに促進する。それから、このように得られた前駆体は、５分から６０分間セレン化水素またはセレン蒸気のような周知の方法によりセレン化されて、Ｃｕ_0.8Ｉｎ_0.8Ｇａ_0.2Ｓｅ_1.9化合物を形成する。セレン化は、金属前駆体上にＳｅを堆積すること、およびスタック層を加熱させること、Ｓｅ含有気体または液体雰囲気の中で基板を加熱することなどのような種々の他の手段により実施され得ることに注意されたい。

本発明は、金属成分Ｃｕ、ＩｎおよびＧａの堆積のための低コストな電着法の効率的な使用を可能とする独特の能力を有する。一般的に、Ｃｕ、ＩｎおよびＧａは極めて異なるめっき電位を有する。したがって、Ｃｕ、ＩｎおよびＧａを含む金属前駆体スタックを形成するために、Ｃｕ層は典型的にはまず電解めっきされる。次いで、これに、すべての必要なＩｎ、次いで、すべての必要なＧａの堆積が続く。他方、１種類を電解めっきしても、堆積が実施される他の種類が電解液に部分的に溶解し、組成の制御を非常に悪くするかも知れない。

本発明の１つの実施形態において、Ｃｕおよび少なくとも１種のＩＩＩＡ族成分はまず基材に電着される。その後、処理工程は、少なくとも１種のＩＢＩＩＩＡ族合金および／または固溶体の合金化と形成を促進するために用いられる。ＩＢＩＩＩＡ族合金および／または固溶体の中のＩＩＩＡ族材料のめっき電位は変化し、ＩＢＩＩＩＡ族合金および／または固溶体膜の表面のＩＩＩＡ族材料の量も減少する。それらの要因の両方は、次の工程のめっき液にＩＩＩＡ族材料の実質を溶存させること無く効率的に次のスタックの電着を可能とする。例えば、前駆体層は、以下のように基材上に形成され得る。Ｃｕ層がまず基材上に電着される。これにＧａ層の電着が続く。熱処理のような処理工程が合金化されたＣｕ−Ｇａ層を形成する。Ｃｕ−Ｇａ層上にＩｎ層が電着される。Ｃｕ層にＧａを拡散させ、Ｃｕ−Ｇａ合金組成または固溶体の中のＣｕにＧａを化学的に結合させることにより、合金の中のＧａの電極電位は、純粋なＧａの電極電位と比較して変化し、したがって、Ｃｕ−Ｇａ合金上のＩｎの電着はＩｎめっき溶液へのＧａの大きな損失なしに達成される。さらに、Ｃｕ−Ｇａ合金または固溶体層の表面上のＧａ含有量は、基材上に初期に電解めっきされたＣｕ／Ｇａスタックの表面上のＧａ含有量よりはるかに少ない。したがって、Ｉｎ堆積工程の間の可能な除去のためのこの表面で利用可能なＧａ含有量は、本発明の合金化工程の使用により劇的に減少する。本発明の方法の別の利点は、合金化の間、ＧａがＣｕに拡散し、および／またはＣｕがＧａに拡散すると言う事実である。結果は、組成の制御について妥協することなく金属前駆体膜と基材の界面に近接してＧａがもたらされると言うことである。基材近くにＧａをもたらすことはセレン化および／または硫化反応工程後の基材へのＩＢＩＩＩＡＶＩＡ族化合物層の接着を改善する。この主張は、Ｃｕ−Ｉｎ合金およびＣｕ−Ｇａ合金のすべてを含む本発明の工程を通して得られるすべての合金化層について可能である。

基材にＣｕ−Ｇａ混合または合金層を直接めっきすることにより基材への接着の改善も可能となる。本発明の好ましい実施形態において、Ｃｕ−Ｇａ合金層２５は、図７において示されるように適切な電解液から導電体２２上に電着される。基板２３は、金属またはガラスシートまたは金属または絶縁ホイルのような硬質または可撓性導電体または絶縁体材料であり得る。金属ホイルには、Ｔｉ、ステンレス鋼またはＭｏホイルが含まれる。絶縁ホイルには、高温材料から作られるものおよびポリイミドのようなポリマーおよび雲母が含まれる。導電体２２は、完全に形成された後、吸収層への良好なオームコンタクトを可能とする材料を含む。そのようなオームコンタクト材料には、Ｔｉ、Ｍｏ、Ｗ、Ｔａおよびその窒化物が含まれる。Ｃｕ−Ｇａ合金層２５は、５〜５０原子％Ｇａ、好ましくは１０〜３０原子％Ｇａを含み得る。Ｃｕ−Ｇａ合金層２５の厚さは、１００〜５００ｎｍ範囲にあるであろう。電着はＧａおよびＣｕイオンを含むグリセリン系電解液を用いて実施され得る。ガリウムおよび銅イオン供給源は塩化銅および塩化ガリウムのような金属塩であり得、それらは、クエン酸または酒石酸のような弱酸を用いてグリセリン溶液に溶解する。電着は室温でまたは５〜１５℃に維持された冷却された電解液中で実施され得る。めっき電流密度は、０．５〜４０ｍＡ／ｃｍ²の範囲、好ましくは１〜２０ｍＡ／ｃｍ²の範囲にあるであろう。電解液中のガリウム対Ｃｕ比は、堆積された膜のＧａ／Ｃｕ比を制御するために０．５〜５の範囲で変化し得る。堆積された層は、Ｃｕ₉Ｇａ₄、Ｃｕ₃Ｇａ₂およびＣｕＧａ₂のような合金種の少なくとも１種を含み得る。１つの好ましい実施形態において、Ｃｕ−Ｇａ層は、Ｃｕ_(1-x)Ｇａ_x（式中、ｘは約２．０以下である）の化学式により表され得る固溶体を含む。ガリウムはこの固溶体組成中でＣｕにしっかり結合しており、このことは、本発明で開示される方法の安定性および反復性を改善する。Ｃｕ−Ｇａ合金層は実質的に遊離Ｇａ相を含まないことが重要である。そのような状況を回避するために、基材２４（図７）上でのＣｕ−Ｇａ層の堆積の後、構造は、ＣｕとＧａの完全な合金化を保証するために適切な時間アニーリングされ得る。例えば、基材上でのＣｕ−Ｇａ層の電着後、「基材／Ｃｕ−Ｇａ層」構造は５０〜５００℃、好ましくは１００〜２００℃の温度範囲で１秒から１５分間、好ましくは５秒から１分間アニーリングされ得る。アニーリングは、炉、オーブンまたは高速加熱式アニーリングシステムを用いて空気、真空、不活性ガスまたは還元雰囲気の中で実施され得る。レーザーアニーリングまたはマイクロ波アニーリングも用いられ得る。レーザーアニーリングでは、Ｃｕ−Ｇａ層は、数秒間ほどの短時間ＣＯ₂レーザー、ＹＡＧレーザーまたはＡｒレーザーのようなレーザーの大面積光線に暴露されて、合金化を促進する。

アニーリング後、Ｃｕ−Ｇａ合金層２５は完全に形成され、Ｉｎ層２６はＣｕ−Ｇａ合金層２５上に電気めっきされる。インジウムめっきは、アメリカのインジウムコーポレーションから市販されているＩｎスルファメート電解液のような確立された電解液を用いて実施され得る。めっき電流密度は、このプロセスについて１０〜１００ｍＡ／ｃｍ²、好ましくは２０〜５０ｍＡ／ｃｍ²の範囲にある。Ｉｎ層の厚さは，Ｃｕ−Ｇａ合金層の厚さおよび所望のＣｕ／（Ｉｎ＋Ｇａ）およびＧａ／（Ｇａ＋Ｉｎ）モル比に応じて２００〜１０００ｎｍ範囲に存在し得る。一旦図７の構造が得られれば、それは、ＶＩＡ族材料と反応して、前述の化合物層を形成し得る。

微視的な不均一性の問題に言及を戻すと、少なくとも１種のＩＢ族材料を含む第１の金属前駆体副層を形成することとそれに続いて金属前駆体全体について実質的に平坦な表面トポグラフィーを提供する方式で第１の副層上に第２の金属ＩＩＩＡ族リッチ前駆体副層を堆積することはある種の利点を有する。図８ａは、基板８０およびコンタクト膜８１を含む基材８２上に形成される典型的な第１の金属前駆体副層８３を示す。第１の金属前駆体副層は、厚い領域８４および薄い領域８５を有する表面トポグラフィーを有する。図２ｂを参照して前述されたように、そのような不均一表面は、特にＩＩＩＡ族リッチ膜が少なくとも１種のＩＢ族材料を含む膜上に堆積されるかまたは図３ｂで観察されるようにそのような表面がＩＢ族およびＩＩＩＡ族材料を含む金属前駆体の熱処理の際に生成し得るときのデウェッティングまたはボール化現象によりもたらされるかもしれない。副層８３は、先に記述したように図７のＣｕ−Ｇａ層のアニーリングによりもたらされるかもしれない。副層の平均厚さは２００〜２０００ｎｍの範囲にあり、厚さの局所的変動は、平均厚さの＋／−７０％ほどの大きさであり得る。例えば、６００ｎｍの平均厚さを有する典型的な副層は、１８０ｎｍほどの薄さの薄い領域と１０２０ｎｍほどの厚さの厚い領域を有し得る。起源が何であれ、そのような不均一性は、それらを用いて得られる前駆体膜と化合物層の微視的な組成均一性に対して有害である。さらに、前述のように、厚い領域８４は、通常、薄い領域８５と比較して低融点ＩＩＩＡ族材料についてよりリッチである。この問題を克服するために、図８ｂは、表面トポグラフィーを規定する方式で第１の副層８３上に第２の金属ＩＩＩＡ族リッチ前駆体副層８６を堆積するプロセス工程を示す。この方式では、厚いＩＩＩＡ族リッチ層は第１の副層８３の薄い領域８５上に堆積し、薄いＩＩＩＡ族リッチ層は第１の副層８３の厚い領域８４上に堆積する。もし薄い領域および厚い領域がＩＩＩＡ族材料についておのおの少なくまた多いならば、比較的平坦なＩＩＩＡ族リッチ層８６は微視的な組成不均一性を補い、ＶＩＡ族材料と反応し得るより組成も構造も均一な前駆体スタック８７をもたらし、高品質ＩＢＩＩＩＡＶＩＡ族化合物層を形成することが理解され得る。

電着法および無電解めっき法は、すでに開示された本発明を実施するための独特の品質を与えるウェット加工法である。上記技術のために用いられる溶液または電解液は、荒い表面上に「平坦化された」堆積を得るように調合され得る。種々の有機および無機添加剤が山すなわち高い場所での堆積を抑制しながら、基板上の谷すなわち低い表面での堆積を高めるようにそのような電解液の中で利用され得る。したがって、ＩＩＩＡ族リッチ副層が、例えば、図８ａの第１の金属副層８３上に電気めっきされているならば、めっきは、薄い領域８５上で厚くされ、厚い領域８４上で抑制され、図８ｂにおいて示されるものと同様の表面プロフィールを有する金属ＩＩＩＡ族リッチ副層８６をもたらす。多くの異なるタイプの添加剤が上記平坦化効果を達成するために電解液または溶液の中で用いられ得る。それらには、チオウレア、ポリエチレングリコール、ポリエーテルスルフィド、メルカプト化合物、クマリン、芳香族スルホンアミド、サッカリン、ビスナトリウムスルホプロピルジスルフィド、アミンまたはアミド官能基を有する高分子量ポリマーのような化学物質を含む加速剤、阻害剤、平坦化剤、界面活性剤などを含む。１０〜１００ｎｍほどの狭さまたはさらに狭い幅を有する谷が優先的に電解めっき溶液中のそのような添加剤を用いてＩＩＩＡ族リッチ副層のような電解めっき材料により充填され、平坦化される。

すでに調製された実質的に金属の前駆体層上のＩＩＩＡ族リッチ表面膜の電解めっきまたは無電解めっきは以下の利点を有することに注意されたい。ｉ）ＩＢＩＩＩＡＶＩＡ族層と太陽電池デバイスの形成の後、短絡およびデバイス性能の減少を引き起こす過剰なＩＢ族材料を含み得るあらゆる領域の組成の被覆と調節。ｉｉ）良好な品質の接合が、堆積されたＣｄＳ層または他の接合形成材料により形成されるようにＶＩＡ族材料との反応後に前駆体層および化合物膜全体の表面形態を平坦化させること。ｉｉｉ）化合物形成後によりすぐれた接合がそのような化合物層を用いて製造されるように前駆体層全体の表面層を緻密化すること。それらの利点はまた、他の技術により堆積される前駆体層による固定の問題にも適用可能である。この場合には、すでに形成された前駆体層上にＩＩＩＡ族リッチ層を付着する電着工程が、表面形態を改善し、密度を増加させ、微視的な組成均一性を改善する表面処理工程であるとみなされ得る。

例えば、図９は、Ｃｕ、またはＣｕ−ＩｎまたはＣｕ−ＧａまたはＣｕ−Ｉｎ−Ｇａ含有ナノ粒子インクのスプレーまたはドクターブレード操作のようなナノ粒子堆積法により基材９２上に形成され得る金属前駆体層９３を示す。この場合のナノ粒子はサイズとして＜２００ｎｍであり得、それらは、周知の有機界面活性剤および分散剤に補助されて水、アルコールまたはエチレングリコールのような溶媒中に分散されてインクを形成する。前駆体層９３は、堆積されたままの形態で存在し得るものであり、または、それは、互いにそして基材９２のコンタクト膜９１にナノ粒子を少なくとも部分的に溶融する目的のために１００〜４００℃のような高温でアニーリング工程のような処理工程に供され得る。代わりに、一般的に、前駆体層９３は、いずれかの方法により作られた、劣った表面形態および／または劣った微視的な組成均一性を有するいずれかの実質的に金属の前駆体層であり得る。例えば、前駆体層は、まず、Ｃｕ、ＩｎおよびＧａを含む酸化物粒子のインクを基材上に堆積させて酸化物膜を形成させ、次いで、酸化物膜を還元させて、例えば、Ｃｕ、ＩｎおよびＧａを含む９０モルパーセントを超える金属成分を含む実質的に金属の膜を得ることにより、得ることができる。この図から理解され得るように、前駆体層９３の頂部表面はナノ粒子の顆粒状の性質または前駆体層を形成するために典型的に用いられる熱処理工程または還元工程のために荒い。多くの間隙が存在し、それは、表面かその近くでミクロンかミクロン未満の大きさである。例として、前駆体層は、２００〜２０００ｎｍの厚さを有しうるものであり、その表面の荒さは、５０〜５００ｎｍ台であり得る。ＩＩＩＡ族リッチ層９４は、前駆体層９３の荒い表面上に電着されて、荒さおよび多孔性が実質的に存在しない表面９５を有する前駆体層９６全体を作る。例えば、表面９５は、５〜１０ｎｍ台の荒さを有し得る。めっき液が最も小さいキャビティまたは細孔に浸入する能力を有し、図８ｂとの関連で記載されるようにそれらを充填するので、このことが達成される。前駆体層９３はＣｕリッチであり得る、すなわち、Ｃｕ／Ｉｎ、またはＣｕ／ＧａまたはＣｕ／（Ｉｎ＋Ｇａ）比は＞１である。この場合には、ＩＩＩＡ族リッチ層９４は、Ｉｎおよび／またはＧａを含み得るものであり、平坦化または間隙充填添加剤を含む電解液でめっきされ得る。ＩＩＩＡ族リッチ層もＩｎおよびＧａ層のような複数の層を含み得る。ＩＩＩＡ族リッチ層の厚さが調節されて、前駆体層９６全体について所望の化学量論または組成全体をもたらす。代わりに、前駆体層９３は、１または＜１のＣｕ／ＩｎまたはＣｕ／ＧａまたはＣｕ／（Ｉｎ＋Ｇａ）比を有し得る。この場合には、より薄いＩＩＩＡ族リッチ層が必要とされるであろう。前駆体層９３も実質的にＣｕ粒子から作られ得る。この場合には、Ｉｎおよび／またはＧａはこの荒く多孔性のＣｕ層上に電着され、所望のＣｕ／Ｉｎ、Ｃｕ／ＧａまたはＣｕ／（Ｉｎ＋Ｇａ）比に組成全体を調節し、同時に細孔を充填し、少なくとも１種のＶＩＡ族材料との反応の後、高品質化合物膜形成のために前駆体層全体の表面を平坦化する。

本発明の上記加工工程の電着工程のために用いられ得る装置４０の模式図が図１０に示される。装置は、例として、Ｃｕ−ＧａおよびＩｎの電着を取り上げて記載されている。図１０の装置の一般的設計が本発明の電解めっきに関連する実施形態すべてを実施するために用いられ得ることが当業者には明らかであろう。図１０の装置４０は、複数のステーションを備えるインラインシステムである。装置４０は基板４０ａを加工し、その基板は、可撓性ホイルまたは硬質シートの形態で存在し得る。堆積は導電体４１上で実施され、その導電体は、基板４０ａの一方の面上にすでに被覆されている。まず、Ｃｕ−Ｇａ層は、Ｃｕ−Ｇａ電解めっきステーション４２ａの中の導電体４１上に堆積される。銅−Ｇａ電解めっきステーション４２ａは電解めっき室４５を備え、囲い５２は、入り口５０を通して電解めっき液を受容し、開口５１を通して導電体４１の表面上にそれを送り出す。電解めっき溶液は、矢印４８により示される方向に流れる。アノード４７は囲い５２に向けて配置され、囲いはポリプロピレンのような絶縁材料で作られている。アノード４７はＰｔまたはＰｔで被覆されたＴｉのような不活性材料で作られ得るものであり、またはアノードは、ＣｕまたはＣｕ−Ｇａ合金アノードであり得る。アノード４７は、めっき溶液が流れることを可能とするためにその中に細孔または開口を有しうる。電気的コンタクト４６は導電体４１の表面にやわらかく触れるように設置される。もしプロセスがインラインモードで実施されるならば、Ｃｕ−Ｇａ層が堆積されるとき基板４０ａは方向「Ｐ」に連続的に動くことに注意されたい。したがって、第１のコンタクト４６ａはめっきの前に導電体４１の表面に触れながら、第２のコンタクト４６ｂは導電体４１上に開口５１を通して堆積されるＣｕ−Ｇａ層の表面に触れる。その点については、第２のコンタクト４６ｂによるＣｕ−Ｇａ表面の引っかきは、軽く接触するばね負荷またはローラー型のコンタクトを用いることにより回避されるべきである。第２のコンタクト４６ｂをなくして１組のみのコンタクト（第１のコンタクト４６ａ）を用いることも可能である。２つのコンタクトが図４に模式的に示されているけれども、開口５１により規定される領域の外側にある限りいずれの数のコンタクトも用いられ得ることを理解すべきである。もし基板４０ａが導電性であるならば、そのときは、電気的コンタクトは、堆積された層を引っかくことについてのあらゆる問題を取り除く背面表面４０ｂ上に作られ得る。

電着の間、コンタクト４６とアノード４７の間に電圧を印加して、コンタクトと基板の導電表面をよりカソード的にする。このことは、基板の導電表面上に堆積を引き起こす。めっき溶液は導電体４１の表面上に開口５１を通して注入され、次いで、囲い５２の外側に向かって流れて回収され、再生され、再循環する。開口５１は、長方形状のスリットの形態で存在し得る。用いられるめっき電流密度、方向Ｐのスリットの幅、および基板の動きの用いられる速度は、開口５１上を動く基板の部分で得られるＣｕ−Ｇａ層の厚さを決定する。（Ｐに垂直な方向の）スリットの長さは、どのくらいの大きさに基板が加工され、装置４０の出力がどの程度かを決定する。開口５１またはスリットの幅は１〜１０ｃｍの範囲で存在し得るものであり、一方、その長さは、３０〜１２０ｃｍの範囲に存在し得る。

導電体４１の表面はＣｕ−Ｇａ層で被覆されるので、それは、Ｃｕ−Ｇａ層の表面がすすがれ、化学物質残留物が除去されるすすぎ／乾燥ステーション４３に移動する。すすぎの後、表面は、それに対して空気または窒素を吹き付けることにより乾燥され得る。すすぎと乾燥の後、Ｃｕ−Ｇａによりすでに被覆された表面の一部は、アニールステーション４４に移動する。前述のように、アニールステーション４４の使用は、任意であるが、良好な組成の制御を保証することが好ましい。Ｃｕ−Ｇａ電解めっきステーション４２ａで実施される電着工程が、完全に合金であるＣｕ−Ｇａ層をもたらすならば、アニールステーション４４の必要はなくなるかもしれない。アニールステーション４４において、新たに堆積されたＣｕ−Ｇａ層は、熱源５５からの熱に暴露される。熱源５５は、抵抗性加熱素子、加熱用ランプの集まり、レーザー光線など前述の通りであり得る。Ｃｕ−Ｇａ層をアニールステーション４４の中でアニーリングして、ＣｕとＧａの実質的合金化とＣｕ−Ｇａ合金層の形成を保証する。一旦Ｃｕ−Ｇａ合金層が導電体４１の表面上に形成されると、それは、Ｉｎ層を堆積するためにＩｎ電解めっきステーション４２ｂに移動して、図７または８ｂにおいて示されるもののような前駆体構造が得られる。Ｉｎ電解めっきステーションはＣｕ−Ｇａ電解めっきステーションときわめて似ていることがあり、したがって、その詳細は、図１０において示されない。この場合のアノードは、不活性アノードまたはＩｎアノードであり得る。開口の幅およびめっき電流密度は、所望のＩｎ層厚さおよび所望の全体としてのＣｕ／（Ｉｎ＋Ｇａ）およびＧａ／（Ｇａ＋Ｉｎ）比をもたらすように選択される。図１０の装置４０の操作の好ましいモードは「インライン」であるので、方向Ｐでの基板４０ａの速度は直列モードで実施されるすべての工程について同じである。したがって、電解めっきされる種々の層の厚さは、おのおののプロセスステーションで用いられるめっき電流密度により制御され得る。本発明の種々の段階も装置の別の部位の中でも実施され得ることを理解されたい。例えば、Ｃｕ−Ｇａ電解めっきおよびアニーリングは１つの装置の中で実施され得るものであり、Ｉｎ電解めっきは別の装置の中で実施され得るものである。４つのプロセスステーションが図１０において示されるけれども、多数のプロセスステーションが図１０の装置に加えられ得る。例えば、複数のＣｕ−Ｇａ電解めっきステーションおよびＩｎ電解めっきステーションおよびアニールステーションは出力を増加させるために用いられ得る。図６ａ〜６ｄで記載された本発明を実施するために、図１０において示される２以上のユニットが直列で付け加えられ得る。セレン化／硫化ステーションでさえ、ＶＩＡ族物質を有する新たに堆積されたＣｕ−Ｇａ／Ｉｎ前駆体スタックを反応させるために終端に加えられて、後に記述されるように化合物層を形成し得る。

本発明の別の好ましい実施形態において、Ｃｕ−Ｇａ合金層は、Ｃｕ層をＧａ担持層と反応させることにより形成される。図１１ａは、Ｃｕ層３００で被覆された基材２４０を示す。Ｃｕ層３００は好ましくは電着を通して導電体２２０上に堆積される。しかし、他の周知の膜堆積技術も用いられ得る。Ｃｕ層３００の堆積の後、Ｇａ担持層３１０は、図１１ｂにおいて示されるようにＣｕ層３００上に堆積される。Ｇａ担持層は、好ましくは、Ｇａ層であるが、また、Ｇａ−Ｉｎ合金も含み得る。Ｇａ担持層は、好ましくは、電解めっきを用いて堆積される。しかし、他の薄膜堆積技術も用いられ得る。ＧａおよびＧａ−Ｉｎ合金は＜１５６℃の低温で溶融するので、溶融スプレーまたは浸漬のような技術もそれらの材料の堆積のために利用され得る。浸漬技術では、基板は、ＧａまたはＧａおよびＩｎの溶融物であり得る溶融物に浸漬され、それから取り出される。この場合には、少量のＣｕ（１〜１０％）も溶融物に含むことにより電着されたＣｕ層３００から溶融物へのＣｕの滲出を回避する。一旦Ｃｕ層３００およびＧａ担持層３１０のスタックが図１１ｂにおいて示されるように形成されれば、スタックは、前述のようにアニーリングされて、図１１ｃに示されるようにＣｕ−Ｇａ合金層３２０を形成する。もしＧａ担持層３１０がＩｎを含むならば、Ｃｕ−Ｇａ合金層も元素ＩｎまたはＣｕ−Ｉｎ合金またはＩｎ−Ｇａ合金の形態でいくらかのＩｎを含み得る。Ｇａ担持層中のＩｎの原子％は、好ましくは、０〜２０％の範囲にある。したがって、Ｇａ担持層の融点は、好ましくは３０℃未満である。アニーリング工程およびＣｕ−Ｇａ合金層３２０の形成の後、Ｉｎ層は、好ましくは電着によりＣｕ−Ｇａ層上に堆積されて、図７におけるものと同様な構造を得る。低コスト大面積堆積法を用いる本発明の好ましいプロセスフローは、ａ）基材上のＣｕ層の電着、ｂ）Ｃｕ層上のＧａ層の電着、ｃ）Ｃｕ−Ｇａ合金層を形成するためのＣｕ／Ｇａスタックのアニーリング、およびｄ）図７において示されるような前駆体層を形成するためのＣｕ−Ｇａ層上のＩｎ層の電着である。図１０の装置は容易に形成され得るものであり、それがそれらのプロセス工程を実施し得る。平坦化能力を有する電解液からのＩｎの電着は、図８ａおよび図８ｂと関連して前述されたＣｕ−Ｇａ合金層中に存在し得る荒い形成の問題と微視的な組成不均一性の問題に対処する。

ＶＩＡ族材料を有する金属前駆体の反応は、種々の方法で達成され得る。１つの実施形態において、前駆体層は、高温のＶＩＡ族蒸気に暴露される。それらの技術は当該分野で周知であり、それらは、３５０〜６００℃の温度範囲に固体Ｓｅ、固体Ｓ、固体Ｔｅ、Ｈ₂Ｓｅガス、Ｈ₂Ｓガスなどのような供給源から提供されるＳｅ蒸気、Ｓ蒸気、およびＴｅ蒸気の少なくとも１種の存在下で５分から１時間の範囲の時間、前駆体層を加熱する工程を含む。別の実施形態において、ＶＩＡ族材料の１層または複数の層は前駆体層上に堆積され、スタック層はその後、炉の中すなわち高速熱アニーリング炉などの中で加熱される。ＶＩＡ族材料は、前駆体層上に蒸着、スパッタリングまたはめっきされ得る。代わりに、ＶＩＡ族ナノ粒子を含むインクが調製され得るものであり、それらのインクは前駆体層上に堆積され、ＶＩＡ族ナノ粒子を含むＶＩＡ族材料層を形成し得る。浸漬、スプレー、ドクターブレード加工またはインクによる印刷技術を用いてそのような層を堆積させ得る。反応は、高温で１分間から３０分間の時間温度に応じて実施され得る。反応の結果として、ＩＢＩＩＩＡＶＩＡ族化合物が前駆体から形成される。反応チャンバを図１０の装置に加えて、プロセス全体をインラインで実施し得ることも注意されたい。

太陽電池は、この分野で周知の材料と方法を用いて本発明の化合物層上に製造され得る。例えば、薄い（＜０．１ミクロン）ＣｄＳ層が化学的浸漬方法を用いて化合物層の表面上に堆積され得る。ＺｎＯの透明ウインドウがＭＯＣＶＤまたはスパッタリング技術を用いてＣｄＳ層上に堆積され得る。金属のフィンガーパターンを任意にＺｎＯ上に堆積させて、太陽電池が完成する。

本発明は、ある種の好ましい実施形態に関連して記載されているけれども、それに対する修正は当業者には明瞭であろう。

ＩＢＩＩＩＡＶＩＡ族吸収層を用いる太陽電池の断面図である。 「ボール化」によるＩｎおよびＧａ層の不均一表面形態を例示する、基材上に堆積された先行技術のＣｕ／Ｉｎ／Ｇａ金属前駆体スタックを示す。 図２ａにおける領域２７の拡大図を示す。 図２ｂに示される金属前駆体層をＶＩＡ族材料と反応させることにより得られる、微視的な組成不均一性を有する先行技術のＩＢＩＩＩＡＶＩＡ族化合物膜を示す。 堆積されたままの形態で均一な表面形態を例示する、基材上に堆積されたＣｕ／Ｉｎ／Ｇａ金属前駆体スタックを示す。 ＩＩＩＡ族相の溶融による不均一な表面形態の形成を例示する、高温に加熱された後の図３ａの金属前駆体を示す。 Ｃｕ−Ｉｎ二元相図を示す。 Ｃｕ−Ｇａ二元相図を示す。 本発明の好ましいプロセスシーケンスを示す。 Ｃｕ−Ｇａ合金およびＩｎ層を含む好ましい前駆体スタックを示す。 平坦でない表面トポグラフィーを有する第１の金属前駆体副層を示す。 平坦な表面トポグラフィーを形成する、第１の金属副層の非平坦表面上に堆積された第２の金属副層を示す。 平坦化状態での多孔性で荒い前駆体膜とその上に堆積された電解めっき層を備える平坦表面を有する全前駆体層を示す。 薄層を電解めっきし、洗浄し、およびアニーリングするための装置を示す。 基材上に堆積されたＣｕ層を示す。 基材上に堆積されたＣｕ／（Ｇａ担持膜）のスタックを示す。 図１１ｂのスタックを反応させることにより基材上に形成された合金層を示す。

Claims (16)

1. 基材上にＩＢＩＩＩＡＶＩＡ族半導体層を成長させる方法であって、
   基材上にＩＢ族材料の膜を堆積し、および少なくとも１つのＩＩＩＡ族材料の層を堆積し、前記膜および少なくとも１つの層の両方ともその中に実質的な量のＶＩＡ族材料を含まない工程と、
   炉を用いてＩＢ族材料の膜および少なくとも１つのＩＩＩＡ族材料の層を混合して、実質的な量のＶＩＡ族材料を含まない混合層を形成する工程と、
   混合層上に、２０〜２５０ｎｍの範囲の膜厚を有するＩＩＩＡ族材料の副層およびＩＢ族材料の副層の少なくとも１つを含む薄い金属膜を形成する工程と、
   混合層および金属膜をＶＩＡ族材料と反応させてＩＢＩＩＩＡＶＩＡ族半導体層を成長させる工程と
   を含む方法。
2. 混合層上に金属膜を形成する工程はＩＩＩＡ族材料の副層として第１のＩＩＩＡ族材料の層および別のＩＩＩＡ族材料の層を形成する工程を含む請求項１記載の方法。
3. 混合工程はＩＢ族材料の膜および少なくとも１つのＩＩＩＡ族材料の層を摂氏５０〜３５０度の範囲の温度に加熱し、加熱工程を２〜６００秒の時間実施し、混合層を全体にわたって実質的に合金化し、それにより実質的に均一な微視的組成を達成する請求項１記載の方法。
4. 混合層におけるＩＢ族材料対ＩＩＩＡ族材料のモル比が１．０より大きい請求項３記載の方法。
5. さらに、形成工程の後に混合層および金属膜をアニーリングしてアニール層を作る工程を含み、アニーリング工程を摂氏５０〜３５０度の温度で実施する請求項１記載の方法。
6. さらに、堆積、混合、形成、およびアニーリングの工程を少なくとも１回繰り返して前駆体層を形成する請求項５記載の方法。
7. 堆積および形成の工程をおのおの電着を用いて実施し、ＶＩＡ族材料はセレンおよび硫黄の少なくとも１つを含む請求項１記載の方法。
8. 基材上にＣｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）₂半導体層を成長させる方法であって、
   基材上に銅の膜を堆積し、ならびにインジウムの層およびガリウムの層の少なくとも１つを堆積し、前記膜および少なくとも１つの層の両方ともその中に実質的な量のＶＩＡ族材料を含まない工程と、
   炉を用いて銅の膜ならびにインジウムの層およびガリウムの層の少なくとも１つを混合して、実質的な量のＶＩＡ族材料を含まない混合層を形成する工程と、
   混合層上にインジウム副層、ガリウム副層および銅副層の少なくとも１つを含む薄い金属膜を形成し、前記金属膜は２０〜２５０ｎｍの範囲の膜厚を有する工程と
   混合層および金属膜をＶＩＡ族材料と反応させてＩＢＩＩＩＡＶＩＡ族半導体層を成長させる工程と
   を含む方法。
9. 混合工程は銅の膜ならびにインジウムの層およびガリウムの層の少なくとも１つを摂氏５０〜３５０度の範囲の温度に加熱する工程を含み、混合層におけるＣｕ／（Ｉｎ＋Ｇａ）のモル比が１．０より大きい請求項８記載の方法。
10. 堆積工程は基材上に銅の膜ならびにインジウムの層およびガリウムの層の両方を堆積し、混合工程は銅の膜、インジウムの層およびガリウムの層を混合して混合層を形成し、金属膜はインジウム副層およびガリウム副層および銅副層を含み、混合層および金属膜を反応させる工程は混合層および金属膜を硫黄およびセレンの少なくとも１つと反応させてＣｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）₂半導体層を成長させる請求項８記載の方法。
11. 混合層および金属膜を反応させる工程は混合層および金属膜を硫黄およびセレンの少なくとも１つと反応させてＣｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）₂半導体層を成長させる請求項８記載の方法。
12. 堆積工程は基材上に銅の膜およびインジウムの層を堆積し、混合層における銅対インジウムのモル比が１．２２以上である請求項８記載の方法。
13. 金属膜はガリウム副層を含み、混合層および金属膜を反応させる工程は混合層および金属膜を硫黄およびセレンの少なくとも１つと反応させてＣｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）₂半導体層を成長させる請求項１２記載の方法。
14. 金属膜は銅副層およびガリウム副層を含み、混合層および金属膜を反応させる工程は混合層および金属膜を硫黄およびセレンの少なくとも１つと反応させてＣｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）₂半導体層を成長させる請求項１２記載の方法。
15. 堆積工程は基材上銅の膜およびガリウムの層を堆積し、混合層におけるＣｕ／Ｇａのモル比が１以上であり、金属膜がインジウム副層を含み、混合層および金属膜を反応させる工程は混合層および金属膜を硫黄およびセレンの少なくとも１つと反応させてＣｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）₂半導体層を成長させる請求項８記載の方法。
16. 堆積および形成の工程をおのおの電着を用いて実施する請求項８記載の方法。

Images