TWI418047B - Ib-iiia-via2化合物半導體薄膜之製造裝置 - Google Patents
Ib-iiia-via2化合物半導體薄膜之製造裝置 Download PDFInfo
- Publication number
- TWI418047B TWI418047B TW098100298A TW98100298A TWI418047B TW I418047 B TWI418047 B TW I418047B TW 098100298 A TW098100298 A TW 098100298A TW 98100298 A TW98100298 A TW 98100298A TW I418047 B TWI418047 B TW I418047B
- Authority
- TW
- Taiwan
- Prior art keywords
- iiia
- group
- via element
- group via
- compound semiconductor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/0623—Sulfides, selenides or tellurides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/228—Gas flow assisted PVD deposition
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/24—Vacuum evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
Description
本發明係關於化合物半導體薄膜之製作,且特別是關於一種IB-IIIA-VIA2化合物半導體薄膜的製造方法與製造系統。
目前太陽能電池主要以矽晶圓太陽能電池為主流。然而由於矽晶圓太陽能電池的製作需要規模龐大的廠房以及耗費大量能源,因此其材料成本與製作成本仍高。且基於物理性質的限制,目前矽晶圓太陽能電池之厚度通常不低於200μm,因此需要使用相當多矽原料。
因此,近年來便發展出了有別於矽晶圓太陽能電池之眾多其他類型太陽能電池製作技術,其中之一為包括如硒化銦銅(Copper Indium Diselenide,CIS)或銅銦鎵硒(Copper Indium Gallium Diselenide,CIGS)等IB-IIIA-VIA2化合物半導體材料之薄膜太陽能電池(thin film solar cell),其內所應用之IB-IIIA-VIA2化合物半導體薄膜的吸光光譜範圍極廣且具有相當好之穩定性,因而可作為薄膜太陽能電池內之吸收層(absorber)之用。藉由上述IB-IIIA-VIA2化合物半導體薄膜的應用,薄膜太陽能電池可採用價格相對低廉之玻璃、塑膠或不鏽鋼等材質基板而製備,其厚度可較傳統矽晶圓太陽能電池減少90%以上,因而有利於太陽能電池的大量生產與大面積生產等應用。
於習知IB-IIIA-VIA2族化合物半導體薄膜的製作中,
通常利用物理氣相沈積方式(Physical Vapor Deposition)將IB族元素與IIIA族元素或含IB-IIIA族元素之合金前驅物(precursor)沈積於基板上,以於基板上形成多個元素膜層或一合金層之堆疊結構後,再採用硒(Se)或硫(S)進行硒化或硫化處理,以形成IB-IIIA-VIA2族化合物半導體薄膜。
而上述硒(Se)或硫(S)進行硒化或硫化處理通常為直接共蒸鍍法以及二階段法等兩種方法。直接共蒸鍍法通常應用於基板面積小於30cm x 30cm的製作,若需增大所製作之基板面積,則其所需投入的設備成本極高,且對於所形成之IB-IIIA-VIA2族化合物半導體薄膜均勻性部分更難以控制。
另外,若採用二階段法來製作IB-IIIA-VIA2族薄膜時,則先採用濺鍍方式於基板上沈積形成含IB族元素以及IIIA元素或含IB-IIIA族元素合金之堆疊膜層結構,接著進行硫化或硒化處理,進而於基板上反應形成IB-IIIA-VIA2族化合物半導體薄膜,其係採用以下所示之三種硫化/硒化處理方式,以使得位於基板上之IB族元素與IIIA族元素或含IB-IIIA族元素合金之膜層與VIA族元素反應形成IB-IIIA-VIA2族化合物半導體薄膜。目前,於二階段法中所使用的硒化或硫化處理包括以下三種方法:(1)以如H2Se或H2S之氫化物混合惰性氣體(Ar、N2)所形成的反應性氣體進行硒化或硫化處理。然而,本法之處理溫度雖然可降低至500℃左右,但是其中應用H2Se或H2S等硒化或硫化用氣體之毒性極高而具有人體危害問題。因此本法於應用時需針對製程控制以及人員危害控管
等方面投入龐大的管控成本,因而不利於對商業生產之實現;(2)將如硒或硫之固態VIA族元素置於反應槽內並加熱之以產生硒或硫蒸氣,並使得此些VIA族元素之蒸氣與IB族元素與IIIA族元素或與IB-IIIA族元素合金反應而形成IB-IIIA-VIA2族化合物半導體薄膜。然而,本方法之硒化及硫化效果較差,且所使用之VIA族元素的利用率也較低,其處理溫度約介於520℃至550℃之間。經加熱所產生的VIA族元素之蒸氣通常含有單原子(Se、S)與原子團(Se2、Se6、Se8、S2、S6、S8),此些原子團與IB族元素及IIIA族元素,或與IB-IIIA族合金之間的反應效果比與單原子之反應來的差,故需先將原子團分解成為單原子。因此,本法須提供額外的能量以將原子團裂解成單原子團而使用;以及(3)利用真空處理方式,即於真空系統中產生VIA族單原子或原子團,並使此些VIA族單原子或原子團與形成於基板上之IB族元素及IIIA族元素或與IB-IIIA族合金反應而形成IB-IIIA-VIA2族化合物半導體薄膜。本方法雖有助於提升VIA族元素利用率,但在VIA族元素與IB族元素及IIIA族元素之間或與IB-IIIA族合金之間的反應功效仍屬不佳。
有鑑於此,本發明提供了一種IB-IIIA-VIA2化合物半導體薄膜之製造方法與製造系統,以解決上述習知問題。
依據一實施例,本發明提供了一種IB-IIIA-VIA2化合物半導體薄膜之製造方法,包括:
提供一基板,其上形成有一前驅物薄膜,其中該前驅物薄膜包括IB族元素與IIIA族元素;施行一回火程序,對該基板及其上之該前驅物薄膜,以於該基板上形成一IB-IIIA合金薄膜;以及施行一表面處理程序,通入離子化VIA族元素與該IB-IIIA合金薄膜反應,以形成一IB-IIIA-VIA2化合物半導體薄膜。
依據另一實施例,本發明提供了一種IB-IIIA-VIA2化合物半導體薄膜之製造系統,包括:一反應腔體;一壓力控制單元,連結於該反應腔體,以控制該反應腔體內之壓力;一基座,設置於該反應腔體內,以承載至少一基板,其中該基板包括IB族元素與IIIA族元素;一第一VIA族元素供應單元,連結於該反應腔體,以提供經汽化之第一VIA族元素至該反應腔體內;以及一電漿單元,位於該反應腔體內,於電漿單元內可產生一高能量密度電漿區,其中於反應進行時,該反應腔體內之該經汽化之第一VIA族元素於通過該高能量密度電漿區後產生了離子化之第一VIA族元素,而該離子化之第一VIA族元素擴散進入該基板上以形成一IB-IIIA-VIA2化合物半導體薄膜。
為了讓本發明之上述和其他目的、特徵、和優點能更明顯易懂,下文特舉一較佳實施例,並配合所附圖示,作詳細說明如下:
本發明之實施例將藉由以下內容以及第1~6圖等圖式而加以說明。
請參照第1圖,顯示了依據本發明一實施例之IB-IIIA-VIA2化合物半導體薄膜之製造裝置300,其主要包括了反應腔體302、壓力控制單元304、用以承載一基板310之基座306、VIA族元素供應單元320與電漿單元340等主要構件。
於使用如第1圖所示之製造裝置300製作IB-IIIA-VIA2化合物半導體薄膜時,經由壓力控制單元304將反應腔體內壓力控制如低於常壓之反應壓力,例如是介於5x10-7torr~5x10-1torr之一壓力,而VIA族元素供應單元320即可供應汽化之VIA族元素至反應腔體302內,且此汽化之VIA族元素通過位於管線330內由電漿單元340所形成之高能量密度電漿區360後而於電漿單元340與基板310間之區域內形成了VIA族元素離子區365。VIA族元素離子區365內之離子化之VIA族元素則可擴散進入基板310內並與基板310上所含之IB族元素與IIIA族元素或IB-IIIA族合金薄膜之前驅物薄膜312反應,因而於基板310上形成了IB-IIIA-VIA2化合物半導體薄膜(未顯示)。
如第1圖所示,反應腔體302之材質例如為不鏽鋼或耐高溫金屬等耐真空材質。而壓力控制單元304則連結於反應腔體302,以控制反應腔體302內之壓力介於5x10-7torr~5x10-1torr之間,其可包括如旋轉式泵浦或機械式泵浦之一低真空抽氣裝置與如擴散式泵浦、低溫式泵浦或渦輪
式泵浦之一高真空抽氣裝置(未顯示)。
請繼續參照第1圖,於基座306之內則可整合有一溫度控制裝置308,其可控制基板310之溫度使之介於室溫~700℃之一範圍,溫度控制裝置308例如為電阻式加熱裝置或鹵素型加熱裝置。連結於反應腔體302之VIA族元素供應單元320內則主要包括了VIA族元素儲槽324、溫度控制裝置322以及以及載氣供應裝置328等主要構件。VIA族元素儲槽324係用於存放固態VIA族元素326,例如為固態之硫或硒。溫度控制裝置322係埋設於VIA族元素供應單元320之內,以於操作時加熱VIA族元素儲槽324內之固態VIA族元素並使之汽化,而載氣供應裝置328則可提供如氮氣及或其他惰性氣體之載氣至VIA族元素儲槽324處,進而傳輸其內汽化之VIA族元素(未顯示)進入反應腔體302內。於VIA族元素供應單元320內設置有數個流量計(未顯示),以分別控制進入VIA族元素儲槽324處之載氣流量以及進入反應腔體302內汽化之VIA族元素的流量。
請繼續參照第1圖,電漿單元340係設置於反應腔體302內且透過管路330而連結於VIA族元素供應單元320。於電漿單元340內可設置有如直流電輝光放電裝置、射頻放電裝置、電子迴旋加速共振裝置或微波裝置之一電漿產生裝置342,以於操作時於鄰近電漿單元340之管路330內生成一高能量密度電漿區360,而傳輸進入反應腔體302內之汽化之VIA族元素(未顯示)於通過由電漿單元340所形成之高能量密度電漿區360後便於電漿單元340與基板
310間之區域生成了由離子化之VIA族元素構成之VIA族元素離子區365。於一實施例中,汽化之VIA族元素經離子化後所得到之離子化VIA族元素例如為Se+、Se++、S+、S++及其混合物。
請參照第2圖,繪示了依據本發明另一實施例之IB-IIIA-VIA2化合物半導體薄膜之製造裝置400。
如第2圖所示,此製造裝置400相似於如第1圖所示之製造裝置300,其不同處在於製造裝置400內更設置了一X射線螢光分析單元,其係由X射線光源370以及偵測器380所組成。藉由X射線光源370發出X射線392並藉由偵測器380檢測於基板310表面為X射線392所產生之光譜394,如此可有效且即時監測IB、IIIA族前驅物在反應過程中的結構與組成比例的變化,以及於硒化或硫化處理過程中IB-IIIA-VIA2族化合物薄膜的結構與組成比例的變化,並達到製程即時監控之效果。
請參照第3圖,繪示了依據本發明又一實施例之IB-IIIA-VIA2化合物半導體薄膜之製造裝置500。
如第3圖所示,此製造裝置500相似於如第1圖所示之製造裝置300,其不同處在於額外設置了另一VIA族元素供應單元、一電漿單元以及一溫度控制裝置。
請參照第3圖,製造裝置500主要包括了反應腔體502、壓力控制單元504、用以承載一基板510之基座506、VIA族元素供應單元520與540、電漿單元530與550以及溫度控制裝置514等主要構件,而電漿單元530與550則分別藉由管路536與556而與VIA族元素供應單元520
與540相連結。
於使用製造裝置500製作IB-IIIA-VIA2化合物半導體薄膜時,可經由壓力控制單元504將反應腔體內壓力控制如低於常壓之反應壓力,例如是介於5x10-7torr~5x10-1torr之一壓力,而VIA族元素供應單元520與540即可供應兩種以上之相異汽化VIA族元素至反應腔體502內,且此些汽化VIA族元素於分別通過由電漿單元530與550於鄰近管路536與556內所分別形成之高能量密度電漿區534與554後於電漿單元530與550以及基板510間之區域形成了包含兩種以上之離子化VIA族元素之VIA族元素離子區560。位於VIA族元素離子區560之此些離子化VIA族元素則可擴散進入基板510內並與基板510上所含之IB族元素與IIIA族元素或IB-IIIA族合金薄膜之前驅物薄膜512反應,因而於基板310上形成了IB-IIIA-VIA2化合物半導體薄膜(未顯示)。第3圖內所示之反應腔體502與壓力控制單元504之實施情形同第1圖之反應腔體302與壓力控制單元304,在此不再重複描述。
請繼續參照第3圖,於基座506之內則整合有一溫度控制裝置508,以控制基板510之溫度。於本實施例中,於對應於基座506之一對稱側之反應腔體502上則額外設置有另一溫度控制裝置514,以對反應腔體502內所施行之反應的反應溫度做更精準的控制。上述溫度控制裝置508與514亦與如第1圖內之溫度控制裝置308相同,例如為電阻式加熱裝置或鹵素型加熱裝置。
請繼續參照第3圖,連結於反應腔體502之一側之VIA
族元素供應單元520內則包括VIA族元素儲槽524、溫度控制裝置522以及以及載氣供應裝置528等主要構件。VIA族元素儲槽524係用於存放固態之VIA族元素526,例如為固態硫或硒其中之一。溫度控制裝置522係埋設於VIA族元素供應單元520之內,以於操作時加熱VIA族元素儲槽524內之固態VIA族元素526並使之汽化,而載氣供應裝置528則可提供如氮氣及或其他惰性氣體之載氣至VIA族元素儲槽524處,進而傳輸其內汽化之VIA族元素(未顯示)進入反應腔體502內。於VIA族元素供應單元520內設置有數個流量計(未顯示),以分別控制進入VIA族元素儲槽524處之載氣流量以及進入反應腔體502內汽化之VIA族元素的流量。
另外,於反應腔體502另一側則連結有另一VIA族元素供應單元540內,以傳輸與VIA族元素供應單元520所供應之相異VIA族元素至反應腔體502內。在此,VIA族元素供應單元540包括VIA族元素儲槽544、溫度控制裝置542以及以及載氣供應裝置548等主要構件。VIA族元素儲槽544係用於存放固態之VIA族元素546,例如為固態硫或硒其中之一。溫度控制裝置542係埋設於VIA族元素供應單元540之內,以於操作時加熱VIA族元素儲槽544內之固態VIA族元素546並使之汽化,而載氣供應裝置548則可提供如氮氣及或其他惰性氣體之載氣至VIA族元素儲槽544處,進而傳輸其內汽化之VIA族元素(未顯示)進入反應腔體502內。於VIA族元素供應單元540內設置有數個流量計(未顯示),以分別控制進入VIA族元素儲槽544
處之載氣流量以及進入反應腔體502內汽化之VIA族元素的流量。藉由如第3圖所之IB-IIIA-VIA2化合物半導體薄膜之製造裝置500的應用,所製備出之IB-IIIA-VIA2化合物半導體薄膜內可含有兩種以上之不同VIA族元素。
請參照第4圖,繪示了依據本發明另一實施例之IB-IIIA-VIA2化合物半導體薄膜之製造裝置600。
如第4圖所示,此製造裝置600相似於如第1圖所示之製造裝置600,其不同處在於製造裝置600內之基座可同時承載數個間隔排列之基板650,以同時於多個基板650上分別形成IB-IIIA-VIA2化合物半導體薄膜,以利大量生產方面之應用。
請參照第4圖,製造裝置600主要包括了反應腔體602、壓力控制單元604、用以承載數個基板650之基座630、VIA族元素供應單元610、電漿單元620以及溫度控制裝置604等主要構件,而電漿單元620則藉由管路626而與VIA族元素供應單元610相連結。
於使用製造裝置600製作IB-IIIA-VIA2化合物半導體薄膜時,藉由壓力控制單元604將反應腔體602內壓力控制如低於常壓之反應壓力後,VIA族元素供應單元610即可提供反應腔體602經汽化之VIA族元素,且於通過由電漿單元620於其鄰近管路626內所形成之高能量密度電漿區624後產生了離子化之VIA族元素(未顯示),而此離子化之VIA族元素則於基座630鄰近基板650之空間處形成了VIA族元素離子區640,而VIA族元素離子區640之離子化VIA族元素便可擴散進入基板650內而於其上以形成
一IB-IIIA-VIA2化合物半導體薄膜(未顯示)。第4圖內所示之反應腔體602與壓力控制單元604之實施情形同第1圖之反應腔體302與壓力控制單元304,在此不再重複描述。
請繼續參照第4圖,於本實施例中溫度控制裝置604係設置於反應腔體602側壁上且環繞基座630,因而可有效地控制基座630上數個基板650之反應溫度,溫度控制裝置604例如為電阻式加熱裝置或鹵素型加熱裝置。
請繼續參照第4圖,連結於反應腔體602之VIA族元素供應單元610內則包括VIA族元素儲槽614、溫度控制裝置612以及載氣供應裝置618等主要構件。VIA族元素儲槽614係用於存放固態之VIA族元素616,例如為固態之硫或硒。而溫度控制裝置612則埋設於VIA族元素供應單元606之內,以加熱VIA族元素儲槽614內之固態VIA族元素並使之汽化,而載氣供應裝置618則可提供如氮氣及或其他惰性氣體至VIA族元素儲槽614處,進而傳輸經汽化VIA族元素(未顯示)至反應腔體602內。於VIA族元素供應單元610內設置有數個流量計(未顯示),以分別控制進入VIA族元素儲槽614處之載氣流量以及進入反應腔體602內汽化之VIA族元素的流量。
請繼續參照第4圖,電漿單元620係設置於反應腔體602內且連結於VIA族元素供應單元606,電漿單元620內可設置有如直流電輝光放電裝置、射頻放電裝置、電子迴旋加速共振裝置或微波裝置,藉以於鄰近電漿單元620之管路626內產生高能量密度電漿區624,而傳輸至反應腔體602內之經汽化VIA族元素(未顯示)於通過由電漿單
元620所形成高能量密度電漿區624後便於基座630上之數個基板650間之中心處並形成了一VIA族元素離子區640,而此VIA族元素離子區640之離子化VIA族元素接著可與基板650上之前驅物薄膜(未顯示)反應而於各基板650上形成了IB-IIIA-VIA2化合物半導體薄膜(未顯示)。前述經汽化VIA族元素例如為硫或硒等元素之蒸汽,而經離子化之VIA族元素則例如為Se+、Se++、S+、S++及其混合物。
藉由如第1~4圖所示之製造裝置300、400、500與600的應用,本發明提供了一種IB-IIIA-VIA2化合物半導體薄膜之製造方法,包括:
提供至少一基板(例如基板310、510、650),其上形成有一前驅物薄膜(例如312、512),其中此前驅物薄膜可包括IB族元素與IIIA族元素;藉由溫度控制裝置(例如溫度控制裝置308、508、514與604)之應用,對基板及其上之前驅物薄膜施行一回火程序,以於該基板上形成一IB-IIIA合金薄膜;以及藉由溫度控制裝置(例如溫度控制裝置308、508、514與604)之應用施行一表面處理程序,通入離子化VIA族元素與IB-IIIA合金薄膜反應,以形成一IB-IIIA-VIA2化合物半導體薄膜。
於一實施例中,於上述方法內所應用之IB族元素例如為銅,而所應用之IIIA族元素例如為銦(In)、鎵(Ga)或其混合物。而通入反應腔體內之離子化VIA族元素包括離子化之硒(Se)元素、硫(S)元素或其混合物。而離子化VIA族元素包括Se+、Se++、S+、S++或其混合物。
於一實施例中,上述離子化VIA族元素係由將汽化之VIA族元素通過由一直流電輝光放電裝置、一射頻放電裝置、一電子迴旋加速共振裝置或一微波裝置之電漿產生裝置所產生之一高能量密度電漿區所形成。
於一實施例中,上述離子化VIA族元素係由提供100-600W功率之電漿產生裝置所產生的電漿解離而成。
於一實施例中,上述回火程序係於介於150~400℃之溫度以及介於1 x 10-7~700torr之壓力下施行。
於一實施例中,上述表面處理程序係於介於400~600℃之溫度以及介於1 x 10-6~500torr之壓力下施行。
於一實施例中,上述基板310、510、650例如為玻璃基板、金屬基板、陶瓷基板或高分子基板。而基板形成得到上之IB-IIIA-VIA2化合物半導體薄膜則包括如CuxIn1-xSe2、CuxGaySe2、CuxIn1-xGaySe2、CuxIn1-xGay(SSe)2之IB-IIIA-VIA2化合物半導體材料,其中0<x<1;0<y<1。詳細之IB-IIIA-VIA2化合物半導體薄膜的製作請參照以下實施例之內容。
本發明之IB-IIIA-VIA2化合物半導體薄膜之製造方法與製造裝置具有以下優點:
1.利用離子化VIA族元素進行硒化或硫化之表面處理程序,其所應用之離子態VIA族元素與IB族元素及IIIA族元素或IB-IIIA族合金反應時,可提升硒化或硫化之效果且可減少所應用之硒化或硫化材料的使用量。
2.利用離子化VIA族元素在真空系統中進行硒化或硫化之表面處理程序,可免除如H2Se或H2S等高毒性氫化物氣體的使用,進而免去了針對製程控制以及人員危害控管等方面投入龐大的管控成本,並有利於對商業生產之實現。
3.本發明所提供之IB-IIIA-VIA2化合物半導體薄膜之製造裝置可同時處理數個基板,有利於IB-IIIA-VIA2化合物半導體薄膜的大量製作情形。
採用如第2圖所示之製造系統400,首先藉由溫度控制裝置322以從室溫加熱VIA族元素儲槽324內之固態硒元素至350℃以產生氣態之硒(其包括Se、Se2、Se6、Se8原子團),接著藉由載氣供應裝置328通入流量約為10sccm之氮氣進入VIA族元素儲槽324內進而將其內之硒蒸汽傳輸至由電漿單元340所產生之高密度電漿區360處,通過高密度電漿區360之硒蒸氣將解離成為離子態硒而與基板上之IB-IIIA合金反應,進而形成了IB-IIIA-VIA2化合物半導體薄膜。於本實施例中,硒蒸氣離子化之效率可藉由採用殘留氣體分析儀(RGA,未顯示,型號為CIS-300,由Stanford Research Systems公司產製)之分析而得知。請參照第5a圖與第5b圖之實線曲線所表現,分別顯示了
Se++(38-40amu)及Se+(76-80amu)的質譜強度(intensity),其具有5.81×10-7torr及5.5×10-9torr之表現。
採用相同於實施例1之製造裝置與製造方法,於本比較例中,電漿單元340係為關閉,而於反應腔體302內並未形成有離子化VI族元素區365,因此傳輸至反應腔體302內之硒蒸汽係直接與基板310反應。於反應完畢後,採用相同實施例1之殘留氣體分析儀分析。請參照第5a圖與第5b圖之虛線曲線表現,分別顯示了Se++(38-40amu)及Se+(76-80amu)的質譜強度(intensity)表現,其分別為7.78×10-8torr與8.1×10-10torr。
參照第5a圖與第5b圖內所示之實施例1與比較例1之分析結果(請同時參照)可知,在電漿開啟後所產生之離子態硒(Se++、Se+)明顯增加,而增加的離子態硒係由硒蒸氣所含的原子團(Se2、Se6、Se8)經電漿離子化後所產生。此結果也證明了如第2圖所示之製造裝置400內可利用電漿產生離子態硒,而與基板反應而形成IB-IIIA-VIA2族化合物半導體薄膜。
使用如第2圖所示製造裝置400,首先將具有前驅物膜層312形成於其上之一基板310置放於基座306之上。前驅物膜層312係利用濺鍍法形成於玻璃材質之基板310
上,其包括一Cu0.73Ga0.27薄膜與一In薄膜。於VIA族元素供應槽324內則置放有固態硒元素。接著,利用壓力控制單元對反應腔體302內進行空氣抽除動作,使得反應腔體之壓力到達1x 10-6torr,並維持於1 x 10-6torr之壓力。此時,分別利用溫度控制裝置322與308以分別對硒元素以及含Cu、In及Ga等元素之前驅物薄膜312進行加熱動作。首先將前驅物薄膜312加熱至300℃並持溫60分鐘,進而將之轉化成CuxIn1-xGay合金薄膜。另一方面,加熱硒元素且當硒元素的溫度達到200℃時,藉由載氣供應單元328而通入5sccm的氮氣至VIA族元素儲存槽324處以將硒蒸氣傳輸至反應腔體302內。同時間亦繼續加熱硒元素,使得溫度達到350℃。此時將反應腔體302壓力上升至1 x 10-5torr,並將電漿單元340內之電漿產生裝置342之RF power提升至300W以產生一高能量密度電漿區360,並於電漿生成之後將通過此高能量密度電漿區360的氮氣與硒蒸氣離子化。所產生的大部分硒離子可抵達CuxIn1-xGay合金薄膜表面,並自其表面擴散進入內部。同時間,CuxIn1-xGay合金薄膜亦已加熱至520℃,而擴散進入CuxIn1-xGay合金薄膜之離子硒可與CuxIn1-xGay合金薄膜反應而產生CuInGaSe2化合物,在持溫反應60分鐘之後,即可得到由CuxIn1-xGay合金薄膜與硒離子完全反應所生成CuInGaSe2族化合物半導體薄膜。藉由X射線分析單元的分析後,確認可得到CuInGaSe2化合物薄膜,如第6圖所示。
使用如第2圖所示製造裝置400,首先將具有前驅物膜層312形成於其上之一基板310置放於基座306之上。前驅物膜層312係利用濺鍍法形成於玻璃材質之基板310上,其為一Cu0.73Ga0.27薄膜。於VIA族元素供應槽324內則置放有固態硒元素。接著,利用壓力控制單元對反應腔體302內進行空氣抽除動作,使得反應腔體之壓力到達1x 10-6torr,並維持於1x 10-6torr~2 x 10-6torr之壓力。此時,分別利用溫度控制裝置322與308以分別對硒元素以及前驅物薄膜312進行加熱動作。首先將前驅物薄膜312加熱至300℃。另一方面,加熱硒元素且當硒元素的溫度達到200℃時,藉由載氣供應單元328而通入5sccm的氮氣至VIA族元素儲存槽324處以將硒蒸氣傳輸至反應腔體302內。同時間亦繼續加熱硒元素,使得溫度達到350℃。此時將反應腔體302壓力上升至1 x 10-5torr,並將電漿單元340內之電漿產生裝置342之RF power提升至300W以產生一高能量密度電漿區360,並於電漿生成之後將通過此高能量密度電漿區360的氮氣與硒蒸氣離子化。所產生的大部分硒離子可抵達Cu0.73Ga0.27薄膜表面,並自其表面擴散進入內部。同時間,Cu0.73Ga0.27薄膜亦已加熱至520℃,而擴散進入Cu0.73Ga0.27薄膜之離子硒可與Cu0.73Ga0.27薄膜反應而產生Cu0.73Ga0.27Se2化合物,在持溫反應60分鐘之後,即可得到由Cu0.73Ga0.27薄膜與硒離子完全反應所生成Cu0.73Ga0.27Se2化合物半導體薄膜。藉由X射線螢光分析單元的分析後,確認可得到CuGaSe2化合物薄膜,如第6圖
所示。
使用如第2圖所示製造裝置400,首先將具有前驅物膜層312形成於其上之一基板310置放於基座306之上。前驅物膜層312係利用濺鍍法形成於玻璃材質之基板310上,其為一Cu0.48In0.52薄膜。於VIA族元素供應槽324內則置放有固態硒元素。接著,利用壓力控制單元對反應腔體302內進行空氣抽除動作,使得反應腔體之壓力到達1x 10-6torr,並維持於1x 10-6torr之壓力。此時,分別利用溫度控制裝置322與308以分別對硒元素以及前驅物薄膜312進行加熱動作。首先將前驅物薄膜312加熱至300℃。另一方面,加熱硒元素且當硒元素的溫度達到200℃時,藉由載氣供應單元328而通入5sccm的氬氣至VIA族元素儲存槽324處以將硒蒸氣傳輸至反應腔體302內。同時間亦繼續加熱硒元素,使得溫度達到350℃。此時將反應腔體302壓力上升至1 x 10-5torr,並將電漿單元340內之電漿產生裝置342之RF power提升至250W以產生一高能量密度電漿區360,並於電漿生成之後將通過此高能量密度電漿區360的氬氣與硒蒸氣離子化。所產生的大部分硒離子可抵達Cu0.48In0.52薄膜表面,並自其表面擴散進入內部。同時間,Cu0.48In0.52薄膜亦已加熱至520℃,而擴散進入Cu0.48In0.52薄膜之離子硒可與Cu0.48In0.52薄膜反應而產生CuInSe2化合物,在持溫反應60分鐘之後,即可得到由Cu0.48In0.52薄膜與硒離子完全反應所生成CuInSe2化合物半
導體薄膜。藉由X射線分析單元的分析後,確認可得到CuInSe2化合物薄膜,如第6圖所示。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
300、400、500、600‧‧‧IB-IIIA-VIA2化合物半導體薄膜製造裝置
302、502、602‧‧‧反應腔體
304、504、604‧‧‧壓力控制單元
306、506、630‧‧‧基座
308、508、514、604‧‧‧溫度控制裝置
310、510、650‧‧‧基板
312、512‧‧‧前驅物薄膜
320、520、540、610‧‧‧VIA族元素供應單元
322、522、542、612‧‧‧溫度控制裝置
324、524、544、614‧‧‧VIA族元素儲槽
326、526、546、616‧‧‧固態VIA族元素
328、526、546、548、618‧‧‧載氣供應裝置
330、536、556、626‧‧‧管路
340、530、550、620‧‧‧電漿單元
342、532、552、622‧‧‧電漿產生裝置
360、534、554、624‧‧‧高能量密度電漿區
365、560、640‧‧‧VIA族元素離子區
370‧‧‧X射線光源
380‧‧‧偵測器
392‧‧‧X射線
394‧‧‧光譜
第1圖顯示了依據本發明之一實施例之IB-IIIA-VIA2化合物半導體薄膜之製造裝置;第2圖顯示了依據本發明之另一實施例之IB-IIIA-VIA2化合物半導體薄膜之製造裝置;第3圖顯示了依據本發明之又一實施例之IB-IIIA-VIA2化合物半導體薄膜之製造裝置;第4圖顯示了依據本發明之另一實施例之IB-IIIA-VIA2化合物半導體薄膜之製造裝置;第5a與5b圖為一系列質譜圖,顯示了依據本發明之實施例1與比較例1所得到之IB-IIIA-VIA2化合物半導體薄膜內之元素分析結果;以及第6圖為一X射線分析,顯示了依據本發明之實施例2-4所得到之IB-IIIA-VIA2化合物半導體薄膜內之元素分析結果。
300‧‧‧IB-IIIA-VIA2化合物半導體薄膜製造裝置
302‧‧‧反應腔體
304‧‧‧壓力控制單元
306‧‧‧基座
308‧‧‧溫度控制裝置
310‧‧‧基板
312‧‧‧前驅物薄膜
320‧‧‧VIA族元素供應單元
322‧‧‧溫度控制裝置
324‧‧‧VIA族元素儲槽
326‧‧‧固態VIA族元素
328‧‧‧載氣供應裝置
330‧‧‧管路
340‧‧‧電漿單元
342‧‧‧電漿產生裝置
360‧‧‧高能量密度電漿區
365‧‧‧VIA族元素離子區
Claims (12)
- 一種IB-IIIA-VIA2化合物半導體薄膜之製造裝置,包括:一反應腔體;一壓力控制單元,連結於該反應腔體,以控制該反應腔體內之壓力;一基座,設置於該反應腔體內,以承載至少一基板,其中該基板包括IB族元素與IIIA族元素;一第一VIA族元素供應單元,連結於該反應腔體,以提供經汽化之第一VIA族元素至該反應腔體內;以及一電漿單元,位於該反應腔體內,於電漿單元內可產生一高能量密度電漿區,其中於反應進行時,該反應腔體內之該經汽化之第一VIA族元素於通過該高能量密度電漿區後產生了離子化之第一VIA族元素,而該離子化之第一VIA族元素擴散進入該基板上以形成一IB-IIIA-VIA2化合物半導體薄膜。
- 如申請專利範圍第1項所述之IB-IIIA-VIA2化合物半導體薄膜之製造裝置,其中該第一VIA族元素供應單元包括:一第一VIA族元素儲槽,以存放固態之該第一VIA族元素;一第一溫度控制裝置,埋設於該第一VIA族元素供應單元內,以加熱固態之該第一VIA族元素至該經汽化之第一VIA族元素;以及一第一載氣供應裝置,以提供一第一載氣至該第一 VIA族元素儲槽處而傳輸該經汽化之第一VIA族元素至該反應腔體內。
- 如申請專利範圍第1項所述之IB-IIIA-VIA2化合物半導體薄膜之製造裝置,更包括:一X射線分析單元,連結於該反應腔體,以即時監控形成該基板上之該IB-IIIA-VIA2化合物半導體薄膜的品質。
- 如申請專利範圍第1項所述之IB-IIIA-VIA2化合物半導體薄膜之製造裝置,更包括一第二VIA族元素供應單元,連結於該反應腔體,以提供相異於該經汽化之第一VIA族元素之經汽化之第二VIA族元素至該反應腔體內,其中於反應進行時該經汽化之第一VIA族元素與經汽化之第二VIA族元素於通過該高能量密度電漿區後產生了離子化之第一VIA族元素以及離子化之第二VIA族元素,而該離子化之第一VIA族元素與該離子化之第二VIA族元素擴散進入該基板上以形成一IB-IIIA-VIA2化合物半導體薄膜。
- 如申請專利範圍第4項所述之IB-IIIA-VIA2化合物半導體薄膜之製造裝置,其中該第二VIA族元素供應單元包括:一第二VIA族元素儲槽,以存放相固態之該第二VIA族元素;一第二溫度控制裝置,埋設於該第二VIA族元素供應單元內,以加熱固態之該第二VIA族元素至該經汽化之第二VIA族元素;以及一第二載氣供應裝置,以提供一第二載氣至該第二 VIA族元素儲槽處而傳輸該經汽化之第二VIA族元素至該反應腔體內。
- 如申請專利範圍第1項所述之IB-IIIA-VIA2化合物半導體薄膜之製造裝置,其中該反應腔體之材質為不鏽鋼或耐高溫金屬。
- 如申請專利範圍第1項所述之IB-IIIA-VIA2化合物半導體薄膜之製造裝置,更包括一第一溫度控制裝置,位於該基座之內,以控制該基板之溫度。
- 如申請專利範圍第7項所述之IB-IIIA-VIA2化合物半導體薄膜之製造裝置,其中該第一溫度控制裝置為電阻式加熱裝置或鹵素型加熱裝置。
- 如申請專利範圍第7項所述之IB-IIIA-VIA2化合物半導體薄膜之製造裝置,其中該第一溫度控制裝置可控制該基板之溫度介於室溫至1000℃之間。
- 如申請專利範圍第2項所述之IB-IIIA-VIA2化合物半導體薄膜之製造裝置,其中該第一溫度控制裝置為電阻式加熱裝置或鹵素型加熱裝置,以控制該第一VIA族元素單元之溫度介於室溫至600℃之間。
- 如申請專利範圍第5項所述之IB-IIIA-VIA2化合物半導體薄膜之製造裝置,其中該第二溫度控制裝置為電阻式加熱裝置或鹵素型加熱裝置,以控制該第二VIA族元素單元之溫度介於室溫至600℃之間。
- 如申請專利範圍第1項所述之IB-IIIA-VIA2化合物半導體薄膜之製造裝置,其中該電漿單元包括一直流電輝光放電裝置、一射頻放電裝置、一電子迴旋加速共振裝 置或一微波裝置所產生之一高能量密度電漿。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098100298A TWI418047B (zh) | 2009-01-07 | 2009-01-07 | Ib-iiia-via2化合物半導體薄膜之製造裝置 |
US12/502,140 US20100173482A1 (en) | 2009-01-07 | 2009-07-13 | Method and apparatus for fabricating ib-iiia-via2 compound semiconductor thin films |
US13/610,798 US20130008380A1 (en) | 2009-01-07 | 2012-09-11 | Apparatus for fabricating ib-iiia-via2 compound semiconductor thin films |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098100298A TWI418047B (zh) | 2009-01-07 | 2009-01-07 | Ib-iiia-via2化合物半導體薄膜之製造裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201027781A TW201027781A (en) | 2010-07-16 |
TWI418047B true TWI418047B (zh) | 2013-12-01 |
Family
ID=42311978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098100298A TWI418047B (zh) | 2009-01-07 | 2009-01-07 | Ib-iiia-via2化合物半導體薄膜之製造裝置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US20100173482A1 (zh) |
TW (1) | TWI418047B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201250017A (en) * | 2011-06-08 | 2012-12-16 | Ind Tech Res Inst | Method and apparatus for depositing selenium thin-film and plasma head thereof |
US8632851B1 (en) | 2013-04-26 | 2014-01-21 | Sun Harmonics Ltd | Method of forming an I-II-VI2 compound semiconductor thin film of chalcopyrite structure |
CN109285766B (zh) * | 2018-09-27 | 2020-09-04 | 嘉兴金瑞光伏科技有限公司 | 低压扩散炉低压扩散工艺 |
CN111416018B (zh) * | 2020-03-30 | 2021-09-28 | 中国科学院物理研究所 | 铜锌锡硫薄膜材料的硒化装置和方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050202589A1 (en) * | 2004-03-15 | 2005-09-15 | Basol Bulent M. | Technique and apparatus for depositing thin layers of semiconductors for solar cell fabrication |
WO2005088731A1 (en) * | 2004-03-11 | 2005-09-22 | Solibro Ab | Thin film solar cell and manufacturing method |
US20080072962A1 (en) * | 2006-08-24 | 2008-03-27 | Shogo Ishizuka | Method and apparatus for producing semiconductor films, photoelectric conversion devices and method for producing the devices |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5045409A (en) * | 1987-11-27 | 1991-09-03 | Atlantic Richfield Company | Process for making thin film solar cell |
US5015503A (en) * | 1990-02-07 | 1991-05-14 | The University Of Delaware | Apparatus for producing compound semiconductor thin films |
US5772431A (en) * | 1995-05-22 | 1998-06-30 | Yazaki Corporation | Thin-film solar cell manufacturing apparatus and manufacturing method |
JPH1012635A (ja) * | 1996-04-26 | 1998-01-16 | Yazaki Corp | I−iii−vi2系薄膜層の形成方法及びその形成装置 |
DE19936081A1 (de) * | 1999-07-30 | 2001-02-08 | Siemens Ag | Vorrichtung und Verfahren zum Temperieren eines Mehrschichtkörpers, sowie ein unter Anwendung des Verfahrens hergestellter Mehrschichtkörper |
EP1277237B1 (de) * | 1999-10-20 | 2010-09-15 | Saint-Gobain Glass France S.A. | Vorrichtung und Verfahren zum Temperieren mindestens eines Prozessierguts |
US9103033B2 (en) * | 2006-10-13 | 2015-08-11 | Solopower Systems, Inc. | Reel-to-reel reaction of precursor film to form solar cell absorber |
US8057602B2 (en) * | 2007-05-09 | 2011-11-15 | Applied Materials, Inc. | Apparatus and method for supporting, positioning and rotating a substrate in a processing chamber |
US8163090B2 (en) * | 2007-12-10 | 2012-04-24 | Solopower, Inc. | Methods structures and apparatus to provide group VIA and IA materials for solar cell absorber formation |
-
2009
- 2009-01-07 TW TW098100298A patent/TWI418047B/zh active
- 2009-07-13 US US12/502,140 patent/US20100173482A1/en not_active Abandoned
-
2012
- 2012-09-11 US US13/610,798 patent/US20130008380A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005088731A1 (en) * | 2004-03-11 | 2005-09-22 | Solibro Ab | Thin film solar cell and manufacturing method |
US20050202589A1 (en) * | 2004-03-15 | 2005-09-15 | Basol Bulent M. | Technique and apparatus for depositing thin layers of semiconductors for solar cell fabrication |
US20080072962A1 (en) * | 2006-08-24 | 2008-03-27 | Shogo Ishizuka | Method and apparatus for producing semiconductor films, photoelectric conversion devices and method for producing the devices |
Also Published As
Publication number | Publication date |
---|---|
US20130008380A1 (en) | 2013-01-10 |
US20100173482A1 (en) | 2010-07-08 |
TW201027781A (en) | 2010-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101578386B (zh) | 将前体层转换成光伏吸收体的方法和装置 | |
CN103489967B (zh) | 一种氧化镓外延膜的制备方法及氧化镓外延膜 | |
US6946404B2 (en) | Method for passivating a semiconductor substrate | |
CN103456603B (zh) | 在镓系异质半导体衬底上制备氧化镓膜的方法及氧化镓膜 | |
TWI418047B (zh) | Ib-iiia-via2化合物半導體薄膜之製造裝置 | |
TW201313936A (zh) | 於基板上形成半導體材料膜層之方法及混合膜層形成裝置 | |
Yan et al. | Cu (In, Ga) Se2 thin films annealed with SnSe2 for solar cell absorber fabricated by magnetron sputtering | |
US4702965A (en) | Low vacuum silicon thin film solar cell and method of production | |
CN103241730A (zh) | 一种利用分子模板对石墨烯表面图案化原子掺杂的方法 | |
CN102751387A (zh) | 一种薄膜太阳能电池吸收层Cu(In,Ga)Se2薄膜的制备方法 | |
Jung et al. | Structural and electrical properties of radio frequency magnetron sputtered Cu (InxGa1− x) Se2 thin films with additional post-heat treatment | |
KR101472409B1 (ko) | 화학적 증착법을 이용한 cis 박막 태양전지의 제조방법 | |
JPS61229319A (ja) | 薄膜形成方法 | |
JP6586238B2 (ja) | Cigs光吸収層を含む太陽電池及びその製造方法 | |
KR101388458B1 (ko) | 급속 열처리 공정을 사용한 cigs 박막의 제조방법 | |
KR101237466B1 (ko) | 셀렌화에 의한 광흡수층 제조장치 | |
EP4340047A1 (en) | Method for manufacturing cigs light absorption layer for solar cell through chemical vapor deposition | |
WO2021261089A1 (ja) | n型SnS薄膜、光電変換素子、太陽光電池、n型SnS薄膜の製造方法、およびn型SnS薄膜の製造装置 | |
CN107978671A (zh) | 一种N型Bi2Te3复合CH3NH3I热电薄膜及其制备方法 | |
KR101083741B1 (ko) | 태양 전지 광흡수층 제조를 위한 셀렌화 방법 | |
Bouchama et al. | Physical properties of CuIn0. 7Ga0. 3Se2 ingot and thin films prepared by one-step rf-magnetron sputtering from single-target material | |
RU2354006C1 (ru) | СПОСОБ ПОЛУЧЕНИЯ ТОНКОЙ ПЛЕНКИ ДИСЕЛЕНИДА МЕДИ И ИНДИЯ CuInSe2 | |
Lee et al. | Characterization of microcrystalline silicon thin film solar cells prepared by high working pressure plasma-enhanced chemical vapor deposition | |
Peng et al. | High crystalline quality perovskite thin films prepared by a novel hybrid evaporation/CVD technique | |
TWI430457B (zh) | 薄膜太陽能電池之前驅物預鍍層的製造方法 |