JP5245571B2 - 半導体装置の製造方法、半導体装置の製造装置及びピン - Google Patents

半導体装置の製造方法、半導体装置の製造装置及びピン Download PDF

Info

Publication number
JP5245571B2
JP5245571B2 JP2008167369A JP2008167369A JP5245571B2 JP 5245571 B2 JP5245571 B2 JP 5245571B2 JP 2008167369 A JP2008167369 A JP 2008167369A JP 2008167369 A JP2008167369 A JP 2008167369A JP 5245571 B2 JP5245571 B2 JP 5245571B2
Authority
JP
Japan
Prior art keywords
stage
pin
substrate
printed circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008167369A
Other languages
English (en)
Other versions
JP2010010356A (ja
Inventor
幸彦 大芦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008167369A priority Critical patent/JP5245571B2/ja
Priority to TW098105966A priority patent/TWI378749B/zh
Priority to KR1020090016228A priority patent/KR101061091B1/ko
Priority to US12/394,883 priority patent/US8147646B2/en
Priority to CN2009101179944A priority patent/CN101615589B/zh
Publication of JP2010010356A publication Critical patent/JP2010010356A/ja
Application granted granted Critical
Publication of JP5245571B2 publication Critical patent/JP5245571B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49826—Assembling or joining
    • Y10T29/49895—Associating parts by use of aligning means [e.g., use of a drift pin or a "fixture"]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置の製造方法、半導体装置の製造装置及びピンに関する。
従来から、プリント基板（以下、基板と称する）に半導体素子の実装方法が知られている。基板に半導体チップを実装する工程においては、基板と半導体チップとの接合強度や位置合わせの精度を確保するために、基板の反りが矯正された状態で半導体チップを実装することが好ましい。基板の反りを矯正する技術としては、真空吸着によって基板を平板状のステージに吸着させて反りを矯正することが考えられる。また、半導体チップの実装前の基板をステージへ押圧して反りを矯正することや、ステージに粘着性を有したゲル状物質をコーティングしてこの粘着力によって基板の反りを矯正することが考えられる。基板の反りの矯正は、基板と基板に実装された半導体チップとの間に充填されるアンダーフィル材が硬化するまで必要である。
特開２０００−１５０７７５号公報 特開平１０−８６９５８号公報
しかしながら、真空吸着によって基板の反りを矯正する場合、基板の厚みなどによっては反りの矯正に対する復元力が大きいため、大きな吸着力が必要になる場合がある。この場合には、吸引力の強い真空ポンプを必要とするため製造装置のコストが増える。また、強力な吸引力を確保するためには、ステージに形成された吸引孔の個数や配置にも創意工夫が必要となり、ステージのコストアップにも繋がる。
また、基板をステージへ押圧して反りを矯正する場合、押圧するための押圧部材と基板との接触部分には半導体チップを実装できないため、基板に対する実装領域が狭くなりコストアップに繋がる。
また、粘着力を利用して基板の反りを矯正する場合、粘着力の低下を防止するために定期的にゲル状物質のメンテナンスが必要となりコストアップに繋がる。また、このようなゲル状物質は一般的に耐熱温度が低いため、アンダーフィル材を熱硬化する際に問題が発生する恐れもある。
そこで本発明は上記の課題に鑑みてなされたものであり、低コストでプリント基板の反りを防止できる半導体装置の製造方法、半導体装置の製造装置、及びピンを提供することを目的とする。
上記課題を解決するために、本明細書に開示されている半導体装置の製造方法及び半導体装置の製造装置では、プリント基板をステージの真空吸着面に押し付けた状態で吸着させ、プリント基板の貫通孔とステージの穴とに共通にピンを挿入してプリント基板をステージに仮固定した後に、真空吸着を解除する。これにより、低コストでプリント基板の反りを矯正してステージに倣わせることができる。
また、上記課題を解決するために、本明細書に開示されているピンは、非弾性材料である心材と、前記心材を耐熱性を有した弾性材料によりコーティングしたコーティング層とを備えている。これによりピンの挿抜が容易となり、低コストでプリント基板の反りを矯正できる。
本明細書に開示の半導体装置の製造方法、半導体装置の製造装置、及びピンは、低コストでプリント基板の反りを防止できる。
以下、本発明の一実施形態について説明する。
図１は、半導体装置の製造装置１の模式図である。半導体装置の製造装置１は、後述する基板１０の反りを矯正する矯正機構部２、基板１０に半導体チップ１８を実装する実装機構部３、アンダーフィル材を塗布するアンダーフィル塗布機構部４、アンダーフィル材を硬化させる熱硬化炉５を含む。レール８によってステージ２０は各部へと搬送される。
図２は、基板１０とステージ２０との斜視図である。基板１０は、絶縁性を有したガラスエポキシ樹脂により形成されたプリント配線基板。尚、基板１０は、セラミックやガラスポリミイド樹脂であってもよい。基板１０の大きさは、長さ１５０ｍｍ程度、幅８０ｍｍ程度、厚み０．３ｍｍ程度であるが、これに限定されない。また、基板１０には、ステージ２０に基板１０を倣わせるための貫通孔１２が形成されている。貫通孔１２は、６箇所形成されている。また、貫通孔１２の一方の面には、後述する複数の半導体チップを実装するための実装エリア１４が格子状に形成されている。貫通孔１２は、実装エリア１４から退避した位置、及び実装エリア１４間に形成されている。
ステージ２０は、基板１０を矯正機構部２、実装機構部３、アンダーフィル塗布機構部４、熱硬化炉５へと搬送可能であり、平板状に形成されている。また、ステージ２０にも貫通孔２２が６箇所に形成されている。貫通孔２２は、貫通孔１２と対応する位置にそれぞれ形成されている。尚、貫通孔２２は、ステージ２０を貫通しているが、貫通していない有底の穴であってもよい。
次に、半導体装置の製造方法について説明する。図３乃至図１１は、半導体装置の製造方法の説明図である。
まず、基板１０をステージ２０の真空吸着面に押し付けた状態で吸着させる工程について説明する。図３Ａに示すように、矯正機構部２内でステージ２０の上面に基板１０を載置する。図３Ａに示すように、基板１０には反りが発生している。ステージ２０に対する基板１０の位置決めは、撮像カメラによる画像処理によって行われる。尚、位置決めはこの方法に限定されず、例えば、ステージ２０上に形成した位置決め用の突起に、基板１０に形成された位置決め用の切欠、又は孔を係合することによって行ってもよい。
矯正機構部２には、押圧ヘッド（押圧部材）３０が搭載されている。押圧ヘッド３０は金属によりブロック状に形成されている。図３Ｂに示すように、押圧ヘッド３０により基板１０をステージ２０に押圧する。押圧により、基板１０はステージ２０に倣わされて反りが矯正される。
基板１０が押圧ヘッド３０により押圧された状態で、真空ポンプ４０を作動させる。真空ポンプ４０はステージ２０とホース（不図示）等を介して接続されている。真空ポンプ４０を作動させることにより、基板１０は、ステージ２０の上面に真空吸着される。
図４Ａは、真空吸着の説明図であってステージ２０の断面構成を示している。ステージ２０には吸引通路２８と、吸引通路２８に連通した吸引孔２９とが形成されている。吸引孔２９は、ステージ２０の上面に貫通している。尚、図２等のその他の図においては、吸引孔２９について図示は省略して有る。吸引孔２９の径は、貫通孔２２の径よりも小さく形成されている。真空ポンプ４０の作動によって、吸引通路２８、吸引孔２９が真空状態となってそれに伴って発生する吸引力により基板１０はステージ２０の上面に吸着される。従って、ステージ２０の上面が真空吸着面に相当する。尚、ステージ２０には、吸引孔ではなく、吸引溝を形成してもよい。
真空ポンプ４０を継続して作動させて、図４Ｂに示すように押圧ヘッド３０を基板１０から退避させる。押圧ヘッド３０が退避しても、真空ポンプ４０が作動しているため、基板１０はステージ２０へ吸着された状態が維持される。これにより、基板１０は反りが矯正された状態でステージ２０に吸着保持される。
尚、真空ポンプ４０の吸引力は、反った基板１０を吸引力のみでステージ２０に倣わせることができない程度に設定されている。即ち、押圧ヘッド３０によって基板１０がステージ２０に押圧されることにより、基板１０が強制的にステージ２０に倣わされた状態となる。この状態で真空ポンプ４０が作動することにより、基板１０がステージ２０に吸着される。このように真空ポンプ４０には、吸引力の小さいものを採用することができる。
また、押圧ヘッド３０により基板１０を矯正するので、真空ポンプ４０の吸引力を向上させるために、吸引通路２８の形状や、吸引孔２９の個数、位置などを工夫しなくても基板１０にステージ２０を吸着させることが可能となる。このため、ステージ２０の製造コストを抑制できる。
次に、ピン５０により基板１０をステージ２０に仮固定する工程について説明する。図５Ａに示すように、挿抜ハンド（挿抜手段）６０によってピン５０を貫通孔１２に挿入する。この際に、ピン５０は、貫通孔１２と貫通孔２２とに共通に挿入される。これにより、図５Ｂに示すように６箇所にピン５０が挿入されて、ステージ２０に対して基板１０が仮固定される。尚、挿抜ハンド６０は、矯正機構部２に搭載されており、昇降可能である。
図６は、ピン５０の説明図であり、図６Ａ、図６Ｂは、ピン５０の斜視図である。図６Ｃは、ピン５０の部分断面図である。ピン５０は、円柱状の胴体部５１と、胴体部５１よりも径方向に大きく胴体部５１の中腹に形成されたストッパ部５３と、胴体部５１の上端に形成されたフランジ部５５とを有している。フランジ部５５は、段部を介して軸方向に並んだ円板部５５ａ、５５ｂを有している。円板部５５ａ、５５ｂは略同一形状であり最も径が大きい。尚、胴体部５１の径は１ｍｍ程度であり、ピン５０の全長は８ｍｍ程度である。
図６Ｃに示すように、ピン５０の心材５０ａは、非弾性材料により形成されている。詳細には、心材５０ａは、ステンレスなどの剛性を有した金属により形成されている。尚、心材５０ａは金属に限定されず、剛性を有したエンジニアプラスチックであってもよい。心材５０ａの外面には、耐熱性のある弾性材料によりコーティングされたコーティング層５０ｂが形成されている。具体的にはコーティング層５０ｂは、ゴム、例えば、シリコンゴムや、フッ素ゴムである。尚、耐熱性のあるゴムが採用されている理由は、後述するアンダーフィルを熱硬化する工程において、基板１０はピン５０と共に加熱されるからである。
ピン５０の挿入について説明する。図７はピン５０の挿入の説明図であり、図７Ａはピン５０を挿入する前の基板１０とステージ２０との断面図、図７Ｂはピン５０が挿入された状態での基板１０とステージ２０との断面図である。
図７Ａに示すように、貫通孔１２の径は貫通孔２２の径よりも若干大きめに形成されている。この理由は、基板１０とステージ２０との位置決めの誤差を考慮したものである。貫通孔１２と貫通孔２２とが同径であると、位置決めの誤差によっては、ピン５０を挿入することが困難となる場合があるからである。
図７Ｂに示すように、貫通孔１２、２２に共通にピン５０が挿入されると、胴体部５１は、貫通孔１２、２２内に挿入される。胴体部５１は、貫通孔１２、２２の径よりも小さく形成されている。この際に、フランジ部５５によって挿入位置が規定される。即ち、円板部５５ｂと基板１０の貫通孔１２周辺部とが当接して、ピン５０の軸方向での挿入位置が規定される。即ち、円板部５５ｂは、貫通孔１２の径よりも大きく形成されている。また、ストッパ部５３は、貫通孔２２の径よりも若干大きく形成されている。
ストッパ部５３は、貫通孔２２の径より若干大きく形成されるため、ピン５０が貫通孔１２、２２に挿入された際には、ストッパ部５３のコーティング層５０ｂが若干圧縮された状態となる。これにより、コーティング層５０ｂの弾性復元力によって、貫通孔２２とストッパ部５３とが固定される。これにより、貫通孔１２、２２にピン５０が挿入された状態が維持される。
但し、前述したように、コーティング層５０ｂは弾性を有したゴムであるが、心材５０ａは剛性を有した材料により形成されている。この理由は、仮にピン５０全体をゴムなどの弾性材料により形成すると、貫通孔１２、２２への挿入の際に、摺動抵抗が大きくなりすぎ、挿入が困難となる恐れがあるからである。しかしながら、ピン５０全体を金属などにより形成すると、貫通孔１２、２２への挿入は容易となるが、貫通孔１２、２２から容易に抜け落ちる恐れがある。従って、剛性を有した心材５０ａの外面に弾性材料であるコーティング層５０ｂを形成することにより、ピン５０の挿入の容易さを確保しつつピン５０が抜け落ちることを防止している。
尚、挿抜ハンド６０は、ピン５０のフランジ部５５を掴んで貫通孔１２、２２に挿入する。また、後述するピン５０を抜去する際にも、挿抜ハンド６０はフランジ部５５を掴む。フランジ部５５は、挿入の深さを規定する機能を有していると共に、挿抜ハンド６０による抜去作業の容易化をも図っている。
尚、ピン５０の代わりにねじを採用することは好ましくない。ねじを採用すると、基板のねじ孔との螺合時にねじ孔が削れてゴミが発生する恐れがあるからである。
次に、真空吸着を解除する工程について説明する。ピン５０により基板１０がステージ２０に仮固定された状態で、真空ポンプ４０の作動を停止する。ピン５０によって、基板１０の反りが矯正された状態でステージ２０に仮固定されるので、真空ポンプ４０の作動を停止しても基板１０には反りは発生しない。
このように、ピン５０によって基板１０の反りが矯正された状態でステージ２０に仮固定できるので、真空ポンプ４０の作動期間を短くすることができる。即ち、ピン５０を用いずに真空ポンプ４０の作動のみによって基板１０をステージ２０に吸着させる場合は、後述するアンダーフィル材を熱硬化させる工程まで、真空ポンプ４０を作動させておく必要がある。しかしながら、上述したようにピン５０によって仮固定することにより、真空ポンプ４０の作動を早期に停止できるので、真空ポンプ４０の作動に伴うコストを抑制できる。
また、アンダーフィル材を熱硬化させる工程まで真空ポンプ４０を作動させておくためには、ステージ２０が熱硬化炉５に至るまでの間、ステージ２０と真空ポンプ４０との接続を確保する必要がある。このような接続を常時確保しようとすると、そのため必要な機構が複雑になって製造装置のコストの増大に繋がる。しかしながら、上述したように、ステージ２０が矯正機構部２に搬送されている間だけ真空ポンプ４０は作動すればよい。このため、実装機構部３、アンダーフィル塗布機構部４、熱硬化炉５において基板１０をステージ２０へ真空吸着する必要はなく、そのための設備を設ける必要はない。
次に、基板１０に半導体チップ１８を実装する工程について説明する。図８Ａは、実装工程の説明図である。ステージ２０を実装機構部３へ搬送して、チップ実装ヘッド７０により基板１０の実装エリア１４に半導体チップ１８を実装する。チップ実装ヘッド７０は実装機構部３に搭載されている。チップ実装ヘッド７０は、吸着力によって半導体チップ１８を保持する。半導体チップ１８の実装は、実装エリア１４内に形成された接続用の電極（不図示）と半導体チップ１８に形成されたはんだバンプ（不図示）とを、チップ実装ヘッド７０により圧着して接合する。接合の際には、ステージ２０の底面に配置されたヒータ（不図示）を作動させて、基板１０全体を加熱する。ヒータは実装機構部３に搭載されている。全ての半導体チップ１８が実装されるとヒータの作動は停止される。
次に基板１０と半導体チップ１８との間にアンダーフィル材を充填する工程について説明する。図８Ｂは、アンダーフィル材を充填する工程の説明図である。基板１０に複数の半導体チップ１８を実装した後、ステージ２０はアンダーフィル塗布機構部４へと搬送される。充填ノズル８０は、アンダーフィル塗布機構部４に搭載されている。充填ノズル８０によって、基板１０と複数の半導体チップ１８との間に液状の樹脂であるアンダーフィル材を充填する。詳細には、複数の半導体チップ１８の隙間からアンダーフィル材を流し込む。全ての半導体チップ１８と基板１０との間にアンダーフィル材が充填されると、ステージ２０は熱硬化炉５へと搬送される。
次に、アンダーフィル材を熱硬化させる工程について説明する。図９は、アンダーフィル材を熱硬化させる工程についての説明図である。ステージ２０が熱硬化炉５へと搬送される。熱硬化炉５内では２００℃〜２５０℃程度に設定されている。熱硬化炉５内に基板１０が所定時間放置されることにより、アンダーフィル材が熱硬化する。尚、ピン５０は基板１０と共に加熱される。
次に、アンダーフィル材の硬化後にピン５０を抜去する工程について説明する。図１０は、ピン５０を抜去する工程についての説明図である。アンダーフィル材を熱硬化した後は、図１０Ａに示すようにステージ２０を矯正機構部２へと搬送し挿抜ハンド６０によりピン５０を抜去する。この際に、挿抜ハンド６０は、フランジ部５５を掴んでピン５０を抜去する。図１０Ｂは、全てのピン５０が抜去された基板１０を示している。
その後、基板１０に実装された複数の半導体チップ１８毎に切り出しが行われ、切り出し工程後に半導体チップ１８を樹脂により封止するモールド工程が行われる。以上により、図１１に示すように、単一の半導体チップ１８と切り出された基板１０ａとを有した半導体装置１ａが製造される。
以上説明したように、ピン５０によって基板１０の反りを矯正することができる。例えば、押圧部材を用いて基板をステージに常時押圧することによって反りを矯正すると、押圧部材と基板との接触部分には半導体チップを実装できないため、基板に対する実装エリアが狭くなりコストアップに繋がる。また、ステージに粘着性を有したゲル状物質をコーティングしてこの粘着力によって基板の反りを矯正する場合には、粘着力維持のためのメンテナンスが必要となりコストアップに繋がる。本実施例のようにピン５０を用いることにより、実装領域を確保しつつメンテナンスを必要としないので、低コストで基板１０の反りを矯正できる。
上述した実施形態は本発明の好適な実施の例である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施可能である。
本実施例においては、フリップチップ実装での場合について示したが、これに限定されず、例えばＳＭＴ（Surface Mounting Technology）基板などの一般のプリント基板にも採用できる。
半導体装置の製造装置の模式図である 基板とステージとの斜視図である。 基板をステージに吸着させる工程の説明図である。 基板をステージに吸着させる工程の説明図である。 ピンにより基板をステージに仮固定する工程の説明図である。 ピンの説明図である。 ピンの挿入の説明図である。 基板に半導体チップを実装する工程と、アンダーフィル材を充填する工程との説明図である。 アンダーフィル材を熱硬化させる工程についての説明図である。 ピンを抜去する工程についての説明図である。 半導体装置の斜視図である。
符号の説明
１ 半導体装置の製造装置 １０ 基板
１２、２２ 貫通孔 １８ 半導体チップ
３０ 押圧ヘッド（押圧部材） ４０ 真空ポンプ
５０ ピン ５０ａ 心材
５０ｂ コーティング層 ５１ 胴体部
５３ ストッパ部 ５５ フランジ部
６０ 挿抜ハンド（挿抜手段） ７０ チップ実装ヘッド
８０ 充填ノズル

Claims (4)

  1. プリント基板をステージの真空吸着面に押し付けた状態で吸着させる工程と、
    前記プリント基板に形成された貫通孔と前記ステージに形成された穴とに共通にピンを挿入して前記プリント基板を前記ステージに仮固定する工程と、
    前記真空吸着を解除する工程と、を含む半導体装置の製造方法。
  2. 前記真空吸着を解除した後に前記プリント基板に半導体チップを実装する工程と、
    前記プリント基板と前記半導体チップとの間に液状樹脂を充填する工程と、
    前記液状樹脂を硬化させる工程と、
    前記液状樹脂の硬化後に前記ピンを抜去する工程と、を更に含む請求項１に記載の半導体装置の製造方法。
  3. プリント基板を真空吸着可能なステージと、
    前記ステージに配置された前記プリント基板を前記ステージに押圧する押圧手段と、
    前記プリント基板に形成された貫通孔と前記ステージに形成された穴とに共通にピンを挿入し前記挿入された前記ピンを抜去する挿抜手段と、を備えた半導体装置の製造装置。
  4. 半導体装置の製造過程において半導体チップが実装される前のプリント基板をステージに倣わせるためのピンにおいて、
    非弾性材料である心材と、
    前記心材を耐熱性を有した弾性材料によりコーティングしたコーティング層と、
    前記プリント基板に形成された貫通孔と前記ステージに形成された穴とに共通に挿入される胴体部と、
    前記胴体部の中腹に形成され前記胴体部よりも径方向に大きいストッパ部と、
    前記胴体部の一端に形成され前記胴体部よりも径方向に大きいフランジ部と、を備えたピン。

JP2008167369A 2008-06-26 2008-06-26 半導体装置の製造方法、半導体装置の製造装置及びピン Active JP5245571B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008167369A JP5245571B2 (ja) 2008-06-26 2008-06-26 半導体装置の製造方法、半導体装置の製造装置及びピン
TW098105966A TWI378749B (en) 2008-06-26 2009-02-25 Semiconductor device producing method, semiconductor device producing apparatus and pin
KR1020090016228A KR101061091B1 (ko) 2008-06-26 2009-02-26 반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 핀
US12/394,883 US8147646B2 (en) 2008-06-26 2009-02-27 Semiconductor device producing method
CN2009101179944A CN101615589B (zh) 2008-06-26 2009-02-27 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008167369A JP5245571B2 (ja) 2008-06-26 2008-06-26 半導体装置の製造方法、半導体装置の製造装置及びピン

Publications (2)

Publication Number Publication Date
JP2010010356A JP2010010356A (ja) 2010-01-14
JP5245571B2 true JP5245571B2 (ja) 2013-07-24

Family

ID=41445989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008167369A Active JP5245571B2 (ja) 2008-06-26 2008-06-26 半導体装置の製造方法、半導体装置の製造装置及びピン

Country Status (5)

Country Link
US (1) US8147646B2 (ja)
JP (1) JP5245571B2 (ja)
KR (1) KR101061091B1 (ja)
CN (1) CN101615589B (ja)
TW (1) TWI378749B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6028725B2 (ja) * 2013-12-25 2016-11-16 トヨタ自動車株式会社 接着構造体の製造方法
JP6366311B2 (ja) * 2014-03-18 2018-08-01 キヤノン株式会社 光走査装置
JP5858085B2 (ja) * 2014-04-11 2016-02-10 ウシオ電機株式会社 露光装置及びその固定方法
KR20150124201A (ko) * 2014-04-28 2015-11-05 삼성전자주식회사 반도체 패키지의 진공 흡착 장치 및 방법
JP2015223667A (ja) * 2014-05-28 2015-12-14 株式会社ディスコ 研削装置及び矩形基板の研削方法
CN104162980A (zh) * 2014-07-30 2014-11-26 格林精密部件（惠州）有限公司 一种压紧式自动热熔夹具
CN104733358B (zh) * 2015-03-16 2017-11-28 鸿博股份有限公司 一种ic卡封装装置和方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200159188Y1 (ko) * 1993-12-31 1999-10-15 김영환 박판인쇄회로 기판 고정장치
JPH1086958A (ja) 1996-09-12 1998-04-07 Kokusai Electric Co Ltd 蓋止め装置
JP3841576B2 (ja) * 1998-10-30 2006-11-01 富士通テン株式会社 基板固定装置及び基板の固定構造
JP2000150775A (ja) 1998-11-13 2000-05-30 Matsushita Electric Ind Co Ltd 半導体素子実装治具および半導体素子実装方法
US6323263B1 (en) * 1999-11-11 2001-11-27 Shin-Etsu Chemical Co., Ltd. Semiconductor sealing liquid epoxy resin compositions
DE102005003844A1 (de) 2005-01-27 2006-08-03 Schaeffler Kg Verliergesicherte Befestigungsschraube
JP4545017B2 (ja) * 2005-03-02 2010-09-15 信越ポリマー株式会社 電子部品固定治具及び電子部品の加工方法
KR100606565B1 (ko) * 2005-04-15 2006-07-28 주식회사 에이디피엔지니어링 로딩/언로딩 장치 및 그 로딩/언로딩 장치가 마련되는 기판합착기
JP4848869B2 (ja) * 2006-07-13 2011-12-28 セイコーエプソン株式会社 描画装置
JP4769697B2 (ja) * 2006-11-29 2011-09-07 富士通株式会社 プリント基板の製造方法、プリント基板組立体の製造方法、及びプリント基板の反り矯正方法

Also Published As

Publication number Publication date
JP2010010356A (ja) 2010-01-14
US20090321014A1 (en) 2009-12-31
US8147646B2 (en) 2012-04-03
TW201002161A (en) 2010-01-01
CN101615589B (zh) 2012-05-30
KR20100002076A (ko) 2010-01-06
CN101615589A (zh) 2009-12-30
TWI378749B (en) 2012-12-01
KR101061091B1 (ko) 2011-09-01

Similar Documents

Publication Publication Date Title
JP5245571B2 (ja) 半導体装置の製造方法、半導体装置の製造装置及びピン
TWI536511B (zh) 封裝半導體晶粒的方法
JP6138019B2 (ja) 電極形成装置、電極形成システム、及び電極形成方法
JP2010118373A (ja) 半導体装置の製造方法
TWI654912B (zh) Clamping head, mounting device and mounting method using same
JP4158714B2 (ja) 電子部品実装済基板の製造方法
JP4659634B2 (ja) フリップチップ実装方法
JP6699041B2 (ja) 伝導性ボール実装装置
US8800137B2 (en) Method of manufacturing printed circuit board
US20190275600A1 (en) Flux transfer tool and flux transfer method
JP2012009865A (ja) セラミック基板及びその製造方法並びにイメージセンサーパッケージ及びその製造方法
JP2006202783A (ja) 半導体装置の製造方法
JP2015170814A (ja) 部品内蔵基板及びその製造方法
JP6385885B2 (ja) ボンディング装置
JP2008244492A (ja) 半導体装置の製造方法
JP2014067741A (ja) 配線基板
JP2011135108A (ja) 半導体装置の製造方法
TWI668069B (zh) 安裝銲球或銲料膏之裝置
JP6698337B2 (ja) 半導体ウェハの保持方法及び半導体デバイスの製造方法
JP2014053613A (ja) 基板移送のためのキャリア治具
KR20100137785A (ko) 전자석 테이블을 이용한 기판의 제조방법
JP2007294803A (ja) 接合装置および接合方法
JP2007509495A (ja) 回路素子の回路基板への接着方法
JP2006253179A (ja) 半導体装置の製造方法と製造装置
JP6019983B2 (ja) 半導体パッケージの検査方法並びにそれを用いた実装方法および実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130325

R150 Certificate of patent or registration of utility model

Ref document number: 5245571

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3