JP2007509495A - 回路素子の回路基板への接着方法 - Google Patents

回路素子の回路基板への接着方法 Download PDF

Info

Publication number
JP2007509495A
JP2007509495A JP2006536091A JP2006536091A JP2007509495A JP 2007509495 A JP2007509495 A JP 2007509495A JP 2006536091 A JP2006536091 A JP 2006536091A JP 2006536091 A JP2006536091 A JP 2006536091A JP 2007509495 A JP2007509495 A JP 2007509495A
Authority
JP
Japan
Prior art keywords
gripper
circuit element
circuit board
adhesive
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006536091A
Other languages
English (en)
Inventor
ヴィリバルト コンラート，
ハイコ シュメルヒャー，
クラウス ショール，
ウルフ ミュラー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telent GmbH
Original Assignee
Telent GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telent GmbH filed Critical Telent GmbH
Publication of JP2007509495A publication Critical patent/JP2007509495A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0465—Surface mounting by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3013—Square or rectangular array
    • H01L2224/30131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3013—Square or rectangular array
    • H01L2224/30134—Square or rectangular array covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/30179—Corner adaptations, i.e. disposition of the layer connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53191—Means to apply vacuum directly to position or hold work part

Abstract

回路素子（１）は回路基板（２）に次のステップにより接着される：ａ）グリッパ（４）を使用して回路素子（１）を捕捉する；ｂ）回路素子（１）と回路基板（２）の間に加えられた接着剤が圧迫されるよう、回路基板（２）の表面から目標距離まで表面に向けてグリッパ（４）を移動させる；ｃ）回路素子（１）を解放し、回路素子（１）からグリッパ（４）を取り除く；ｄ）回路基板（２）の表面に垂直な軸（Ａ）の周りにグリッパ（４）を回転させる；ｅ）グリッパ（４）を再度目標距離内に移動させる；ｆ）再度グリッパ（４）を取り除く。

Description

本発明は回路、特に高周波回路の自動化組み立てのための回路素子の回路基板への接着方法に関する。
回路素子を基板に固定させるには、一般に、はんだ付けによる方法や接着による方法が使用される。回路素子から基板に効率良く放熱するためには、２者間の接着剤あるいははんだ層はできるだけ薄くされるべきであり、かつ隙間があってはならない。高周波領域用として、特にガリューム砒素−ＭＭＩＣ（Ｍｉｃｒｏｗａｖｅ Ｍｏｎｏｌｉｔｈｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ）を搭載する場合、代表的には２５ｍｍのはんだ層の厚さを持つ低温融解金−錫合金の使用が知られている。隙間がないことは、はんだ付けした回路素子のはんだ層を１つ１つＸ線により調べることではじめて保証することができる。この方法の場合、はんだ層に隙間が見つかった回路をより分け、後で該欠陥のあるはんだ層を最終的に修正しなければならないため、実行が面倒であるばかりでなく、生産性にも影響する。
導電性にするために銀の薄片を混ぜたエポキシ樹脂のような接着剤を使用する場合、エポキシ樹脂の熱伝導率は金属性のはんだより実質的に小さいことから、２５ｍｍの厚さのはんだ層と同程度の熱移動を達成するためには回路素子を回路基板に固着させるための接着剤層の厚さを、相当するはんだ層の厚さよりも実質的に薄くしなければならない。回路基板、あるいは回路素子上に接着剤を伸ばし、両者を長く、あるいは強く互いに圧迫し合うことで、所望の厚さの接着剤層を達成しようとしても、そのように薄い接着剤層を簡単に製造することはできない。そのようにすると接着剤が制御不能に回路素子端部にて押し出され、その結果、回路素子の動作が相当の影響を受けることとなる。
回路素子端部に沿い接着剤が無造作に押し出されるのを防ぎ、かつ回路素子と回路基板との間の接着剤層が回路基板の端部まで伸びるようにするために、加える接着剤の量は、例えば図１に示すように回路素子１が配置される回路基板２の表面領域の所定の距離に予め定義された大きさの接着剤粒３のパターンを形成するといったように正確でなければならない。ここで生じる問題は、回路基板２の表面とそれに取り付けられる回路素子との間の平行性が厳密なほど、素子１と基板２との間の接着剤層の厚さは、完成した回路では薄くなることである。図１に示すように、回路素子１が回路基板の表面に理想的に平行な形でグリッパ４により保持され、回路基板２の表面に向けて移動すれば、回路素子１は全ての接着剤粒３に同時に接触し、全ての接着剤粒３を同程度に平らたくし、回路素子１と回路基板２との間の空気は排除され、接着剤粒３は所望の厚さの連続層となる。
実際には、互いに固定されるべき回路素子１の表面と回路基板２の表面との間の理想的並行性が正確に達成されることはない。現実的な適用条件の下では、グリッパ４により保持される回路基板２と回路素子１との向き合う表面は、図２Ａに示すように鋭い鋭角ａを形成する。回路素子１を保持するグリッパ４が回路基板２に向かって移動すると、この動きにより回路素子１の横の領域、すなわち図２Ｂの左横の領域がまず接着剤粒３と接触し、これを平らたくし、その後回路素子１の右側が接着剤粒と接触する。接着剤がこの形で固まると、隙間５が回路素子１と回路基板との間に残る。これが原因で回路素子１から基板２への放熱が一様でなくなり、その際内部に隙間を持つ厚い接着剤層によって基板２から分離される領域では回路素子１が過熱することとなる。さらに回路素子１の異なる領域ではその周辺の実効誘電率が異なることとなり、これが特に高周波数においては位置により減衰が変化する原因となり、結果、搭載回路素子１の動作の再現性がなくなることとなる。
この問題への対処法の１つは回路基板２の表面に関するグリッパ４の位置取りに対して非常に厳しい要件を課し、回路基板２と回路素子１との向き合う面の間の平行性誤差を少なくすることである。グリッパとその駆動機構へのそのような厳しい要件はコスト高の原因となり、問題の究極的解決にはならない。回路素子と回路基板との間の平行性誤差に起因して両者の間の接着剤層に隙間が残ることを排除するためには、回路素子の対向する端部の回路基板からの距離の差が、接着剤層の所望の厚さに依存する一定の制限を越えないことが保証されなければならない。回路素子の関係する端部どおしの距離が長いほど、隙間の形成を防ぐための最大許容並行性誤差は少なくしなければならない。即ち回路素子が大きくなるほど、隙間が接着剤層に残らないように回路素子を正確に配置することが困難となる。
本発明の目的は、回路基板に回路素子を配置する際に使用されるグリッパの誘導機構として極めて高い要件を必要とすることなく、接着させる回路素子の全領域に亘って接着剤層の厚さを一定にし、これにより接着剤層の隙間をなくすことを保証する回路素子の回路基板への接着方法を供給することである。
本目的は請求項１に記載の特徴を有する方法により達成される。
この方法の第１のステップ、即ちグリッパを使用して回路素子を捕捉し、接着剤層の所望の厚さに依存して予め定められる、表面から予め定められた目標距離まで回路基板表面に向けて該グリッパを近づけ、回路素子を解放し、グリッパを取り除くステップは最初に記述した従来の手順に類似する。これら第１のステップの後、回路素子と回路基板との間の不可避な平行性誤差のため、接着剤層の一部には隙間が残ることとなる。本発明によればこれらを排除するために、回路基板の表面において垂直な軸の周りにグリッパを回転させ、グリッパを目標距離内に再度移動させ、グリッパを再度取り除くステップが提供される。このようにしてグリッパを目標距離内に２度移動させることで、回路素子の領域の下部では接着剤層がまだ厚く隙間を含んでいたものが、回路基板に向けて最初に移動した際に、回路素子の領域を回路基板に近づく方向に圧迫するグリッパの一部により圧迫し、また回路基板に近づく方向に圧迫する。このようにして回路素子の対向する端部の回路基板からの距離は回路素子の寸法に関わらず同じになり、第１の圧迫ステップの後、回路素子の領域の下においては回路素子から離れているところであっても残留空気が回路素子と回路基板の間から追い出され、隙間のない接着剤層が形成される。
グリッパを回路基板表面に向けて最初に移動させ、接着剤が変形し、グリッパの動きに反する力が予め定義された値に達すると、目標距離に到達したと考えることができる。このようにして回路素子が接着される面の水準が他への接着手順の水準とわずかに相違しても、接着剤層はそれぞれの場合に必要な程度に圧縮される。
グリッパが回路基板に向けて２度目に移動する場合、接着剤層はすでに変形されているので、目標距離に到達したかの基準として反作用力は使用することはできない。それ故に最初の移動中に目標距離に到達したと思われるグリッパの位置座標値を検出し、この同じ座標値まで第２の移動が行われるように構成するのが好ましい。
第１と第２の移動の間でグリッパが回転する角度は一般に１８０度であるべきだが、接着させる回路素子が奇数の対称性を持つ場合、他の値にしてもよい。
回路素子と回路基板との間において金属性はんだ層の熱伝導率と相応の熱伝導率を達成するために、接着剤層は１０ｍｍを下回り、好ましくは約５ｍｍの厚さとなるように計量されるべきである。
ディスペンサを使用して、そのような接着剤層が接着剤粒の正規パターンとして回路基板上に予め加えられるようにしても良い。
接着剤層が回路素子と回路基板との間の空間を回路素子の角まで完全に満たすようにするために、パターンの粒をより回路素子の角に近く配し、回路素子を圧迫すると、接着剤が角まで行き渡るのを促進するように接着剤粒を加えることが有効である。
１つの接着剤粒あるいは１列の接着剤粒を正規パターン領域のほぼ中央に加えると、隙間のない接着剤層を生成するのに有利となる。
本方法の実行には、回路基板から遠い側の捕捉された回路素子表面の少なくとも２つの対向する端部に沿う、迫持受面を持つグリッパが特に適当である。
回路素子を捕捉し、解放するのに、回路素子に接触する部分を移動させなくとも良いグリッパ、特に回路素子の捕捉のためにグリッパの吸引開口部が回路素子上に置かれ、回路素子が吸引される気圧グリッパを使用することが有利である。
さらに本発明の特徴と利点は添付の図面を参照する以下の実施形態の記述から明らかになる。
図２Ａに示す本発明の方法の第１の段階では、回路素子１が接着されるべき回路基板２の領域に接着剤粒３およびいくらかの追加粒の図２Ａに示さない正規パターンが加えられ、その機能および配置は図３Ａを参照して詳しく説明される。パターンの接着剤粒３の大きさおよびその互いの距離は、回路基板２と回路素子１との間で圧迫されると粒３が約５ｍｍの厚さの隙間のない接着剤層を形成するように選択される。
接着剤粒３からある距離に、グリッパ４に保持された接着されるべき回路素子１が示される。グリッパ４は、回路素子１の上面に沿い、水平面に対して鋭角に傾斜する迫持受面６を持つが、図では不可避な機械的誤差を誇張して示している。回路基板２の表面は正確に水平に向きが合わされているものとする。
迫持受面６は回路素子１の寸法に適合し、その横方向側面と接する連続する横梁７により囲まれる。このようにして、グリッパにおける回路素子の位置は曖昧さなく定義され、それ故にグリッパにおける位置を検出する必要なく回路素子は再生産可能に配置することができる。迫持受面６から伸びる吸引環８は、吸引ポンプにより負の圧力が加えられ、これにより回路素子１がグリッパ４に保持される。
連続する横梁７を持つグリッパ４の代わりに、異なる形の種々の素子が、同一のグリッパを用いて配置される場合、吸引用ベルを有する不図示のグリッパが使用されることがあり、その場合、その狭い端部が捕捉すべき素子の平面状表面を圧迫し、平面状表面端部は吸引用ベル端部を越えて伸びることとなる。しかしながらそのようなグリッパは素子の一定の形状に制限されず、その場合グリッパに捕捉された素子の位置が検出され、グリッパを制御して、素子を回路基板の所望の位置に再現可能に配置する。
グリッパ４は回路素子１の表面に向けて移動し、その間下向きの力に抗する反作用力を絶えず測定する。回路素子１が接着剤粒３に接触すると、そのような力が接着剤粒３を変形させる。反作用力が事前に経験的に適切に定められており、接着剤粒３が十分に変形し、当該限界に達すると、グリッパ４の高さの座標値、即ち回路基板２の表面に垂直な方向の座標値が検出される。このため、使用されるグリッパ４に結合される経路センサは較正の必要がない。
図２Ｂは、そのように定義された目標距離にある回路素子１を保持するグリッパ４を示している。回路素子１の下部の素子の左半分で、接着剤粒３は隙間なく併合され、その他の部分には回路素子１と回路基板２との間に隙間が依然存在する。回路素子１を解放するために、グリッパ４の吸引環８の負の圧力は取り除かれ、必要があれば僅かな正の圧力が生成される。図２Ｃに示すように、グリッパ４が持ち上げられ、次いで回路基板２の表面における垂直な軸Ａの周りに、図２Ｄに示す位置に向けて１８０度回転させられる。そこでグリッパは水平に対して角度−ａだけ傾けられ、即ち回路基板２の表面に近い迫持受面６の端部９がこの表面から遠い回路素子１の端部１０と向き合うこととなる。
図２Ｅに示すように、後にグリッパ４が図２Ｂの段階の経路センサにより検出された目標の高さまで正確に下降すると、迫持受面６の端部９は回路素子の端部１０を、以前に反対の端部１１に行ったのと同様に回路基板表面近くまで圧迫する。次いで回路素子１と回路基板２の間の接着剤は回路素子１と回路基板２との間に連続する、隙間のない層１２を形成する。
一般に、上記のように回路素子１と回路基板２との間の全接着領域上に高度に一様な厚さの接着剤層３を形成するには２度の圧迫で十分である。必要な場合には、グリッパ４の回転と圧迫は数回繰り返しても良い。
特に、２度目の圧迫中に、目標温度に到達することで生じる反作用力が検出され、１度目の圧迫の際に目標の高さの定義に使用された反作用力の限界値に対して所与のパーセントを超えると、グリッパは再度１８０度回転され、目標の高さに移動し、再度圧迫する。
図３Ａはその上に形成される接着剤粒３のパターンを伴う回路基板２の表面を上から見る図である。配置される回路素子１の外形が点線の方形として示される。方形の内部では、接着剤粒３が列と行の正方形パターンを形成し、列−行パターンの角の各粒３の上には追加して粒１３が加えられ、回路素子１の角の方に移動する。さらに追加して粒１４、この場合は３つの粒が回路素子１の縦の中央線に沿って配置される。
回路基板２に向けて回路素子１を圧迫し、これによって接着剤粒を平らたく押しつぶし始めると、まず追加した粒１３、１４が正規パターンの隣り合う粒３と結合し、図３Ｂに示すように広がり始める。こうしてより大きな連続する接着剤領域がまずパターンの中央に形成され、粒１３は回路素子１の角に向けて広がる。回路素子１が基板により近づくと、連続する接着剤エリヤは中央からますます広がり、粒３の環を次々と飲み込み、同時に図３Ｃに示すように粒３の間の空間から空気を追い出す。最後に図３Ｄに示すように、連続する、隙間のない接着剤層１２が得られ、層は回路素子１の底面全体に伸び、端部を超えて僅かに飛び出すが、飛び出す範囲は加えられる接着剤の量と接着剤層の厚さを計量することにより、即ち目標距離に達したと思われる場合の力の限界値により制御することができる。
すでに説明した支持面に理想的に平行に保持された回路素子を伴うグリッパを示す図である。 すでに説明した回路素子が回路支持に理想的に平行に保持されない場合の回路素子の従来接着方法の段階を説明する図である。 すでに説明した回路素子が回路支持に理想的に平行に保持されない場合の回路素子の従来接着方法の段階を説明する図である。 本発明の接着方法の段階を説明する図である。 本発明の接着方法の段階を説明する図である。 本発明の接着方法の段階を説明する図である。 回路素子の設置前の回路基板への接着剤粒の配置を示す図である。 回路基板への回路素子の圧迫中の接着剤層の断面図である。 回路基板への回路素子の圧迫中の接着剤層の断面図である。 回路基板への回路素子の圧迫後の接着剤層の断面図である。

Claims (10)

  1. 回路素子（１）の回路基板（２）への接着方法であって、
    ａ）グリッパ（４）を使用して回路素子（１）を捕捉し、
    ｂ）前記回路素子（１）と前記回路基板（２）との間に加えられた接着剤（３）が圧迫されるよう、前記回路基板（２）の表面から目標距離まで、前記表面に向けて前記グリッパ（４）を移動させ、
    ｃ）前記回路素子（１）を解放し、前記回路素子（１）から前記グリッパ（４）を取り除く工程を備え、更に、
    ｄ）前記回路基板（２）の前記表面に垂直な軸（Ａ）の周りに前記グリッパ（４）を回転させ、
    ｅ）前記グリッパ（４）を前記目標距離内に再度移動させ、
    ｆ）前記グリッパ（４）を再度取り除く工程
    を備えることを特徴とする接着方法。
  2. 前記工程ｂ）では、前記グリッパ（４）の前記移動に抗する反作用力が検出され、前記反作用力が予め定められた値に達した場合に、前記目標距離に到達することを特徴とする請求項１に記載の接着方法。
  3. 前記工程ｂ）では前記目標距離の位置座標が検出され、前記工程ｅ）では前記グリッパが同じ前記位置座標に移動することを特徴とする請求項２に記載の接着方法。
  4. 前記工程ｄ）における前記回転角度は１８０度であることを特徴とする請求項１乃至３のいずれか１項に記載の接着方法。
  5. 前記接着剤（３）の厚さが１０ｍｍを下回り、好ましくは約５ｍｍの厚さの接着剤層（１２）となるように計量されることを特徴とする請求項１乃至４のいずれか１項に記載の接着方法。
  6. 前記接着剤（３）が、接着剤粒（３）の正規パターンとして前記回路基板（２）に予め加えられることを特徴とする請求項１乃至５のいずれか１項に記載の接着方法。
  7. 前記パターンの前記粒より前記回路素子（１）の角に近い位置に、個々の前記接着剤粒（１３）がさらに加えられることを特徴とする請求項６に記載の接着方法。
  8. 加えられる接着剤粒または加えられる接着剤粒（１４）の列が、前記正規パターン領域の中央に加えられることを特徴とすることを特徴とする請求項６または７に記載の接着方法。
  9. 前記回路基板（２）から離れる側の前記回路素子（１）面の少なくとも２つの対向する端部（１０、１１）に沿う、迫持受面（６）を持つ前記グリッパ（４）が使用されることを特徴とする請求項１乃至８のいずれか１項に記載の接着方法。
  10. 前記回路素子（１）を捕捉するために、前記グリッパ（４）の吸引開口部が、捕捉される前記回路素子（１）の上に配され、前記回路素子（１）が吸引されることを特徴とすることを特徴とする請求項１乃至９のいずれか１項に記載の接着方法。
JP2006536091A 2003-10-22 2004-10-21 回路素子の回路基板への接着方法 Withdrawn JP2007509495A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10349167A DE10349167A1 (de) 2003-10-22 2003-10-22 Verfahren zum Kleben einer Schaltungskomponente auf einem Schaltungsträger
PCT/EP2004/052616 WO2005041289A2 (en) 2003-10-22 2004-10-21 Method for gluing a circuit component to a circuit substrate

Publications (1)

Publication Number Publication Date
JP2007509495A true JP2007509495A (ja) 2007-04-12

Family

ID=34442206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006536091A Withdrawn JP2007509495A (ja) 2003-10-22 2004-10-21 回路素子の回路基板への接着方法

Country Status (6)

Country Link
US (1) US20070157463A1 (ja)
EP (1) EP1676307A2 (ja)
JP (1) JP2007509495A (ja)
CN (1) CN100423218C (ja)
DE (1) DE10349167A1 (ja)
WO (1) WO2005041289A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018047413A1 (ja) * 2016-09-08 2018-03-15 シャープ株式会社 光学部品搭載装置、およびセンサー装置の製造方法
WO2019082896A1 (ja) * 2017-10-23 2019-05-02 日立化成株式会社 部材接続方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4982890A (en) * 1989-01-10 1991-01-08 Siemens Aktiengesellschaft Soldering means having at least one stirrup electrode and two soldering webs lying opposite one another or four soldering webs lying opposite one another in pairs
JPH07123130B2 (ja) * 1990-07-30 1995-12-25 新日本製鐵株式会社 ボンディング装置
US5234530A (en) * 1991-05-20 1993-08-10 Eastman Kodak Company Apparatus for controlling assembly force
TWI242679B (en) * 1997-02-19 2005-11-01 Alps Electric Co Ltd Method for mounting electric component
DE19744643A1 (de) * 1997-10-09 1999-04-22 Siemens Ag Verfahren und Vorrichtung zum Andrücken flächiger Bauteile
US6146912A (en) * 1999-05-11 2000-11-14 Trw Inc. Method for parallel alignment of a chip to substrate
JP2000332495A (ja) * 1999-05-25 2000-11-30 Sony Corp 部品装着装置及び部品装着方法
DE10042661B4 (de) * 1999-09-10 2006-04-13 Esec Trading S.A. Verfahren und Vorrichtungen für die Montage von Halbleiterchips
EP1264334B1 (en) * 2000-03-10 2009-02-18 Infotech, AG Method and apparatus for aligning a component on a substrate using digital feature separation
JP3531586B2 (ja) * 2000-06-12 2004-05-31 松下電器産業株式会社 表示パネルの組立装置および組立方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018047413A1 (ja) * 2016-09-08 2018-03-15 シャープ株式会社 光学部品搭載装置、およびセンサー装置の製造方法
CN109691258A (zh) * 2016-09-08 2019-04-26 夏普株式会社 光学元件搭载装置及传感器装置的制造方法
WO2019082896A1 (ja) * 2017-10-23 2019-05-02 日立化成株式会社 部材接続方法
JP2019079883A (ja) * 2017-10-23 2019-05-23 日立化成株式会社 部材接続方法
JP7127269B2 (ja) 2017-10-23 2022-08-30 昭和電工マテリアルズ株式会社 部材接続方法
US11887960B2 (en) 2017-10-23 2024-01-30 Resonac Corporation Member connection method

Also Published As

Publication number Publication date
DE10349167A1 (de) 2005-05-19
WO2005041289A3 (en) 2005-06-16
EP1676307A2 (en) 2006-07-05
CN100423218C (zh) 2008-10-01
CN1871700A (zh) 2006-11-29
WO2005041289A2 (en) 2005-05-06
US20070157463A1 (en) 2007-07-12

Similar Documents

Publication Publication Date Title
JP5695294B2 (ja) コンプライアント端子の取付け具を有する超小型電子素子および該超小型電子素子を作製する方法
US9220172B2 (en) Electronic component, electronic module, their manufacturing methods, mounting member, and electronic apparatus
US7446398B2 (en) Bump pattern design for flip chip semiconductor package
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
US20120045869A1 (en) Flip chip bonder head for forming a uniform fillet
KR101590453B1 (ko) 휨 개선을 위한 반도체 칩 다이 구조 및 방법
US20090120675A1 (en) Mounted structural body and method of manufacturing the same
US7462943B2 (en) Semiconductor assembly for improved device warpage and solder ball coplanarity
JP2007509495A (ja) 回路素子の回路基板への接着方法
JP2001308146A (ja) チップキャリアに半導体チップを取り付けるための装置
JP2019192825A (ja) 電子部品収納用パッケージ、電子装置、および電子モジュール
JP3509642B2 (ja) 半導体装置の実装方法および実装構造
JP6509252B2 (ja) 熱的改善のために表面実装パッケージをアライメントする方法
CN108074824B (zh) 一种半导体器件的制作方法
JP2007518258A (ja) 回路部品を回路基板に接着する方法
JP2005167100A (ja) 半導体装置の製造方法およびそのためのマスク
JP4618186B2 (ja) 電子部品搭載装置および半田ペースト転写ユニットならびに電子部品実装方法
TWI747585B (zh) 顯示裝置的製造方法
KR100643169B1 (ko) 반도체 패키지용 필름 기판 및 이를 구비한 반도체 패키지
JP2001291729A (ja) 半導体素子の孔版印刷樹脂封止方法、及び該方法に用いる孔版及びスキージ
JP2002164386A (ja) Ｉｃ実装用基板とその製造方法及びｉｃ実装用基板へのｉｃ実装方法
JP2003109988A (ja) 装着ツール及びｉｃチップの装着方法
JP2003273259A (ja) 半導体装置、半導体装置の製造方法
JP2003249600A (ja) 半導体装置の製造方法
JP3733950B2 (ja) 半導体装置の組立方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070301

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071015

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090930