KR101061091B1 - 반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 핀 - Google Patents

반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 핀 Download PDF

Info

Publication number
KR101061091B1
KR101061091B1 KR1020090016228A KR20090016228A KR101061091B1 KR 101061091 B1 KR101061091 B1 KR 101061091B1 KR 1020090016228 A KR1020090016228 A KR 1020090016228A KR 20090016228 A KR20090016228 A KR 20090016228A KR 101061091 B1 KR101061091 B1 KR 101061091B1
Authority
KR
South Korea
Prior art keywords
stage
substrate
pin
semiconductor device
board
Prior art date
Application number
KR1020090016228A
Other languages
English (en)
Other versions
KR20100002076A (ko
Inventor
유키히코 오하시
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20100002076A publication Critical patent/KR20100002076A/ko
Application granted granted Critical
Publication of KR101061091B1 publication Critical patent/KR101061091B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49826—Assembling or joining
    • Y10T29/49895—Associating parts by use of aligning means [e.g., use of a drift pin or a "fixture"]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 저비용으로 프린트 기판의 변형을 방지할 수 있는 반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 핀을 제공하는 것을 목적으로 한다.
본 명세서에 개시되어 있는 반도체 장치의 제조 방법은, 기판(10)을 스테이지(20)의 진공 흡착면에 압착시킨 상태로 흡착시키고, 기판(10)의 관통 구멍(12)과 스테이지(20)의 관통 구멍(22)에 공통으로 핀(50)을 삽입하여 기판(10)을 스테이지에 가고정한 후에, 진공 흡착을 해제한다. 이에 따라, 저비용으로 기판(10)의 변형을 교정하여 스테이지(20)에 맞출 수 있다.

Description

반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 핀{SEMICONDUCTOR DEVICE PRODUCING METHOD, SEMICONDUCTOR DEVICE PRODUCING APPARATUS AND PIN}
본 발명은 반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 핀에 관한 것이다.
종래부터, 프린트 기판(이하, 기판이라 칭함)에 반도체 소자를 실장하는 방법이 알려져 있다. 기판에 반도체 칩을 실장하는 공정에 있어서는, 기판과 반도체 칩의 접합 강도나 위치 맞춤 정밀도를 확보하기 위해서, 기판의 변형이 교정된 상태로 반도체 칩을 실장하는 것이 바람직하다. 기판의 변형을 교정하는 기술로서는, 진공 흡착에 의해 기판을 평판형의 스테이지에 흡착시켜 변형을 교정하는 것을 생각할 수 있다. 또한, 반도체 칩을 실장하기 전의 기판을 스테이지에 압착시켜 변형을 교정하는 것이나, 스테이지에 점착성을 가진 겔형 물질을 코팅하여 이 점착력에 의해 기판의 변형을 교정하는 것을 생각할 수 있다. 기판 변형의 교정은 기판과 기판에 실장된 반도체 칩 사이에 충전되는 언더필재가 경화될 때까지 필요하다.
[특허 문헌 1] 일본 특허 공개 제2000-150775호 공보
[특허 문헌 2] 일본 특허 공개 평성 제10-86958호 공보
그러나, 진공 흡착에 의해 기판의 변형을 교정하는 경우, 기판의 두께 등에 따라서는 변형의 교정에 대한 복원력이 크기 때문에, 큰 흡착력이 필요하게 되는 경우가 있다. 이 경우에는, 흡인력이 강한 진공 펌프를 필요로 하기 때문에 제조 장치의 비용이 증가한다. 또한, 강력한 흡인력을 확보하기 위해서는, 스테이지에 형성된 흡인 구멍의 개수나 배치에도 창의적인 고안이 필요하게 되어, 스테이지의 비용 상승으로도 이어진다.
또한, 기판을 스테이지에 압착시켜 변형을 교정하는 경우, 압착시키기 위한 압착 부재와 기판과의 접촉 부분에는 반도체 칩을 실장할 수 없기 때문에, 기판에 대한 실장 영역이 좁아져서 비용 상승으로 이어진다.
또한, 점착력을 이용하여 기판의 변형을 교정하는 경우, 점착력의 저하를 방지하기 위해서 정기적으로 겔형 물질의 메인터넌스가 필요하게 되어 비용 상승으로 이어진다. 또한, 이러한 겔형 물질은 일반적으로 내열 온도가 낮기 때문에, 언더필재를 열경화시킬 때에 문제가 발생할 우려도 있다.
그래서, 본 발명은 상기한 과제를 감안하여 이루어진 것으로, 저비용으로 프린트 기판의 변형을 방지할 수 있는 반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 핀을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 본 명세서에 개시되어 있는 반도체 장치의 제 조 방법 및 반도체 장치의 제조 장치에서는, 프린트 기판을 스테이지의 진공 흡착면에 압착시킨 상태로 흡착시키고, 프린트 기판의 관통 구멍과 스테이지의 구멍에 공통으로 핀을 삽입하여 프린트 기판을 스테이지에 가고정한 후에, 진공 흡착을 해제한다. 이에 따라, 저비용으로 프린트 기판의 변형을 교정하여 스테이지에 맞출 수 있다.
또한, 상기 과제를 해결하기 위해서, 본 명세서에 개시되어 있는 핀은, 비탄성 재료인 심재(心材)와, 상기 심재를 내열성을 가진 탄성 재료에 의해 코팅한 코팅층을 구비하고 있다. 이에 따라 핀의 삽입 제거가 용이해져서, 저비용으로 프린트 기판의 변형을 교정할 수 있다.
본 명세서에 개시된 반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 핀은 저비용으로 프린트 기판의 변형을 방지할 수 있다.
이하, 본 발명의 일 실시형태에 대해서 설명한다.
도 1은 반도체 장치의 제조 장치(1)의 모식도이다. 반도체 장치의 제조 장치(1)는, 후술하는 기판(10)의 변형을 교정하는 교정 기구부(2), 기판(10)에 반도체 칩(18)을 실장하는 실장 기구부(3), 언더필재를 도포하는 언더필 도포 기구부(4), 언더필재를 경화시키는 열경화로(5)를 포함한다. 레일(8)에 의해 스테이지(20)는 각 부로 반송된다.
도 2는 기판(10)과 스테이지(20)의 사시도이다. 기판(10)은 절연성을 가진 유리 에폭시수지에 의해 형성된 프린트 배선 기판이다. 또한, 기판(10)은 세라믹이나 유리 폴리이미드수지라도 좋다. 기판(10)의 크기는 길이 150 ㎜ 정도, 폭 80 ㎜ 정도, 두께 0.3 ㎜ 정도이지만, 이것에 한정되지 않는다. 또한, 기판(10)에는 스테이지(20)에 기판(10)을 맞추기 하기 위한 관통 구멍(12)이 형성되어 있다. 관통 구멍(12)은 6개소 형성되어 있다. 또한, 관통 구멍(12)의 한쪽 면에는, 후술하는 복수의 반도체 칩을 실장하기 위한 실장 영역(14)이 격자형으로 형성되어 있다. 관통 구멍(12)은 실장 영역(14)으로부터 후퇴한 위치 및 실장 영역(14) 사이에 형성되어 있다.
스테이지(20)는, 기판(10)을 교정 기구부(2), 실장 기구부(3), 언더필 도포 기구부(4), 열경화로(5)로 반송할 수 있으며, 평판형으로 형성되어 있다. 또한, 스테이지(20)에도 관통 구멍(22)이 6 개소에 형성되어 있다. 관통 구멍(22)은, 관통 구멍(12)과 대응하는 위치에 각각 형성되어 있다. 또한, 관통 구멍(22)은, 스테이지(20)를 관통하고 있지만, 관통하지 않는 바닥이 있는 구멍이어도 좋다.
다음에, 반도체 장치의 제조 방법에 대해서 설명한다. 도 3 내지 도 11은 반도체 장치의 제조 방법의 설명도이다.
우선, 기판(10)을 스테이지(20)의 진공 흡착면에 압착시킨 상태로 흡착시키는 공정에 대해서 설명한다. 도 3의 (A)에 도시된 바와 같이, 교정 기구부(2) 내에서 스테이지(20)의 상면에 기판(10)을 얹어 놓는다. 도 3의 (A)에 도시된 바와 같이, 기판(10)에는 변형이 발생하고 있다. 스테이지(20)에 대한 기판(10)의 위치 결정은 촬상 카메라에 의한 화상 처리에 의해 행해진다. 또한, 위치 결정은 이 방법 에 한정되지 않고, 예컨대, 스테이지(20) 상에 형성한 위치 결정용 돌기에, 기판(10)에 형성된 위치 결정용 노치 또는 구멍을 걸어 맞춤으로써 행하여도 좋다.
교정 기구부(2)에는 압착 헤드(압착 부재)(30)가 탑재되어 있다. 압착 헤드(30)는 금속에 의해 블록 형상으로 형성되어 있다. 도 3의 (B)에 도시된 바와 같이, 압착 헤드(30)에 의해 기판(10)을 스테이지(20)에 압착시킨다. 압착에 의해 기판(10)은 스테이지(20)에 맞춰져 변형이 교정된다.
기판(10)이 압착 헤드(30)에 의해 압착된 상태로 진공 펌프(40)를 작동시킨다. 진공 펌프(40)는 스테이지(20)와 호스(도시되지 않음) 등을 통해 접속되어 있다. 진공 펌프(40)를 작동시킴으로써, 기판(10)은 스테이지(20)의 상면에 진공 흡착된다.
도 4의 (A)는 진공 흡착의 설명도로서 스테이지(20)의 단면 구성을 나타내고 있다. 스테이지(20)에는 흡인 통로(28)와, 흡인 통로(28)에 연통한 흡인 구멍(29)이 형성되어 있다. 흡인 구멍(29)은 스테이지(20)의 상면으로 관통하고 있다. 또한, 도 2 등의 그 밖의 도면에 있어서는, 흡인 구멍(29)에 대해서 도시는 생략되어 있다. 흡인 구멍(29)의 직경은 관통 구멍(22)의 직경보다도 작게 형성되어 있다. 진공 펌프(40)의 작동에 의해 흡인 통로(28), 흡인 구멍(29)이 진공 상태가 되어 그것에 따라 발생하는 흡인력에 의해 기판(10)은 스테이지(20)의 상면에 흡착된다. 따라서, 스테이지(20)의 상면이 진공 흡착면에 해당한다. 또한, 스테이지(20)에는 흡인 구멍이 아니라, 흡인 홈을 형성하여도 좋다.
진공 펌프(40)를 계속해서 작동시켜 도 4의 (B)에 도시된 바와 같이 압착 헤 드(30)를 기판(10)으로부터 후퇴시킨다. 압착 헤드(30)가 후퇴하여도, 진공 펌프(40)가 작동되고 있기 때문에, 기판(10)은 스테이지(20)에 흡착된 상태가 유지된다. 이에 따라, 기판(10)은 변형이 교정된 상태로 스테이지(20)에 흡착 유지된다.
또한, 진공 펌프(40)의 흡인력은, 변형된 기판(10)을 흡인력만으로 스테이지(20)에 맞출 수 없을 정도로 설정되어 있다. 즉, 압착 헤드(30)에 의해 기판(10)이 스테이지(20)에 압착됨으로써, 기판(10)이 강제적으로 스테이지(20)에 맞춰진 상태가 된다. 이 상태로 진공 펌프(40)가 작동함으로써, 기판(10)이 스테이지(20)에 흡착된다. 이와 같이 진공 펌프(40)에는 흡인력이 작은 것을 채용할 수 있다.
또한, 압착 헤드(30)에 의해 기판(10)을 교정하기 때문에, 진공 펌프(40)의 흡인력을 향상시키기 위해서, 흡인 통로(28)의 형상이나, 흡인 구멍(29)의 개수, 위치 등을 연구하지 않아도 기판(10)에 스테이지(20)를 흡착시키는 것이 가능해진다. 이 때문에, 스테이지(20)의 제조 비용을 억제할 수 있다.
다음에, 핀(50)에 의해 기판(10)을 스테이지(20)에 가고정하는 공정에 대해서 설명한다. 도 5의 (A)에 도시된 바와 같이, 삽입 제거 핸드(삽입 제거 수단)(60)에 의해 핀(50)을 관통 구멍(12)에 삽입한다. 이 때에, 핀(50)은 관통 구멍(12)과 관통 구멍(22)에 공통으로 삽입된다. 이에 따라, 도 5의 (B)에 도시된 바와 같이 6 개소에 핀(50)이 삽입되어, 스테이지(20)에 대하여 기판(10)이 가고정된다. 또한, 삽입 제거 핸드(60)는 교정 기구부(2)에 탑재되어 있으며, 승강 가능하다.
도 6은 핀(50)의 설명도로서, 도 6의 (A), 도 6의 (B)는 핀(50)의 사시도이 다. 도 6의 (C)는 핀(50)의 부분 단면도이다. 핀(50)은 원기둥형의 동체부(51)와, 동체부(51)보다도 직경 방향으로 크게 동체부(51)의 중간에 형성된 스토퍼부(53)와, 동체부(51)의 상단에 형성된 플랜지부(55)를 갖고 있다. 플랜지부(55)는 단부를 통해 축 방향으로 배열된 원판부(55a, 55b)를 갖고 있다. 원판부(55a, 55b)는 대략 동일 형상으로서 가장 직경이 크다. 또한, 동체부(51)의 직경은 1 ㎜ 정도이며, 핀(50)의 전체 길이는 8 ㎜ 정도이다.
도 6의 (C)에 도시된 바와 같이, 핀(50)의 심재(50a)는 비탄성 재료에 의해 형성되어 있다. 상세하게는, 심재(50a)는 스테인레스 등의 강성을 가진 금속에 의해 형성되어 있다. 또한, 심재(50a)는 금속에 한정되지 않고, 강성을 가진 엔지니어 플라스틱이어도 좋다. 심재(50a)의 외면에는 내열성이 있는 탄성 재료에 의해 코팅된 코팅층(50b)이 형성되어 있다. 구체적으로는 코팅층(50b)은, 고무, 예컨대, 실리콘 고무나, 불소 고무이다. 또한, 내열성이 있는 고무가 채용되고 있는 이유는, 후술하는 언더필을 열경화시키는 공정에 있어서, 기판(10)은 핀(50)과 함께 가열되기 때문이다.
핀(50)의 삽입에 대해서 설명한다. 도 7은 핀(50)의 삽입 설명도로서, 도 7의 (A)는 핀(50)을 삽입하기 전의 기판(10)과 스테이지(20)의 단면도, 도 7의 (B)는 핀(50)이 삽입된 상태에서의 기판(10)과 스테이지(20)의 단면도이다.
도 7의 (A)에 도시된 바와 같이, 관통 구멍(12)의 직경은 관통 구멍(22)의 직경보다도 약간 크게 형성되어 있다. 이 이유는 기판(10)과 스테이지(20)와의 위치 결정 오차를 고려한 것이다. 관통 구멍(12)과 관통 구멍(22)이 동일 직경이면, 위치 결정 오차에 따라서는, 핀(50)을 삽입하는 것이 곤란해질 경우가 있기 때문이다.
도 7의 (B)에 도시된 바와 같이, 관통 구멍(12, 22)에 공통으로 핀(50)이 삽입되면, 동체부(51)는 관통 구멍(12, 22) 내에 삽입된다. 동체부(51)는 관통 구멍(12, 22)의 직경보다도 작게 형성되어 있다. 이 때에, 플랜지부(55)에 의해 삽입 위치가 규정된다. 즉, 원판부(55b)와 기판(10)의 관통 구멍(12) 주변부가 접촉하여, 핀(50)의 축 방향에서의 삽입 위치가 규정된다. 즉, 원판부(55b)는 관통 구멍(12)의 직경보다도 크게 형성되어 있다. 또한, 스토퍼부(53)는 관통 구멍(22)의 직경보다도 약간 크게 형성되어 있다.
스토퍼부(53)는 관통 구멍(22)의 직경보다 약간 크게 형성되기 때문에, 핀(50)이 관통 구멍(12, 22)에 삽입될 때에는, 스토퍼부(53)의 코팅층(50b)이 약간 압축된 상태가 된다. 이에 따라, 코팅층(50b)의 탄성 복원력에 의해 관통 구멍(22)과 스토퍼부(53)가 고정된다. 이에 따라, 관통 구멍(12, 22)에 핀(50)이 삽입된 상태가 유지된다.
단, 전술한 바와 같이, 코팅층(50b)은 탄성을 가진 고무이지만, 심재(50a)는 강성을 가진 재료에 의해 형성되어 있다. 이 이유는 만일 핀(50) 전체를 고무 등의 탄성 재료에 의해 형성하면, 관통 구멍(12, 22)에의 삽입시에, 슬라이딩 저항이 커져, 삽입이 곤란해질 우려가 있기 때문이다. 그러나, 핀(50) 전체를 금속 등에 의해 형성하면, 관통 구멍(12, 22)에의 삽입은 용이해지지만, 관통 구멍(12, 22)으로부터 쉽게 빠질 우려가 있다. 따라서, 강성을 가진 심재(50a)의 외면에 탄성 재료 인 코팅층(50b)을 형성함으로써, 핀(50)의 삽입 용이성을 확보하면서 핀(50)이 빠지는 것을 방지하고 있다.
또한, 삽입 제거 핸드(60)는, 핀(50)의 플랜지부(55)를 잡고 관통 구멍(12, 22)에 삽입한다. 또한, 후술하는 핀(50)을 제거할 때에도, 삽입 제거 핸드(60)는 플랜지부(55)를 잡는다. 플랜지부(55)는 삽입의 깊이를 규정하는 기능을 갖고 있으며, 삽입 제거 핸드(60)에 의한 삽입 제거 작업의 용이화도 도모하고 있다.
또한, 핀(50) 대신에 나사를 채용하는 것은 바람직하지 못하다. 나사를 채용하면, 기판의 나사 구멍과의 나사 결합시에 나사 구멍이 깎여 먼지가 발생될 우려가 있기 때문이다.
다음에, 진공 흡착을 해제하는 공정에 대해서 설명한다. 핀(50)에 의해 기판(10)이 스테이지(20)에 가고정된 상태로 진공 펌프(40)의 작동을 정지한다. 핀(50)에 의해 기판(10)의 변형이 교정된 상태로 스테이지(20)에 가고정되기 때문에, 진공 펌프(40)의 작동을 정지시켜도 기판(10)에는 변형은 발생하지 않는다.
이와 같이, 핀(50)에 의해 기판(10)의 변형이 교정된 상태로 스테이지(20)에 가고정할 수 있기 때문에, 진공 펌프(40)의 작동 기간을 짧게 할 수 있다. 즉, 핀(50)을 이용하지 않고 진공 펌프(40)의 작동에 의해서만 기판(10)을 스테이지(20)에 흡착시키는 경우는, 후술하는 언더필재를 열경화시키는 공정까지 진공 펌프(40)를 작동시켜 둘 필요가 있다. 그러나, 전술한 바와 같이 핀(50)에 의해 가고정함으로써, 진공 펌프(40)의 작동을 조기에 정지시킬 수 있기 때문에, 진공 펌프(40)의 작동에 따른 비용을 억제할 수 있다.
또한, 언더필재를 열경화시키는 공정까지 진공 펌프(40)를 작동시켜 두기 위해서는, 스테이지(20)가 열경화로(5)에 도달할 때까지, 스테이지(20)와 진공 펌프(40)와의 접속을 확보할 필요가 있다. 이러한 접속을 항상 확보하고자 하면, 그 때문에 필요한 기구가 복잡해져서 제조 장치의 비용 증대로 이어진다. 그러나, 전술한 바와 같이, 스테이지(20)가 교정 기구부(2)에 반송되고 있는 동안만 진공 펌프(40)가 작동하면 좋다. 이 때문에, 실장 기구부(3), 언더필 도포 기구부(4), 열경화로(5)에 있어서 기판(10)을 스테이지(20)에 진공 흡착시킬 필요는 없고, 그것을 위한 설비를 마련할 필요는 없다.
다음에, 기판(10)에 반도체 칩(18)을 실장하는 공정에 대해서 설명한다. 도 8의 (A)는 실장 공정의 설명도이다. 스테이지(20)를 실장 기구부(3)에 반송하여, 칩 실장 헤드(70)에 의해 기판(10)의 실장 영역(14)에 반도체 칩(18)을 실장한다. 칩 실장 헤드(70)는 실장 기구부(3)에 탑재되어 있다. 칩 실장 헤드(70)는 흡착력에 의해 반도체 칩(18)을 유지한다. 반도체 칩(18)의 실장은 실장 영역(14) 내에 형성된 접속용 전극(도시되지 않음)과 반도체 칩(18)에 형성된 땜납 범프(도시되지 않음)를, 칩 실장 헤드(70)에 의해 압착시켜 접합한다. 접합시에는 스테이지(20)의 저면에 배치된 히터(도시되지 않음)를 작동시켜 기판(10) 전체를 가열한다. 히터는 실장 기구부(3)에 탑재되어 있다. 모든 반도체 칩(18)이 실장되면 히터의 작동은 정지된다.
다음에 기판(10)과 반도체 칩(18) 사이에 언더필재를 충전하는 공정에 대해서 설명한다. 도 8의 (B)는 언더필재를 충전하는 공정의 설명도이다. 기판(10)에 복수의 반도체 칩(18)을 실장한 후, 스테이지(20)는 언더필 도포 기구부(4)로 반송된다. 충전 노즐(80)은 언더필 도포 기구부(4)에 탑재되어 있다. 충전 노즐(80)에 의해 기판(10)과 복수의 반도체 칩(18) 사이에 액상 수지인 언더필재를 충전한다. 상세하게는, 복수의 반도체 칩(18)의 간극으로부터 언더필재를 유입시킨다. 모든 반도체 칩(18)과 기판(10) 사이에 언더필재가 충전되면, 스테이지(20)는 열경화로(5)로 반송된다.
다음에, 언더필재를 열경화시키는 공정에 대해서 설명한다. 도 9는 언더필재를 열경화시키는 공정에 대한 설명도이다. 스테이지(20)가 열경화로(5)로 반송된다. 열경화로(5) 안은 200℃∼250℃ 정도로 설정되어 있다. 열경화로(5) 내에 기판(10)이 소정 시간 방치됨으로써, 언더필재가 열경화된다. 또한, 핀(50)은 기판(10)과 함께 가열된다.
다음에, 언더필재의 경화 후에 핀(50)을 제거하는 공정에 대해서 설명한다. 도 10은 핀(50)을 제거하는 공정에 대한 설명도이다. 언더필재를 열경화시킨 후에는 도 10의 (A)에 도시된 바와 같이 스테이지(20)를 교정 기구부(2)로 반송하여 삽입 제거 핸드(60)에 의해 핀(50)을 제거한다. 이 때에, 삽입 제거 핸드(60)는 플랜지부(55)를 잡고 핀(50)을 제거한다. 도 10의 (B)는 모든 핀(50)이 제거된 기판(10)을 나타내고 있다.
그 후, 기판(10)에 실장된 복수의 반도체 칩(18)마다 커팅(cut out)이 행해지고, 커팅 공정 후에 반도체 칩(18)을 수지에 의해 밀봉하는 몰드 공정이 행해진다. 이상에 의해, 도 11에 도시된 바와 같이, 단일 반도체 칩(18)과 커팅된 기 판(10a)을 가진 반도체 장치(1a)가 제조된다.
이상 설명한 바와 같이, 핀(50)에 의해 기판(10)의 변형을 교정할 수 있다. 예컨대, 압착 부재를 이용하여 기판을 스테이지에 항상 압착함으로써 변형을 교정하면, 압착 부재와 기판과의 접촉 부분에는 반도체 칩을 실장할 수 없기 때문에, 기판에 대한 실장 영역이 좁아져서 비용 상승으로 이어진다. 또한, 스테이지에 점착성을 가진 겔형 물질을 코팅하여 이 점착력에 의해 기판의 변형을 교정하는 경우에는, 점착력 유지를 위한 메인터넌스가 필요하게 되어 비용 상승으로 이어진다. 본 실시예와 같이 핀(50)을 이용함으로써, 실장 영역을 확보하면서 메인터넌스를 필요로 하지 않기 때문에, 저비용으로 기판(10)의 변형을 교정할 수 있다.
전술한 실시형태는 본 발명의 적합한 실시의 예이다. 단, 이것에 한정되지 않고, 본 발명의 요지를 일탈하지 않는 범위 내에서 다양하게 변형시켜 실시할 수 있다.
본 실시예에서는, 플립 칩 실장에서의 경우에 대해서 나타내었지만, 이것에 한정되지 않고, 예컨대 SMT(Surface Mounting Technology) 기판 등의 일반 프린트 기판에도 채용할 수 있다.
도 1은 반도체 장치의 제조 장치의 모식도이다.
도 2는 기판과 스테이지의 사시도이다.
도 3은 기판을 스테이지에 흡착시키는 공정의 설명도이다.
도 4는 기판을 스테이지에 흡착시키는 공정의 설명도이다.
도 5는 핀에 의해 기판을 스테이지에 가고정하는 공정의 설명도이다.
도 6은 핀의 설명도이다.
도 7은 핀의 삽입 설명도이다.
도 8은 기판에 반도체 칩을 실장하는 공정과, 언더필재를 충전하는 공정의 설명도이다.
도 9는 언더필재를 열경화시키는 공정에 대한 설명도이다.
도 10은 핀을 제거하는 공정에 대한 설명도이다.
도 11은 반도체 장치의 사시도이다.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 반도체 장치의 제조 장치 10 : 기판
12, 22 : 관통 구멍 18 : 반도체 칩
30 : 압착 헤드(압착 부재) 40 : 진공 펌프
50 : 핀 50a : 심재
50b : 코팅층 51 : 동체부
53 : 스토퍼부 55 : 플랜지부
60 : 삽입 제거 핸드(삽입 제거 수단) 70 : 칩 실장 헤드
80 : 충전 노즐

Claims (5)

  1. 프린트 기판을 스테이지의 진공 흡착면에 압착시킨 상태로 진공 흡착시키는 공정과,
    상기 프린트 기판에 형성된 관통 구멍과 상기 스테이지에 형성된 구멍에 공통으로 핀을 삽입하여 상기 프린트 기판을 상기 스테이지에 가(假)고정하는 공정과,
    상기 진공 흡착을 해제하는 공정
    을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 진공 흡착을 해제한 후에 상기 프린트 기판에 반도체 칩을 실장하는 공정과,
    상기 프린트 기판과 상기 반도체 칩 사이에 액상 수지를 충전하는 공정과,
    상기 액상 수지를 경화시키는 공정과,
    상기 액상 수지의 경화 후에 상기 핀을 제거하는 공정
    을 더 포함하는 반도체 장치의 제조 방법.
  3. 프린트 기판을 진공 흡착시킬 수 있는 스테이지와,
    상기 스테이지에 배치된 상기 프린트 기판을 상기 스테이지에 압착시키는 압착 수단과,
    상기 프린트 기판에 형성된 관통 구멍과 상기 스테이지에 형성된 구멍에 공통으로 핀을 삽입하고, 상기 삽입된 상기 핀을 제거하는 삽입 제거 수단
    을 구비한 반도체 장치의 제조 장치.
  4. 삭제
  5. 삭제
KR1020090016228A 2008-06-26 2009-02-26 반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 핀 KR101061091B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008167369A JP5245571B2 (ja) 2008-06-26 2008-06-26 半導体装置の製造方法、半導体装置の製造装置及びピン
JPJP-P-2008-167369 2008-06-26

Publications (2)

Publication Number Publication Date
KR20100002076A KR20100002076A (ko) 2010-01-06
KR101061091B1 true KR101061091B1 (ko) 2011-09-01

Family

ID=41445989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090016228A KR101061091B1 (ko) 2008-06-26 2009-02-26 반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 핀

Country Status (5)

Country Link
US (1) US8147646B2 (ko)
JP (1) JP5245571B2 (ko)
KR (1) KR101061091B1 (ko)
CN (1) CN101615589B (ko)
TW (1) TWI378749B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6028725B2 (ja) * 2013-12-25 2016-11-16 トヨタ自動車株式会社 接着構造体の製造方法
JP6366311B2 (ja) * 2014-03-18 2018-08-01 キヤノン株式会社 光走査装置
JP5858085B2 (ja) * 2014-04-11 2016-02-10 ウシオ電機株式会社 露光装置及びその固定方法
KR20150124201A (ko) * 2014-04-28 2015-11-05 삼성전자주식회사 반도체 패키지의 진공 흡착 장치 및 방법
JP2015223667A (ja) * 2014-05-28 2015-12-14 株式会社ディスコ 研削装置及び矩形基板の研削方法
CN104162980A (zh) * 2014-07-30 2014-11-26 格林精密部件（惠州）有限公司 一种压紧式自动热熔夹具
CN104733358B (zh) * 2015-03-16 2017-11-28 鸿博股份有限公司 一种ic卡封装装置和方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200159188Y1 (ko) * 1993-12-31 1999-10-15 김영환 박판인쇄회로 기판 고정장치
KR100606565B1 (ko) * 2005-04-15 2006-07-28 주식회사 에이디피엔지니어링 로딩/언로딩 장치 및 그 로딩/언로딩 장치가 마련되는 기판합착기

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1086958A (ja) 1996-09-12 1998-04-07 Kokusai Electric Co Ltd 蓋止め装置
JP3841576B2 (ja) 1998-10-30 2006-11-01 富士通テン株式会社 基板固定装置及び基板の固定構造
JP2000150775A (ja) 1998-11-13 2000-05-30 Matsushita Electric Ind Co Ltd 半導体素子実装治具および半導体素子実装方法
US6323263B1 (en) * 1999-11-11 2001-11-27 Shin-Etsu Chemical Co., Ltd. Semiconductor sealing liquid epoxy resin compositions
DE102005003844A1 (de) 2005-01-27 2006-08-03 Schaeffler Kg Verliergesicherte Befestigungsschraube
JP4545017B2 (ja) * 2005-03-02 2010-09-15 信越ポリマー株式会社 電子部品固定治具及び電子部品の加工方法
JP4848869B2 (ja) * 2006-07-13 2011-12-28 セイコーエプソン株式会社 描画装置
JP4769697B2 (ja) 2006-11-29 2011-09-07 富士通株式会社 プリント基板の製造方法、プリント基板組立体の製造方法、及びプリント基板の反り矯正方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200159188Y1 (ko) * 1993-12-31 1999-10-15 김영환 박판인쇄회로 기판 고정장치
KR100606565B1 (ko) * 2005-04-15 2006-07-28 주식회사 에이디피엔지니어링 로딩/언로딩 장치 및 그 로딩/언로딩 장치가 마련되는 기판합착기

Also Published As

Publication number Publication date
CN101615589A (zh) 2009-12-30
TW201002161A (en) 2010-01-01
TWI378749B (en) 2012-12-01
US8147646B2 (en) 2012-04-03
JP5245571B2 (ja) 2013-07-24
KR20100002076A (ko) 2010-01-06
CN101615589B (zh) 2012-05-30
JP2010010356A (ja) 2010-01-14
US20090321014A1 (en) 2009-12-31

Similar Documents

Publication Publication Date Title
KR101061091B1 (ko) 반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 핀
US6651320B1 (en) Method for mounting semiconductor element to circuit board
JP6041053B2 (ja) 半導体装置及びその製造方法
JP2008060585A (ja) 半導体チップの順応性インターフェースを形成する方法
JP2010040992A (ja) 電子制御装置の製造方法とそのトランスファーモールド装置および電子制御装置
US20090258460A1 (en) Manufacturing method of semiconductor device
JP4864810B2 (ja) チップ内蔵基板の製造方法
US7827681B2 (en) Method of manufacturing electronic component integrated substrate
KR0179717B1 (ko) 반도체 패키지의 제조방법과 반도체의 실장방법 및 반도체 실장장치
KR20030012808A (ko) 반도체 실장체 제조 방법 및 장치
US9583416B2 (en) Mounting structure of semiconductor device and method of manufacturing the same
US20040217470A1 (en) Circuit substrates, semiconductor devices, semiconductor manufacturing apparatuses, methods for manufacturing circuit substrates, and methods for manufacturing semiconductor devices
JP2001308146A (ja) チップキャリアに半導体チップを取り付けるための装置
US20110057330A1 (en) Electronic device and method of manufacturing electronic device
US9646907B2 (en) Mold package and manufacturing method thereof
KR20170068767A (ko) 감압 공정을 이용한 전자 제어 장치 및 제조 방법
US20040217456A1 (en) Circuit substrates, semiconductor devices, semiconductor manufacturing apparatus methods for manufacturing circuit substrates, and methods for manufacturing semiconductor devices
JP2008192725A (ja) 半導体装置及びその製造方法並びに半導体装置の製造装置
JP3627633B2 (ja) 半導体装置
JP2001308510A (ja) バンプ部品実装体の製造方法及びその製造装置
JP3646056B2 (ja) フリップチップ実装方法
JP2010153670A (ja) フリップチップ実装方法と半導体装置
JP3906914B2 (ja) 半導体装置の製造方法、および半導体装置
EP1628509A2 (en) Electronic module with form in-place pedestal
JP2010157631A (ja) 電子装置の封止樹脂部の形成方法、その形成方法により得られる電子装置体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee