JP5244908B2 - ドレインおよびソース領域にリセスを形成することによってトランジスタの接合容量を低減する方法 - Google Patents

ドレインおよびソース領域にリセスを形成することによってトランジスタの接合容量を低減する方法 Download PDF

Info

Publication number
JP5244908B2
JP5244908B2 JP2010514849A JP2010514849A JP5244908B2 JP 5244908 B2 JP5244908 B2 JP 5244908B2 JP 2010514849 A JP2010514849 A JP 2010514849A JP 2010514849 A JP2010514849 A JP 2010514849A JP 5244908 B2 JP5244908 B2 JP 5244908B2
Authority
JP
Japan
Prior art keywords
drain
transistor
region
source regions
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010514849A
Other languages
English (en)
Other versions
JP2010532571A (ja
Inventor
フューデル トーマス
レンスキ マルクス
ゲーリン アンドレア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2010532571A publication Critical patent/JP2010532571A/ja
Application granted granted Critical
Publication of JP5244908B2 publication Critical patent/JP5244908B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Description

概して、本発明は、集積回路の製造に関し、より詳細には、ＳＯＩ構造のＭＯＳトランジスタ構造などの、接合容量が低減された高濃度にドープされたジャンクションを有する非常に高度な電解効果トランジスタの製造技術に関する。
集積回路の製造プロセスは、個々の回路素子の加工寸法を縮小するという継続的な努力がもたらす様々な方法で改良が続けられている。シリコン基板は入手が容易であり、さらに、過去数十年にわたって開発されている十分に確立されたプロセス技術により、集積回路の大半は、現在及び予測可能な将来においてはシリコンデバイスをベースとしており、これからもシリコンデバイスがベースとして用いられていくであろう。
記録密度が改良され、さらに高性能の集積回路を開発するうえでの主要な問題となるのは、最新のＣＰＵやメモリデバイスの製造に必要とされうる非常に多くのトランジスタ素子を設けるために、ＭＯＳトラ ンジスタ素子などのトランジスタ素子を縮小することである。縮小した電界効果トランジスタを製造する際の１つの重要な態様として、トランジスタのソース及びドレイン領域を分離する導電性チャネルの形成を制御するゲー ト電極の長さを縮小することが挙げられる。
トランジスタ素子のソース及びドレイン領域は、基板あるいはウェル領域などの、周囲の結晶活性領域のドーパントとは逆の導電型のドーパントを含む導電性の半導体領域である。
高速なトランジスタ素子を小型化し、さらに高速化するにはゲート長を縮小することが必要であるが、縮小されたゲート長のトランジスタ性能を適切に維持するには複数の問題がさらに生じることが明らかである。この点において１つの難題として、少なくともチャネル領域近傍の領域に、つまり、ソースおよびドレイン拡張領域にシャロージャンクション領域を設けることが挙げられる。この領域は高導電性を示し、よって、チャネルからドレインおよびソース領域の各々の接触領域への電荷キャリアを導通させる際の抵抗を最小に抑えることができる。一般に、高導電性のシャロージャンクションに対する必要要件は、プロファイルが横方向と深さとで変化する高ドーパント濃度を得るようにイオン注入シーケンスを実施することで満たされる。しかし、結晶基板領域に高用量のドーパントを導入することにより、結晶構造が大きく損傷してしまう。従って、ドーパントを活性化するために、つまり、ドーパントを結晶サイトに置くために、また、大きく損傷した結晶を回復させるために、１回以上のアニールサイクルが必要とされる。
しかし、ドーパントを電気的に活性化させるアニールサイクル能力により電気的に有効なドーパント濃度が制限されてしまう。また、このアニールサイクル能力は、シリコン結晶中のドーパントの固溶度と、プロセス要件に対応するアニールプロセスの温度および継続時間によっても制限されてしまう。更に、アニーリングの間、ドーパントが活性化されて結晶の損傷が回復される以外に、ドーパントの拡散も生じてしまい、これによりドーパントプロファイルが「不明瞭（ブラーリング：blurring）」なものになってしまうおそれがある。トランジスタのクリティカルな特性（例えば、拡張領域とゲート電極とのオーバーラップ）を定義するうえで、ブラーリングの程度を制限することは好都合となるであろう。ドレインおよびソース領域の他の領域、つまり、より深い部分では、拡散により対応するＰＮ接合領域のドーパント濃度が低下し、よって、これらの領域近傍の導電性が低下してしまうおそれがある。
従って、一方では、高度なドーパントの活性化、注入により生じる格子損傷の再結晶化、および、拡張領域の浅い領域に所望の拡散を行う、ということを考慮すると、アニール温度が高いことが望ましい。しかし他方では、各々のＰＮ接合のドーパント傾斜を小さくし、さらに、ドーパントの平均濃度が低下することで全体の導電性も低下させてしまう、深いドレインおよびソース領域でのドーパント拡散を抑制するために、アニールプロセス時間を短縮する必要がある。
さらに、アニールプロセスの間の温度が高いとゲート絶縁層に悪影響を与えてしまい、そのためにゲート絶縁層の信頼性が低下してしまうおそれがある。つまり、アニール温度が高いとゲート絶縁層が劣化し、従って、その誘電特性にも影響を及ぼすおそれがあり、そのためにリーク電流の増加や、破壊電圧の低下等が生じるおそれがある。したがって、非常に高度なトランジスタに対しては、最終的なデバイス性能を定義するうえでの重要な特性として、ドーパントプロファイルを所望するように位置決めし、成形し、維持することが挙げられる。その理由は、ドレインコンタクトとソースコンタクトとの間の導電性パスの全体の直列抵抗がトランジスタの性能を決定する主要な要素となるからである。
最近では、基板の表面部分において極めて高い温度を実現し、これによりドーパントを活性化し、さらに格子の損傷を再結晶化するように十分なエネルギーを原子に転送し、それでも、短時間の処理でドーパント種とキャリア材料に含まれる他の不純物の実質量の拡散を実質的に抑えることができる最新のアニール技術が開発されている。 各々の最新のアニール技術は、典型的には、放射源に基づいて実施される。放射源は、基板上部と基板上部に形成される構成要素に効率よく吸収される適切な波長の光を与えるように構成されており、照射の有効継続時間は、例えば、数ミリ秒およびそれよりも実質的に短い時間などの、所望の短い時間間隔まで制御することができる。例えば、表面近くの材料を熱する、定義された波長域の光を与える各々のフラッシュランプ露光源を用いることができ、これにより、キャリア材料の表面近くに設けられる材料の各々の原子が短距離運動するための条件が与えられる。
他の場合では、レーザ照射は、基板の各ポイントを短時間、所望のように加熱するように、適切な走査レジームに基づいて基板表面にわたって走査されうる短レーザパルスあるいは連続ビームの形態で用いられてもよい。従って、キャリア材料全体が所望の温度にまで加熱されることの多い従来の短時間アニール（ＲＴＡ：Rapid Thermal Anneal）プロセスとは違って、照射による最新のアニール技術では、非常に短い時間間隔で大量のエネルギーを供給し、これにより、非常に薄い層を所要どおりの非常に高い温度にすることができ、その一方で、基板の残りの材料はアニールプロセスの間、エネルギー蒸着による影響を実質的に受けないといった非平衡状態が生じる。
従って、高度な製造レジームでは、ドーパントを高度に活性化し、さらにドレインおよびソース領域を再結晶化する一方で、各々のＰＮ接合の急峻なドーパント傾斜を考慮した場合に有利でありうるドーパント拡散には必要以上に影響を与えない最新の照射によるアニールプロセスが従来のＲＴＡプロセスの代わりに用いられることが多い。 しかし、十分に制御されたドーパントの拡散に基づく実効チャネル長の調整ステップを従来のプロセスフローには組み込むことは、著しい努力がなされない限りは困難であり、従って、プロセスがさらに複雑なものになってしまう。他方では、効率的なプロセスフローが継続される場合に、従来の十分に確立されたアニール技術に基づいて実効チャネル長を形成するには、スペーサ幅を増加し、よって、トランジスタの横方向の寸法を増加させる必要がありうる。
ドレインおよびソース領域と、したがってＰＮ接合の横と垂直のドーパントプロファイルに関するさらなる問題点は、半導体デバイスの残りの活性領域に対してＰＮ接合により形成される有効界面に概略的に関係しうるＰＮ接合の全体容量によって示される。ＳＯＩトランジスタの性能をさらに高めるために、ＰＮ接合の寄生容量は、埋め込み絶縁層にまで及ぶ高ドーパント濃度が得られるように垂直ドーパントプロファイルを設計することにより、著しく減らすことができる。 このようにして、横方向の界面、つまり、ドレインおよびソース領域のＰＮ接合だけが全体の接合容量の影響を受ける一方で、さらに、埋め込み絶縁層にまで及ぶ高ドーパント濃度により、所望のＰＮ接合特性が与えられ、さらに、ドレインおよびソース領域における全体の直列抵抗を低下させることができる。
しかし、高ドーパント濃度の深いドレインおよびソース領域を埋め込み絶縁層にまで設けるには、高度な注入技術が必要であり、そのために全体のプロセスを複雑にしてしまう。他の場合では、アニールプロセスの間のドーパント拡散によって所望の垂直ドーパントプロファイルが形成されるように各々のアニールプロセスのプロセスパラメータを調整することによって、埋め込み絶縁層で中程度に高いドーパント濃度を実現することができる。しかし、各々のアニールパラメータは、縮小されたトランジスタ長には対応しない場合がある。その理由は、例えば拡張領域では側方拡散も行われることがあり、これによりチャネル長が変わってしまう。この場合、各々のアニールプロセスの間に増加する拡散アクティビティに対応するために、スペーサ幅を増加することが必要となるおそれがある。従って、高度な半導体デバイスの記録密度を増加させることを考慮すると、拡散アクティビティを増加させ、従って多くのサーマルバジェットあるいは熱履歴が生じてしまう、処理時間の長い高温アニールプロセスは、魅力的なアプローチとはいえない。
さらに、シリコンベースの活性トランジスタ領域のドレインおよびソース領域に形成されうる歪み半導体材料（例えば、シリコン／ゲルマニウム化合物）を供給することによって、トランジスタ性能（例えば、Ｐチャネルトランジスタ性能）を著しく向上させることができる技術が開発されている。シリコン／ゲルマニウム合金とも称される、歪みシリコン／ゲルマニウム化合物は、本来のシリコンと本来のシリコン／ゲルマニウム合金との格子間隔が一致しないことから、歪みのかけられた状態で供給されうる。つまり、シリコン／ゲルマニウム材料はシリコンの格子間隔に基づいて形成され、それによって、歪みシリコン／ゲルマニウム結晶格子が形成される。
次いで、この結晶格子は隣接する半導体材料と相互作用し、応力が生成され、これにより一定の歪みが生じる。ドレインおよびソース領域に歪みシリコン／ゲルマニウム合金を供給すると、歪み材料によって生成された各々の応力がトランジスタのチャネル領域に影響を及ぼし、そのために、チャネル領域に各々の圧縮応力が生成され、これにより、チャネル領域中の電荷キャリア移動度が向上する。ＳＯＩ構造に基づいて高度にスケーリングされたトランジスタデバイスでは、半導体層の深さ方向の実質量部分に沿って延びるチャネル領域近傍に、非常に歪んだ半導体合金を供給することにより、性能に関して著しい効果を得ることができる。従って、ＳＯＩデバイスの効率的歪み誘起機構を低減された寄生接合容量と組み合わせて、全体の性能を向上させることができる。さらに、上述したように、トランジスタデバイスの横方向の寸法を縮小する可能性を与えるように、各々の熱アニールプロセスのサーマルバジェットを大幅に削減することが望ましい。よって、上述の状況を鑑みて、トランジスタの特性を向上させる一方で、プロセスを必要以上に複雑にせず、および／あるいは、各々のプロセス技術のスケーラビリティを損なうことのない高度な技術が望ましい。
本発明は上述した問題の影響を回避するか、少なくとも減らすことのできる様々な方法およびデバイスに関する。
以下、本発明のいくつかの態様を基本的に理解するために、本発明の概要を説明する。この概要は、本発明の全体像を詳細に説明するものではない。本発明の主要な、または重要な要素を特定しようとするものでも、本発明の範囲を説明しようとするものでもない。ここでの目的は、本発明のいくつかのコンセプトを簡単な形で提供して、後続のより詳細な説明に対する前置きとすることである。
概して、本文に開示している主題は、トランジスタ性能を高めるとともに、各々の深いドレインおよびソース領域を形成する前に、SOIデバイスの各々の活性半導体層を薄くすることによって、SOIデバイスの全体のトランジスタ寸法を縮小することを目的とした方法および半導体デバイスに関するものである。先行する製造段階で歪み半導体合金を導入する可能性を与えるように、材料を除去するための各々のプロセスを適切な製造段階で実施してもよい。この歪み半導体合金は、ドレインおよびソース領域から材料を除去するときには、チャネル領域近くに、その初期の厚みで、深さ方向に沿って保持されていてもよい。
従って、深いドレインおよびソース領域の注入前にドレインおよびソース領域を薄くすることで、有効注入パラメータに基づいて、埋め込み絶縁層にまで及ぶようにドーパント種を高濃度で導入することができる。これにより、接合容量を低減させるためにドーパントを埋め込み絶縁層にまで拡散させなければならないことよりも、所望の横方向のドーパントプロファイルを考慮してドーパントを活性化させてドレインおよびソース領域を再結晶化するための各々のアニールプロセスを設計することを優先させることも可能となっている。従って、全体の横方向のトランジスタ寸法は、拡散アクティビティを増加させるためのアニールパラメータを用いたストラテジーよりも縮小され、その一方で、ドレインおよびソース領域に歪み半導体合金の形態で効率的な歪み誘起機構を導入することができる。
本文に開示されている１つの例示的方法では、トランジスタのゲート電極を注入マスクとして使用して第１イオン注入プロセスを実施することにより、トランジスタの半導体領域にドレインおよびソース拡張領域が形成される。上記方法においてさらに、ゲート電極構造のサイドウォールにスペーサ構造が形成され、エッチングプロセスを実施することにより半導体領域にリセスが形成される。さらに、上記方法において、スペーサ構造を注入マスクとして使用して第２イオン注入プロセスを実施することにより、半導体領域下方に設けられる埋め込み絶縁層にまで及ぶドレインおよびソース領域が形成される。さらに、上記方法において、ドレインおよびソース領域のドーパントを活性化させるためにアニールプロセスが実施される。
本文に開示されている他の例示的方法では、第１トランジスタの第１半導体領域に第１歪み半導体合金が形成される。この第１歪み半導体合金は、少なくとも一部がドレインおよびソース領域に設けられており、第１トランジスタのチャネル領域に第１タイプの歪みを誘起する。この例示的方法において、さらに、第１トランジスタのドレインおよびソース領域の各々の一部にリセスが形成される。さらに、上記方法において、第１半導体領域に形成される埋め込み絶縁層にまで及ぶ深いドレインおよびソース領域を形成するように、ドレインおよびソース領域にドーパント種が注入される。
本文に開示されている例示的半導体デバイスは、埋め込み絶縁層にまで及ぶ、リセスが形成されたドレインおよびソース領域を有する第１トランジスタを含む。この半導体デバイスはさらに、ドレインおよびソース領域の一部に部分に設けられ、第１トランジスタのチャネル領域に歪みを誘起する、歪み半導体合金を含む。
例示的実施形態に従う、ＳＯＩ構造の、埋め込み絶縁層にまで及ぶ深いドレインおよびソース領域を形成する際の各種の製造段階の間トランジスタデバイスの概略的断面図であって、各々の部分は、深いドレインおよびソース領域を画定するために、イオン注入の実施前にリセスが形成されている、概略的断面図。 例示的実施形態に従う、ＳＯＩ構造の、埋め込み絶縁層にまで及ぶ深いドレインおよびソース領域を形成する際の各種の製造段階の間トランジスタデバイスの概略的断面図であって、各々の部分は、深いドレインおよびソース領域を画定するために、イオン注入の実施前にリセスが形成されている、概略的断面図。 例示的実施形態に従う、ＳＯＩ構造の、埋め込み絶縁層にまで及ぶ深いドレインおよびソース領域を形成する際の各種の製造段階の間トランジスタデバイスの概略的断面図であって、各々の部分は、深いドレインおよびソース領域を画定するために、イオン注入の実施前にリセスが形成されている、概略的断面図。 例示的実施形態に従う、ＳＯＩ構造の、埋め込み絶縁層にまで及ぶ深いドレインおよびソース領域を形成する際の各種の製造段階の間トランジスタデバイスの概略的断面図であって、各々の部分は、深いドレインおよびソース領域を画定するために、イオン注入の実施前にリセスが形成されている、概略的断面図。 例示的実施形態に従う、ＳＯＩ構造の、埋め込み絶縁層にまで及ぶ深いドレインおよびソース領域を形成する際の各種の製造段階の間トランジスタデバイスの概略的断面図であって、各々の部分は、深いドレインおよびソース領域を画定するために、イオン注入の実施前にリセスが形成されている、概略的断面図。 例示的実施形態に従う、ＳＯＩ構造の、埋め込み絶縁層にまで及ぶ深いドレインおよびソース領域を形成する際の各種の製造段階の間トランジスタデバイスの概略的断面図であって、各々の部分は、深いドレインおよびソース領域を画定するために、イオン注入の実施前にリセスが形成されている、概略的断面図。 さらに他の例示的実施形態に従う、図１ａ〜１ｆに図示したトランジスタの変形を概略的に例示したものであり、拡散アクティビティを著しく低減させるアニールプロセスが用いられている、概略図。 さらなる例示的実施形態に従う、リセスが形成された深いドレインおよびソース領域を形成する前に、横方向のドーパントプロファイルと、従って拡張領域の実効チャネル長とを画定するためにさらなるアニールプロセスが実施されうる、早期の製造段階におけるトランジスタの概略図。 さらなる例示的実施形態に従う、トランジスタの更なる処理を促進する、および／又は性能を高めるために、さらなる種を導入するための製造段階の間に、埋め込み絶縁層にまで及ぶ、リセスが形成された深いドレインおよびソース領域を有するトランジスタの概略的断面図。 ２つの、型の異なるトランジスタを含む半導体デバイスの概略的断面図であり、（図示しているように）歪み半導体合金のタイプが異なるか、リセスが形成されたドレインおよびソース構造が相互に異なることを例示した概略的断面図。
本発明を添付の図面を参照しながら説明する。図面において、同じ参照符号は同じ要素を示す。本文に開示された主題は、様々に変更することができ、また他の態様をとることもでき、その特定の実施形態は図面において例として示しており、本文にその詳細を記載する。しかし、本文に記載された特定の実施形態は、本発明を開示されている特定の形式に制限するものではなく、むしろ、添付の請求項に定義される本発明の精神および範囲内の全ての変形、等価物、代替物に及ぶものとする。
本発明の各種の例示的実施形態を以下に記載する。簡素化のために、本明細書に現実の実装品の特徴の全てを記載することはしない。当然のことながら、そのような現実の実施品の開発においては、開発者における特定の目標を達成するため、システム的制限やビジネス的制限との摺り合せなど、多くの特定の実施の決定がなされる。それらは各実施形態によって様々に変化するものである。更に、そのような開発努力は複雑で時間を消費するものであるのは当然のことであるが、それでもなお、この開示の恩恵を有する当業者にとっては通常作業の範疇に入るものである。
以下、本発明を添付の図面を参照しながら説明する。各図面には、単に説明を目的として、さらに、当業者には周知の詳細な説明で本発明を曖昧なものにしないように、様々な構造、システムならびに装置が概略的に描かれている。しかしながら、添付の図面は本発明の実施例を説明・解説する目的で添付されているものである。本明細書で使用される用語や言い回しは関連技術において当業者たちによって理解される単語や言い回しと一貫した意味を持つものと理解、解釈される。本明細書において用語あるいは言い回しを一貫して使用していても、これらの用語や言い回しのいかなる特定の定義、すなわち、当業者により理解される通常の意味及び慣習的な意味からは異なる定義を意味するものではない。用語や言い回しを、特定の意味を有する範囲において用いる場合、つまり当業者により理解されているのとは異なる意味で用いる場合、本明細書においては、直接かつ明確にそのような言葉や言い回しの特定の定義を行う。
概して、本文に開示されている主題は、シリコン-オン-インシュレータ（ＳＯＩ）構造に基づく最新のトランジスタ素子を含み、さらに、極限寸法が例えば１００ｎｍかそれよりも非常に小さい半導体デバイスの製造技術と各々の半導体デバイスに関するものであり、トランジスタの性能はドレインコンタクトとソースコンタクトとの間に確立されている導電経路の全体の抵抗率と各々のボディ領域の容量によって実質的に決定されうる。トランジスタの性能を全体的に高めるために、本文に開示されている各種の態様では、チャネル領域の電荷キャリア移動度を高めるためにトランジスタのドレインおよびソース領域に歪み半導体材料が効率的に導入される一方で、それでも、接合容量を低減させるために、埋め込み絶縁層にまで及ぶ深いドレインおよびソース領域を高ドーパント濃度で形成することができ、それでも、歪み半導体合金の歪み誘起機構を実質的に維持する可能性が与えられる。さらに、サーマルバジェットを低減でき、これにより、トランジスタ長の縮小が可能な上述したような適切なアニール技術が用いられる。
歪み半導体合金に対して所望の横方向のオフセットを設けるように、適切なスペーサ構造に基づいて各々の注入プロセスを行う前に、付加的エッチングプロセスに基づいて深いドレイン及びソース領域に所望の高ドーパント濃度を得るようにしてもよく、このようにすることで、半導体合金の実質部分がその拡張部全体に沿って保持され、これにより、その歪み誘起機構には必要以上の影響が与えないようにされる。従って、本文に開示された原理によれば、埋め込み絶縁層にまで及ぶ深いドレインおよびソース領域に高ドーパント濃度が与えられ、その一方では、この深いドレインおよびソース領域の垂直のドーパントプロファイルに関係なく、高性能のトランジスタに対する実効チャネル長（例えば、ゲート電極とドレインおよび／またはソース拡張領域間のオーバーラップの程度）もまた設計されうる。さらに、リセスが形成された半導体材料に基づいて深いドレインおよびソース領域を形成するための注入プロセスを実施することにより、イオン注入プロセスに基づいてこれらの領域の垂直拡張部を調整することができる。その後、実質量の垂直拡散の必要なく、横方向のドーパントプロファイル全体に対してドーパントの活性化が実施されてもよい。よって、ドーパントを所望のように高度に活性化させるように、実質的に拡散の必要のないか、拡散の程度を著しく減らす必要なしに、高度なアニール技術を効率的に用いることができる。
ある例示的実施形態では、アニールプロセスは、必要に応じて拡張領域の側方拡散を所望のように調整するために、個別に設計されたプロセスパラメータを含む様々な製造段階で実施されうるいくつかのステップを含み、その一方で、その後の短時間のアニールプロセスでは、固有に設計されたアニールステップで得た横方向のドーパントプロファイルに著しい影響を実質的に及ぼさずに、所望のドーパント拡散を行うことができる。例えば、ドレインおよびソース拡張領域を形成するために各々のドーパント種を注入後に、必要に応じて横方向のドーパントプロファイルを微調整するように適切なアニールプロセスを実施してもよく、その後、適切に設計されたスペーサ構造に基づいて、残りのドレイン及びソース領域にリセスが形成され、深いドレインおよびソース領域にドーパント種が注入され、歪み半導体合金が供給されている場合には、十分な量の歪み半導体合金が保持されるように、横方向に所望のオフセットが設けられる。その後、すでに形成されている横方向のドーパントプロファイルを実質的に変更せずに、最新の、照射によるアニールプロセスに基づいて、ドーパントの活性化が効率的に実現されうる。
その結果、ドレインおよびソース領域は深さ方向において埋め込み絶縁層に接しており、そのために、ＳＯＩトランジスタボディの全体の容量が低減してしまうことから、ＳＯＩトランジスタにＰＮ接合の形成に利用できる有効表面積が著しく縮小してしまう。低減された寄生接合容量を効率的歪み誘起半導体合金と組み合わせることで、トランジスタ性能を高めることができる。この場合、さらに、横方向のドーパントプロファイルを画定するために、縮小されたスペーサ幅が選択される可能性があるために、トランジスタの長さ方向における全体の横方向寸法も縮小される。
本文に開示されている原理は、ゲート長が約５０ｎｍあるいはそれ未満のトランジスタ素子を含む半導体デバイスにおいて非常に有利であることはわかるであろう。その理由は、ここでは明確なドーパントプロファイルがＰＮ接合で求められる一方で、トランジスタの全体の直列抵抗を低減させることを考慮すると、チャネル領域中の電荷キャリア移動度とドーパントの活性度もまた重要な態様であるからである。しかしながら、本文に開示されている技術は、それほどクリティカルではない半導体デバイスにも効率的に適用することができる。それにより、サーマルバジェットが低減することでデバイスの均一性が高まり、歩留まりの損失が減り、その結果、垂直方向にも横方向にも拡散を抑えることができ、そのためにパラメータの変動を抑えることができる。従って、本発明は、明細書あるいは添付の請求の範囲に明確に制限されていない限りは、特定のデバイス寸法に限定されるものではない。
図１ａに、半導体デバイス１００の断面図を概略的に示しており、１つの例示的実施形態では、これは電界効果トランジスタである。半導体デバイス１００は基板１０１を含みうる。この基板の上方に、シリコンベースの半導体層などの半導体層１０２が形成されている。この半導体層は、シリコンを含む半導体材料と理解されるものであり、ゲルマニウム、炭素などの他の種と組み合わせる場合もある。図示している製造段階では、半導体層１０２は活性半導体領域１１１に、つまり、半導体層１０２の一部に形成されたリセス１１２Ａを含み、ドーパントプロファイルに基づいて導電性が明確にされている。半導体領域１１１は、絶縁構造１０８によって画定されてもよい。
この絶縁構造は二酸化シリコン、窒化シリコンなどの任意の適切な誘電材料から構成され、さらに、例えばトレンチアイソレーションの形態で設けられてもよく、これにより、チャネル領域１０９と各々のドレインおよびソース領域（図示せず）が形成されることになる活性半導体領域１１１が画定される。半導体デバイス１００は、基板１０１と半導体層１０２との間に設けられる埋め込み絶縁層１０３をさらに含んでもよく、これにより、ＳＯＩ構造が形成される。この埋め込み絶縁層１０３は、二酸化シリコン、窒化シリコンなどの任意の適切な誘電材料から構成してもよい。他の場合では、半導体デバイス１００は「バルク」構造であってもよく、この構造では、半導体層１０２の厚みは、デバイスに形成されるいずれの回路素子の垂直深度よりも非常に大きく、よって、多数の回路素子に対して共通の半導体ボディを設けることができる。他の場合では、半導体デバイス１００は、バルク構造から恩恵を受けるトランジスタと組み合わせて高性能のトランジスタ素子が求められる場合は、図１ａに示すように、バルク構造（図示せず）と組み合わせたＳＯＩ構造であってもよい。
この点において、半導体デバイス１００あるいは本文に説明しているその他の半導体デバイスのフィーチャの位置に関する記載は相対的な位置情報として考慮されるものであって、基板１０１や埋め込み絶縁層１０３、あるいはこれらの構成要素により形成される各々の特定の表面や界面は参照として示される。つまり、「〜の上方に」、「〜にわたって」、「〜の上に」などの用語、および重ねられた構造を指すその他の類似の用語は、埋め込み絶縁層１０３および／あるいは基板１０１などの表面や層に対する位置を示すものであり、基板あるいは埋め込み絶縁層１０３までの検討中のフィーチャの距離が、この検討中のフィーチャの「下」に設けられるフィーチャよりも離れていることを示す。この意味では、半導体層１０２は、例えば、埋め込み絶縁層１０３の上方に形成される。同様に、横方向は、埋め込み絶縁層１０３に対して、あるいは基板１０１に対して形成される界面に対して実質的に平行に延びる方向を示す。よって、図１ａでは、横方向は水平方向として理解されるものであってトランジスタの長さ方向を示し、また、図１ａの描面平面に対して実質的に垂直な方向はトランジスタの幅方向を示す。
半導体デバイス１００は、半導体層１０２の上方に形成され、さらにゲート絶縁層１０４によって分離されているゲート電極構造１０５をさらに含みうる。ゲート電極構造１０５には電極部１０５Ａが含まれてもよく、これは、電極構造１０５の導電部分であって、その長さは約５０ｎｍあるいはそれ未満でありうる。この電極部１０５Ａのサイドウォールには、二酸化シリコン、窒化シリコンなどの任意の適切な材料から構成されうるオフセットスペーサ１０７が設けられてもよい。ゲート電極構造１０５は、電極部１０５Ａに対しては、ポリシリコンなどの任意の適切な材料の形態で形成されてもよい。一方で他の例示的実施形態では、「ゲート電極構造」なる用語はさらに、次の製造段階で任意の適切な材料に代替可能なプレースホルダーあるいは犠牲構造を示しうる。さらに、図示している実施形態では、ゲート電極構造１０５は窒化シリコン、二酸化シリコンなどの任意の適切な材料から構成されるキャップ層１０６を含みうる。
図１ａに示す半導体デバイス１００は、以下のプロセスに基づいて形成されてもよい。埋め込み絶縁層１０３と半導体層１０２とが形成された基板１０１を用意した後に、フォトリソグラフィ、エッチング技術、蒸着および平坦化プロセスなどの十分に確立された技術に基づいて絶縁構造１０８が形成されうる。その後、十分に確立された注入技術に基づいて、絶縁構造１０８によって画定された半導体領域１１１に適切なドーパント濃度が生成されうる。次に、十分に確立された技術に基づいてゲート電極構造１０５およびゲート絶縁層１０４が形成されうる。その際に、ゲート絶縁層１０４の材料は、表面処理などを含みうる高度な酸化および／または蒸着技術によって設けられてもよく、その後、電極部１０５Ａに適切な材料が蒸着される。その後、高度なリソグラフィおよびエッチングプロセスを実施して、電極部１０５Ａとゲート絶縁層１０４Ａとを形成するようにしてもよい。例えば、電極部１０５Ａをパターニングする間に、同様にキャップ層１０６が形成されてもよい。
このキャップ層はすでに蒸着されている材料層の一部であってもよい。その後、十分に確立された蒸着技術と異方性エッチング技術とに基づいてオフセットスペーサ１０７を形成することにより、電極部１０５Ａ（キャップ層１０６を含む場合もある）が「カプセル化」されてもよい。キャップ層１０６とオフセットスペーサ１０７とにより、半導体層１０２から材料を除去して、各々のリセス１１２Ａを形成し、これが以下に説明しているように、適切な半導体合金でリフィルされ得るように設計されたその後のエッチングプロセス１１２の間に、十分なエッチング耐性が与えられる。リセス１１２Ａの寸法および形状は、オフセットスペーサ１０７の幅によって決定されてもよいし、および／または、実質的に異方性エッチングプロセスとして、等方性エッチングプロセスとして、あるいはそれらを組み合わせたプロセスとして設計されうるエッチングプロセス１１２のプロセスパラメータによって決定されてもよい。リセス１１２Ａの深度は、埋め込み絶縁層１０３の上方に一定量の層１０２の材料が保持され、それでもなお、層１０２の深さ方向に沿った実質量の部分が歪み半導体合金でリフィルされ、これにより、層１０２の実質量の深さに沿ったチャネル領域１０９に特定の応力をかけることができるように、選択される。
各々のトランジスタに対して適切でないと考えられる場合は、他のデバイス領域には、各々のリセス１１２Ａは形成され得ないことはわかるであろう。この場合、オフセットスペーサ１０７をパターニングする場合は、各々のエッチングマスクを設けて各々のスペーサ材料をこれらのデバイス領域に保持するようにしてもよい。
図１ｂに、さらに次の製造段階における半導体デバイス１００を概略的に示す。図示しているように、リセス１１２Ａは、シリコン／ゲルマニウム、シリコン／炭素、シリコン／ゲルマニウム／錫などの、歪み半導体材料１１３でリフィルされている。歪み半導体合金１１３は、例えば、半導体層１０２の露出領域に対しては、実質量の材料蒸着が実質的に制限されてこれによりゲート電極構造１０５と絶縁構造１０８には実質量の材料蒸着は行われないものである、選択的エピタキシャル成長技術に基づいて形成されてもよい。各々のエピタキシャル成長の間、半導体合金１１３は、その本来の結晶構造が層１０２のテンプレート材料の結晶構造に類似している場合は、実質的に結晶構造をとっていてもよい。したがって、合金１１３は実質的に各々の格子間隔をとっていてもよく、従って、歪みのある状態で成長しうる。その際に、歪みのタイプと大きさとは、合金１１３の各種の構成要素の組成と濃度とによって実質的に決定される。例えば、シリコンベースの、実質的に歪みのない材料上に成長したシリコン／ゲルマニウム合金により実質量の圧縮歪みが生じ、これにより、上述のように、チャネル領域１０９にも各々の圧縮歪みが誘起される。例えば、デバイス１００がＰチャネルトランジスタの場合は、２０〜３０原子百分率あるいはそれ以上のゲルマニウム濃度により、チャネル領域１０９内の正孔移動度が著しく向上する。
他の例示的実施形態では、半導体合金１１３は、本来の格子定数がシリコンの格子定数よりも小さい、シリコン／炭素などの他の適切な材料であってもよく、これにより、引張歪み合金が成長する。圧縮歪みあるいは引張歪みを有する半導体合金１１３は、前述のように、リセス１１２Ａを用いて十分に確立された蒸着技術に基づいて形成されてもよい。一方で他の例示的実施形態では、半導体合金１１３は、注入などの他のプロセス技術に基づいて形成されてもよい。例えば、エッチングプロセス１１２を省いてもよいし、デバイス１００で選択した領域でエッチングプロセス１１２を実施してもよく、このような、リセス１１２Ａを含まない領域では、歪み半導体合金１１３は、例えば、ゲルマニウム、錫、炭素などを導入するために適切に設計されたイオン注入シーケンスに基づいて形成されてもよい。
例えば、圧縮半導体合金は、場合によっては先行のアモルファス化注入によって、ゲルマニウムおよび／または錫を注入し、さらに、層１０２の材料を再結晶化することによって形成される。これにより、圧縮歪み半導体合金１１３が形成される。他の場合では、例えば、アモルファス化注入に先行して、半導体層１０２中に炭素が注入されてもよく、損傷を受けた領域が再結晶化されると、半導体合金１１３は引張歪みを伴って形成されうる。さらに他の例示的実施形態では、歪み半導体合金１１３をリセス１１２Ａに基づいて適切な蒸着技術によって形成するステップを、他のデバイス領域で実施される注入プロセスと組み合わせてもよく、このことは、製造条件下で適切な選択的蒸着技術を効率的に用いることができない場合に有利である。例えば、選択的エピタキシャル成長に基づいてリセス１１２Ａに圧縮半導体合金を形成し、その一方で、炭素による注入技術に基づいて、引張半導体合金を他のデバイス領域に形成してもよい。
その後、場合によってはキャップ層１０６の一部とともに、オフセットスペーサ１０７が適切なエッチングプロセスによって除去されてもよい。あるいは、他の場合では、後続のイオン注入プロセス１１４に対してスペーサ１０７の幅が適切であると考えられる場合には、スペーサ１０７を注入マスクとして使用し、ドレインおよびソース拡張領域１１５Ｅの特定のオフセットを設けるようにしてもよい。注入プロセス１１４の前か後に、例えばいわゆるハロ領域（図示せず）を形成するために、他の注入プロセスを実施して、拡張領域１１５Ｅとチャネル領域１０９により形成されるＰＮ接合に所要の急峻なドーパント傾斜を得るようにしてもよい。例えば、各々のハロ注入には傾斜注入プロセスが含まれる。該プロセスでは、拡張領域１１５Ｅのドーパントとは逆の導電型のドーパントが電極部１０５Ａの端部の下方に導入される。
図１ｃに、さらに次の製造段階における半導体デバイス１００を概略的に示す。図示しているように、ゲート電極構造１０５のサイドウォールにはスペーサ構造１１６が形成されうる。該構造１０５には、スペーサ１０７などのオフセットスペーサが依然として含まれていてもよいし、他の場合では、各々のオフセットスペーサはすでに除去されていてもよい。さらに、キャップ層１０６あるいはその一部が依然としてゲート電極部１０５Ａの上面を覆っていてもよい。スペーサ構造１１６には幅１１６Ｗが設けられていてもよい。この幅は、今後形成される深いドレインおよびソース領域の横方向のドーパントプロファイルを実質的に画定するように選択される。埋め込み絶縁層１０３にまで及ぶ深いソースおよびドレイン領域を形成するために、垂直方向への実質量の拡散は必要とされ得ないので、スペーサ幅１１６Ｗによる、各々の側方拡散も必要なく、これによりデバイス１００の横方向の寸法を縮小させることができる。スペーサ構造１１６は窒化シリコン、二酸化シリコンなどの適切な材料蒸着などの十分に確立された技術に基づいて形成され、その後、適切なエッチング技術が行われる。
図１dに、歪み半導体合金１１３から半導体層１０２の材料を除去し、リセス１１７Ａを形成するエッチングプロセス１１７の間の半導体デバイス１００を概略的に示す。このエッチングプロセス１１７は、デバイス要件に従って当方性が選択されうる、十分に確立されたエッチングレシピに基づいて実施されてもよい。つまり、プロセス１１７の間において各々の方向性を得るように、エッチング化学物質などの各々のプロセスパラメータや、ドライエッチングプロセスが用いられる場合にはプラズマパラメータなどが選択されてもよい。例えば、層１０２の材料を選択的に除去し、チャネル領域１０９に対するオフセットがスペーサ幅１１６Ｗによって実質的に決定されるようにリセス１１７Ａを形成するように、高度な異方性エッチング技術が用いられてもよい。その他の場合では、プロセス１１７に対して実質的に当方の動作を選択して、破線１１７Ｂに示すように、ある程度のアンダーエッチングを得るようにしてもよい。例えば、等方性エッチングレシピを用いることにより、絶縁構造１０８およびスペーサ構造１１６などの他の材料に対する選択性を高めることができる。エッチングプロセス１１７は、予測あるいは測定されたエッチング速度に基づいて、リセス１１７Ａが所望の深さに調整されうる、エッチング時間に基づいて制御されてもよい。
他の例示的実施形態では、所望の深さに適切な、指標となる種(indicator species)を導入するように、例えば、拡張領域１１５Ｅを形成する前か後に、各々の注入プロセスがすでに実施されていてもよく、この指標となる種がエッチングプロセス１１７の間に解放され、エッチングプロセス１１７を制御するための効率的な信号が送られる。例えば、プラズマによるエッチングプロセスで一般に用いられるような光学式終点検出システムにおいて、十分に検出可能な終点検出信号を送信する適切な種が注入されてもよく、各々の「エキゾチック」な種が選択される場合には、適度に低い濃度で十分である。従って、リセス１１７Ａの基板対基板の深度を変化させてしまうおそれのあるエッチング速度の変動を効率的に抑えることができる。他の例示的実施形態では、歪み半導体合金１１３を形成するためのプロセスの間に、各々のエッチングの指標となる種が導入されてもよい。例えば、選択的エピタキシャル成長プロセスの間に、蒸着環境に各々の指標となる種を付加し、指標材料のある部分と指標材料のない部分との間に適度に明確な境界を形成するようにしてもよい。蒸着プロセスは通常、各々のエッチングプロセスよりも高精度で制御されるとともに、プロセスの変動が少ないので、この場合、リセス１１７Ａの基板対基板の変動を低減させることができる。
図１eに、さらに次の製造段階における半導体デバイス１００を概略的に示す。該図では、少なくとも、適度に高ドーパント濃度の埋め込み絶縁層１０３にまで及ぶ深いドレインおよびソース領域１１５Ｄが形成されるように、さらなる注入プロセス１１８が実施されている。このプロセスは、半導体材料合金１１３の実質量の部分が除去されていることにより、実現されうる。従って、注入プロセス１１８により、深いドレインおよびソース領域１１５Ｄの深度全体にわたって適度に高濃度にすることができる。対応する半導体材料の様々な深さに様々な最大濃度を供給するには様々な注入エネルギーを用いた複雑な注入シーケンスが必要とされていたが、これにより、様々な注入エネルギーを用いた複雑な注入シーケンスを回避することが可能となっている。
ある例示的実施形態では、注入プロセス１１８において傾斜注入１１８Ａを行い、ドレインおよびソース拡張領域１１５Ｅのドーパント濃度を増加させるとともにスペーサ構造１１６下方の濃度を増加させて、各々の直列抵抗を低下させるようにしてもよい。図示しているように、ある例示的実施形態では、電極部１０５Ａにおいて各々のドーパント濃度が所望されうる場合は、注入１１８の前にキャップ層１０６が除去されてもよい。このために、キャップ層１０６は、エッチングプロセスの間、効率的なエッチングマスクとして機能するために求められる適切な値にまで薄くされていてもよく、その後、薄くされたキャップ層１０６は、適切な高選択性エッチングプロセスによって除去されてもよい。この場合、スペーサ構造には著しい影響は及ぼされ得ない。他の場合では、キャップ層１０６を除去するための対応のプロセスの間に、図１dに関してすでに説明した対応するアンダーエッチングの程度によって、スペーサ幅１１６Ｗの縮小を調整するようにしてもよい。
これにより、傾斜注入シーケンス１１８Ａが含まれることもあるイオン注入プロセス１１８後に、拡張領域１１５Ｅと埋め込み絶縁層１０３にまで及ぶ高ドーパント濃度を有する深いドレインおよびソース領域１１５Ｄから構成される、ドレインおよびソース領域１１５が形成される。さらに、スペーサ構造１１６下方のドレインおよびソース領域１１５内には、歪み半導体合金１１３が、その本来の厚みで保持されており、これにより、チャネル領域１０９に効率的な歪み誘起機構が設けられる。
図１fに、ドレインおよびソース領域１１５のドーパントを活性化し、これらの領域の、注入による損傷を再結晶化するように設計されたアニールプロセス１１９の間の半導体デバイス１００を概略的に示す。一例示的実施形態では、アニールプロセス１１９は、チャネル領域１０９に所望の実効チャネル長を調整するように、矢印１１９Ａに示すような特定の側方拡散を実施するように設計されたアニールステップを含みうる。例えば、アニールプロセス１１９は、所望のサーマルバジェットとなるように適切に選択された処理時間との組み合わせて、約６００度〜１０００度の範囲の温度で、十分に確立されたアニール技術に基づいて実施されてもよく、これにより所望の横方向のドーパントプロファイルが画定される。リセス１１７Ａ（図１e）を設けることによって得られた深いドレインおよびソース領域１１５Ｄでのドーパント濃度が高いために、垂直拡散は不要である。
よって、横方向のプロファイルを適切に調整するということを考えて各々のプロセスパラメータだけが選択されてもよい。すでに説明したように、実効チャネル長を形成するための各々のアニールステップの前あるいは後に、短い露光時間、例えば、１秒あるいはそれよりも著しく短い（例えば、数ミリ秒あるいはそれ未満）露光時間で、高度な照射によるアニールプロセスが実施されてもよい。従って、この場合、実質量の拡散が実質的に抑制され、それにより、すでに確立されている拡散プロファイル、あるいは、実効チャネル長を調整するための後続の「低温」アニールプロセスで確立される拡散プロファイルが保持される。その際に、約１１００度〜１３００度あるいはそれ以上の温度で行われる、適度に高温の短時間アニールプロセスにより、ドーパントが効率的に活性化される。従って、ドレインおよびソース領域１１５は、高ドーパント濃度で低容量であり、所望の横方向のドーパントプロファイルが設けられている。
図１gに、短時間照射によるアニールプロセスとして設計され、ドーパントプロファイルが注入された状態で保持されている、アニールプロセス１１９の間のデバイス１００を概略的に示す。従ってこの場合、拡張領域１１５Ｅと深いドレインおよびソース領域１１５Ｄとによって画定されるＰＮ接合の各々の位置と特徴とは、ドレインおよびソース領域１１５を形成する（プロファイリングする）際に形成されるオフセットスペーサ１０７（図１ｂ）およびスペーサ構造１１６などのスペーサの、各々のスペーサ幅とともに、注入プロセスに基づいて調整されうる。従って、短時間の、最新のレーザによる、あるいはフラッシュライトによるアニールプロセス１１９の特徴により、実質量の側方拡散を行わなくて済むために、オフセットスペーサ１０７もスペーサ構造１１６も「最小の」幅で設けることができるので、デバイス１００は、横方向寸法を著しく縮小させて形成することができる。
図１hに、拡張領域１１５Ｅの形成後であって深いドレインおよびソース領域１１５Ｄの形成前にアニールステップ１１９Ｂが実施されうる、さらなる例示的実施形態に従う半導体デバイス１００を概略的に示す。例えば、図１hに示すように、レーザによる、あるいはフラッシュライトによるアニールプロセスが用いられる場合は、対応する放射線とスペーサ構造１１６との相互作用が回避されることから、高度なプロセス均一性が与えられるように、スペーサ構造１１６を形成する前にアニールプロセス１１９Ｂが実施されてもよい。他の場合では、従来の短時間熱アニール（RTA）レジームが用いられてもよいが、その場合は、拡散挙動を調整して実効チャネル長を適切に画定するように、各々のプロセスパラメータが個別に設計される。この場合、アニールプロセス１１９（図１g）の間にドーパントが活性化され、すでに形成されている拡張領域１１５Eの形状も実質的に保持されうるので、適切なプロセスパラメータを選択するうえでドーパントの活性化度などの他の基準は関連し得ない。
図１iに、さらなる例示的実施形態に従う半導体デバイス１００を概略的に示す。図示しているように、半導体デバイス１００は、さらなる種を半導体層１２０の材料に導入するための処理１２０にさらされてもよく、この場合、さらなる種は、埋め込み絶縁層１０３にまで及ばないように位置決めされうる。一例示的実施形態では、処理１２０は半導体合金１１３において、シリコンではない構成要素の濃度を増加させ、および／あるいは半導体合金１１３の拡張部を埋め込み絶縁層１０３方向に増加させるためのイオン注入プロセスを含みうる。
残りの深いドレインおよびソース領域１５０Ｄが薄くされることから、埋め込み絶縁層１０３に近接して各々の合金構成要素を位置決めし、それでもなお、ドレインおよびソース領域１１５の損傷部分を再結晶化するための後続のアニールプロセス１１９のときに歪み半導体合金を得ることができるように、埋め込み絶縁層１０３に付着する十分な量のテンプレート材料を保持するように、処理１２０後の対応の注入プロセスが高精度で実施されうる。例えば、半導体合金１１３が、典型的には約１〜５原子百分率の炭素濃度を含みうるシリコン／炭素を含む場合は、同程度の濃度もまた注入プロセスに基づいて得ることができる。同様に、シリコン／ゲルマニウム合金では、高精度のイオン注入により錫が効率的に導入される。これにより、錫の原子はゲルマニウムの原子よりも非常に大きな共有結合半径を有しうることから、全体に著しい歪みがかけられる、
他の例示的実施形態では、上述の注入プロセスに加えて、あるいは上述の注入プロセスに代えて、処理１２０において、デバイス１００のさらなる処理を促進すべく、ドレインおよびソース領域１１５の露出表面近傍に適切な種１２０Aが導入されてもよい。例えば、金属シリサイドに基づいてドレインおよびソース領域１１５の直列抵抗をさらに低下させる必要がある場合は、後続のシリサイデーションプロセスに影響を与えるように、その表面近傍のドーパント濃度を増加させるか、ゲルマニウム濃度を増加させるようにしてもよい。この場合、さらに増加した各々の種の濃度が金属シリサイド形成の際の反応速度を著しく低下させうるシリサイドブロック材料として機能しうる。このことは、ＰＮ接合方向へのシリサイド成長を妨げるのに有利であり、従って、ＰＮ接合と金属シリサイド間の距離が最短でありうる領域１１５でＰＮ接合を短絡させることがある。
さらに、キャップ層１０６によって各々の種１２０ａが効果的にブロックされ、よって、電極部１０５ａでのシリサイド生成が妨げられることがないので、電極部１０５Ａとドレインおよびソース領域１１５間のシリサイドの形成を実質的に分離することができる。シリサイデーションレジームのなかには、高濃度のゲルマニウムを含むシリコン／ゲルマニウムなどのシリコンベースの半導体合金に対する効率が悪く、安定性がよくないものがあることから、さらに他の例示的実施形態では、各々のシリサイデーションプロセスを促進する、あるいは安定させるために、処理１２０において適切な種が導入されてもよい。この場合、例えば、他の合金構成要素の濃度を著しく低下させるために、シリコンが高ドーズ量で注入されてもよい。
ドレインおよびソース領域１１５を形成後、ある場合では図１ｉに関して検討したような金属シリサイドが形成され、その後、層間絶縁材料が蒸着される、十分に確立された技術に基づいてさらなる処理が継続されてもよく、例示的実施形態では、チャネル領域１０９において各々の歪みをさらに増加させるように、各々の材料の少なくとも一部に高固有応力が与えられていてもよい。リセスが形成された構造のおかげで、従来の実質的に平坦なドレインおよびソース構造と比べると、上を覆う誘電材料からチャネル領域１０９への各々の応力転送機構でさえも高めることができる。
図２に、第１トランジスタ２００Ａと第２トランジスタ２００Ｂとを含む半導体デバイス２００を概略的に例示する。該図においては、トランジスタ２００Ａ、２００Ｂの少なくとも一方は、デバイス１００に関連して説明したような構造であってもよい。つまり、デバイス２００は、埋め込み絶縁層１０３を含み、その上方には半導体層２０２が形成された基板１０１を含む。これらの構成要素は、デバイス１００の各々の構成要素に対してすでに説明したものと同一の特徴を有しうるものである。さらに、トランジスタ２００Ａ、２００Ｂは、導電型、ドレインおよびソース領域の構造、つまり、リセスが形成されているか形成されていないか、各々のチャネル領域で誘起される歪みタイプ、などの少なくとも１つの特徴が異なっていてもよい。
図示している実施形態では、トランジスタ２００Ａ、２００ＢはそれぞれＰチャネルトランジスタおよびＮチャネルトランジスタであってよく、この場合、両トランジスタ２００Ａ、２００Ｂには、各々の歪みを誘起するように、歪み半導体合金２３１Ａと２３１Ｂとがそれぞれ導入されていてもよい。さらに、両トランジスタ２００Ａ、２００Ｂは、デバイス１００に関してすでに説明したように、リセスが形成されたドレイン／ソース構造を有していてもよく、その際に、他の場合では、トランジスタ２００Ａ、２００Ｂの一方には実質的にプレーナ構造を備えていてもよいことは分かるであろう。
従って、図示しているように、トランジスタ２００Ａ、２００Ｂは、ゲート絶縁層２０４に形成された電極部２０５Ａを含み、ゲート絶縁層２０４はチャネル領域２０９から電極部２０５Ａを分離している。さらに、拡張領域２１５Ｅと深いドレインおよびソース領域２１５Ｄを含みうるドレインおよびソース領域２１５の各々のリセス幅を実質的に決定しうるスペーサ構造２１６が設けられてもよい。図示している例では、第１トランジスタ２００Ａのドレインおよびソース領域２１５は、高濃度のＰ型ドーパント材料を含み、トランジスタ２００Ｂのドレインおよびソース領域２１５は、高濃度のＮ型ドーパント材料を含みうる。さらに、歪み半導体合金２１３Ａは、第１トランジスタ２００Ａのチャネル領域２０９に各々の圧縮歪み２２１Ａを与え、半導体合金２１３Ｂは、第２トランジスタ２００Ｂに引張歪み２２１Ｂを与えうる。
半導体デバイス２００は、デバイス１００に関して上述したようなプロセス技術に基づいて形成されてもよい。例えば、上述のように、各々の歪み半導体合金２１３Ａ、２１３Ｂは、例えば、異なるエピタキシャル成長技術、注入技術など、場合によっては、これらを組み合わせた適切なプロセスシーケンスに基づいて生成されてもよい。その後、上述のように、さらなる処理を継続して行ってもよい。つまり、十分に確立されたマスキングレジームに基づいて各々の拡張領域２１５Ｅが形成され、その後、プロセス１１７などの共通のエッチングプロセスでリセスを形成して、図示しているようなリセスが形成されたソース／ドレイン構造を得るようにしてもよい。その後、上述のプロセス技術に基づいて、深いドレインおよびソース領域２１５Ｅが形成されうる。従って、型の違うトランジスタに対して、ドレインおよびソース領域に歪み半導体合金に基づいてリセスが形成されたドレイン／ソース構造を効率的に設けることができ、その際に、既存のプロセス技術との高度な互換性を維持することができる。
その結果、本文に開示された主題により、ＳＯＩトランジスタの実効的な接合容量を低減するために、埋め込み絶縁層にまで及びうる深いドレインおよびソース領域を高ドーパント濃度とすることができるように、リセスが形成されたドレイン／ソース構造を特徴とする方法と半導体デバイスとが提供される。歪み半導体合金に対してオフセットを設けるスペーサ構造に基づいて歪み半導体合金の導入後にリセスが形成されるので、歪み半導体合金の歪み誘起効果は、合金の本来の厚みに沿って実質的に保持されうる。さらに、本文に開示されている技術により、過度の拡散なしに別々に実効チャネル長を調整する可能性が与えられる、あるいは、最新の照射によるアニール技術に基づいて各々の注入プロファイルが注入された状態で実質的に維持され、従って、横方向のトランジスタ寸法をさらに縮小させることができる。
本発明による利益を享受し得る当業者であれば、本発明に関して等価の範囲内で種々の変形及び実施が可能であることは明らかであることから、上述の個々の実施形態は、例示的なものに過ぎない。例えば、上述した方法における各ステップは、その実行順序を変えることもできる。更に上述した構成あるいは設計の詳細は、なんら本発明を限定することを意図するものではなく、請求の範囲の記載にのみ限定されるものである。従って、上述した特定の実施形態は、変形及び修正が可能であることは明らかであり、このようなバリエーションは、本発明の趣旨及び範囲内のものである。従って、本発明の保護は、請求の範囲によってのみ限定されるものである。

Claims (4)

  1. トランジスタのゲート電極構造をエッチマスクとして使用して第１エッチングプロセスを実行することによって、前記トランジスタの半導体領域に第１リセスを形成するステップと、
    前記ゲート電極構造を注入マスクとして使用して第１イオン注入プロセスを実行することによって、前記半導体領域にドレインおよびソース拡張領域を形成するステップと、
    前記ゲート電極構造のサイドウォールにスペーサ構造を形成するステップと、
    前記スペーサ構造を形成後、第２エッチングプロセスを実行し、前記半導体領域に複数の第２リセスを形成するようにするステップと、
    前記スペーサ構造を注入マスクとして使用して、前記半導体領域下方に設けられる埋め込み絶縁層にまで及ぶドレインおよびソース領域を形成するために、前記第１リセスに第２イオン注入プロセスを実施するステップと、
    前記ドレインおよびソース領域のドーパントを活性化させるためにアニールプロセスを実行するステップと、
    前記トランジスタのチャネル領域に歪みを誘起させるように、前記第１イオン注入プロセスを実施する前に前記第１リセスに歪み半導体材料を形成するステップと、を含み、前記歪み半導体材料の形成ステップにおいて、前記半導体領域に圧縮歪み半導体材料と引張歪み半導体材料のうちの少なくとも一方が形成される、方法。
  2. 前記アニールプロセスは、実効照射時間が約１秒かそれ未満の、照射によるアニールステップを含む、請求項１記載の方法。
  3. 前記アニールプロセスは、前記トランジスタの横方向の実効チャネル長を調整するように設計されているアニールステップを含む、請求項１記載の方法。
  4. 前記第２イオン注入プロセスを実行する前に、前記拡張領域をアニールするように設計された拡張アニールプロセスを実行するステップと、
    前記ゲート電極構造の電極部の上面の上方にキャップ層を形成し、前記第１エッチングプロセスを実行する際に前記キャップ層をエッチングマスクとして用いるステップとをさらに含む、請求項１記載の方法。
JP2010514849A 2007-06-29 2008-06-30 ドレインおよびソース領域にリセスを形成することによってトランジスタの接合容量を低減する方法 Active JP5244908B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102007030053A DE102007030053B4 (de) 2007-06-29 2007-06-29 Reduzieren der pn-Übergangskapazität in einem Transistor durch Absenken von Drain- und Source-Gebieten
DE102007030053.2 2007-06-29
US12/027,583 2008-02-07
US12/027,583 US7754556B2 (en) 2007-06-29 2008-02-07 Reducing transistor junction capacitance by recessing drain and source regions
PCT/US2008/008150 WO2009005785A1 (en) 2007-06-29 2008-06-30 Reducing transistor junction capacitance by recessing drain and source regions

Publications (2)

Publication Number Publication Date
JP2010532571A JP2010532571A (ja) 2010-10-07
JP5244908B2 true JP5244908B2 (ja) 2013-07-24

Family

ID=40075974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010514849A Active JP5244908B2 (ja) 2007-06-29 2008-06-30 ドレインおよびソース領域にリセスを形成することによってトランジスタの接合容量を低減する方法

Country Status (8)

Country Link
US (2) US7754556B2 (ja)
EP (2) EP2428986B1 (ja)
JP (1) JP5244908B2 (ja)
CN (1) CN101755326B (ja)
AT (1) ATE542238T1 (ja)
DE (1) DE102007030053B4 (ja)
TW (1) TWI471944B (ja)
WO (1) WO2009005785A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624070B2 (en) 2010-12-13 2014-01-07 Exxonmobil Research And Engineering Company Phosphorus recovery from hydrothermal treatment of biomass
US8704020B2 (en) 2010-12-13 2014-04-22 Exxonmobil Research And Engineering Company Catalytic hydrothermal treatment of biomass
US8704019B2 (en) 2010-12-13 2014-04-22 Exxonmobil Research And Engineering Company Catalyst recovery in hydrothermal treatment of biomass

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008011932B4 (de) * 2008-02-29 2010-05-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Erhöhung der Eindringtiefe von Drain- und Sourceimplantationssorten für eine gegebene Gatehöhe
US7838308B2 (en) * 2008-05-12 2010-11-23 Advanced Micro Devices, Inc. Method of controlling embedded material/gate proximity
DE102008035806B4 (de) * 2008-07-31 2010-06-10 Advanced Micro Devices, Inc., Sunnyvale Herstellungsverfahren für ein Halbleiterbauelement bzw. einen Transistor mit eingebettetem Si/GE-Material mit einem verbesserten Boreinschluss sowie Transistor
DE102008054075B4 (de) * 2008-10-31 2010-09-23 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
US8216893B2 (en) 2009-01-26 2012-07-10 International Business Machines Corporation Stress enhanced transistor devices and methods of making
KR20100087256A (ko) 2009-01-26 2010-08-04 인터내셔널 비지네스 머신즈 코포레이션 개선된 트랜지스터 소자 및 제조 방법
DE102009006884B4 (de) * 2009-01-30 2011-06-30 Advanced Micro Devices, Inc., Calif. Verfahren zur Herstellung eines Transistorbauelementes mit In-Situ erzeugten Drain- und Source-Gebieten mit einer verformungsinduzierenden Legierung und einem graduell variierenden Dotierstoffprofil und entsprechendes Transistorbauelement
DE102009023298B4 (de) 2009-05-29 2012-03-29 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verformungserhöhung in Transistoren mit einer eingebetteten verformungsinduzierenden Halbleiterlegierung durch Erzeugen von Strukturierungsungleichmäßigkeiten an der Unterseite der Gateelektrode
US9245805B2 (en) * 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8368127B2 (en) * 2009-10-08 2013-02-05 Globalfoundries Singapore Pte., Ltd. Method of fabricating a silicon tunneling field effect transistor (TFET) with high drive current
US8368147B2 (en) * 2010-04-16 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Strained semiconductor device with recessed channel
US8633096B2 (en) 2010-11-11 2014-01-21 International Business Machines Corporation Creating anisotropically diffused junctions in field effect transistor devices
US8357579B2 (en) 2010-11-30 2013-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuits
US20120190216A1 (en) * 2011-01-20 2012-07-26 International Business Machines Corporation Annealing techniques for high performance complementary metal oxide semiconductor (cmos) device fabrication
US20130175640A1 (en) * 2012-01-06 2013-07-11 Globalfoundries Inc. Stress enhanced mos transistor and methods for fabrication
US10163724B2 (en) * 2012-03-01 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit device and method of manufacturing same
US8735255B2 (en) 2012-05-01 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor device
US20140015031A1 (en) * 2012-07-12 2014-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and Method for Memory Device
CN104143512B (zh) * 2013-05-09 2017-02-22 中芯国际集成电路制造(上海)有限公司 Pmos晶体管的制作方法
US9059291B2 (en) * 2013-09-11 2015-06-16 International Business Machines Corporation Semiconductor-on-insulator device including stand-alone well implant to provide junction butting
US9379214B2 (en) * 2014-02-14 2016-06-28 Semi Solutions Llc Reduced variation MOSFET using a drain-extension-last process
KR102619874B1 (ko) 2016-06-23 2024-01-03 삼성전자주식회사 불순물 영역을 갖는 반도체 소자
CN108695161B (zh) * 2017-04-07 2021-06-08 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10319855B2 (en) * 2017-09-25 2019-06-11 International Business Machines Corporation Reducing series resistance between source and/or drain regions and a channel region
US10879256B2 (en) 2017-11-22 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded memory using SOI structures and methods

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3383154B2 (ja) * 1996-06-20 2003-03-04 株式会社東芝 半導体装置
US6465296B1 (en) * 2000-02-22 2002-10-15 Chartered Semiconductor Manufacturing Ltd Vertical source/drain contact semiconductor
US6509241B2 (en) * 2000-12-12 2003-01-21 International Business Machines Corporation Process for fabricating an MOS device having highly-localized halo regions
US6495402B1 (en) * 2001-02-06 2002-12-17 Advanced Micro Devices, Inc. Semiconductor-on-insulator (SOI) device having source/drain silicon-germanium regions and method of manufacture
JP5000057B2 (ja) * 2001-07-17 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2004241755A (ja) * 2003-01-15 2004-08-26 Renesas Technology Corp 半導体装置
US20050035369A1 (en) * 2003-08-15 2005-02-17 Chun-Chieh Lin Structure and method of forming integrated circuits utilizing strained channel transistors
US7132338B2 (en) * 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
US7057216B2 (en) * 2003-10-31 2006-06-06 International Business Machines Corporation High mobility heterojunction complementary field effect transistors and methods thereof
JP4700295B2 (ja) * 2004-06-08 2011-06-15 富士通セミコンダクター株式会社 半導体装置とその製造方法
US7112848B2 (en) * 2004-09-13 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thin channel MOSFET with source/drain stressors
JP4636844B2 (ja) * 2004-10-07 2011-02-23 パナソニック株式会社 電子デバイスの製造方法
US7335959B2 (en) * 2005-01-06 2008-02-26 Intel Corporation Device with stepped source/drain region profile
JP4515305B2 (ja) * 2005-03-29 2010-07-28 富士通セミコンダクター株式会社 ｐチャネルＭＯＳトランジスタおよびその製造方法、半導体集積回路装置の製造方法
US7232730B2 (en) * 2005-04-29 2007-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a locally strained transistor
JP4630728B2 (ja) * 2005-05-26 2011-02-09 株式会社東芝 半導体装置及びその製造方法
DE102005052054B4 (de) * 2005-10-31 2010-08-19 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauteil mit Transistoren mit verformten Kanalgebieten und Verfahren zu seiner Herstellung
DE102006009225B4 (de) * 2006-02-28 2009-07-16 Advanced Micro Devices, Inc., Sunnyvale Herstellung von Silizidoberflächen für Silizium/Kohlenstoff-Source/Drain-Gebiete
DE102006015090B4 (de) * 2006-03-31 2008-03-13 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung unterschiedlicher eingebetteter Verformungsschichten in Transistoren
DE102006015077B4 (de) * 2006-03-31 2010-12-23 Advanced Micro Devices, Inc., Sunnyvale Transistor mit abgesenkten Drain- und Source-Gebieten und Verfahren zur Herstellung desselben
DE102006015087B4 (de) * 2006-03-31 2011-03-10 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von Transistoren
DE102006019937B4 (de) * 2006-04-28 2010-11-25 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines SOI-Transistors mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers
DE102006030264B4 (de) * 2006-06-30 2008-08-28 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von Transistoren mit einem Kanal mit biaxialer Verformung, die durch Silizium/Germanium in der Gateelektrode hervorgerufen wird
US8217423B2 (en) * 2007-01-04 2012-07-10 International Business Machines Corporation Structure and method for mobility enhanced MOSFETs with unalloyed silicide
US8124473B2 (en) * 2007-04-12 2012-02-28 Advanced Micro Devices, Inc. Strain enhanced semiconductor devices and methods for their fabrication

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624070B2 (en) 2010-12-13 2014-01-07 Exxonmobil Research And Engineering Company Phosphorus recovery from hydrothermal treatment of biomass
US8704020B2 (en) 2010-12-13 2014-04-22 Exxonmobil Research And Engineering Company Catalytic hydrothermal treatment of biomass
US8704019B2 (en) 2010-12-13 2014-04-22 Exxonmobil Research And Engineering Company Catalyst recovery in hydrothermal treatment of biomass

Also Published As

Publication number Publication date
DE102007030053B4 (de) 2011-07-21
EP2168152B1 (en) 2012-01-18
CN101755326A (zh) 2010-06-23
JP2010532571A (ja) 2010-10-07
US20090001484A1 (en) 2009-01-01
US7754556B2 (en) 2010-07-13
EP2428986B1 (en) 2018-08-22
US8183605B2 (en) 2012-05-22
WO2009005785A1 (en) 2009-01-08
US20100237431A1 (en) 2010-09-23
EP2168152A1 (en) 2010-03-31
DE102007030053A1 (de) 2009-01-02
EP2428986A2 (en) 2012-03-14
TWI471944B (zh) 2015-02-01
CN101755326B (zh) 2013-02-27
EP2428986A3 (en) 2012-09-12
TW200908161A (en) 2009-02-16
ATE542238T1 (de) 2012-02-15

Similar Documents

Publication Publication Date Title
JP5244908B2 (ja) ドレインおよびソース領域にリセスを形成することによってトランジスタの接合容量を低減する方法
US7863171B2 (en) SOI transistor having a reduced body potential and a method of forming the same
US8338885B2 (en) Technique for enhancing dopant profile and channel conductivity by millisecond anneal processes
US8154084B2 (en) Performance enhancement in PMOS and NMOS transistors on the basis of silicon/carbon material
US8278174B2 (en) In situ formed drain and source regions including a strain-inducing alloy and a graded dopant profile
US8466520B2 (en) Transistor with an embedded strain-inducing material having a gradually shaped configuration
US8110487B2 (en) Method of creating a strained channel region in a transistor by deep implantation of strain-inducing species below the channel region
US7879667B2 (en) Blocking pre-amorphization of a gate electrode of a transistor
US7932144B2 (en) Semiconductor structure and method of forming the structure
US7354836B2 (en) Technique for forming a strained transistor by a late amorphization and disposable spacers
JP5204763B2 (ja) 埋め込み歪み層を有してフローティングボディ効果が減少されたｓｏｉトランジスタの製造方法
TWI483343B (zh) 含有具有製程容限組構之基板二極體之ｓｏｉ裝置以及形成該ｓｏｉ裝置之方法
US7906385B2 (en) Method for selectively forming strain in a transistor by a stress memorization technique without adding additional lithography steps
US8664068B2 (en) Low-diffusion drain and source regions in CMOS transistors for low power/high performance applications
US20080268597A1 (en) Technique for enhancing dopant activation by using multiple sequential advanced laser/flash anneal processes
WO2007126807A1 (en) An soi transistor having a reduced body potential and a method of forming the same
US8288256B2 (en) Enhancing transistor characteristics by a late deep implantation in combination with a diffusion-free anneal process

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120912

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121212

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121219

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130115

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130321

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130408

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5244908

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250