JP5211352B2 - 半導体発光素子アレー、およびその製造方法 - Google Patents

半導体発光素子アレー、およびその製造方法 Download PDF

Info

Publication number
JP5211352B2
JP5211352B2 JP2010533729A JP2010533729A JP5211352B2 JP 5211352 B2 JP5211352 B2 JP 5211352B2 JP 2010533729 A JP2010533729 A JP 2010533729A JP 2010533729 A JP2010533729 A JP 2010533729A JP 5211352 B2 JP5211352 B2 JP 5211352B2
Authority
JP
Japan
Prior art keywords
semiconductor
emitting element
light
element array
rod
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010533729A
Other languages
English (en)
Other versions
JPWO2010044129A1 (ja
Inventor
健之 比留間
真二郎 原
順一 本久
孝志 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hokkaido University NUC
Sharp Corp
Original Assignee
Hokkaido University NUC
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hokkaido University NUC, Sharp Corp filed Critical Hokkaido University NUC
Publication of JPWO2010044129A1 publication Critical patent/JPWO2010044129A1/ja
Application granted granted Critical
Publication of JP5211352B2 publication Critical patent/JP5211352B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region

Description

本発明は、半導体発光素子アレー、およびその製造方法に関する。
従来から、半導体ロッドからの発光を利用する発光素子が開発されている(特許文献1を参照)。たとえば特許文献1には、半導体基板上にpn接合を含む半導体ロッドを形成し、基板側とロッドにそれぞれ電極を設けた発光素子であって、半導体ロッド間の間隔を等間隔とした発光素子が提案されている。この発光素子は、基板表面に垂直または平行な方向に光を発する。
さらに、半導体ロッドからの発光を利用する発光素子を含み、多色で発光する半導体発光素子アレーも知られている(特許文献2および3を参照)。
例えば特許文献2には、井戸層と障壁層との組み合わせを繰り返し積層した(例えば3回繰り返した)多重量子井戸構造を有し、それぞれの井戸層の厚さを変えることにより、多色で発光する発光素子が提案されている。さらに、発生する多色光を、所望の単色波長透透過膜(波長選択フィルタ)に通すことにより、波長選択を行うことが提案されている。
また特許文献3には、2層以上の活性層を形成し、各活性層にそれぞれ対応する電極対を設けた発光素子が記載されている。この発光素子は、各電極対に所定の電圧を印加されることにより、各活性層から発光が起こり多色で発光する。
一方、ナノピラー状の半導体ロッドを形成する重要な技術として、MOVPE選択成長法(Selective-area metal organic vapor phase epitaxy)が知られている(非特許文献1および2を参照)。MOVPE選択成長法とは、半導体結晶基板の特定領域だけを露出させて、MOVPEで露出部分に選択的に半導体結晶を成長させる手法である。非特許文献1および2には、半導体結晶基板の露出部分を調整することにより、成長させる半導体結晶の太さや高さを制御することができると報告されている。例えば、成長されたロッド(ナノピラー)の高さは、露出部分の径を小さくすると上昇し、露出部分同士の間隔幅(ピッチ)が狭くなると上昇することが示されている。もちろん、成長されたロッドの太さは、露出部分の面積を大きくすると上昇する。
一方、多波長の面発光素子を作製する技術が報告されている(非特許文献2および3を参照)。これらはいずれも、面発光素子用のGaInAs/GaAs量子井戸構造の薄膜を成長させる技術に関する。この技術では、まずGaAs(001)面基板上に、複数の直線状の凸型段差(メサ)を互いに並行に形成する。その後、MOCVDにより基板上に多層薄膜を堆積する。この工程において、メサの上面に薄膜を厚く堆積させる一方で、隣り合うメサ同士の間の谷間の面に、メサ上面の薄膜よりも薄い薄膜を堆積させる。
メサの幅、段差(高さ)、隣り合うメサ同士の間隔など(制御パラメータともいう)によって、メサ同士の間の谷間の面に堆積する薄膜の厚さを制御することができる。つまり、これらの制御パラメータが、MOCVD薄膜成長による膜厚の分布を決定し、作製される発光素子からの発光波長を制御する。そのため、薄膜の厚さ(発光素子の発光波長)を適切に制御するためには、メサを精密に設計・製造しなければならない。
特開平4−212489号公報 特開2003−347585号公報 特開平7−183576号公報 Noborisaka, J. et al., "Catalyst-free growth of GaAsnanowires by selective-area metalorganicvapor-phase epitaxy", Applied Physics Letters, vol. 86, pp. 213102-1 - 213102-3, (2005). Yang, L. et al., "Size-dependent photoluminescence of hexagonal nanopillars with single InGaAs/GaAsquantum wells fabricated by selective-area metal organic vapor phase epitaxy", Applied Physics Letters, vol. 89, pp. 203110-1 - 203110-3, (2006). M. Arai, et al., "Multiple-wavelength GaInAs-GaAsvertical cavity surface emitting laser array with extended wavelength span", IEEE journal of selected topics in quantum electronics, vol. 9, No.5, (2003) pp. 1367-1373. A. Onomura, et al., "Densely integrated multiple-wavelength vertical cavity surface-emitting laser array", Japanese journal of applied physics, vol. 42, (2003) pp. L529-L531.
異なる波長の光を発する複数の発光素子を同一基板に形成させれば、波長多重方式と称される長距離通信に有利な通信方式に適用することが可能となる。したがって、同一基板上にそれぞれ異なる波長の光を発する複数の発光素子を含む、より簡易な構造の半導体面発光素子を、簡便に製造することが求められている。
ところが、従来の技術では、同一基板上に複数の波長を有する半導体面発光素子を製造することは、半導体結晶成長後に、複数の工程を別途付加して、別個の部材を設ける必要があった。つまり、特許文献2に示された半導体発光素子は、その半導体結晶部のそれぞれから複数の波長の光が発光するので、必要な波長を波長選択フィルターによって取り出している。そのため、波長選択フィルターを形成するという工程が必要となる。また、特許文献3に示された半導体発光素子も、複数の発光波長に相当する結晶膜部位が積層されていることから、各波長の光を分離して独立に取り出すために、半導体膜にエッチング深さの異なる多段電極構造を形成する工程が必要である。
また、非特許文献2および非特許文献3に記載の技術においては、基板上に形成されるメサが、長さ方向に一定の幅でテーパ状になっていない場合や、メサ同士がクロスしていたり、並び方が曲線状であったり、同心円状であったりする場合には、薄膜成長時の膜厚制御が困難である。そのため、多波長の面発光素子の設計自由度が低い。
さらに、波長1μm帯のコースWDM通信用発光素子の波長間隔は10nmである。非特許文献2および非特許文献3に記載の技術により、各発光素子からの発光の波長間隔を10nmとするには、素子同士の分離距離を500μm以上としなければならない。したがって、多モード光ファイバ(コアの直径50μm、ないしは65μm)と発光素子アレーとを光結合させる場合には、発光波長の異なる発光素子毎に、それぞれ別個の光ファイバを結合しなければならない。
本発明者は、MOVPE選択成長法などを用いて、同一基板上にそれぞれ異なる波長の光を発する複数の発光素子を含む半導体面発光素子(多波長の面発光素子)を製造することを検討した。その結果、設計自由度の高い多波長の面発光素子を作製する方法を見出し、本発明を完成させた。
すなわち本発明の第1は、以下に示す半導体発光素子アレーに関する。
[1] 半導体結晶基板、
前記半導体結晶基板の表面に配置された絶縁膜であって、
前記絶縁膜は2以上の領域に区分されており、かつ
前記2以上の領域のそれぞれには、前記基板の表面を露出させる2以上の開口部が形成されている絶縁膜、
前記基板の表面から前記開口部を通って上方に延伸する半導体ロッドであって、前記延伸方向にn型半導体層とp型半導体層が積層されており、p−n接合を有する半導体ロッド、ならびに
前記半導体結晶基板に接続された第一電極、および前記半導体ロッドの上部に接続された第二電極を含む半導体発光素子アレーであって、
前記半導体ロッドの前記基板表面からの高さは、前記2以上の領域毎に異なる、半導体発光素子アレー。
ここで半導体ロッド内に形成されるn型半導体層とp型半導体層の積層順は、基板側からn型からp型の順であっても、p型からn型の順であっても、どちらでもよい。
[2] 前記半導体ロッドは、p−nヘテロ接合を有する、[1]に記載の半導体発光素子アレー。
[3] 前記半導体ロッドは量子井戸構造を有する、[1]に記載の半導体発光素子アレー。
[4] 前記開口部の面積の平均は、前記2以上の領域毎に異なる、[1]に記載の半導体発光素子アレー。
[5] 前記開口部の中心間距離の平均は、前記2以上の領域毎に異なる、[1]に記載の半導体発光素子アレー。
[6] 前記半導体結晶基板は、GaAs、InP、Si、InAs、GaN、SiC、およびAlからなる群から選択される半導体材料の結晶基板であり、かつ
前記絶縁膜が配置された基板の表面は、結晶軸(111)面である、[1]に記載の半導体発光素子アレー。
[7] 前記半導体ロッドは、有機金属気相成長法または分子線エピタクシー法により形成される、[1]に記載の半導体発光素子アレー。
[8] 前記第一電極はn電極であり、かつ
前記第二電極はp電極であって、透明電極である、[1]に記載の半導体発光素子アレー。
[9] 前記第一電極はp電極であり、かつ
前記第二電極はn電極であって、透明電極である、[1]に記載の半導体発光素子アレー。
本発明の第2は、以下に示す半導体発光素子アレーの製造方法に関する。
[10] 前記[1]に記載の半導体発光素子アレーの製造方法であって、
A)結晶軸(111)面を絶縁膜で被覆された半導体結晶基板を準備するステップであって、
前記絶縁膜は、2以上の領域に区分されており、
前記2以上の領域のそれぞれには、前記結晶軸(111)面を露出させる開口部が形成されているステップ、および
B)有機金属気相成長法または分子線エピタクシー法を用いて、前記絶縁膜で被覆された半導体結晶基板から、前記開口部を通して半導体ロッドを形成するステップであって、n型半導体からなる層を形成する工程と、p型半導体からなる層を形成する工程とを含むステップ、を有する半導体発光素子アレーの製造方法。
B)ステップにおいて、n型半導体からなる層を形成する工程と、p型半導体からなる層を形成する工程との順序は限定されず、n型半導体からなる層を形成した後に、p型半導体層を形成してもよく;p型半導体からなる層を形成した後に、n型半導体層を形成してもよい。
本発明の第3は、以下に示す光送信機器に関する。
[11] 前記[1]に記載の半導体発光素子アレー、および前記2以上の領域のそれぞれに配置され、各領域の半導体ロッドからの発光が入射する光導波路を含む、光送信機器。
[12] 前記[1]に記載の半導体発光素子アレー、および前記2以上の領域の半導体ロッドからの発光が入射する光導波路を含む、光送信機器。
[13] 前記[1]に記載の半導体発光素子アレー、前記2以上の領域の半導体ロッドからの発光を合波する光合波器、および前記合波器で合波された光が入射する光導波路を含む、光送信機器。
本発明の第4は、以下に示す照明機器に関する。
[14] 前記[1]に記載の半導体発光素子アレー、および前記2以上の領域の半導体ロッドからの発光が入射する光導波路を含む、照明機器。
[15] 前記[1]に記載の半導体発光素子アレー、前記2以上の領域の半導体ロッドからの発光を合波する光合波器、および
前記合波器で合波された光が入射する光導波路を含む、照明機器。
本発明により、同一基板上に、それぞれ異なる波長の光を発する複数の発光素子を有する、多色発光する半導体発光素子アレーが提供される。本発明の半導体発光素子アレーは、簡便な構造を有し、かつより簡便に製造される。
つまり半導体ロッドの形状やサイズ(断面積)、半導体ロッド同士の間隔、および半導体ロッドの配置状態などが、絶縁膜パターン(開口部)の形状や配置によって制御されるので、任意の半導体ロッドまたは半導体ロッド群を容易に形成することができる。したがって、半導体ロッドからの発光波長も容易に制御することができる。
例えば、10μm×10μmの領域内に5本の半導体ロッドを配置することができ、5本一組で出力1mWの発光素子とすることができる。また、配線スペースや製造工程のマージンを考慮しても、発光素子アレーの基板上の発光素子同士の間隔を約20μmにまで縮めることができる。したがって、多モード光ファイバ(例えば、コアの直径50μm)と発光素子アレーとを結合させる場合には、発光波長の異なる複数の発光素子からの発光を、一つの光ファイバに直接入射させることができる。したがって、光合波器を用いることなく、コースWDM(CWDM)通信において、1本の光ファイバで4波多重通信が実現されうる。
1つの基板に、高さの異なる半導体ロッドを形成する手順の例を示す図である(実施態様1)。図1Aは、絶縁膜で被覆された基板を示し;図1Bは、絶縁膜に開口部が形成された状態を示し;図1Cは、半導体ロッドを形成した状態を示す。 形成された半導体ロッドの各層を模式的に示す図である。 形成された半導体ロッドの量子井戸層の厚さと、半導体ロッド同士の距離との関係を示すグラフである。 AlGaAsで被覆された半導体ロッドを示す図である。 半導体ロッド同士の隙間を絶縁材料で満たし、かつn型電極とp型電極を配置した状態を示す図である。 実施態様1の半導体発光素子アレーの斜視図である。 実施態様1の半導体発光素子アレーにおける各発光素子の半導体ロッドの、量子井戸層の厚さと、発光ピーク波長との関係を示すグラフである。 1つの基板に、高さの異なる半導体ロッドを形成する手順の例を示す図である(実施態様2)。図8Aは、絶縁膜で被覆された基板を示し;図8Bは、絶縁膜に開口部が形成された状態を示し;図8Cは、半導体ロッドを形成した状態を示す。 形成された半導体ロッドの量子井戸層の厚さと、半導体ロッドの太さとの関係を示すグラフである。 実施態様2の半導体発光素子アレーの斜視図である。 GaAs/AlGaAs層を量子井戸層とする半導体ロッドの一例である。 InGaAs層を量子井戸層とする半導体ロッドの一例である。 図12に示される半導体ロッドの直径と、量子井戸層におけるIn原子/Ga原子との関係を示すグラフ(図13A)、および半導体ロッドの直径と、発光ピーク波長の関係を示すグラフ(図13B)である。 InGaAs層を量子井戸層とする半導体ロッドの一例である。 InGaAsP層を量子井戸層とする半導体ロッドの一例である。 InGaN層を量子井戸層とする半導体ロッドの一例である。 図16に示される半導体ロッドの量子井戸層におけるIn原子/Ga原子比率と、発光ピーク波長との関係を示すグラフである。 半導体発光素子アレー、および光導波路を含む、光送信機器を示す図である。 光信号送受信装置を示す図である。 ネットワーク形態を示す概念図である。 光送信(具体的には、4波多重通信)機器として用いられうる半導体発光素子アレーの斜視図である。 半導体発光素子アレーを含む光送信(具体的には、4波多重通信)機器を示す図である。 照明機器として用いられうる半導体発光素子アレーの斜視図である。 半導体発光素子アレーを含む照明器基を示す図である。 InGaN半導体ロッドのIn原子/Ga原子比率と、発光ピーク波長との関係を示すグラフである。
1.半導体発光素子アレーについて
本発明の半導体発光素子アレーは、1)半導体結晶基板、2)半導体結晶基板の表面に配置された絶縁膜であって、基板を露出させる開口部が形成された絶縁膜、3)前記基板の表面から前記開口部を通して上方に延伸するp−n接合を有する半導体ロッド、4)前記半導体結晶基板に接続された第一電極、および前記半導体ロッドの上部に接続された第二電極を含む。
ここで、前記絶縁膜はいくつかの領域に区分されており、前記半導体ロッドの基板表面からの高さは、その領域毎に異なることを特徴とする。
本発明の半導体発光素子アレーに含まれる基板は半導体結晶であればよく、半導体結晶の例には、GaAs,InP,Si,InAs,GaN,SiC,Alなどが含まれる。
基板の表面に配置される絶縁膜の材質は特に限定されないが、SiOやSiNなどの無機絶縁材料であればよい。絶縁膜は例えばスパッタ法で形成すればよく、膜厚は数十nmであればよい。
絶縁膜を配置される基板の表面は、基板を構成する半導体結晶の結晶軸(111)面である。結晶軸(111)面から半導体ロッドを成長させることにより、半導体ロッドの延伸方向を、半導体結晶の結晶軸(111)方向とすることができ、結晶の対象性によりレーザ発振を含めた発光素子としての効率が向上する。
基板の表面に配置された絶縁膜は2以上の領域に区分されている。「区分されている」とは、絶縁膜が物理的に分離して分割されていてもよく、連続した絶縁膜を複数の領域に仮想的に区分しているだけでもよい。物理的に分離されている場合には、互いに数マイクロメートル(μm)以上、望ましくは50から100μm程度分離されていればよい。
前記絶縁膜の2以上の領域のそれぞれが、本発明の半導体発光素子アレーの発光素子領域となり、かつ各発光素子からは異なる波長の光が発せられる。
絶縁膜の各領域のサイズは、そこに形成される半導体ロッドの本数などに応じて適宜設定すればよく特に限定されない。また後述するように、光導波路と組み合わせて光送信機器とする場合(図18参照)には、各領域内における半導体ロッドを配置する面積を光導波路のコアサイズと同程度かそれ以下にする。したがって、光導波路のコアの直径が50マイクロメートルである場合には、絶縁膜の各領域のサイズを目安として100マイクロメートル程度の矩形とすればよい。
さらに、絶縁膜の各領域同士の距離も、特に限定されない。光導波路と組み合わせて光送信機器とする場合には、光導波路を配置するピッチに合わせて、領域同士の距離を設定すればよい。絶縁膜の各領域同士の距離は、通常は数μmから数100μm程度である。
絶縁膜のそれぞれの領域には、それぞれ2以上の開口部が形成されており、開口部は基板表面まで貫通している。この開口部から半導体ロッドを成長させる。各領域に形成される開口部の数は2以上であればよいが、通常は10以上であることが好ましい。開口部の形状は任意であり、矩形、三角形、六角形、または円形などのいずれでもよい。
各領域における開口部の開口面積は一定であることが好ましい。開口面積は、例えば、それを円形としたときの直径が10nm〜2μmであればよい。また各領域において開口部は均一に配置されていることが好ましい。均一に配置されているとは、開口部同士の間隔が一定であることなどを意味する。開口部同士の間隔は、約3μm以下であればよい。
開口部は、フォトリソグラフィーや電子線リソグラフィーを用いて半導体結晶基板の表面に形成された絶縁膜の一部を除去して形成すればよい。
さらに本発明の半導体発光素子アレーは、1)絶縁膜の領域ごとに、前記開口部の面積の平均が相違しているか、または2)絶縁膜の領域ごとに、単位面積あたりの前記開口部の密集度(例えば開口部同士の距離または間隔の平均)が相違することを特徴とする。開口部同士の距離または間隔は、絶縁膜の平面内の縦方向(x方向)と横方向(y方向)に関して、(1)x方向とy方向とで互いに同一であってもよく、(2)x方向とy方向とで互いに異なっていてもよい。つまり、開口部同士の距離または間隔の平均が、絶縁膜の領域ごとに異なっていればよい。
これにより、領域毎に高さの異なる半導体ロッドを形成することが可能となる。
本発明の半導体発光素子アレーは、開口部によって露出された基板の表面から半導体ロッドが延出しており、この半導体ロッドは、有機金属の熱分解を利用した気相成長法などによって形成されうる(後に詳細に説明する)。このとき、半導体ロッドの成長速度は、1)開口部の面積が大きいほど遅く、面積が小さいほど速くなる。つまり、開口部の面積が小さいほど、一定の成長時間で長い半導体ロッドが得られる。また半導体ロッドの成長速度は、2)開口部の密度(密集度)が高いほど早く、密度が低いほど遅くなる。つまり、開口部の密度が高いほど、一定の成長時間で長い半導体ロッドが得られる。
前述の通り、本発明の半導体発光素子アレーは、絶縁膜に形成された開口部で露出した基板から半導体ロッドが延出している。つまり各領域には、開口部数に応じて2本以上の半導体ロッドがある。各領域における半導体ロッドの長さ、および太さはほぼ同じであることが好ましい。
半導体ロッドを構成する半導体成分は、2つの元素からなる半導体、3つの元素からなる半導体、4つの元素からなる半導体、それ以上の元素からなる半導体のいずれでもよい。
2つの元素からなる半導体の例には、GaAs,InP,InAs,GaN,ZnS,SiC,ZnTeなどが含まれる。3つの元素からなる半導体の例には、AlGaAs,InGaAs,GaInP,InGaN,AlGaN,ZnSSe,GaNAsなどが含まれる。4つの元素からなる半導体の例には、InGaAsP,InGaAlN,AlInGaP,GaInAsNなどが含まれる。
前記領域のそれぞれに配置された半導体ロッドは、p−n接合を有することが好ましい。p−n接合とは、半導体結晶中に存在するp型領域とn型領域とが接していることをいう。半導体ロッドにおいて、p型領域とn型領域は、半導体ロッドの延出方向に積層されていることが好ましい。すなわちp−n接合面は、半導体ロッドの延出方向に対して垂直な面であることが好ましく、基板面に対して平行であることが好ましい。延出方向に「p型領域、n型領域の順」に積層されていてもよく、「n型領域、p型領域の順」に積層されていてもよい。
本発明の半導体発光素子アレーは、両電極(p電極とn電極、後述する)に電圧を印加されることにより、半導体ロッドのp−n接合面から光を発する。このとき、半導体ロッドの上下両端面が半導体ロッドの延出方向に対して垂直な面であり、ロッド内部が光りの伝搬に関して低損失であれば、光は半導体ロッドの延出方向と同じ方向に発せられる。
本発明の半導体ロッドはp−n接合を有し、かつヘテロ接合を有していてもよい。ヘテロ結合とは、組成の異なる半導体を急峻な組成変化を示す界面によって接合したものをいう。p−n接合を構成する半導体材料の選択によって、発光波長を制御することができる。さらに、p−n接合を有し、かつヘテロ接合を有する半導体ロッドに効率のよい発光機能を付与するには、量子井戸構造を採用することが考えられる。また、量子井戸構造を真性半導体で構成するか、もしくは量子井戸構造ではない半導体部を真性半導体で構成し、これをp−n接合の接合界面に挿入すれば、pin構造が形成され、真性半導体部を用いない場合に比べて発光効率を向上させることができる。
量子井戸構造とは、バンドギャップの小さな半導体層(量子井戸層)を、バンドギャップの大きな半導体層(障壁層)で挟みこむ構造をいう。バンドギャップの小さな半導体膜(量子井戸層)に、電子が閉じ込められる。半導体膜に垂直な方向の電子の運動が量子化されて、離散的なエネルギーをもつようになる。
本発明の半導体ロッドは、量子井戸構造を有していることが好ましい。半導体ロッドが量子井戸構造を有する場合には、絶縁膜の各同一領域に存在する半導体ロッドの量子井戸層の厚さは一定であることが好ましく、かつ絶縁膜の領域ごとに半導体ロッドの量子井戸層の厚さが相違することが好ましい。量子井戸層の厚さによって発光する光の波長が相違するので、前記領域ごとに量子井戸層の厚さを制御すれば、多色発光する半導体発光素子アレーを得ることができる。
さらに本発明の半導体ロッドに含まれる、p型領域およびn型領域、ならびに量子井戸層は、多層構造を有していてもよい(図11,図15,図16参照)。多層構造とは、互いに異なる半導体成分の2以上の層が、繰り返し積層されている構造をいう。例えば図11の障壁層(34および36)は、GaAs層とAlGaAs層とが交互に繰り返し積層されている。
半導体ロッドのp型領域もしくはn型領域または量子井戸層を、多層構造とする場合には、層の周期を発光波長と同一にすることにより、発光強度を高めることができる。
半導体ロッドは、MOCVD法により形成することができるが、他にも真空装置内における元素の蒸着を利用する分子線エピタクシー法により形成することもできる。半導体ロッドの形成については、後に詳細に説明する。
本発明の半導体発光素子アレーは、領域によって、半導体ロッドの長さが相違することを特徴とする。前述の通り、半導体ロッドはMOCVD法などにより形成されるが、このときの半導体結晶の成長速度は、絶縁膜に形成された開口部の面積や、開口部の密集度によって変化する。したがって、開口部の面積や配列様式を調整することにより、半導体ロッドの高さが制御される。
半導体ロッドはp−n接合を有しており、電流を流すと発光するが、その発光の波長は、半導体ロッドを構成する半導体材料に応じて相違する。本発明では特に、半導体ロッドが量子井戸構造を有する場合を主体に記述する。量子井戸構造では、発光する光の波長はその量子井戸層の厚さに依存する。よって、半導体ロッドから発光する光の波長は、絶縁膜の領域ごとによって相違する。
本発明の半導体発光素子アレーは、基板に接続された第1電極と、半導体ロッドの先端部(基板と反対側の端部)に接続された第2電極とを有する。第1電極および第2電極は、p型電極(Cr/AuまたはInSn酸化物など)とn型電極(AuGeNiなど)の組み合わせである。
第1電極は、2以上の領域を含む半導体結晶基板に一つ以上設ければよい。第2電極は、領域ごと(発光素子ごと)に一つ以上設ければよい。第1電極と第2電極のいずれを、p型電極またはn型電極とするかは、半導体ロッドのp型領域とn型領域との配置に合わせて設定すればよい。
pn接合の順方向に通電させることによって、p型電極側から発光が生じるので、p型電極側から発光を取り出すことが可能となる。このときp型電極は、基板表面に対して垂直方向の発光を取り出しやすいような透明電極としたり、パターン構造としたりすることが好ましい。また、n型電極側から光を取り出すこともできる。その場合には、n型電極を透明電極とする。いずれにしても、光を取り出す側の電極を透明電極とすることが好ましい。
本発明の半導体発光素子アレーに含まれる半導体ロッドの側面は保護層で被覆されてもよい。保護層は、ロッドの延伸方向を縦方向とした場合に横方向に成長させた結晶層であってもよく(図4参照)、別途に付加した高抵抗物質(図14参照)などであってもよい。さらに半導体ロッド同士の隙間は、絶縁性物質で満たされていてもよい(図5参照)。
発光特性について
本発明の半導体発光素子アレーからの発光の波長は、半導体ロッドの半導体成分;半導体ロッドの高さ(特に、量子井戸構造を有する場合には量子井戸層の厚さ)などに影響される。
例えば、量子井戸層をGaAsで形成した場合には、量子井戸層の厚さに応じて約700〜900nmの波長の発光を生じさせることができる(図7参照)。また量子井戸層をInGaAsやInGaAsPなどで形成した場合には、量子井戸層のIn原子とGa原子との比率に応じて約1.3μm〜1.5μmの波長の発光を生じさせることができ;InGaNなどで形成した場合には、In原子とGa原子との比率に応じて約400〜700nmの波長の発光を生じさせることができる(図17参照)。
さらに発光の強度は、p型領域、n型領域、または量子井戸層の積層構造などに影響される。
2.半導体発光素子アレーの製造方法について
本発明の半導体発光素子アレーは、本発明の効果を損なわない限り任意の方法で製造されうるが、例えば以下のステップを含む方法で製造されうる。
半導体結晶基板を準備し、その結晶軸(111)面を絶縁膜で被覆する。絶縁膜は、例えばスパッタ法により基板表面に形成すればよい。半導体結晶基板表面に形成された絶縁膜に、開口部を形成する。開口部は、フォトリソグラフィーや電子ビームリソグラフィーによって絶縁膜に形成すればよい。
絶縁膜を2以上の領域に分けて、それぞれ同一の領域内に形成された開口部の開口面積や、開口部の密集度は均一にすることが好ましい。一方、開口部の開口面積や開口部の密集度を、その領域ごとに変えることが好ましい。前述の通り、開口部の開口面積の大きさや開口部の密集度は、形成する半導体ロッドの長さに影響する。よって、所望の半導体ロッドに応じて、各領域の開口部の大きさや配置を適宜設定すれば、各領域に形成される半導体ロッドからの発光波長を互いに相違させることができる。その結果、多色発光する本発明の半導体発光素子アレーが得られる。
開口部を有する絶縁膜で被覆された半導体結晶基板から、開口部を通じて結晶成長させて半導体ロッドを形成する。例えば、有機金属気相成長法(MOCVD)により半導体結晶を成長させる方法は種々知られており、適宜採用すればよい。反応炉に配置された半導体結晶基板を約400℃〜900℃に加熱して、反応炉に有機金属原料等のガスを供給すれば、半導体ロッドが形成されうる。
例えばGaAsを成長させる場合には、Gaの原料ガスとしてトリメチルガリウムを、Asの原料ガスとしてアルシンを用いればよい。またAlGaAsを成長させる場合には、Gaの原料ガスとしてトリメチルガリウムを、Asの原料ガスとしてアルシンを、アルミニウムの原料ガスとしてトリメチルアルミニウムを用いればよい。
結晶成長による半導体ロッドの形成は、p型半導体層を形成する工程と、n型半導体層を形成する工程とを含む。つまり、半導体ロッドにはp型半導体層とn型半導体層が含まれ、p−n接合を有する。先にp型半導体層を形成してから、n型半導体層を形成してもよく;先にn型半導体層を形成してから、p型半導体層を形成してもよい。
半導体層をp型またはn型にする手段も適宜選択して採用すればよい。例えば、n型GaAsを成長させる場合には、有機金属原料ガスの供給に加えて、Siガスを供給すればよい。また、p型GaAsを成長させる場合には、有機金属原料ガスの供給に加えて、ジメチルジンクを供給すればよい。
さらに、結晶成長による半導体ロッドの形成は、量子井戸層を形成する工程を有していてもよい。また、量子井戸層はノンドープ型とすることが好ましく、つまりp型でもn型でもない。量子井戸層のポテンシャルは、それを挟むこむ障壁層のポテンシャルよりも小さくする必要があるので、障壁層の材質とは相違する。よって量子井戸層を形成する工程では、反応炉に供給される有機金属原料ガスを変更する。
供給された有機金属原料ガスは、開口部で露出された基板表面(結晶軸(111)面)で気相化学分解反応を起こし、所望の結晶が堆積成長する。この結晶成長過程で、成長時間が短い初期段階では、結晶は粒状ないしは丘状に堆積するので、横方向と比較して、ロッド高さ方向には成長しにくく、ロッドの背丈が低い。一方、成長時間を長くすると、次第に高さ方向に結晶成長して、ロッド状の半導体結晶が得られる。
半導体ロッドの成長方向に対する垂直断面は、開口部の形状に応じて変化する。よって、開口部を三角形にすれば三角柱の、六角形にすれば六角柱の、円形にすれば円柱に近い多角柱形状の半導体ロッドを得ることができる。半導体ロッドの太さも、概ね開口部の直径で制御することができる。
さらに、高さ方向の結晶成長の速度は、開口部の面積や配列によって異なる。つまり、開口部の面積を大きくすれば高さ方向の結晶成長速度は遅くなるので、半導体ロッドの高さは小さくなり、また量子井戸層を形成した場合には、その量子井戸層の厚さも薄くなる。同様に、開口部の密集度を下げれば高さ方向の結晶成長速度は遅くなるので、半導体ロッドの高さは小さくなり、また量子井戸層を形成した場合には、その量子井戸層の厚さも薄くなる。
このように、本発明の製造方法では、1つの基板の表面に形成された絶縁膜をいくつかの領域に分けて、領域ごとに開口面積や密集度を変えた開口部を形成する。そのため、当該1つの基板に、同時に半導体結晶を成長させて半導体ロッドを形成しても、領域ごとに発光特性の異なる半導体ロッドが形成されるので、多色発光する発光素子アレーが簡便に製造されうる。
3.光送信機器について
本発明の光送信機器は、本発明の半導体発光素子アレーと、光導波路とを含む。前述の通り、本発明の半導体発光素子アレーは、異なる波長の光を発する複数の発光素子を含むので、並列伝送方式や波長多重方式の送信方式に適用されうる。
光送信機器の第一は、図18に示されるように、半導体発光素子アレーの発光素子領域それぞれに光導波路を設ける。各領域に半導体ロッドが形成される領域のサイズは、対応する光導波路のコアサイズと同じか、やや小さくすることが好ましい。図18に示される光送信機器は、並列伝送方式に適用されうる。
光送信機器の第二は、図19Bに示されるように、半導体発光素子アレーの発光素子からの光を光合波器で合波して、合波した光を波長多重方式で光導波路中を介して送信する。図19に示される光送信機器は、波長多重方式の送信方式に適用されうる。
また、図22に示されるように、半導体発光素子アレーの発光素子領域の全てに対応する、一つの光導波路(たとえば、光ファイバ)を設けてもよい。それにより、光合波器を用いずに、1本の光ファイバで4波多重通信を実現できる。また、各発光領域から発せられる光の波長間隔を約10nmに調整することもできる。
4.照明機器について
本発明の照明機器は、本発明の半導体発光素子アレーと、光導波路とを有する。例えば、図24に示されるように、青色光を発する発光素子、緑色光を発する発光素子、および赤色光を発する発光素子の3つの発光素子を含む半導体素子アレーに、1本の光導波路を組み合わせれば、白色光を導波させることができる。本発明の照明機器は、例えば照明用ファイバとして、医療機器などとして用いられうる。
以下において、図面を参照して本発明の半導体発光素子アレーをさらに説明する。
[実施態様1:開口部の密集度の調整]
図1Aは、半導体結晶基板1(例えばGaAs,InP,Siなど)に、絶縁膜2を被覆した状態を示す図である。絶縁膜2で被覆された基板1の表面は、結晶軸(111)面である。絶縁膜2の厚さは、例えば20nmである。絶縁膜2は、絶縁膜部2A〜2Dの4つの領域に区分されている。
絶縁膜部2A〜2Dのそれぞれの大きさ(a×b)は、互いに異なっていてもよく、同一であってもよい。縦aの長さ、および横bの長さは特に限定されないが、以下においていずれも100μmとして説明する。また各領域の中心間距離(つまり、絶縁膜部2Aと絶縁膜部2Bとの中心間距離c1、絶縁膜部2Bと絶縁膜部2Cとの中心間距離c2、絶縁膜部2Cと絶縁膜部2Dとの中心間距離c3)を、250μmとして説明する。
図1Bは、絶縁膜部2A〜2Dのそれぞれに、2以上(図では9つ)の開口部3A〜3Dを形成した状態を示す図である。開口部3A〜3Dは基板1の表面を露出させている。開口部3A〜3Dは、半導体製造工程で使用されるフォトリソグラフィーや電子ビームリソグラフィーなどの微細パターン形成技術を使用して形成される。開口部3A〜3Dの形状は特に制限されず、矩形、三角形、六角形、円形などでありうる。
開口部3A〜3Dの開口面積は、開口部を円形とする場合には、直径を10nm〜500nmとすればよい。図1Bでは、開口部3A〜3Dのいずれの開口面積も同一である。以下において、開口部3A〜3Dの直径を80nmとして説明する。
絶縁膜部2Aに配置される開口部3A同士の距離(縦方向の距離をp1A、横方向の距離をp2Aとする)は、ほぼ一定にされている。同様に、絶縁膜部2Bに配置される開口部3B同士の距離(p1Bとp2B)、絶縁膜部2Cに配置される開口部3C同士の距離(p1Cとp2C)、絶縁膜部Dに配置される開口部3D同士の距離(p1Dとp2D)は、それぞれほぼ一定である。いずれの開口部同士の距離も、数10nm〜数μmに調整されればよい。図1Bでは、縦方向の距離p1と、横方向の距離p2がほぼ同一にされているが、p1とp2とで互いに異なる距離としても構わない。
図1Bでは、絶縁膜部2A〜2Dごとに、開口部同士の距離が相違している。つまり、絶縁膜部2Aにおける開口部3A同士の距離よりも、絶縁膜部2Bにおける開口部3B同士の距離の方が大きく;絶縁膜部2Bにおける開口部3B同士の距離よりも、絶縁膜部2Cにおける開口部3C同士の距離の方が大きく;絶縁膜部2Cにおける開口部3C同士の距離よりも、絶縁膜部2Dにおける開口部3D同士の距離の方が大きい。
具体的には、p1A=p2A=0.3μmとして;p1B=p2B=1.5μmとして;p1C=p2C=2.0μmとして;p1D=p2D=3.0μmとした。
図1Cは、図1Bで示された構造体に半導体ロッド4A〜4Dを形成した状態を示す図である。半導体ロッド4A〜4Dは、有機金属気相成長法などを用いて形成される。
具体的には、GaおよびAsの原料ガスとして、トリメチルガリウム(TMG)およびアルシン(AsH)を用いてGaAs結晶を成長させ;さらにAl原料として、トリメチルアルミニウム(TMA)を用いてAlGaAsを成長させた。これらの原料ガスを、750℃程度に加熱保持した基板1の表面に一定時間供給する。
図2には、形成した各半導体ロッド4の模式図が示される。図2に示される半導体ロッド4は、一回の結晶成長サイクルで形成され、そのサイクルには、
1)TMG供給圧力2.7x10−7atm;AsH供給圧力5.0x10−4atm;さらにSi供給量1sccm(cc毎秒)にて供給して、基板1上にn型GaAs層23を形成する工程、
2)TMG供給圧力2.7x10−7atm;TMA供給圧力3.5x10−8atm;AsH供給圧力5.0x10−4atm;さらにSi供給量1sccm(cc毎秒)にて供給して、n型GaAs層23にn型AlGaAs層24を積み増し成長させる工程、
3)TMG供給圧力2.7x10−7atm;AsH供給圧力5.0x10−4atmにて供給して、n型AlGaAs層24上にGaAs層25を積み増し成長させる工程、
4)TMG供給圧力2.7x10−7atm;TMA供給圧力3.5x10−8atm;AsH供給圧力5.0x10−4atm;さらにジメチルジンク供給量0.5sccmにて供給して、GaAs層25上にp型AlGaAs層26を積み増し成長させる工程、さらに
5)TMG供給圧力2.7x10−7atm;AsH供給圧力5.0x10−4atm;さらにジメチルジンク供給量0.5sccm(cc毎秒)にて供給して、p型AlGaAs層26上にp型GaAs層27を積み増し成長させる工程を含む。
このようにして、一本の半導体ロッドに、n型GaAs層23/n型AlGaAs層24/GaAs層25/p型AlGaAs層26/p型GaAs層27を形成し、量子井戸層であるGaAs層25の両面を、障壁層であるp型AlGaAs層26とn型AlGaAs層24が挟み込む構造(量子井戸構造)が得られた。なお、図2に示された半導体ロッドのpn接合構造は、n型半導体層を成長させた後に、p型半導体層を成長させて得られるが、これとは逆に、p型半導体層を成長させた後に、n型半導体層を成長させてpn接合構造を有する半導体ロッドを形成してもよい。
図1Bで形成されている開口部の開口面積はほぼ一定であるが、一方、絶縁膜部2A〜2Dによって開口部同士の間の距離(p1またはp2)が相違するため、開口部の密集度は絶縁膜部2A〜2D毎に相違する。そのため、各半導体ロッドの太さはほぼ同じであるが、一方、高さhは絶縁膜部2A〜2Dによって相違する。具体的に、絶縁膜部2Aにおける開口部3A同士の距離(p1Aおよびp2A)は短く、開口部の密集度が高いため、形成された半導体ロッド4Aの高さhAが大きく;絶縁膜部B、絶縁膜部C、絶縁膜部Dの順に開口部同士の距離が長いため、その順に半導体ロッドが短くなっている(hB>hC>hD)。つまり、開口部同士の距離と、半導体ロッドの高さは、いわば逆比例の関係にある。
具体的には、絶縁膜部2Aに形成された半導体ロッド4Aの高さhA=1μmとして;絶縁膜部2Bに形成された半導体ロッド4Bの高さhB=0.5μmとして;絶縁膜部2Cに形成された半導体ロッド4Cの高さhC=0.3μmとして;絶縁膜部2Dに形成された半導体ロッド4Dの高さhD=0.2μmとした。
図1Cの半導体ロッド4A〜4Dのそれぞれに形成された量子井戸構造(p型AlGaAs層26/GaAs層25/n型AlGaAs層24)について、絶縁膜部2Aの半導体ロッド4Aの量子井戸層25(GaAs)の厚さは最も大きく、絶縁膜部2B、2C、2Dの半導体ロッド4B、4C、4Dの順に量子井戸層25の厚さが小さくなる。
具体的には、絶縁膜部2Aの半導体ロッド4Aの量子井戸層25の厚さを10nmとして;絶縁膜部2Bの半導体ロッド4Bの量子井戸層25の厚さを5nmとして;絶縁膜部2Cの半導体ロッド4Cの量子井戸層25の厚さを4nmとして;絶縁膜部2Dの半導体ロッド4Dの量子井戸層25の厚さを2.5nmとした。
図3は、絶縁膜に形成した開口部3A〜3Dの中心間の距離(p)と、各半導体ロッド4A〜4Dの量子井戸層25の厚さ(t)の関係を示すグラフである。図3のグラフには、アルシン供給圧力を変えた(5×10−4atm,2.5×10−4atm,または1×10−3atm)3つの曲線が示されている。図3に示されたように、アルシン供給量にかかわらず、開口部の中心間の距離が短いほど、量子井戸層の厚さが大きくなることがわかる。
図4に示されるように、半導体ロッド4はその側面が被覆されていてもよい。図4には、半導体ロッド4が、AlGaAsを横方向に成長させた膜28でほぼ同心円状に被覆された状態が示される。AlGaAs横方向成長膜28は、成長温度を650〜750℃の範囲で一定に保持しながら、アルシンの供給圧力を高い値(約5×10−4atm〜1×10−3atm)に保持して形成すればよい。
さらに図5に示されたように、基板1に形成された半導体ロッド4同士の間の隙間は、絶縁材料12で満たされていてもよい。絶縁材料12の例には、シリコンオキサイドなどが含まれる。図5に示されたように半導体ロッド4の先端(p型GaAs層27の上)には、p型電極13が形成される。p型電極13は、半導体ロッド4からの光が取り出しやすいようなパターン構造とされ、透明電極とされる。例えばp型電極13は、Cr/Au積層電極や、InSn酸化物などで形成される。一方、基板1の裏面には、n型電極11が形成される。n型電極11は、AuGeNiなどで形成すればよい。このようにして、本発明の半導体発光素子アレーが得られる。
図6は、本発明の半導体発光素子アレーの斜視図である。絶縁膜部2A〜2Dのそれぞれに形成された半導体ロッド4A〜4Dは高さが異なり、その内部に形成された量子井戸層の厚さも異なる。また、基板1にはn型電極11が、各半導体ロッド4A〜4Dにp型電極13A〜13Dが形成されている。
n型電極11とp型電極13A〜13Dとに電位差を設けて、pn接合の順方向に通電させたところ、各半導体ロッド4A〜4Dのp型電極13A〜13D側から発光が生じた。77Kまたは300Kにおいて各半導体ロッドから発光させた。
図7には、300Kで発光させたときの発光波長のピークが示される。半導体ロッドの量子井戸構造の量子井戸層の厚さtが大きいほど、発光波長が長くなることがわかる。
表1に、実施態様1で得られた半導体発光素子アレー(図6参照)の絶縁膜開口部や半導体ロッドの各パラメータと、発光波長とをまとめた。表1に示されたように、絶縁膜に形成された開口部同士の距離が小さい(つまり開口部の密集度が高い)ほど、半導体ロッドの高さ、および半導体ロッドに含まれる量子井戸層の厚さが大きくなる。さらに、開口部同士の距離が大きいほど、各温度における発光ピーク波長が長波長側にシフトすることがわかる。
Figure 0005211352
[実施態様2:開口部の開口面積の調整]
図8Aは、図1Aと同様の図面であり、半導体結晶基板1の結晶軸(111)面が絶縁膜2で被覆されており、絶縁膜2は絶縁膜部2E〜2Hに分割されている。絶縁膜2の厚さや、絶縁膜部2E〜2Hの大きさは図1Aと同様にすればよい。
図8Bには、絶縁膜部2E〜2Hのそれぞれに9つの開口部3E〜3Hを形成した状態が示される。図8Bの絶縁膜部2E〜2Hのいずれにおいても、開口部同士の中心間の距離は同一とされている。一方、絶縁膜部2E〜2Hごとに、開口部の面積(つまり、開口部3の直径dE〜dH)が相違する。つまり、絶縁膜部2Eに形成された開口部3Eの面積は小さく、絶縁膜部2Fに形成された開口部3F、絶縁膜部2Gに形成された開口部3G、絶縁膜部2Hに形成された開口部3Hの順に、開口部面積が大きい。
具体的には、開口部3Eの直径dEは50nm;開口部3Fの直径dFは60nm;開口部3Gの直径dGは70nm;開口部3Hの直径dHは100nmとした。
図8Cは、図8Bで示された基板1に半導体ロッド4E〜4Hを形成した状態を示す図である。半導体ロッド4E〜4Hの形成は、図1と同様の方法(MOCVD法など)で、同様の条件で行う。つまり各半導体ロッドは、図2に示されたように、n型GaAs層23/n型AlGaAs層24/GaAs層25/p型AlGaAs層26/p型GaAs層27を有する。
図8Cに示されたように、絶縁膜部2Eの半導体ロッド4Eの高さが最も高く、絶縁膜部2Fの半導体ロッド4F、絶縁膜部2Gの半導体ロッド4G、絶縁膜部2Hの半導体ロッド4Hの順に高さが低くなる。このように絶縁膜に形成した開口部の面積が小さいほど、長い半導体ロッドが得られる。
図9には、半導体ロッド4E〜4Hの太さ(つまり絶縁膜に形成した開口部3E〜3Hの大きさ)と、半導体ロッド4E〜4Hの量子井戸層の厚さtとの関係を示す。図9のグラフには、アルシン供給圧を変えた(5×10−4atm,2.5×10−4atm,または1×10−3atm)3つの曲線が示されている。図9に示されたように、それぞれのアルシンの供給量において、半導体ロッドの太さ(開口部の大きさ)が小さいほど、量子井戸層の厚さtが大きくなることがわかる。
図8Cに示される構造体を用いて、半導体ロッド4を被覆し(図4参照)、半導体ロッド4同士の隙間を絶縁膜で満たし(図5参照)、p型電極およびn型電極を形成した(図5参照)。このようにして、図10に示される本発明の半導体発光素子アレーを得た。
図10に示される半導体発光素子アレーのn型電極11とp型電極13E〜13Hとに電位差を設けて、pn接合の順方向に通電させたところ、各半導体ロッド4E〜4Hのp型電極13E〜13H側から発光が生じた。77Kまたは300Kにおいて各半導体ロッドから発光させた。量子井戸構造の量子井戸層の厚さtが大きい半導体ロッドほど、波長が長い光を発した。
実施態様1および2で説明したように、絶縁膜に形成された開口部の密集度(開口部間の距離)または開口部の面積に応じて、半導体ロッドの高さを制御することができ、かつその発光波長を制御することができる。
[実施態様3:半導体ロッドの構成]
図2で示された半導体ロッドは、n型GaAs層23/n型AlGaAs層24/GaAs層25/p型AlGaAs層26/p型GaAs層27を有するが、半導体ロッドの半導体成分や構成はこれに限定されない。
例えば図11には、量子井戸構造を有する他の半導体ロッドの例が示される。つまり、量子井戸層であるGaAs/AlGaAs層35、および障壁層であるn型GaAs/AlGaAs多層34と、p型GaAs/AlGaAs多層36を有する。さらに量子井戸構造は、n型GaAs層33とp型GaAs層37に挟まれている。
障壁層34および36は、GaAs層とAlGaAs層とを繰り返し積層した多層構造とされている。このとき、障壁層34および36のGaAs/AlGaAs層の周期を、量子井戸層35からの発光波長と同じにすることが好ましい。成長方向の厚さは、結晶成長時間を調整して制御することができる。障壁層34および36をこのような多層構造とすることにより、発光する光の強度を高めることができる。
図12には、量子井戸構造を有する他の半導体ロッドの例が示される。つまり、量子井戸層であるInGaAs層45と、それを挟み込む障壁層であるn型GaAs層44およびp型GaAs層46を有する。さらに量子井戸構造は、n型GaAs層43とp型GaAs層47に挟まれている。
図12に示される半導体ロッドの太さと、それに含まれる量子井戸層であるInGaAs層45に含まれるIn原子とGa原子の比率(In原子/Ga原子)との関係が、図13Aのグラフに示される。図13Aに示されるように、ロッド太さが大きくなるほど、前記比率が高まる。
さらに図12に示される半導体ロッドの太さと、それからの発光波長との関係が、図13Bのグラフに示される。図13Bに示されるように、半導体ロッドの太さが大きくなるほど、発光波長のピークが長波長側にシフトすることがわかる。
図13Aおよび図13Bに示されたように、半導体ロッドの太さに応じて、量子井戸層45の発光特性が変わり、発光波長が変わることがわかる。したがって、絶縁膜に形成される開口部(図1Bおよび図8Bを参照)の面積によって、図12に示される半導体ロッドの発光波長を制御することができる。
図14には、量子井戸構造を有する他の半導体ロッドの例が示される。つまり、量子井戸層であるInGaAs層55と、それを挟み込む障壁層であるn型InGaAsP層54およびp型InGaAsP層56を有する。さらに量子井戸構造は、n型InP層53とp型InP層57に挟まれている。さらに、半導体ロッドの側面は高抵抗InP層58で被覆されている。
図15には、量子井戸構造を有する他の半導体ロッドの例が示される。つまり、量子井戸層であるInGaAsP層65と、それを挟み込む障壁層であるn型InGaAsP/InP多層64およびp型InGaAsP/InP多層66を有する。障壁層64および66は、InGaAsP層とInP層とが繰り返し積層された多層構造を有する。量子井戸構造は、n型InP層63およびp型InP層67に狭まれる。
多層構造である障壁層64および66の、InGaAsP/InP層の周期を、InGaAsP層65からの発光波長と等しくすることにより、発光強度を高めることができる。さらに半導体ロッドの側面は表面保護層68で被覆されている。
図14および図15に示される半導体ロッドの発光部である、量子井戸層InGaAs層55およびInGaAsP層65からの発光波長は、1.3μm〜1.5μm帯にあるので、光送信システムを構成した場合に通信距離100km以上の長距離通信が可能となる。また、半導体ロッドの側面の保護安定化のために高抵抗InP層58(図14)、またはこれと同等な作用をする表面保護層68(図15)を形成したことで、発光素子としての長寿命化が達成される。
図16には、量子井戸構造を有する他の半導体ロッドの例が示される。つまり、量子井戸層であるInGaN層75と、それを挟み込む障壁層であるn型GaN/InGaN多層74およびp型GaN/InGaN多層76を有する。障壁層74および76は、GaN層とInGaN層とが繰り返し積層された多層構造を有する。さらに量子井戸構造は、n型GaN層73およびp型GaN層77で挟まれる。
n型GaN/InGaN多層74およびp型GaN/InGaN多層76の、GaN/InGaN層の周期を、発光部である量子井戸層InGaN層75からの発光波長と同一にすることによって、発光強度を高めることができる。
n型GaN/InGaN多層74およびp型GaN/InGaN多層76を、n型AlGaN単層およびp型AlGaN単層としてもよい。
図16に示される半導体ロッドの量子井戸層であるInGaN層75のIn原子とGa原子との比率(In原子/Ga原子)と、発光波長との関係が、図17のグラフに示される。図17に示されるように、量子井戸層75のIn原子とGa原子との比率に応じて、発光波長を青色から赤色にいたる範囲での波長に調整することができる。図16に示された半導体ロッドは、図4および図5に示される場合と同様に、pn接合ロッドの周囲をAlGaNないしは高抵抗保護膜で被覆して、その周囲表面が保護されていてもよい。それにより、素子の信頼性を向上させることができる。
前述の通り、成長させる半導体ロッドの太さを調整することにより、InGaN層のIn原子とGa原子との比率を制御することができる。よって、絶縁膜に形成する開口部(図1Bおよび図8B参照)の面積を調整することによって、半導体ロッドからの発光波長を制御することができる。
光送信機器について
図18には、本発明の半導体発光素子アレー100(図10参照)と、光導波路80A〜80Dを有する光送信機器が示される。半導体発光素子アレー100は、発光素子110A〜110Dを含む。また、半導体発光素子アレー100は、半導体結晶基板1;半導体結晶基板1に接しているn型電極11を有する。発光素子110A〜110Dのそれぞれは、複数の半導体ロッド4A〜4Dと、半導体ロッドの先端に接触しているp型電極13A〜13Dとを含む。
発光素子110A〜110Dのそれぞれに配置されたp型電極13A〜13Dの近傍に配置された光導波路80A〜80Dは、発光素子からの光を受光して、その光を伝搬させる。光導波路80の配置位置や、その材質などは特に限定されない。通常、光導波路80はコア81とクラッド82を有し、コア81に光が導かれ、コア81中を光が伝播する。
図18に示される光送信機器は、発光素子110A〜110Dからの光を、光導波路80A〜80Dで確実に受光できるように、互いの配置位置を設定されることが好ましい。例えば図18に示されるように、光導波路のコアは、各領域に配置された半導体ロッド群が形成された範囲よりもわずかに大きくすることが好ましい。半導体ロッドからの発光の方向は、ロッドの延伸方向に完全に一致するわけではなく、わずかに広がる傾向があるからである。各領域に配置された半導体ロッド群が形成された領域の幅をD1、発光素子と光導波路との距離をL、発光素子から発せられる光の拡がり角度をθとすると、コアの直径D2は、「D2=D1+2L tanθ」で示される。通常の光導波路のコアの径D2は50〜125μm程度であり、光の拡がり角度θは約5〜10°である。
図19Aは、プリント回路基板120;回路基板120上に実装された複数の発光素子を含む半導体発光素子アレーチップ100;光を受光する受光素子アレー200;半導体発光素子アレーチップ100および受光素子アレーチップ200を駆動する、ドライバIC101およびレシーバIC201;他のIC210を有する光信号送受信装置を示す。
図19Bに示されるように、半導体発光素子アレー100には、光合分波器300と光導波路310が設置されていてもよい。半導体発光素子アレー100に含まれる複数の発光素子のそれぞれから発せられる波長の異なる光を、光合分波器300で1つの光信号に合波する。合波を1本の光導波路310に導くことにより、波長多重伝送システム(1本のみの光導波路内を複数の波長の光信号が送信できるシステム)としてもよい。
図20は、インターネット450につながるホストサーバ440に接続された地域通信網420のネットワーク形態を示す模式図である。地域通信網420には分岐サーバ410が接続され、分岐サーバ410には端末PC430が接続される。分岐サーバ410内には、サーバユニット400が格納されて、サーバユニット400に、回路基板120に搭載された本発明の半導体発光素子アレー100を含む光信号送受信装置が配置される。
図21と図22には、本発明の発光素子アレーを光送信機器へ応用する他の例が示される。図21の基板500には、4つの絶縁膜パターン部501、502、503、504が形成されている。4つの絶縁膜パターン部501,502,503,504のそれぞれには、5つの開口部が形成されている。各絶縁膜パターンに形成された5つの開口部の開口面積は互いに同一である。一方、絶縁膜パターン501の開口部、絶縁膜パターン502の開口部、絶縁膜パターン503の開口部、絶縁膜パターン504の開口部の順に、その開口面積が大きくなる。
MOCVD法により、基板500から絶縁パターン部の開口部を通って半導体ロッド511,512,513,514が形成されている。前記の通り、各絶縁パターン部毎に開口部の面積は相違しているので、半導体ロッド511,512,513,514の太さおよび高さを、互いに違えることができる。例えば、p−n接合を有するLED用の半導体(InGaAs)ロッドを形成する場合には、InGaAsロッドの発光部の太さを約150nm(ロッド511),約200nm(ロッド512),約250nm(ロッド513),約300nm(ロッド514)とすればよい。図13Bに示されるように、各ロッドから発する光の波長は、910〜950nmの範囲にあり、互いに約10nmの波長間隔を有する。
図22に示されるように、基板500に電極520を配置し、半導体ロッド511,512,513,514のそれぞれに、電極520の対極となる電極521,522,523,524を配置する。電極521,522,523,524は、配線を介して電極521’,522’,523’,524’と電気接続している。半導体ロッド511,512,513,514の側面は埋め込み層530に埋め込まれている。
図22に示される発光素子アレイの発光面の上方には、直径65μmのコア551と、クラッド552を有する、多モード型光ファイバ550が配置されている。図22に示される発光素子アレイは、基板面から上方に向かって、4種類の波長(λ,λ,λ,λ)を有する光を発する。それらの光は全て、光ファイバ550のコア551の端面に入射する。このように、発光の波長毎に光ファイバを準備する(図18参照)のではなく、1本の光ファイバにより4波多重通信を実現でき、光合波器も不要となる。
照明機器について
本発明の発光素子アレーは、照明機器として用いることもできる。例えば、青、緑、赤の3種類の波長(λ,λ,λ)の光をそれぞれ発する3種類の発光素子を含む発光素子アレーを3色LED光源とすることができる。さらにこの発光素子アレーに光ファイバを結合させれば、照明用のファイバが得られる。
図23に示されるように、基板600に3つの絶縁膜パターン部601,602,603が形成されている。各絶縁膜パターン部は直径10μmの円形とすることができ、互いのパターン部同士の間隔は20μmとすることができる。3つの絶縁膜パターン部601,602,603のそれぞれには、5つの開口部が形成されている。絶縁膜パターン部601に形成された5つの開口部の開口面積は互いに同一であり、絶縁膜パターン部602に形成された5つの開口部の開口面積は互いに同一であり、絶縁膜パターン部603に形成された5つの開口部の開口面積は互いに同一である。一方、絶縁膜パターン部601に形成された開口部の面積がもっとも小さく、絶縁膜パターン部603に形成された開口部の面積がもっとも大きい。
MOCVD法により、基板600から絶縁パターン部の開口部を通って半導体ロッド611,612,613を成長させて形成した。前記の通り、絶縁パターン部毎の開口部の面積は、互いに相違しているので、半導体ロッド611,612,613の太さおよび高さを、互いに違えることができる。例えば、pn接合を有する半導体(InGaN)ロッドを形成する場合には、ロッドの太さ(直径)によってIn/Gaの原子組成比を調整し(図25のグラフ参照)、In/Gaの原子組成比を調整することによって、発光波長を制御する。それにより、半導体ロッド611,612,613のそれぞれから、青、緑、赤の3種類の波長(λ,λ,λ)の光が発する。つまりInGaN半導体ロッドの直径を、約100nm(ロッド611)、約150nm(ロッド612)、約200nm(ロッド613)とすることにより、ロッド611から青色発光、ロッド612から緑色発光、ロッド613から赤色発光させることができる。
図24に示されるように、基板600に電極620を配置して、半導体ロッド611,612,613のそれぞれに、電極620の対極となる電極621,622,623を配置する。電極621,622,623は、配線を介して電極621’,622’,623’と電気接続している。半導体ロッド611,612,613の側面は埋め込み層630に埋め込まれている。
図24に示される発光素子アレイの発光面の上方には、直径50μmのコア651と、クラッド652を有する光ファイバ650が配置されている。図24に示される発光素子アレイは、基板面から上方に向かって、青、緑、赤の3種類の波長(λ,λ,λ)を有する光を発する。それらの光は全て、光ファイバ650のコア651の端面に入射する。したがって、低損失な光結合が実現され、遠方にまで光を伝承することができる。
本発明の半導体発光素子アレーは、種々の用途に適用される。近年、パーソナルコンピュータ(PC)とインターネットによる情報送信および情報交換の広域化および大容量化に伴い、情報(信号)送信の高速化への要求が益々高まっている。こうした要求に応えるために光ファイバを利用した光通信技術が、基幹系長距離通信網を皮切りに発達し、現在では末端の各家庭へも普及しつつある。一方で、企業内や学校内などの数100mから数kmの短距離内では、従来から電気信号による通信ネットワークが発達し、光を用いた通信網へのニーズが希薄な状態にある。
しかしながら昨今、企業の先端開発部門、金融機関、そして公的機関における端末PCからの秘密情報漏洩が社会問題化しつつあり、これに対処するために端末PCにハードディスク(HD)や書き換え可能な半導体不揮発性メモリを搭載しないネットワークの構築が始まっている。このようなネットワークにおいては、端末PCでは、ホストコンピュータ(HC)との間で常時データのやり取りを行いつつデータの加工作業を行う。加工後のデータはHCのみに保存される。したがって、HCと連結している各端末PCとの間において、信号の送信速度をより一層高速化することが必然的に求められる。
このようなニーズに対しては、従来の電気信号送信に代わり、光送信を用いたシステムが有利である。また光送信においても、信号伝送路を1本から複数本にする並列伝送方式や、1種類の波長よりも複数の波長を同時に用いる波長多重方式が大容量通信に適している。本発明の半導体発光素子アレーは、並列伝送方式や波長多重方式の光伝送システムに特に好ましく適用される。
また、本発明の半導体発光素子アレーは、照明用の機器として用いることもできる。
[符号の説明]
1 半導体結晶基板
2 絶縁膜
2A〜H 絶縁膜部
3A〜3H 開口部
4 半導体ロッド
4A〜4H 半導体ロッド
p1A〜p1D p2A〜p2D 開口部同士の中心間距離
hA〜hH 半導体ロッドの高さ
11 n型電極
12 絶縁材料
13 p型電極
13A〜13H p型電極
23 n型GaAs層
24 n型AlGaAs層(障壁層)
25 GaAs層(量子井戸層)
26 p型AlGaAs層(障壁層)
27 p型GaAs層
28 AlGaAs横方向成長膜
33 n型GaAs層
34 n型GaAs/AlGaAs多層構造
35 GaAs/AlGaAs量子井戸層
36 p型GaAs/AlGaAs多層構造
37 p型GaAs層
43 n型GaAs層
44 n型GaAs層
45 InGaAs層
46 p型GaAs層
47 p型GaAs層
53 n型InP層
54 n型InGaAsP層
55 InGaAs層
56 p型InGaAsP層
57 p型InP層
58 高抵抗InP
63 n型InP層
64 n型InGaAsP/InP多層構造
65 InGaAsP量子井戸層
66 n型InGaAsP/InP多層構造
67 p型InP層
68 表面保護層
73 n型GaN層
74 n型GaN/InGaN層
75 InGaN層
76 p型GaN/InGaN層
77 p型GaN層
80A〜80D 光導波路
81 コア
82 クラッド
100 半導体発光素子アレー
101 ドライバIC
110A〜110D 発光素子
120 プリント回路基板
200 受光素子アレーチップ
201 レシーバIC
210 他のIC
300 光合分波器
310 光導波路
400 サーバユニット
410 分岐サーバ
420 地域通信網
430 端末PC
440 ホストサーバ
450 インターネット
500 半導体結晶基板
501〜504 絶縁膜パターン部
511〜514 半導体ロッド
520 電極
521〜524 電極
521’〜524’ 電極
530 埋め込み層
550 光ファイバ
551 コア
552 クラッド
600 半導体結晶基板
601〜603 絶縁膜パターン部
611〜613 半導体ロッド
620 電極
621〜623 電極
621’〜623’ 電極
630 埋め込み層
650 光ファイバ
651 コア
652 クラッド

Claims (15)

  1. 半導体結晶基板、
    前記半導体結晶基板の表面に配置された絶縁膜であって、
    前記絶縁膜は2以上の領域に区分されており、かつ
    前記2以上の領域のそれぞれには、前記基板の表面を露出させる2以上の開口部が形成されている絶縁膜、
    前記基板の表面から前記開口部を通って上方に延伸する半導体ロッドであって、前記延伸方向にn型半導体層とp型半導体層が積層されており、p−n接合を有する半導体ロッド、ならびに
    前記半導体結晶基板に接続された第一電極、および前記半導体ロッドの上部に接続された第二電極を含む半導体発光素子アレーであって、
    前記半導体ロッドの前記基板表面からの高さは、前記2以上の領域毎に異なる、半導体発光素子アレー。
  2. 前記半導体ロッドは、p−nヘテロ接合を有する、請求項1に記載の半導体発光素子アレー。
  3. 前記半導体ロッドは量子井戸構造を有する、請求項1に記載の半導体発光素子アレー。
  4. 前記開口部の面積の平均は、前記2以上の領域毎に異なる、請求項1に記載の半導体発光素子アレー。
  5. 前記開口部の中心間距離の平均は、前記2以上の領域毎に異なる、請求項1に記載の半導体発光素子アレー。
  6. 前記半導体結晶基板は、GaAs、InP、Si、InAs、GaN、SiC、およびAlからなる群から選択される半導体材料の結晶基板であり、かつ
    前記絶縁膜が配置された基板の表面は、結晶軸(111)面である、請求項1に記載の半導体発光素子アレー。
  7. 前記半導体ロッドは、有機金属気相成長法または分子線エピタクシー法により形成される、請求項1に記載の半導体発光素子アレー。
  8. 前記第一電極はn電極であり、かつ
    前記第二電極はp電極であって、透明電極である、請求項1に記載の半導体発光素子アレー。
  9. 前記第一電極はp電極であり、かつ
    前記第二電極はn電極であって、透明電極である、請求項1に記載の半導体発光素子アレー。
  10. 請求項1に記載の半導体発光素子アレーの製造方法であって、
    A)結晶軸(111)面を絶縁膜で被覆された半導体結晶基板を準備するステップであって、
    前記絶縁膜は、2以上の領域に区分されており、かつ
    前記2以上の領域のそれぞれには、前記結晶軸(111)面を露出させる2以上の開口部が形成されているステップ、および
    B)有機金属気相成長法または分子線エピタクシー法を用いて、前記絶縁膜で被覆された半導体結晶基板から、前記開口部を通して半導体ロッドを形成するステップであって、n型半導体からなる層を形成する工程と、p型半導体からなる層を形成する工程とを含むステップ、
    を有する、半導体発光素子アレーの製造方法。
  11. 請求項1に記載の半導体発光素子アレー、および
    前記2以上の領域のそれぞれに配置され、各領域の半導体ロッドからの発光が入射する光導波路を含む、光送信機器。
  12. 請求項1に記載の半導体発光素子アレー、および
    前記2以上の領域の半導体ロッドからの発光が入射する光導波路を含む、光送信機器。
  13. 請求項1に記載の半導体発光素子アレー、
    前記2以上の領域の半導体ロッドからの発光を合波する光合波器、および
    前記合波器で合波された光が入射する光導波路を含む、光送信機器。
  14. 請求項1に記載の半導体発光素子アレー、および
    前記2以上の領域の半導体ロッドからの発光が入射する光導波路を含む、照明機器。
  15. 請求項1に記載の半導体発光素子アレー、
    前記2以上の領域の半導体ロッドからの発光を合波する光合波器、および
    前記合波器で合波された光が入射する光導波路を含む、照明機器。
JP2010533729A 2008-10-17 2008-10-17 半導体発光素子アレー、およびその製造方法 Active JP5211352B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/002956 WO2010044129A1 (ja) 2008-10-17 2008-10-17 半導体発光素子アレー、およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2010044129A1 JPWO2010044129A1 (ja) 2012-03-08
JP5211352B2 true JP5211352B2 (ja) 2013-06-12

Family

ID=42106307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010533729A Active JP5211352B2 (ja) 2008-10-17 2008-10-17 半導体発光素子アレー、およびその製造方法

Country Status (7)

Country Link
US (1) US8519378B2 (ja)
EP (1) EP2357676A4 (ja)
JP (1) JP5211352B2 (ja)
CN (1) CN102187477B (ja)
BR (1) BRPI0823194A2 (ja)
RU (1) RU2469435C1 (ja)
WO (1) WO2010044129A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016208993A1 (ko) * 2015-06-23 2016-12-29 엘지이노텍 주식회사 발광소자 및 이를 포함하는 표시장치
WO2021021415A1 (en) * 2019-07-28 2021-02-04 Applied Materials, Inc. Micro-led and micro-led manufacturing method
US11005004B2 (en) 2017-10-20 2021-05-11 Korea Advanced Institute Of Science And Technology Micro light emitting diode (LED) structure, method for manufacturing the same and display including the same
US11081519B2 (en) 2017-12-26 2021-08-03 Seiko Epson Corporation Light emitting device, projector, and method of manufacturing light emitting device
KR102640477B1 (ko) * 2016-02-24 2024-02-23 발레오 비젼 자동차 차실용 조명 시스템

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8330173B2 (en) * 2005-06-25 2012-12-11 Seoul Opto Device Co., Ltd. Nanostructure having a nitride-based quantum well and light emitting diode employing the same
JP5236070B2 (ja) * 2008-05-13 2013-07-17 シーメンス アクチエンゲゼルシヤフト Ledアレイ
JP5812236B2 (ja) * 2010-08-20 2015-11-11 国立大学法人 和歌山大学 光半導体基板及び光源用装置
WO2012059837A1 (en) * 2010-11-04 2012-05-10 Koninklijke Philips Electronics N.V. Solid state light emitting devices based on crystallographically relaxed structures
EP2752615A4 (en) * 2011-09-01 2015-07-08 Koito Mfg Co Ltd AUTOMOBILE HEADLIGHT APPARATUS
DE102011118273A1 (de) * 2011-11-11 2013-05-16 Forschungsverbund Berlin E.V. Herstellung einer Halbleitereinrichtung mit mindestens einem säulen- oder wandförmigen Halbleiter-Element
FR2983639B1 (fr) * 2011-12-01 2014-07-18 Commissariat Energie Atomique Dispositif optoelectronique comprenant des nanofils de structure coeur/coquille
US8937297B2 (en) 2011-12-02 2015-01-20 Commissariat A L'energie Atomique Et Aux Energies Alternatives Optoelectronic device including nanowires with a core/shell structure
FR3000294B1 (fr) 2012-12-21 2016-03-04 Aledia Support fonctionnel comprenant des nanofils et des nano-empreintes et procede de fabrication dudit support
KR102022266B1 (ko) * 2013-01-29 2019-09-18 삼성전자주식회사 나노구조 반도체 발광소자 제조방법
US11502219B2 (en) * 2013-03-14 2022-11-15 The Royal Institution For The Advancement Of Learning/Mcgill University Methods and devices for solid state nanowire devices
TW201511357A (zh) * 2013-06-07 2015-03-16 Glo Ab 多色led及其製造方法
FR3011388B1 (fr) 2013-09-30 2016-11-25 Aledia Dispositif optoelectronique a diodes electroluminescentes
KR102132651B1 (ko) 2013-12-03 2020-07-10 삼성전자주식회사 나노구조 반도체 발광소자
JP6330486B2 (ja) * 2014-05-29 2018-05-30 富士通株式会社 半導体ナノワイヤ光装置及びその製造方法
FR3023066B1 (fr) * 2014-06-30 2017-10-27 Aledia Dispositif optoelectronique comprenant des diodes electroluminescentes et un circuit de commande
KR102188494B1 (ko) * 2014-07-21 2020-12-09 삼성전자주식회사 반도체 발광소자, 반도체 발광소자 제조방법 및 반도체 발광소자 패키지 제조방법
KR102337405B1 (ko) 2014-09-05 2021-12-13 삼성전자주식회사 나노구조 반도체 발광소자
US9620559B2 (en) * 2014-09-26 2017-04-11 Glo Ab Monolithic image chip for near-to-eye display
FR3039880B1 (fr) * 2015-08-07 2019-10-11 Valeo Vision Dispositif d’eclairage et/ou de signalisation pour vehicule automobile
FR3039929B1 (fr) * 2015-08-07 2018-08-10 Valeo Vision Dispositif d’eclairage et/ou de signalisation pour vehicule automobile
FR3041074B1 (fr) * 2015-09-14 2020-01-17 Valeo Vision Module d'eclairage pour vehicule automobile
FR3041144B1 (fr) * 2015-09-14 2019-04-12 Valeo Vision Source lumineuse led comprenant un circuit electronique
FR3041575B1 (fr) * 2015-09-25 2019-05-24 Valeo Vision Dispositif lumineux comprenant une source lumineuse a batonnets avec des zones de couleurs differentes
FR3041576B1 (fr) * 2015-09-25 2019-11-29 Valeo Vision Dispositif et procede permettant de conferer differentes couleurs blanches a un faisceau lumineux
US9887771B2 (en) * 2015-10-23 2018-02-06 International Business Machines Corporation Bandwidth throttling
FR3044470B1 (fr) * 2015-11-30 2018-03-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique comportant des structures semiconductrices tridimensionnelles en configuration axiale
FR3048066B1 (fr) * 2016-02-24 2018-03-23 Valeo Vision Dispositif lumineux avec une source lumineuse a batonnets lumineux pour differentes fonctions photometriques
FR3048551B1 (fr) * 2016-03-02 2018-05-18 Valeo Vision Source de lumiere a semi-conducteurs pour l'emission et la reception de faisceaux lumineux, et systeme lumineux comportant une telle source
DE102016104616B4 (de) * 2016-03-14 2021-09-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlichtquelle
FR3054292B1 (fr) * 2016-07-22 2019-04-05 Valeo Vision Module lumineux de vehicule terrestre
US10480719B2 (en) * 2016-08-16 2019-11-19 King Abdullah University Of Science And Technology Ultrabroad linewidth orange-emitting nanowires LED for high CRI laser-based white lighting and gigahertz communications
KR20180071465A (ko) 2016-12-19 2018-06-28 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102587215B1 (ko) 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
US10877217B2 (en) 2017-01-06 2020-12-29 Rockley Photonics Limited Copackaging of asic and silicon photonics
CA3057988A1 (en) 2017-03-31 2018-10-04 Velodyne Lidar, Inc. Integrated lidar illumination power control
US10734545B2 (en) 2017-06-21 2020-08-04 The Regents Of The University Of Michigan Monolithically integrated InGaN/GaN quantum nanowire devices
FR3068517B1 (fr) 2017-06-30 2019-08-09 Aledia Dispositif optoelectronique comportant des structures semiconductrices tridimensionnelles en configuration axiale
EP3662311A1 (en) 2017-08-01 2020-06-10 Rockley Photonics Limited Module with transmit optical subassembly and receive optical subassembly
US10290768B2 (en) * 2017-09-14 2019-05-14 Globalfoundries Inc. Nanowire formation methods
DE102017129319A1 (de) * 2017-12-08 2019-06-13 Osram Opto Semiconductors Gmbh Verfahren zur herstellung von halbleiterlichtquellen und halbleiterlichtquelle
FR3076080B1 (fr) * 2017-12-27 2019-11-29 Aledia Pseudo-substrat pour dispositif optoelectronique et son procede de fabrication
US10591598B2 (en) 2018-01-08 2020-03-17 SOS Lab co., Ltd Lidar device
WO2019135494A1 (ko) 2018-01-08 2019-07-11 주식회사 에스오에스랩 라이다 장치
KR102155425B1 (ko) * 2018-05-14 2020-09-11 주식회사 에스오에스랩 라이다 장치
EP3748701A4 (en) * 2018-07-09 2022-03-02 Seoul Viosys Co., Ltd LIGHT EMITTING ELEMENT AND METHOD OF MANUFACTURE THEREOF
US10712434B2 (en) 2018-09-18 2020-07-14 Velodyne Lidar, Inc. Multi-channel LIDAR illumination driver
CN109301045B (zh) * 2018-10-19 2020-07-31 京东方科技集团股份有限公司 一种发光器件及其制备方法、显示装置
JP7139960B2 (ja) * 2019-01-10 2022-09-21 株式会社デンソー 半導体装置
US11271143B2 (en) 2019-01-29 2022-03-08 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11302248B2 (en) 2019-01-29 2022-04-12 Osram Opto Semiconductors Gmbh U-led, u-led device, display and method for the same
US11610868B2 (en) 2019-01-29 2023-03-21 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11156759B2 (en) 2019-01-29 2021-10-26 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
JP7232464B2 (ja) * 2019-03-26 2023-03-03 セイコーエプソン株式会社 発光装置およびプロジェクター
JP7232465B2 (ja) * 2019-03-26 2023-03-03 セイコーエプソン株式会社 発光装置およびプロジェクター
FR3094568B1 (fr) * 2019-03-29 2022-04-22 Commissariat Energie Atomique Procédé de fabrication d'un écran d'affichage émissif à LED tridimensionnelles
US11538852B2 (en) 2019-04-23 2022-12-27 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
FR3098993A1 (fr) * 2019-07-15 2021-01-22 Aledia Dispositif optoélectronique comportant des diodes électroluminescentes multicolores et son procédé de fabrication
US11909176B2 (en) 2019-10-15 2024-02-20 The Regents Of The University Of Michigan Nanocrystal surface-emitting lasers
TWI712180B (zh) 2019-10-22 2020-12-01 錼創顯示科技股份有限公司 微型發光二極體晶粒及微型發光二極體晶圓
CN110707191B (zh) * 2019-10-22 2021-11-16 錼创显示科技股份有限公司 微型发光二极管晶粒及微型发光二极管晶圆
RU198454U1 (ru) * 2019-11-29 2020-07-10 Федеральное государственное бюджетное образовательное учреждение высшего образования "Московский государственный университет имени М.В. Ломоносова" (МГУ) Оптический интегральный чип с элементом для ввода излучения в волновод
US11094782B1 (en) * 2020-02-19 2021-08-17 Intel Corporation Gate-all-around integrated circuit structures having depopulated channel structures
WO2023143955A1 (en) * 2022-01-26 2023-08-03 Ams-Osram International Gmbh Method for producing an array of light emitting elements and display
WO2023180243A1 (en) * 2022-03-21 2023-09-28 Ams-Osram International Gmbh Optoelectronic component and method for producing an optoelectronic component

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123398A (ja) * 2005-10-26 2007-05-17 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
JP2008166567A (ja) * 2006-12-28 2008-07-17 Matsushita Electric Works Ltd 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3181303B2 (ja) 1990-04-20 2001-07-03 株式会社日立製作所 発光素子
JPH05251738A (ja) 1992-03-05 1993-09-28 Fujitsu Ltd 半導体光素子アレイの作製方法
JP2910023B2 (ja) 1993-12-24 1999-06-23 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
JP2953392B2 (ja) * 1996-08-27 1999-09-27 日本電気株式会社 面発光素子を用いた波長多重伝送方式
JPH10233559A (ja) 1997-02-20 1998-09-02 Canon Inc 半導体レーザ装置、その作製方法およびそれを用いた光通信方式
JPH112611A (ja) * 1997-06-11 1999-01-06 Hitachi Ltd シート状部材の製造方法およびシート状部材の検査方法およびシート状部材の欠陥検査装置
US20020028390A1 (en) * 1997-09-22 2002-03-07 Mohammad A. Mazed Techniques for fabricating and packaging multi-wavelength semiconductor laser array devices (chips) and their applications in system architectures
JP3906654B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
JP4797257B2 (ja) * 2001-02-22 2011-10-19 ソニー株式会社 半導体素子の作製方法
US7088321B1 (en) 2001-03-30 2006-08-08 Infocus Corporation Method and apparatus for driving LED light sources for a projection display
JP2003158296A (ja) 2001-11-22 2003-05-30 Sharp Corp 窒化物半導体発光デバイスチップとその製造方法
JP4307113B2 (ja) * 2002-03-19 2009-08-05 宣彦 澤木 半導体発光素子およびその製造方法
KR100697803B1 (ko) * 2002-08-29 2007-03-20 시로 사카이 복수의 발광 소자를 갖는 발광 장치
US7122827B2 (en) * 2003-10-15 2006-10-17 General Electric Company Monolithic light emitting devices based on wide bandgap semiconductor nanostructures and methods for making same
US7601941B2 (en) * 2004-11-30 2009-10-13 National University Corporation NARA Institute of Science and Technology Method and apparatus for evaluating solar cell and use thereof
US7202173B2 (en) * 2004-12-20 2007-04-10 Palo Alto Research Corporation Incorporated Systems and methods for electrical contacts to arrays of vertically aligned nanorods
KR100612894B1 (ko) * 2005-05-02 2006-08-14 삼성전자주식회사 나노와이어 소자 및 그 제조방법
US8330173B2 (en) * 2005-06-25 2012-12-11 Seoul Opto Device Co., Ltd. Nanostructure having a nitride-based quantum well and light emitting diode employing the same
US7465954B2 (en) * 2006-04-28 2008-12-16 Hewlett-Packard Development Company, L.P. Nanowire devices and systems, light-emitting nanowires, and methods of precisely positioning nanoparticles
WO2007129585A1 (ja) * 2006-05-02 2007-11-15 National University Corporation NARA Institute of Science and Technology 太陽電池の評価方法及び評価装置並びにその利用
JP4915991B2 (ja) * 2006-07-20 2012-04-11 独立行政法人 宇宙航空研究開発機構 太陽電池の欠陥検査装置及びその方法
US20080149946A1 (en) * 2006-12-22 2008-06-26 Philips Lumileds Lighting Company, Llc Semiconductor Light Emitting Device Configured To Emit Multiple Wavelengths Of Light

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123398A (ja) * 2005-10-26 2007-05-17 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
JP2008166567A (ja) * 2006-12-28 2008-07-17 Matsushita Electric Works Ltd 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016208993A1 (ko) * 2015-06-23 2016-12-29 엘지이노텍 주식회사 발광소자 및 이를 포함하는 표시장치
KR102640477B1 (ko) * 2016-02-24 2024-02-23 발레오 비젼 자동차 차실용 조명 시스템
US11005004B2 (en) 2017-10-20 2021-05-11 Korea Advanced Institute Of Science And Technology Micro light emitting diode (LED) structure, method for manufacturing the same and display including the same
US11081519B2 (en) 2017-12-26 2021-08-03 Seiko Epson Corporation Light emitting device, projector, and method of manufacturing light emitting device
WO2021021415A1 (en) * 2019-07-28 2021-02-04 Applied Materials, Inc. Micro-led and micro-led manufacturing method

Also Published As

Publication number Publication date
CN102187477A (zh) 2011-09-14
BRPI0823194A2 (pt) 2015-06-23
EP2357676A4 (en) 2013-05-29
WO2010044129A1 (ja) 2010-04-22
CN102187477B (zh) 2014-09-24
JPWO2010044129A1 (ja) 2012-03-08
US20110204327A1 (en) 2011-08-25
US8519378B2 (en) 2013-08-27
RU2469435C1 (ru) 2012-12-10
EP2357676A1 (en) 2011-08-17

Similar Documents

Publication Publication Date Title
JP5211352B2 (ja) 半導体発光素子アレー、およびその製造方法
JP5309386B2 (ja) 半導体発光素子アレー、その製造方法、及び光送信機器
KR100537711B1 (ko) 질화물 반도체 발광 소자와 그것을 포함하는 광학 장치
US7679098B2 (en) Highly directional light emitting diode using photonic bandgap waveguides
TWI529960B (zh) 具有差排彎折結構之發光裝置
JP2016537804A (ja) 陽極酸化アルミニウム層を含むヘテロ構造
JPWO2003025263A1 (ja) 窒化物半導体基板、その製造方法、およびそれを用いた半導体光素子
CN101924322A (zh) 表面等离子体激元产生装置及其制造方法
JP2006216772A (ja) 光集積型半導体発光素子
JP2003243316A (ja) 半導体素子用基板およびその製造方法
CN104009391A (zh) 半导体发光元件、其制造方法和显示装置
US7856046B2 (en) Surface emitting laser diode including grating layer
CN101471536B (zh) 氮化物半导体激光器芯片及其制造方法
JPWO2011117940A1 (ja) 半導体発光素子およびその製造方法
JP4346218B2 (ja) 窒化物半導体発光素子とそれを含む光学装置
KR100644967B1 (ko) 다양한 크기의 양자점으로 이루어진 활성층을 이용하는고휘도 발광소자 및 그 제조 방법
JP4984514B2 (ja) 半導体発光素子および該半導体発光素子の製造方法
JP5024637B2 (ja) 半導体レーザ素子およびその製造方法
JP2008187034A (ja) Iii−v族窒化物半導体レーザ素子
JP2008091664A (ja) 発光素子及び照明装置並びに光ピックアップ
JP2008118037A (ja) 面発光レーザ素子およびその製造方法、ならびに面発光レーザアレイおよびその製造方法
JP4043795B2 (ja) 光集積素子
JP2003347681A (ja) 窒化物半導体素子
JP2004288723A (ja) 半導体レーザー、半導体レーザーアレイ、および半導体レーザーの製造方法
JP2007305635A (ja) 窒化物半導体発光素子

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130204

R150 Certificate of patent or registration of utility model

Ref document number: 5211352

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250