JP7139960B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7139960B2 JP7139960B2 JP2019002926A JP2019002926A JP7139960B2 JP 7139960 B2 JP7139960 B2 JP 7139960B2 JP 2019002926 A JP2019002926 A JP 2019002926A JP 2019002926 A JP2019002926 A JP 2019002926A JP 7139960 B2 JP7139960 B2 JP 7139960B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- layer
- semiconductor device
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
Description
一面に直交する厚み方向に貫通する貫通孔を有しつつ、一面上に形成された絶縁膜と、
InPによるIII-V族化合物半導体であって、貫通孔に充填されるとともに、貫通孔を覆うように絶縁膜上に形成される下地層と、
少なくともIn、GaおよびAsを含むIII-V族化合物半導体であって、下地層上に形成される半導体層と、を備え、
半導体層は、下地層の上面及び側面を覆うように形成され、
下地層は、閃亜鉛鉱型とウルツ鉱型が膜厚方向に交互に積層された結晶構造であり、
下地層の側面に形成されて半導体層と原子間結合する界面は、(-110)面である半導体装置とされる。
最初に、図1~図4を参照して、本実施形態に係る半導体装置の概略構成について説明する。なお、各図ならびに明細書において括弧付きの数字はミラー指数であり、丸括弧()で示されたものは面方位を示し、角括弧[]で示されたものは方向を示す。なお、波括弧{}は、等価な面方位を一括して表示するものである。また、山括弧<>は、等価な方向を一括して表示するものである。
本実施形態に係る半導体装置100Aは、図1に示す半導体装置100に、第2半導体層40が追加された構造である(図9参照)。以下の説明では、第1実施形態にかかる半導体層30を第1半導体層30と記載する。第2半導体層40は、第1半導体層30上に形成された、第1半導体層30とは異なる組成のIII-V族化合物半導体である。第1半導体層30の上面30aおよび側面30bは、第2半導体層40に覆われている。第2半導体層40の格子定数は、第1半導体層30の格子定数と一致している。つまり、第1半導体層30と第2半導体層40とは格子整合されている。
以上、本開示の複数の実施形態について説明したが、各実施形態の説明において明示している構成の組み合わせばかりではなく、特に組み合わせに支障が生じなければ、明示していなくても複数の実施形態の構成同士を部分的に組み合わせることができる。そして、複数の実施形態及び変形例に記述された構成同士の明示されていない組み合わせも、以下の説明によって開示されているものとする。
Claims (10)
- 面方位(111)を一面とするシリコン基板上に形成される半導体装置であって、
前記一面に直交する厚み方向に貫通する貫通孔を有しつつ、前記一面上に形成された絶縁膜と、
InPによるIII-V族化合物半導体であって、前記貫通孔に充填されるとともに、前記貫通孔を覆うように前記絶縁膜上に形成される下地層と、
少なくともIn、GaおよびAsを含むIII-V族化合物半導体であって、前記下地層上に形成される半導体層と、を備え、
前記半導体層は、前記下地層の上面及び側面を覆うように形成され、
前記下地層は、閃亜鉛鉱型とウルツ鉱型が膜厚方向に交互に積層された結晶構造であり、
前記下地層の側面に形成されて前記半導体層と原子間結合する界面は、(-110)面である半導体装置。 - 前記半導体層を第1半導体層とし、前記第1半導体層とは別の第2半導体層を備え、
前記第2半導体層は、前記第1半導体層上に形成された、前記第1半導体層とは異なる組成のIII-V族化合物半導体である請求項1に記載の半導体装置。 - 前記第2半導体層の格子定数は、前記第1半導体層の格子定数と一致している請求項2に記載の半導体装置。
- 前記第2半導体層は、前記第1半導体層上に形成される調整領域と、前記調整領域上に形成される半導体領域と、を有し、
前記調整領域の組成は、前記第1半導体層の側から前記半導体領域の側に向けて、前記第1半導体層の組成から前記半導体領域の組成まで徐々に変化する請求項2または3に記載の半導体装置。 - 前記調整領域はInGaAsP、
前記半導体領域はInP、
前記調整領域に含まれるIn原子数とGa原子数との比率は1-y1:y1、
前記調整領域に含まれるAs原子数とP原子数との比率はy2:1-y2であり、
前記調整領域の前記第1半導体層の側から前記半導体領域の側に向けて、前記y1は1未満の所定値から連続的に減少してゼロになり、かつ、前記y2は1から連続的に減少してゼロになる請求項4に記載の半導体装置。 - 前記下地層の上面に形成されて前記半導体層と原子間結合する界面は、(111)A面である請求項1~5のいずれか1つに記載の半導体装置。
- 前記半導体層の結晶構造は、閃亜鉛鉱型である請求項1~6のいずれか1つに記載の半導体装置。
- 前記半導体層の格子定数は、前記下地層の格子定数と一致している請求項1~7のいずれか1つに記載の半導体装置。
- 前記半導体層はInGaAsであり、
前記半導体層に含まれるIn原子数とGa原子数との比率は、0.53:0.47±0.1である請求項1~8のいずれか1つに記載の半導体装置。 - 前記下地層の層厚寸法は、前記半導体層の層厚寸法より小さい請求項1~9のいずれか1つに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019002926A JP7139960B2 (ja) | 2019-01-10 | 2019-01-10 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019002926A JP7139960B2 (ja) | 2019-01-10 | 2019-01-10 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020113627A JP2020113627A (ja) | 2020-07-27 |
JP7139960B2 true JP7139960B2 (ja) | 2022-09-21 |
Family
ID=71667270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019002926A Active JP7139960B2 (ja) | 2019-01-10 | 2019-01-10 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7139960B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010044129A1 (ja) | 2008-10-17 | 2010-04-22 | 国立大学法人北海道大学 | 半導体発光素子アレー、およびその製造方法 |
WO2015064094A1 (ja) | 2013-10-31 | 2015-05-07 | 国立大学法人北海道大学 | Iii-v族化合物半導体ナノワイヤ、電界効果トランジスタおよびスイッチ素子 |
JP2016004942A (ja) | 2014-06-18 | 2016-01-12 | 富士通株式会社 | 半導体ナノワイヤの製造方法及び半導体ナノワイヤ素子の製造方法 |
JP2017511596A (ja) | 2013-12-20 | 2017-04-20 | 華為技術有限公司Huawei Technologies Co.,Ltd. | 半導体デバイスおよび半導体デバイスの製造方法 |
JP2018056381A (ja) | 2016-09-29 | 2018-04-05 | 富士通株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3066654B2 (ja) * | 1990-11-27 | 2000-07-17 | 富士通株式会社 | 半導体装置の製造方法 |
-
2019
- 2019-01-10 JP JP2019002926A patent/JP7139960B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010044129A1 (ja) | 2008-10-17 | 2010-04-22 | 国立大学法人北海道大学 | 半導体発光素子アレー、およびその製造方法 |
WO2015064094A1 (ja) | 2013-10-31 | 2015-05-07 | 国立大学法人北海道大学 | Iii-v族化合物半導体ナノワイヤ、電界効果トランジスタおよびスイッチ素子 |
JP2017511596A (ja) | 2013-12-20 | 2017-04-20 | 華為技術有限公司Huawei Technologies Co.,Ltd. | 半導体デバイスおよび半導体デバイスの製造方法 |
JP2016004942A (ja) | 2014-06-18 | 2016-01-12 | 富士通株式会社 | 半導体ナノワイヤの製造方法及び半導体ナノワイヤ素子の製造方法 |
JP2018056381A (ja) | 2016-09-29 | 2018-04-05 | 富士通株式会社 | 半導体装置及びその製造方法 |
Non-Patent Citations (5)
Title |
---|
BAUMGARTNER, Y. et al.,Monolithic Integration of InAlAs/InGaAs Quantum-Well on InP-OI Micro-substrates on Si for Infrared Light Sources,Proceedings of 2017 IEEE 14th International Conference on Group IV Photonics (GFP),2017年,pp. 173~174 |
IKEJIRI, Keitaro et al.,Zinc Blende and Wurtzite Crystal Phase Mixing and Transition in Indium Phosphide Nanowires,Nano Letters,2011年08月29日,Vol. 11,pp. 4314~4317 |
MAYER, B. et al.,Micro-cavity III-V lasers monolithically grown on silicon,Proceedings of SPIE 10540, Quantum Sensing and Nano Electronics and Photonics XV,2018年01月26日,Vol. 10540,pp. 105401D-1~105401D-6 |
YANG, Inseok et al.,Radial Growth Evolution of InGaAs/InP Multi- Quantum-Well Nanowires Grown by Selective- Area Metal Organic Vapor-Phase Epitaxy,ACS Nano,2018年10月03日,Vol. 12,pp. 10374~10382 |
米津宏雄,光通信素子工学,第5版,工学図書,1995年05月20日,pp. 73~76, 371~372 |
Also Published As
Publication number | Publication date |
---|---|
JP2020113627A (ja) | 2020-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI442455B (zh) | Iii-v族半導體結構及其形成方法 | |
JP2004035275A (ja) | 多孔質基板とその製造方法、GaN系半導体積層基板とその製造方法 | |
US7968438B2 (en) | Ultra-thin high-quality germanium on silicon by low-temperature epitaxy and insulator-capped annealing | |
TW202142746A (zh) | 半導體基板之製造方法、soi晶圓之製造方法及soi晶圓 | |
JP2019182712A (ja) | 半導体装置 | |
JPH05291140A (ja) | 化合物半導体薄膜の成長方法 | |
JP6062887B2 (ja) | エピタキシャル固体半導体ヘテロ構造及びその製造方法 | |
JP7139960B2 (ja) | 半導体装置 | |
US6594293B1 (en) | Relaxed InxGa1-xAs layers integrated with Si | |
US8242003B1 (en) | Defect removal in Ge grown on Si | |
JP3504851B2 (ja) | 化合物半導体膜の製造方法 | |
US6589335B2 (en) | Relaxed InxGa1-xAs layers integrated with Si | |
CN113196450B (zh) | 用于制造生长衬底的方法 | |
JP2845464B2 (ja) | 化合物半導体の成長方法 | |
JP2020038968A (ja) | 半導体積層構造体の製造方法及び半導体積層構造体 | |
JP6153224B2 (ja) | 表面の平坦性および結晶構造の完全性に優れたGaSb/InAs/Si(111)構造とその形成方法、並びにその構造を用いたMOSデバイスおよび赤外線検出デバイス | |
US11342180B2 (en) | Process for epitaxying gallium selenide on a [111]-oriented silicon substrate | |
WO2013038980A1 (ja) | 窒化物半導体層を成長させるためのバッファ層構造を有する基板 | |
JP2023092803A (ja) | 結晶成長用基板、窒化ガリウム基板、半導体基板、および窒化ガリウム基板の製造方法 | |
US20220090294A1 (en) | Method for growing a semi-polar gallium nitride epitaxial layer using aluminum nitride / gallium nitride superlattices | |
JP2016533643A (ja) | 半導体ウェハおよび半導体ウェハを製造するための方法 | |
JP3645442B2 (ja) | シリコン基板の製造方法 | |
JP2599576B2 (ja) | Iii−v族の化合物半導体の二次元薄膜の成長方法 | |
JP2503255B2 (ja) | 化合物半導体基板の製造方法 | |
JPH11219904A (ja) | 化合物半導体基板、その製造方法および化合物半導体発光素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220809 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220822 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7139960 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |