JP2016537804A - 陽極酸化アルミニウム層を含むヘテロ構造 - Google Patents

陽極酸化アルミニウム層を含むヘテロ構造 Download PDF

Info

Publication number
JP2016537804A
JP2016537804A JP2016516993A JP2016516993A JP2016537804A JP 2016537804 A JP2016537804 A JP 2016537804A JP 2016516993 A JP2016516993 A JP 2016516993A JP 2016516993 A JP2016516993 A JP 2016516993A JP 2016537804 A JP2016537804 A JP 2016537804A
Authority
JP
Japan
Prior art keywords
layer
pores
type
aao
anodized aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016516993A
Other languages
English (en)
Other versions
JP6200585B2 (ja
Inventor
シュール,マイケル
シャタロフ,マキシム,エス.
ドブリンスキー,アレキサンダー
ギャスカ,レミギウス
Original Assignee
センサー エレクトロニック テクノロジー インコーポレイテッド
センサー エレクトロニック テクノロジー インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by センサー エレクトロニック テクノロジー インコーポレイテッド, センサー エレクトロニック テクノロジー インコーポレイテッド filed Critical センサー エレクトロニック テクノロジー インコーポレイテッド
Publication of JP2016537804A publication Critical patent/JP2016537804A/ja
Application granted granted Critical
Publication of JP6200585B2 publication Critical patent/JP6200585B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091Scattering means in or on the semiconductor body or semiconductor body package
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

陽極酸化アルミニウム層を含む半導体構造が記述される。陽極酸化アルミニウム層は、半導体層と他の材料層の間に位置することができる。陽極酸化アルミニウム層は、半導体層に隣接する層にわたる複数の細孔を含むことができる。材料層は、複数の細孔の少なくとも幾つかを貫通し、半導体層と直接接することができる。例示的な実施形態では、材料層は導電性材料であり、陽極酸化アルミニウム層はp−型コンタクトに位置する。

Description

本開示は概ね半導体ヘテロ構造に関し、特に、一つ以上の陽極酸化アルミニウム層を含む半導体ヘテロ構造に関する。
陽極酸化アルミニウム(AAO)は以前から検討されてきており、数多くの製品に利用されてきた。最近、ナノスケール材料とこれらの優れた性質に対する関心が急速に拡大してきている。AAOは、分子分離、触媒、エネルギー生成と貯蔵、エレクトロニクスやフォトニクス、センサーやバイオセンサー、ドラッグデリバディー、鋳型合成への様々な応用が可能な、最もポピュラーなナノ材料の一つである。AAO材料は、ナノポーラスの自己整合プロセスを伴う電気化学的陽極酸化に基づいて、安価に作製される。AAOの作製ではリソグラフィーや鋳型が不要であり、AAOの形成プロセスによって構造の明確な、サイズが制御されたナノポーラスを与える。ナノポーラスの密度とサイズは、形成段階において、ある程度制御可能である。最近のAAOの研究は、イノベーション、特に、調整された、枝分かれした、多層の細孔構造体といった、複雑な構造的特徴を制御、設計することに関するイノベーションが非常に多いことが特徴である。
発光ダイオードなどのオプトエレクトロニクスデバイスの効率改善にAAOの技術を利用することに対し、関心が高まっている。特に第III族窒化物(AlGAN)系発光ダイオード(LEDs)は、固体照明中のコンポーネントとして非常に大きな注目を集めている。しかし、紫外領域で発光する発光ダイオードを、水銀系発光体などのUV発光ランプと置き換えるためには、このようなデバイス全体の効率と同様、光取り出し効率の改善が必要である。オプトエレクトロニクスデバイスにおいては、例えば、エピタキシャル成長の準備段階において基板や半導体層をパターニングするためのマスクとしてAAOの技術が利用されている。例えば一つのアプローチとして、サファイア基板上に成長した窒化アルミニウム(AlN)バッファー層の上にAAOマスクが形成されている。このAAOマスクは、最初に数ミクロンの厚さのアルミニウム層を(反応性スパッタリングを用いて事前に成膜された)AlN層上に成膜することで生成される。引き続き二段階酸化を行うことで、ナノポーラスアルミナ層が得られる。このナノポーラスAAOの鋳型をマスクとして用い、すべてのAAOマスクがエッチオフされるまで基板をアルゴン(Ar)プラズマでエッチングすることで、ナノポーラスAlN層が得られる。ナノポーラスAlN層は、窒化ガリウム(GaN)系半導体ヘテロ構造を成長させるために用いられ、この半導体ヘテロ構造は発光ダイオード(LED)を作製するために用いられる。
他のアプローチとして、LEDの取り出し効率の増大のため、第III族窒化物系LEDの表面にナノホールをエッチングする際のマスクとしてAAOが用いられている。同様のパターニング技術は、大表面積のGAN−系LEDチップ上でナノパターニングを行って光取り出し効率を改善するために応用されている。この場合、細孔間隔を100nmから400nmに調整し、最適化されたパフォーマンスが達成されている。20ミリアンペア(mA)で動作させた時、同じウエハー上に形成された従来のLEDと比較し、p−側表面をナノパターニングしたLEDから、42%の光出力パワーの増大が達成されている。このアプローチは、大面積、速いプロセス、低コストという利点を有し、GaN−系LED上にナノ構造を形成するための実用可能性の高い技術が提唱されるものである。
さらに、AAOフィルムをドライエッチングのマスクとして用い、サファイア基板上にナノポーラスパターンを移すことが他のアプローチによって提案されている。引き続き、サファイア基板上に半導体ヘテロ構造を成長させ、発光ダイオードが形成されている。パターニングされた基板上でエピタキシャル成長を行うことにより、半導体膜中での貫通転移を低減させることができる。さらに、パターニングプロセスと引続く成長で生じる気泡によって、LEDの上部に向ってフォトンを下方向に反射させることができ、これによりLEDの総取り出し効率を増大させることができる。
AAOの他の用途も検討されている。一つのアプローチでは、LEDの形成時、半導体層の成膜/成長の前にn−型半導体層をエッチするためのシャドーマスクとして、AAOが用いられている。このプロセスは利点のあるプロセスではあるが、技術的に最も優れ、コスト的に最も効果のあるプロセスではない。これは、このプロセスは、AAOの陽極酸化とエッチングの間に少なくとも2回の有機金属気相成長(MOCVD)ステップを必要とするからである。MOCVDを二つの分離したステップに分けるのは非効果的であり、エッチングは技術的に非効率的なステップである。さらに、エッチングは下の膜に対して多くの欠陥を与えかねず、ダメージ効果をもたらす可能性がある。他のアプローチでは、基板をパターニングするため、AAO陽極酸化とエッチングが行われている。このプロセスは技術的にはより優しいが、エッチングを経て基板をパターニングするのは、やはり比較的複雑なステップである。
上述した事項を考慮し、発明者らは、従来のアプローチの技術的観点に基づき、より実用的なパターニングプロセスを提案する。一つの実施形態では、陽極酸化アルミニウム層を組み入れることで、n−型コンタクトをパターニングする。陽極酸化アルミニウム層は、パターニングするために、ヘテロ構造の境界上、および/またはヘテロ構造内の様々な場所に組み入れることができる。パターニングは、対応する界面における一つ以上の所望の特質、例えば導電性、反射性、透明性、応力緩和などに基づいて設定することができる。
本発明の態様は、陽極酸化アルミニウム層を含む半導体構造を提供する。陽極酸化アルミニウム層は、半導体層と他の材料層の間に設けることができる。陽極酸化アルミニウム層は、半導体層に隣接する表面にわたる複数の細孔を含むことができる。材料層は複数の細孔の少なくとも幾つかを貫通し、半導体層に直接接することができる。例示的な実施形態では、材料層は導電性材料であり、陽極酸化アルミニウムはp−型コンタクトに位置する。
本発明の第1の態様は、第1の半導体層と、第1の半導体層の真隣にあり、第1の半導体層に隣接する表面にわたる複数の細孔を含む陽極酸化アルミニウム層と、陽極酸化アルミニウム層の真隣にあり、複数の細孔の少なくとも幾つかを貫通し、第1の半導体層と直接接する材料層を有する、半導体構造を提供する。
本発明の第2の態様は、活性領域と、活性領域の第1の側の上に位置するp−型層と、p−型層の上に直接位置し、複数の細孔を含む陽極酸化アルミニウム層と、陽極酸化アルミニウム層の上に位置するp−型コンタクトを有し、p−型コンタクトは導電性材料で形成され、導電性材料は複数の細孔の少なくとも幾つかを貫通し、p−型層と直接接する、オプトエレクトロニクスデバイスを提供する。
本発明の第三の態様は、半導体構造を作製する方法を提供し、その方法は、第1の半導体層を形成し、第1の半導体層の真隣に位置し、第1の半導体層に隣接する表面にわたる複数の細孔を含む陽極酸化アルミニウム層を形成し、陽極酸化アルミニウム層の真隣にあり、複数の細孔の少なくとも幾つかを貫通し、第1の半導体層と直接接する材料層を形成することを含む。
例示される本発明の態様は、ここで記述される課題の一つ以上を解決するよう、および/または、記述されない課題の一つ以上を解決するように意図される。
本開示のこれらの特徴、およびその他の特徴は、本発明の種々の態様を描いた添付図面と共に、本発明の種々の態様に関する以下の詳細な説明によってより容易に理解されるであろう。
図1は、一つの実施形態に係る例示的なオプトエレクトロニクスデバイスの模式的な構造を示す。 図2Aは、一つの実施形態に係るAAO層マスクを用いるp−型コンタクトデザインのさらなる詳細を示す。 図2Bは、一つの実施形態に係るAAO層マスクを用いるp−型コンタクトデザインのさらなる詳細を示す。 図3は、一つの実施形態に係るAAO層の上に成長するバッファー層の例示的な模式構造を示す。 図4は、一つの実施形態に係る、AAO層がバッファー層の両側に位置する、例示的な模式構造を示す。 図5Aは、一つの実施形態に係る、例示的な細孔の分布とAAO層のモルフォロジーを示す。 図5Bは、実施形態に係る、例示的な細孔の分布とAAO層のモルフォロジーを示す。 図5Cは、実施形態に係る、例示的な細孔の分布とAAO層のモルフォロジーを示す。 図6Aは、実施形態に係る、アルミニウムの成膜と陽極酸化の多段階によって形成される例示的構造を示す。 図6Bは、実施形態に係る、アルミニウムの成膜と陽極酸化の多段階によって形成される例示的構造を示す。 図6Cは、実施形態に係る、アルミニウムの成膜と陽極酸化の多段階によって形成される例示的構造を示す。 図7は、一つの実施形態に係る、交替する半導体層とAAO層の四つの対によって形成される例示的構造を示す。 図8は、一つの実施形態に係る、多層のAAO層と共に半導体と金属層を含む例示的構造を示す。 図9Aは、実施形態に係る、例示的なオプトエレクトロデバイスを示す。 図9Bは、実施形態に係る、例示的なオプトエレクトロデバイスを示す。 図9Cは、実施形態に係る、例示的なオプトエレクトロデバイスを示す。 図10Aは、一つの実施形態に係るAAO層の全体像を示す。 図10Bは、一つの実施形態に係るAAO層の拡大像を示す。 図11Aは、一つの実施形態に係る、他のAAO層の全体像を示す。 図11Bは、一つの実施形態に係る、他のAAO層の拡大像を示す。 図12Aは、一つの実施形態に係る、さらに他のAAO層の全体像を示す。 図12Bは、一つの実施形態に係る、さらに他のAAO層の拡大像を示す。 図13は、一つの実施形態に係る回路の作製のための、例示的なフローダイアグラムを示す。
なお、図面はスケールを表してはいない。図面は、単に本発明の典型的な態様を示すことを意図しているに過ぎず、したがって、本発明の範囲を限定するものと解すべきではない。図面において、図面間で類似する番号は類似する要素を表している。
上述したように、本発明の態様は、陽極酸化アルミニウム層を含む半導体構造を提供する。陽極酸化アルミニウム層は、半導体層と他の材料層の間に位置することができる。陽極酸化アルミニウム層は、半導体層に隣接する表面にわたる複数の細孔を含むことができる。材料層は、複数の細孔の少なくとも幾つかを貫通し、半導体層に直接接することができる。例示的な実施形態では、材料層は導電性材料であり、陽極酸化アルミニウム層はp−型コンタクトに位置する。
ここで用いられるように、特筆しない限り、用語「セット」とは、一つ以上(すなわち、少なくとも一つ)を意味し、フレーズ「いかなる方法」とは、知られている、あるいはのちに開発される、いかなる方法も意味する。ここでさらに用いられるように、目的とする波長を有する照射光をある層の界面に垂直に入射した時、照射光の少なくとも10パーセントをその層が透過させる場合、その層は透明層である。さらに、ここで用いられるように、目的とする波長を有する照射光をある層の界面に垂直に入射した時、照射光の少なくとも10パーセントをその層が反射する場合、その層は反射層である。一つの実施形態では、照射光の目的とする波長は、デバイス駆動時にオプトエレクトロニクスデバイスの活性層によって発せられる、あるいは感知される照射光の波長(例えば、ピーク波長の±5ナノメートル)に対応する。作成された膜の場合、波長は、そこで考慮している材料中で測定することができ、材料の屈折率に依存する可能性がある。さらに、ここで用いられるように、ある接触が、関係する電流/電圧範囲において直線に近い電流−電圧挙動を示し、直線的依存性を適用することで、関係する電流/電圧範囲において所望の精度で(例えば、±一パーセント)、接触領域を介する電流−電圧関係を近似することができる場合、その接触は「オーミック」であるものとする。
本発明の態様は、従来のまたは高輝度発光ダイオード、発光レーザ、レーザダイオード、光センサ、受光素子、フォトダイオード、アバランシェダイオードなどのオプトエレクトロニクスデバイスに組み込むことが可能なヘテロ構造を提供する。図面を参照すると、図1は、一つの実施形態に係る、例示的なオプトエレクトロニクスデバイス10の模式構造を示す。より特定の実施形態では、オプトエレクトロニクスデバイス10は、発光ダイオード(LED)やレーザダイオード(LD)などの発光デバイスとして動作するように構成される。いずれの場合でも、オプトエレクトロニクスデバイス10の動作時、バンドギャップに匹敵するバイアスを印加することで、オプトエレクトロニクスデバイス10の活性領域18からの電磁放射が放たれる。オプトエレクトロニクスデバイス10によって放たれる(あるいは感知される)電磁放射は、可視光、紫外光、深紫外光、赤外光などを含む任意の波長領域内において、ピーク波長を有することができる。一つの実施形態においては、デバイス10は、紫外領域波長内に主な波長を有する照射光を放つ(あるいは感知する)ように構成される。より具体的な実施形態では、主な波長は約210から約350ナノメートルの間の波長領域内である。
オプトエレクトロニクスデバイス10は、基板12、基板12に隣接するバッファー層14、バッファー層14に隣接するn−型層16(例えば、クラッド層、電子供給層、コンタクト層など)、およびn−型層16に隣接するn−型サイドを有する活性領域18を有するヘテロ構造11を含む。さらに、オプトエレクトロニクスデバイス10のヘテロ構造11は、活性領域18のp−型サイドに隣接する第1のp−型層20(例えば、電子ブロッキング層、クラッド層、ホール供給層など)と、第1のp−型層20に隣接する第2のp−型層22(例えば、クラッド層、ホール供給層、コンタクト層など)を有する。
より特定の例示的実施形態では、オプトエレクトロニクスデバイス10は第III-V族材料系デバイスであり、種々の層のうち幾つか、あるいはすべてが第III-IV族材料系から選択される元素で形成される。さらにより特定の例示的実施形態では、オプトエレクトロニクスデバイス10の種々の層は、第III族窒化物系材料で形成される。第III族窒化物材料は、BAlGAInNのような、一つ以上の第III族元素(例えば、ホウ素(B)、アルミニウム(Al)、ガリウム(Ga)、およびインジウム(In))と窒素(N)を有し、ここで、0≦W,Y,Z,≦1、W+X+Y+Z=1である。例示的な第III族窒化物材料は、第III族元素を任意のモル分率で持つ、AlN、GaN、InN、BN、AlGaN、AlInN、AlBN、AlGaInN、AlGaBN、AlInBN、およびAlGaInBNのような二元系、三元系、四元系合金である。
第III族窒化物系オプトエレクトロニクスデバイス10の例示的な実施形態は、InAlGa1−x−yN、GaInAl1−x−y−zN、AlGa1−xN半導体合金などで構成される活性領域18(例えば、一連の交替する量子井戸と障壁)を含む。同様に、n−型層16、第1のp−型層20、および第2のp−型層22は、InAlGa1−x−yN、GaInAl1−x−y−zN合金、AlGa1−xN合金などで構成することができる。x、y、およびzで与えられるモル分率は種々の層16、18、20、22の間で異ってもよい。基板12はサファイア、シリコンカーバイド(SiC)、シリコン(Si)、GaN、AlGaN、AlON、LiGaO、あるいは他の適切な材料でよく、バッファー層14はAlN、AlGaN/AlN超格子などで構成してもよい。
オプトエレクトロニクスデバイス10はさらに、第2のp−型層22とオーミックコンタクトが形成可能なp−型コンタクト24を有することができ、p−型電極26をp−型コンタクト24に据え付けることができる。同様に、オプトエレクトロニクスデバイス10は、n−型層16とオーミックコンタクトが形成可能なn−型コンタクト28を有することができ、n−型電極30をn−型コンタクト28に据え付けることができる。p−型コンタクト24とn−型コンタクト28は対応する層22、16とそれぞれオーミックコンタクトを形成することができる。
一つの実施形態では、p−型コンタクト24とn−型コンタクト28は、幾つかの導電性の反射金属層を有し、これに対し、n−型電極30とp−型電極26は高導電性金属を有する。一つの実施形態では、第2のp−型層22、および/またはp−型電極26は、活性領域18で生成する電磁放射に対して透明であることができる。例えば、第2のp−型層22、および/またはp−型電極26は、少なくとも部分的に透明な、マグネシウム(Mg)がドープされたAlGaN/AlGaN短周期超格子構造(SPSL)などの短周期超格子構造を有することができる。さらに、p−型電極26、および/またはn−型電極30は、活性領域18で生成する電磁放射に対して反射性を有していてもよい。他の実施形態では、n−型層16、および/またはn−型電極30は、AlGAN SPSLのような、活性領域18で生成する電磁放射に対して透明な短周期超格子で形成することができる。
オプトエレクトロニクスデバイス10に関してさらに示すように、デバイス10は、コンタクト26、30を介し、フリップチップ形状でサブマウント36上に搭載することができる。この場合、基板12はオプトエレクトロニクスデバイス10の上部に位置する。この点に関し、p−型電極26とn−型電極30の両者は、それぞれコンタクトパッド32、34を介してサブマウント36に据え付けられる。サブマウント36は窒化アルミニウム(AlN)、シリコンカーバイド(SiC)などで形成することができる。
オプトエレクトロニクスデバイス10は、種々の陽極酸化アルミニウム(AAO)層40A-40Fを含むように示される。6つのAAO層40A−40Fが示されているが、オプトエレクトロニクスデバイス10の実施形態は、一つ以上の任意の数のAAO層40A−40Fを含むことが理解される。この点では、オプトエレクトロニクスデバイスは一つ以上のAAO層40A−40Fの任意の組み合わせを含むことができる。同様に、一つ以上のAAO層40A−40Fの任意の組み合わせが、オプトエレクトロニクスデバイスに含まれなくてもよい。一つの実施形態では、オプトエレクトロニクスデバイスは、AAO層40A−40Cのように、ヘテロ構造11の様々な界面に、一つ以上のAAO層だけを有する。同様に、オプトエレクトロニクスデバイスの一つの実施形態は、AAO層40D−40Fのように、ヘテロ構造11内に位置する一つ以上のAAO層を有する。
オプトエレクトロニクスデバイス10の種々の層のいずれも、実質的に均一な組成を有していてもよく、勾配を持つ組成を有していてもよい。例えば、ある層は、他の層とのヘテロ界面で勾配を持つ組成を有していてもよい。一つの実施形態では、第1のp−型層20は、勾配を持つ組成を有するp−型電子ブロッキング層を有していてもよい。例えば応力を緩和する、キャリア注入を改善するなどのために、勾配を持つ組成を含有させることができる。同様に、ある層は複数の周期を含む超格子を有することができ、超格子は、応力を緩和するなどのために構成されていても良い。この場合、各周期の組成、および/または幅は、周期から周期の間において、周期的に、あるいは非周期的に変化しても良い。
ここで説明するオプトエレクトロニクスデバイス10の層構成はあくまで例示的であることが理解される。この点に関し、オプトエレクトロニクスデバイスのヘテロ構造は、他の層構成や、一つ以上のさらなる層などを含むことができる。その結果、様々な層が互いに真隣にあるように(例えば、互いに接するように)示されているものの、オプトエレクトロニクスデバイスのヘテロ構造に一つ以上の中間層が存在できることが理解される。例えば、オプトエレクトロニクスデバイスの例示的なヘテロ構造は、活性層18と第2のp−型層22とp−型電極26のうちの一つとの間、あるいは活性層18と第2のp−型層22とp−型電極26の両者の間に、ドープされていない層を含むことができる。
さらに、オプトエレクトロニクスデバイスのヘテロ構造は、分布ブラッグ反射器(DBR)構造を含むことができ、DBR構造は活性層18から射出される波長のような特定の波長の光を反射するように構成されてもよく、これにより、デバイス/ヘテロ構造の出力パワーを増大させることができる。例えば、DBR構造は、第2のp−型層22と活性層18の間に設けることができる。DBR構造、および/または第1のp−型層20は、デバイスによって生成される所望の光の波長に基づいて選択される任意の組成を有することができる。一つの実施形態では、DBR構造はMg、Mn、Be、あるいはMg+Siがドープされたp−型組成を有することができる。第1のp−型層20は、p−型AlGaNやAlInGaNなどで形成することができる。オプトエレクトロニクスデバイスのヘテロ構造は、DBR構造と(DBR構造と第2のp−型層22の間に設けることができる)第1のp−型層20の両者を含有できることが理解され、あるいはDBR構造と第1のp−型層20のうち一方のみを含有できることが理解されるであろう。一つの実施形態では、電子ブロッキング層の替わりに、第1のp−型層20をデバイス/ヘテロ構造内に含むことができる。他の実施形態では、第2のp−型層22と、活性領域18に隣接する電子ブロッキング層の間に、第1のp−型層20を含むことができる。
いずれにせよ、デバイス10の作製は、いかなる方法を用いて行ってもよい。例えば、ヘテロ構造11の種々の層は、隣接する層の上に、任意の方法を用い、エピタキシャル成長させる(例えば、堆積させる)ことができる。各AAO層40A−40Fは、いかなる方法でも形成することができ、例えば、実質的にアルミニウムからなる薄い層を成膜し、そのアルミニウム層に対して陽極酸化処理する(例えば、アルミニウム層を酸化させる)ことなどによって形成できる。ヘテロ構造11が、AAO層40D−40Fなどの一つ以上のAAO層をヘテロ構造11内に有する場合、成膜プロセス(例えば、有機金属気相成長(MOCVD))と陽極酸化プロセスを組み合わせてヘテロ構造11を作成してもよい。
さらに、AAO層40A−40Fの形成は、陽極酸化処理時にAAO層40A−40F内に複数の細孔を形成することを含んでもよい。一つの実施形態では、少なくとも幾つかの細孔がAAO層40A−40Fにわたって広がる。より特定の実施形態では、実質的にすべての細孔がAAO層40A−40Fにわたって広がる。細孔の特性、例えば細孔の特徴的なサイズ(例えば平均直径)、細孔の最大の深さ、細孔の密度などの特性は、利用される特定の陽極酸化プロセスによって変化させることができる。例えば、AAO層40A−40Fはアルミニウム膜を電解質(例えば、シュウ酸、リン酸、硫酸、マロン酸など)内に浸すことで形成することができ、目的とする細孔のサイズによって酸の濃度を選択することができる。引き続き、AAO層40A−40Fの形成は、約35ボルトから約45ボルトの範囲の電圧電位を数時間の範囲の時間で印加することを含むことができる。
陽極酸化プロセス後に陽極酸化された酸化アルミニウムをエッチングしてもよい。例えば、このようなエッチングは、65−80℃の温度範囲でクロム酸とリン酸中でのエッチングを含む化学エッチングを含むことができる。リン酸は6wt%から7wt%の範囲、クロム酸は2wt%から3wt%の範囲とすることができる。
さらに、第1の陽極酸化と実質的に同様の、あるいは同一のプロセスを繰り返すことで第2の陽極酸化を行ってもよい。この場合、一方の端部が下地の半導体層によってブロックされた、六角形に配列したナノポーラス構造を形成することができる。第2の陽極酸化のプロセス時間は、目的とする膜厚に基づいて選択することができ、例えば、所望の膜厚(例えば、AAO細孔の所望の深さ)次第で、一時間から四十八時間の範囲にすることができる。
陽極酸化に先立ち、下地層上に成膜されたアルミニウム、あるいはアルミニウム基板を電解研磨してもよい。電解研磨は、過塩素酸とエタノールの混合物中にアルミニウムを浸すことを含んでもよく、この時、各薬品の体積比は1:3から1:5の範囲、エタノールの純度は99%−99.9%の範囲、過塩素酸の純度は69−72%の範囲である。その後、目的とする表面荒さに従って、約十ボルトから約二十ボルトの範囲の電圧電位を10℃未満の温度で3から10分印加することができる。
一つの実施形態では、細孔を含むAAO層40A上にp−型コンタクト24を成膜し、少なくともp−型コンタクト24の一部がAAO層40A内に存在する細孔を貫通するようにしてもよい。p−型コンタクト24をアニールし、第2のp−型層22とオーミックコンタクトを形成させてもよい。同様に、細孔を含むAAO層40B上にn−型コンタクト層28を成膜し、少なくともn−型コンタクト28の一部がAAO層40B内に存在する細孔を貫通させるようにしてもよい。n−型コンタクト28をアニールし、n−型層16とオーミックコンタクトを形成させてもよい。ヘテロ構造11と金属的コンタクト24、28の間の界面に関するさらなる詳細は、p−型コンタクトに関連して述べる。しかし、類似するコンタクト設計をn−型コンタクトにおいて利用可能であることが理解される。
図2A、2Bは、一つの実施形態に係る、図1のAAO層40AなどのAAO層マスクを用いるp−型コンタクトの設計のさらなる詳細を示す。すでに分かったように、基板12上の一連の半導体層を含むヘテロ構造の形成に、MOCVDのようなエピタキシャル成長プロセスを用いることができる。典型的には、n−型層16を形成し、その後活性領域18を形成し、p−型層22を形成する。明瞭に示すため、単一のn−型層とp−型層22のみを示すが、ヘテロ構造は、種々のn−型、p−型層、バッファー層、DBR層などの任意の組み合わせを含むことができることが理解される。一つの実施形態では、ヘテロ構造の様々な半導体層を連続MOCVD成長プロセスを用いて形成することで、MOCVD成長プロセスを停止、開始することに伴う余分なコストが発生しないようにすることができる。さらに、連続MOCVD成膜プロセスによって、半導体ヘテロ構造の再現性を増大させることができる。
p−型層22の形成後、複数の細孔を有するAAO層40Aを任意の方法で形成することができる。例えば、アルミニウム層をp−型層22の上に直接成膜し、陽極酸化することができる。陽極酸化プロセスは、陽極酸化プロセスの種々のパラメータ、例えば陽極酸化印加電圧や電解質、陽極酸化時間などに基づき、AAO層40A全体に所定の密度で分布し、所定の特徴的サイズ(例えば、平均直径)を有する細孔42を生成するように調整することができる。陽極酸化プロセスは、少なくとも細孔の一部がAAO層40Aの全体を貫通するに十分な、所定の時間行うことができ、これによって規則的な細孔のアレイを形成することができる。さらに、AAO層40Aをマスクとして用い、p−型層22などの下地の半導体層へ細孔をエッチングすることができ、これにより、AAO層40Aにわたり、そして下地の半導体層へ突き出る細孔を得ることができる。
一つの実施形態では、細孔42の特徴的サイズと密度は、p−型コンタクト24の電流の広がり長さ44に基づいて選択される。例えば、特徴的サイズと密度は、多数の細孔42が電流の広がり長さ44内に存在するよう、選択することができる。一つの実施形態では、細孔42間の特徴的な(例えば、細孔42の中心間で測定した)距離は、p−型コンタクト24の近似した電流の広がり長さ44よりも小さくなるように選択される。この点に関し、電流の広がり長さ44、lは、以下のように近似される:
引き続き、p−型コンタクト24をAAO層40A上に成膜することができる。p−型コンタクト24は、コンタクト24がその上に形成される半導体層(例えばp−型層22)との良いオーミックコンタクトを形成する、任意の材料で形成することができる。p−型オーミックコンタクトには、ニッケル(Ni)やパラジウム(Pd)などの(例えば、約五エレクトロンボルトより大きい)高い仕事関数を有する材料が典型的に用いられる。一つの実施形態では、p−型コンタクト24は、二つ以上のサブレーヤー24A、24Bで形成されるオーミック層を含み、サブレーヤー24A、24Bは急峻な界面を有することができる。一つの実施形態では、p−型コンタクト24のサブレーヤー24A、24Bは部分的に合金化している。一つ以上の金属は、例えば、コバルト(Co)、ニッケル(Ni)、パラジウム(Pd)、鉄(Fe)、および白金(Pt)とすることができる。さらに、一つ以上の金属は、Pd、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、イリジウム(Ir)、トリウム(Th)、およびホウ素(B)とすることができ、これらは、カルシウム(Ca)、マグネシウム(Mg)、ベリリウム(Be)、マンガン(Mn)、あるいはスズ(Sn)を約1021cm−3以下の最大濃度で組み入れることができる。あるいは、サブレーヤー24A、24Bの一つ以上は非金属を有していても良い。例えば、一つの実施形態では、サブレーヤー24Aはスズがドープされた酸化ガリウム(Ga)、スズがドープされた酸化インジウム(ITO)などの透明導電酸化物で形成される。
さらにp−型コンタクト24は、それぞれ個別の目的のために設けられる複数の層を含むことができる。例示的な多層コンタクトが、「深紫外反射コンタクト」と題され、2012年12月12日に出願された米国特許出願番号13/711,675に教示、説明され、これをここに参照として組み入れる。例えば、図2Bに示すように、p−型コンタクト24は、薄いニッケル層などのオーミック層24C、ロジウムのようなオーミック保護/増幅層24D、アルミニウムなどの反射層24E、および反射保護層24Fを含む積層を含有することができる。保護層24D、24Fは任意の材料を有することができ、その上の層の形成時に、下の層へ拡散が防げる厚さを最低膜厚として持つことができる。反射層24Eは、目的とする波長、例えば活性領域18で生成される光の波長に対応する波長を有する光を反射できる任意の材料で形成することができる。
いずれにせよ、成膜する際、p−型コンタクト24のオーミック層は、少なくとも幾つかのAAO細孔42を貫通し、p−型層22と接することができる。図2Aでは、すべてのAAO細孔42がp−型コンタクト24に貫通された状態が示されているが、すべてのAAO細孔が充填される必要はない。この点に関し、幾つかのAAO細孔が空の状態を維持している実施形態が図2Bに示されている。一つの実施形態では、p−型コンタクト24の材料で充填された細孔の相対的な数は、p−型コンタクト24とp−型層22の間で形成される総コンタクト抵抗が、デバイスの全抵抗のせいぜい数パーセント(例えば、十パーセント未満)であれば十分である。
p−型層22と空のAAO細孔42A内に存在するガスとの間の界面における全反射に起因し、空の細孔42Aによって、AAO層40Aからの照射光の反射を増大させることができる。一つの実施形態では、空の細孔と充填された細孔の分布は、目的とする分散に対応するように調整することができる。例えば、p−型コンタクト24のオーミック層24Cは、AAO層40Aの上の様々な位置に島形状に成膜することができ、これにより、大部分が充填された充填AAO細孔42の領域と、大部分が空のAAO細孔42Aの領域を与えることができる。
p−型コンタクト24を成膜したのち、構造体をアニールすることができる。アニールは、p−型層22を貫通するp−型コンタクト24を生成し、改善されたオーミックコンタクトが形成されるよう、調整することができる。オーミックコンタクトの形成は、周囲の温度が450-800℃で、窒素、アルゴン、酸素などの中で加熱することを含むことができる。アニールは高速熱アニール(例えば、構造を600℃で加熱し、引き続き毎秒約八℃の速度で構造体を冷却する)を含むことができる。図2Bの拡大断面に図示するように、p−型コンタクト24はp−型層22において、鋭利な先端で終端されていてもよく、これにより、頂点において高い電界増幅が得られ、さらに導電性が増大する。p−型コンタクト24がオーミックコンタクトとして主に説明したが、p−型コンタクト24はセミオーミックコンタクトを形成することができ、例えば、直線的な挙動は示さないが、ショットキー障壁が十分に低く、p−型コンタクト24とp−型層22間で形成される全抵抗がデバイスの全抵抗のせいぜい数パーセント(例えば、十パーセント未満)となるようなショットキー接触でも良い。
一つの実施形態では、オーミックコンタクトの形成は、任意の方法を用いてp−型層22の表面をエッチングすることで、さらに容易にすることができる。例えば、AAO層40Aを形成する前に、p−型層22をエッチングすることができる。一つの実施形態では、p−型コンタクト24の形成前に、AAO層40Aとp−型層22の露出した表面を部分的にエッチングすることにより、p−型層22の表面をエッチングする。このようなエッチングは、AAO細孔42によって露出するp−型層22の領域に溝を形成することを誘起し、および/または、下地のp−型層22を修飾するために行うことができる。エッチング後、より良い導電特性を有するオーミックコンタクトを形成するため、少なくとも幾つかのAAO細孔42を介して残りのAAO層40A上に、そしてp−型層22の表面に形成される溝の中に、p−型コンタクト24を成膜することができる。
図1に戻ると、基板12のエピタキシャル成長表面の反対の表面上にAAO層40Cを形成することができる。AAO層40Cは、オプトエレクトロニクスデバイス10の上面の透過特性を改善するように構成することができ、これにより、例えば、発光デバイスからの光取り出しを改善することができる。例えば、AAO層40Cは、ナノ粗さ領域や制御された平均屈折率を有する領域などを与えるように構成された細孔を含むことができる。平均屈折率は、AAOの屈折率とガスの屈折率(例えば、想定されるガスの屈折率)を平均することで計算することができる。平均屈折率は、AAO層の各々の高さに関し、以下のように計算することができる:(nAAO×A1+ngas×A2)、ここで、nAAOはAAOの屈折率、ngasはガスの屈折率、A1はAAOを含む(層のある高さで求められる)横方向の領域の割合、A2はガスを含む横領域の割合(層のある高さで求められる、細孔によって占められる横方向の面積の割合)である。もしAAO細孔のサイズ(そしてその結果、細孔によって占められる領域A2の割合)が層の厚さ全体を通して変化する場合、平均屈折率は層の厚さにわたって変化する量となりえる。例えば、陽極酸化プロセス中に印加する電圧を変えることで、細孔のサイズをこのように変化させることができる。
一つの実施形態では、一つ以上のAAO層40D−40FのようなAAO層をヘテロ構造11内に組み込むため、ヘテロ構造11の半導体層のエピタキシャル成長の間、成長プロセス(例えば、MOCVD)を一回以上停止することができる。AAO層40D−40Fの形成後、成長プロセスを再開し、さらに半導体層を形成することができる。ここではAAO層40D−40Fの位置が例示的に三つ教示、説明されているが、これらの位置は、単にヘテロ構造11内でAAO層を組みこむことができる様々な場所の例に過ぎないことが理解される。
いずれにせよ、AAO層40Dは、第2のp−型層22の成長前にヘテロ構造11に組み込むことができる。例えば、第1のp−型層20(例えば、電子ブロッキング層)の成長が完了するまで、ヘテロ構造11内で半導体層のエピタキシャル成長を続けることができる。その後、細孔を含むAAO層40Dが形成される。この場合、第2のp−型層22の成長はAAO層40Dの細孔42内で生じ(図2A)、その後、AAO層40Dの上面の上で横方向への過成長が生じる可能性がある。第2のp−型層22は、アルミニウム成分が低い、あるいはアルミニウム成分を持たない材料、例えば窒化ガリウムで形成することができる。このような材料は横方向の過成長に寛容であり、AAO層40Dがない場合に形成されると考えられる点転移欠陥や貫通転位欠陥のフラクションを有する第2のp−型層22を与えることができる。その結果、このアプローチはオプトエレクトロニクスデバイス10の信頼性と安定性の向上に寄与する。
AAO層40Eは、ヘテロ構造11の半導体層のエピタキシャル成長を開始する前に、基板12の上に形成することができる。この点に関し、図3は、一つの実施形態に係るAAO層40E上に成長したバッファー層14の例示的な模式構造を示す。一つの例示的な実施形態では、基板12はサファイアであり、AAO層Eと同じ化学組成を有する。いずれにせよ、図示したように、AAO層40Eは、バッファー層14が成長する表面にパターンを付与することができ、これにより、バッファー層14の形成時に応力を緩和することができる。さらにAAO層Eは、ここで述べるように導波路を与えるように構成することができる。その後、エピタキシャル成長プロセスを続け、バッファー層14上にn−型層16を形成することができる。
同様に、例えば応力を緩和する、および/または導波路を与えるため、n−型層16の成長前に、バッファー層14上にAAO層を形成することができる。この点に関し、一つの実施形態に係る、バッファー層14の両側にAAO層40E、40Fが設けられた例示的な模式的構造を図4に示す。二つのAAO層40E、40Fが示されているが、一つの実施形態はAAO層40Fのみを含むことが理解される。いずれにせよ、この場合、バッファー層14のエピタキシャル成長ののちに、AAO層40Fをその上に成膜することができる。その後、エピタキシャル成長を再開し、n−型層16を成長させ、その後活性領域18を成長させることができる。AAO層40E、40F内の開口部が実質的に同じサイズを有し、実質的に配列ように描かれているが、このような場合だけに限られず、AAO層40E、40Fは任意の配置と配列を持つ開口部を有することができる。
AAO層の細孔の配置サイズとモルフォロジーは、目的とするAAO層の基準に基づいて選択することができる。例えば、図1に示すAAO層40A、40Bについて考えると、目的とする基準は、対応するコンタクト24、28のそれぞれ所望する導電性、所望する反射性、所望する透明性などが含まれる可能性がある。例えば、所望するAAO層の屈折率に従って、細孔は大きな、あるいは小さな直径を持つことができ、低い、あるいは高い密度を有することができる。
図5A−5Cは、実施形態に係る細孔の分布とモルフォロジーを示す。図5AはAAO層40の上面図を示し、ここでは細孔42B、42Cには異なる材料を充填することができる。例えば、細孔42Bには第1の材料50を充填し、一方残りの細孔42Cには第1の材料50とは異なる第2の材料を充填することができる。図示したように、第一の材料50は、第2の材料で形成されるドメインによって分離されるドメイン構造、あるいは大きな島を形成することができる。一つの例示的な実施形態では、図1に示すAAO層40A、40Bのように、第1の材料50は金属材料を有し、一方第2の材料は異なる金属の媒体、異なる透明導電性酸化物の媒体、誘電体の媒体、ガス、これらの材料の二つ以上の組み合わせなどである。
一つの実施形態では、細孔42B、42Cには二つの異なる導電性媒体が充填される。例えば、第1の材料50は性質の第1のセット(例えば、導電性、反射性、透明性など)を有し、一方、他の材料は性質の第2のセットを有することができる。より特定の実施形態では、性質のセットの一つを高い透明性/反射性とすることができ、一方、性質の他方のセットは、オーミックコンタクトの形成に寄与する。さらにより特定の実施形態では、第1の材料50は、アルミニウムのような、比較的低い導電特性を有する高反射性金属コンタクトを有することができ、一方、他方の材料はニッケル、パラジウムなどを含み、低反射性ではあるものの、より良いオーミックコンタクトを形成する。一つの実施形態では、第1と第2の材料と細孔は、横方向の領域の少なくとも十パーセントが透明であるように構成される。
AAO層の細孔が、概ね、実質的に四角形の断面を有するように示してきたが、これは単に細孔の可能性のある断面の例に過ぎないことが理解される。この点に関し、図5Bでは、AAO層40が不規則な断面を有する細孔40Dを含むように示されており、一方図5Cでは、AAO層40が樹木のような構造を形成する細孔42Eを含むように示されている。細孔42D、42Eの異なる断面は、例えば、陽極酸化プロセスの際、電圧を変更することで形成することができる。例えば、陽極酸化電位を段階的に減少させることができる。この点に関し、最初の陽極酸化電位を40Vとし、次に30Vで約500秒、次に25Vで約1000秒、そして18Vで約1500秒とすることができる。上述した時間配分はあくまで代表例であり、この時間配分を変えることで、樹木の枝分かれを変化させることができる。
一つの実施形態では、デバイス10内に設けられる一つ以上のAAO層を、複合構造に組み込むことができる(図1)。互い違いの細孔配列や、制御された平均屈折率を有するなど、様々な複雑な構造を達成することができる。この点に関し、実施形態に係る、アルミニウムの成膜と陽極酸化の多段階を用いて形成される例示的な構造52A−52Cを、図6A−6Cにそれぞれ示す。図6A、6Bでは、構造52A、52Bは、互いにスタックした多数のAAOサブレーヤー54(図6Aでは6個、図6Bでは3個が示される)で形成される。この場合、各AAOサブレーヤー54は、アルミニウムを成膜し、次のAAOサブレーヤー54の形成を開始する前に、サブレーヤー54を陽極酸化することで形成することができる。構造52Aでは、(ブランクの領域で示した)サブレーヤー54の細孔は、互い違いの配列を有しており、一方構造52Bの構造内では、サブレーヤー54の細孔はフォトニック結晶を形成する。
図6Cに、三つの領域56A-56Cを含む例示的構造52Cを示す。領域56A、56Cは比較的大きい細孔密度を有し、多数のAAOサブレーヤーから形成されており、一方、中間領域56Bは、領域56A、56Cと比較して小さい細孔密度を有するAAO層が単一で形成されている。領域56A、56Cの屈折率は中間領域56Bよりも小さくすることができ、これにより、導波路構造を形成することができる。このような導波路構造52Cは、例えば端面発光レーザの構造の端部へ発光を導波するために、半導体構造に組み込むことができる(例えば、第2の層22の上(図1))。
さらに他の実施形態では、AAO層と半導体層の交替によって複雑な構造を形成することができる。例えば図7は、一つの実施形態に係る、半導体層62A−62DとAAO層64A−64Dが交替する4つの対で形成された、例示的な構造60を示す。このような構造は、例えば半導体層内で導波路として、また、応力を緩和するために用いることができる。この構造は半導体ヘテロ構造のバッファー層に組み入れることができ、あるいは、バッファー層とn−型クラッド層の間の遷移層としても用いることができる。あるいは、このような構造はp−型コンタクト構造へ組み入れることもできる。
同様に、複雑な構造の形成は、金属の成膜を含むことができる。例えば、図8は、一つの実施に係る、多数のAAO層と同様に半導体層と金属層を含む、例示的な構造66を示す。特に、構造66の形成は、第1の半導体層68Aの成長と、第1のAAO層70Aの形成と、(AAO層70Aの細孔を貫通する)金属層72の成膜と、第2のAAO層70Bの形成と、(AAO層70Bの細孔を貫通する)第2の半導体層68Bの形成を含む。これは単に例示的な実施形態だが、この実施形態は、ここで記述するAAO層が半導体構造と金属層を接続するために利用することができるという点において、フレキシビリティーを示している。このような構造は、デバイスのための複雑なコンタクト層の形成に用いることができる。
図6A−図8に関連して述べる構造は、オプトエレクトロニクスデバイスの様々な位置のいずれにも組み込むことができる。この点に関し、図9A−9Cに実施形態に係るオプトエレクトロニクスデバイス10A−10Cを示す。図9Aにおいて、オプトエレクトロニクスデバイス10Aは、p−型コンタクト24に隣接して位置するAAO構造74A、n−型コンタクト28に隣接して位置するAAO構造74B、および基板12の底面上に位置するAAO構造74Cを含むように示されている。オプトエレクトロニクスデバイス10Aはフリップチップデザインを有することができ、この場合、照射光は主に構造74Cから放出される。この場合、構造74A、74Bは、反射性を有するように構成することができ、一方構造74Cは、例えば導波路やフォトニック結晶などを通して、デバイス10Aからの照射光の放出を改善するように構成することができる。
図9Bにおいて、縦型のデザインを有するオプトエレクトロニクスデバイス10B(例えば、縦方向の発光ダイオード)が示されている。この場合、照射光は主に第2のp−型層22から放出することができる。その結果、p−型コンタクト24は、第2のp−型層22の一部だけを覆い隠すように構成することができる。オプトエレクトロニクスデバイス10Bは、n−型コンタクト28に隣接して位置するAAO構造74Dを含むように示されている。AAO構造74Dは反射性を有するように構成することができる。一つの実施形態では、AAO構造74Dは、p−型コンタクトに関してここで述べたように、細孔の少なくとも一部内に位置するn−型コンタクト28からのメタルを有するAAO層を有している。
図9Cにおいて、オプトエレクトロニクスデバイス10Cは、それぞれp−型コンタクト24とn−型コンタクト28に隣接して位置するAAO構造74Eと74Fを含んでいる。一つの実施形態では、AAO構造74E、74Fは、活性領域18によって放出される照射光の少なくとも一部を透過できる透明な構造を有している。さらなる実施形態では、AAO構造74E、74Fの一方、あるいは両方が、活性領域18によって放出される照射光をデバイス10Cの端部へ導く導波路構造を有している(例えば、端面発光レーザのために)。
オプトエレクトロニクスデバイスは、調整可能な局在表面プラズモン(LSP)によってさらに発光を増大させるように構成された一つ以上のAAO膜を含むことができる。例えば、AAO膜の細孔を介して金属層を成膜することで形成される金属コンタクトアイランドと相互作用する時に調整可能なLSPが生じ、これにより、金属アイランドが形成される。このような金属アイランドは、半導体ヘテロ構造によって吸収、あるいは放出される照射光の共鳴条件へ調整することができる。LSPを励起できる例示的な金属コンタクトは白金、アルミニウムなどで形成することができる。調整は、例えば細孔のサイズを選択し、LSPを作り出す共鳴条件に適合するように導電性金属を選択することによって行うことができる。
図10A−12Bは、実施形態に係る、異なるモルフォロジーで形成された例示的AAO層の全体像と拡大像を示す。特に、図10A、10Bはそれぞれ、サイズが比較的小さく、細孔間のスペースが比較的大きい細孔(暗領域)を有するAAO層の全体像と拡大像を示す。対照的に、図11A、11Bはそれぞれ、サイズが図10A、10Bに示したAAO層のそれに匹敵するが、非常に狭い間隔を有する細孔(暗領域)を有する他のAAO層の全体像と拡大像を示す。図12Aと12Bはそれぞれ、サイズが図10A−11Bに示したAAO層のそれよりも非常に大きく、図11A、11Bに示したAAO層の細孔と同程度に分離された細孔(暗領域)を有するAAO層の全体像と拡大像を示す。ここで用いられるように、細孔間の間隔が比較的大きいということは、隣接する細孔の中心間の特徴的な距離が、少なくとも細孔の特徴的なサイズの2倍であることに対応する。異なる細孔モルフォロジーは、AAO層の目的とする特性(例えば、透明性、反射性、導電性など)と対応する構造に基づいて選択することができる。例えば、比較的大きく、かつ、近接した細孔を含むモルフォロジーは、導波路クラッド層として利用可能な低屈折率層に用いることができる。これらのモルフォロジーはまた、金属で充填されると、良好な導電性オーミックコンタクトを形成することができる。サイズが小さく、互いに比較的離れた細孔を含むモルフォロジーは、その透明性が高いという特徴を利用することができる。
一つの実施形態では、ここで述べたAAO層内の細孔の密度、および/またはサイズは、横方向において変化させることができる。この場合、AAO層は、例えばAAO層にわたって横方向に変化する実効屈折率を与えることができる。このように屈折率が変化することで、例えば、放射に対してレンズ効果を与えることが可能な媒体を形成することができる。横方向の変化は、例えば、陽極酸化プロセス時の電解質溶液の酸の濃度を変えることで実現することができる。
本発明の例示的な態様は、ここでは主にオプトエレクトロニクスデバイスのためのヘテロ構造、並びにこのようなヘテロ構造、および/またはデバイスの作成方法に関連付けて示し、説明を行ってきたが、本発明の態様はさらに、様々な異なる他の実施形態を提供することが理解される。
一つの実施形態では、本発明は、ここで述べたように設計、作製される一つ以上のデバイスを含む回路を設計、および/または作製する方法を提供する。この点に関し、図13に一つの実施形態に係る回路126を作製するための例示的なフローダイアグラムを示す。最初に、ユーザはデバイス設計システム110を利用し、ここで述べたような半導体デバイスのためのデバイス設計112を生成することができる。デバイス設計112はプログラムコードを含むことができ、プログラムコードはデバイス作製システム114によって用いられ、デバイス設計112によって定義される特徴に従って物理デバイス116のセットを生成することができる。同様に、デバイス設計112を、ユーザが回路設計122を(例えば、回路に含まれる種々のデバイスに一つ以上の入力と出力を接続することによって)生成するために利用可能な回路設計システム120(例えば、回路内で用いるための利用可能なコンポーネントとして)に提供することができる。回路設計122は、ここで述べたように設計されたデバイスを含むプログラムコードを有することができる。いずれにせよ、回路設計122、および/または一つ以上の物理デバイス116を、回路設計122に従って物理回路126を生成することができる回路作製システム124に提供することができる。物理回路126は、ここで述べたように設計された一つ以上のデバイス116を含むことができる。
他の実施形態では、本発明は、ここで述べたような半導体デバイス116を設計するためのデバイス設計システム110、および/または、作製するためのデバイス作製システム114を提供する。この場合、システム110と114は、ここで述べたような半導体デバイス116を設計、および/または作製する方法を実行するようにプログラムされた汎用コンピューティングデバイスを有することができる。同様に、本発明の一つの実施形態は、ここで述べたように設計、および/または作製される少なくとも一つのデバイス116を含む回路126を設計するための回路設計システム120、および/または、作製するための回路作製システム124を提供する。この場合、システム120と124は、ここで述べたような半導体デバイス116を少なくとも一つ含む回路126を設計、および/または作製する方法を実行するようにプログラムされた汎用コンピューティングデバイスを有することができる。
さらに他の実施形態では、本発明は、少なくとも一つのコンピュータ可読媒体に固定され、実行されると、ここで述べた半導体デバイスを設計、および/または作製する方法をコンピュータシステムに実行させるコンピュータプログラムを提供する。例えば、コンピュータプログラムは、ここで述べたデバイス設計112をデバイス設計システム110に生成させることができる。この点に関し、コンピュータ可読媒体は、コンピュータシステムによって実行されると、ここで述べたプロセスの一部、あるいは全てを実行するプログラムコードを含む。用語「コンピュータ可読媒体」とは、表現に係る有形媒体の一つ以上の任意の形式であり、すでに知られたもの、あるいは今後開発されるものであり、ここからプログラムコードが保存されたコピーを理解することができ、再生することができ、あるいはコンユ―ティングデバイスによって伝えることができるものであると理解される。
他の実施形態では、本発明は、コンピュータシステムによって実行されると、ここで述べたプロセスの幾つか、あるいは全てを実行するためのプログラムコードのコピーを与える方法を提供する。この場合、コンピュータシステムは、プログラムコードのコピーを処理することができ、第2の異なる場所で受信するために、一連のデータ信号において、プログラムコードのコピーをエンドードするように設定、および/または変化された一つ以上の特徴を有する一連のデータ信号を生成し、送信する。同様に、本発明の一つの実施形態は、ここで述べたプロセスの一部、あるいは全てを実行するプログラムコードのコピーを獲得するための方法を提供し、その方法は、ここで述べた一連のデータ信号を受信し、少なくとも一つのコンピュータ可読媒体に固定されるコンピュータプログラムのコピーへ翻訳することを含む。いずれのケースでも、一連のデータ信号は、任意のタイプの通信リンクを用いて送受信することができる。
さらに別の実施形態では、本発明は、ここで述べた半導体デバイスを設計するためのデバイス設計システム110、および/または、作製するためのデバイス作製システム114を生成する方法を提供する。この場合、コンピュータシステムを獲得し(例えば、新たに作られる、維持される、利用可能になる、など)、ここで述べたプロセスを行うための一つ以上のコンポーネントを獲得し(例えば、新たに作られる、購入する、使用する、変更する、など)、コンピュータシステムへ配置・展開させることができる。この点に関し、配置・展開は、一つ以上の、(1)コンピューティングデバイスにプログラムコードをインストールすること、(2)一つ以上のコンピューティングデバイス、および/または、I/Oデバイスをコンピュータシステムに加えること、(3)コンピュータシステムを組み込む、および/または、変更し、ここで述べたプロセスを実行可能にすること、などを含むことができる。
前述した本発明の種々の態様は、、例示・説明することを目的として記載されたものであり、網羅的であったり、あるいは開示された形態どおりに発明を限定するものではなく、多くの修飾や変更が可能であることが明らかである。当業者にとって自明なこのような修飾や変更は、添付のクレームによって定義される発明の範囲に含まれる。

Claims (20)

  1. 第1の半導体層と、
    前記第1の半導体層の真隣にあり、前記第1の半導体層に隣接する表面にわたる複数の細孔を含む陽極酸化アルミニウム層と、
    前記陽極酸化アルミニウム層の真隣にあり、前記複数の細孔の少なくとも幾つかを貫通し、前記第1の半導体層と直接接する材料層を有する半導体構造。
  2. 前記第1の半導体層はコンタクト層を有し、前記材料層は、前記第1の半導体層とオーミックコンタクトを形成する導電性材料を含む、請求項1の構造。
  3. 前記導電性材料は透明導電酸化物である、請求項2の構造。
  4. 前記細孔同士の特徴的な距離は、電流の広がり長さよりも小さい、請求項2の構造。
  5. 前記導電性材料の真隣の反射材料層をさらに有する、請求項2の構造。
  6. 前記第1の半導体層は、p−型コンタクト層である、請求項2の構造。
  7. 前記第1の半導体層に隣接する前記表面は、前記複数の細孔に対応する複数の溝を有する、請求項1の構造。
  8. 前記第1の半導体層の対向側に真隣りの第2の陽極酸化アルミニウム層をさらに有する、請求項1の構造。
  9. 前記第1の半導体層はp−型コンタクト層である、請求項8の構造。
  10. 前記第1の半導体層はバリア層であり、前記材料層はn−型半導体層である、請求項8の構造。
  11. 透明基板と、
    前記透明基板の外側表面上に位置する複数の細孔を含む第2の陽極酸化アルミニウム層をさらに有する、請求項1の構造。
  12. 前記透明基板はサファイアである、請求項11の構造。
  13. 活性領域と、
    前記活性層の第1の側に位置するp−型層と、
    前記p−型層上に直接位置し、複数の細孔を含む陽極酸化アルミニウム層と、
    前記陽極酸化アルミニウム層上に位置するp−型コンタクト層を有し、
    前記p−型コンタクト層は導電性材料で形成され、前記導電性材料は、少なくとも前記複数の細孔の幾つかを貫通し、直接p−型層と接する、オプトエレクトロニクスデバイス。
  14. 前記活性領域と前記p−型層の間に位置する電子ブロッキング層と、
    前記電子ブロッキング層の上に直接位置する第2の陽極酸化アルミニウム層をさらに有し、
    前記第2の陽極酸化アルミニウム層は、複数の第2の細孔を含み、
    前記p−型層は、前記複数の第2の細孔の少なくとも幾つかを貫通する、請求項13のオプトエレクトロニクスデバイス。
  15. 前記第1の側に対向する、前記活性領域の第2の側に位置するn−型層と、
    前記n−型層の露出された部分の上に直接位置し、複数の第2の細孔を含む第2の陽極酸化アルミニウム層と、
    前記陽極酸化アルミニウム層上に位置するn−型コンタクトをさらに有し、
    前記n−型コンタクトは導電性材料で形成され、前記導電性材料は前記複数の細孔の少なくとも幾つかを貫通し、n−型層と直接接する、請求項13のオプトエレクトロニクスデバイス。
  16. 前記活性領域の、前記第1の側に対向する第2の側に位置する透明基板と、
    複数の第2の細孔を含む第2の陽極酸化アルミニウム層をさらに有し、前記第2の陽極酸化アルミニウム層は、前記透明基板の外側表面上に位置する、請求項13のオプトエレクトロニクスデバイス。
  17. 前記活性領域の、前記第1の側に対向する第2の側に位置するバッファー層と、
    複数の第2の細孔を含む第2の陽極酸化アルミニウム層をさらに有し、
    前記第2の陽極酸化アルミニウム層は、前記バッファー層に直接隣接する、請求項13のオプトエレクトロニクスデバイス。
  18. 前記第2の陽極酸化アルミニウム層は、前記バッファー層と基板の間に位置する、請求項17のオプトエレクトロニクスデバイス。
  19. 第1の半導体層を形成し、
    前記第1の半導体層の真隣りに、前記第1の半導体層に隣接する表面にわたる複数の細孔を含む陽極酸化アルミニウム層を形成し、
    前記陽極酸化アルミニウム層の真隣りに材料層を形成することを含み、
    前記材料層は、少なくとも前記複数の細孔の幾つかを貫通し、前記第1の半導体層と直接接する、半導体構造の作製方法。
  20. 所望の導電性、所望の反射性、あるいは所望の透明性の少なくとも一つに基づき、前記複数の細孔のためのモルフォロジーを選択することをさらに含む、請求項19の方法。
JP2016516993A 2013-10-02 2014-10-02 陽極酸化アルミニウム層を含むヘテロ構造 Active JP6200585B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361885578P 2013-10-02 2013-10-02
US61/885,578 2013-10-02
PCT/US2014/058712 WO2015051051A1 (en) 2013-10-02 2014-10-02 Heterostructure including anodic aluminum oxide layer

Publications (2)

Publication Number Publication Date
JP2016537804A true JP2016537804A (ja) 2016-12-01
JP6200585B2 JP6200585B2 (ja) 2017-09-20

Family

ID=52739231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016516993A Active JP6200585B2 (ja) 2013-10-02 2014-10-02 陽極酸化アルミニウム層を含むヘテロ構造

Country Status (6)

Country Link
US (1) US9425353B2 (ja)
JP (1) JP6200585B2 (ja)
KR (1) KR101944893B1 (ja)
CN (1) CN105765742B (ja)
DE (1) DE212014000194U1 (ja)
WO (1) WO2015051051A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190029343A (ko) * 2017-09-12 2019-03-20 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10454006B2 (en) 2013-10-02 2019-10-22 Sensor Electronic Technology, Inc. Heterostructure including anodic aluminum oxide layer
DE112014004806B4 (de) * 2013-10-21 2022-10-20 Sensor Electronic Technology Inc. Heterostruktur, optoelektronische Vorrichtung und Verfahren zum Herstellen einer optoelektronischen Vorrichtung
CN109917511B (zh) 2014-09-13 2021-12-03 传感器电子技术股份有限公司 基于流体的光导结构及其制造
US10025028B2 (en) 2014-09-13 2018-07-17 Sensor Electronic Technology, Inc. Fluid-based light guiding structure and fabrication thereof
US10197750B2 (en) 2014-09-13 2019-02-05 Sensor Electronic Technology, Inc. AAO-based light guiding structure and fabrication thereof
US9703055B2 (en) 2014-09-13 2017-07-11 Sensor Electronic Technology, Inc. AAO-based light guiding structure and fabrication thereof
CN112316173B (zh) 2014-09-13 2022-09-02 首尔伟傲世有限公司 漫射光照明器
US9687577B2 (en) 2014-09-13 2017-06-27 Sensor Electronic Technology, Inc. Ultraviolet illuminator for footwear treatment
KR102066928B1 (ko) 2015-07-01 2020-01-16 센서 일렉트로닉 테크놀로지, 인크 기판 구조체 제거
US10950747B2 (en) 2015-07-01 2021-03-16 Sensor Electronic Technology, Inc. Heterostructure for an optoelectronic device
CN105261681B (zh) * 2015-09-08 2019-02-22 安徽三安光电有限公司 一种半导体元件及其制备方法
US10790410B2 (en) 2015-10-23 2020-09-29 Sensor Electronic Technology, Inc. Light extraction from optoelectronic device
JP2018046067A (ja) * 2016-09-12 2018-03-22 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018046065A (ja) * 2016-09-12 2018-03-22 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018046068A (ja) * 2016-09-12 2018-03-22 株式会社ディスコ 発光ダイオードチップの製造方法
JP2018046066A (ja) * 2016-09-12 2018-03-22 株式会社ディスコ 発光ダイオードチップの製造方法
JP2018046064A (ja) * 2016-09-12 2018-03-22 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
US10593839B2 (en) * 2016-10-31 2020-03-17 Sensor Electronic Technology, Inc. Solid-state light source with small area contact
KR102088239B1 (ko) * 2018-09-10 2020-03-12 고려대학교 산학협력단 나노포러스 산화물 기반 인공시냅스 소자 및 그 제조 방법
CN111384286B (zh) * 2018-12-29 2021-07-06 Tcl科技集团股份有限公司 量子点发光二极管及其制备方法
US11583810B2 (en) * 2020-12-14 2023-02-21 Industrial Technology Research Institute Porous substrate structure and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251130A (ja) * 2006-03-17 2007-09-27 Epitech Technology Corp 発光ダイオード及びその製造方法
US20090050909A1 (en) * 2007-08-20 2009-02-26 Delta Electronics, Inc. Light-emitting diode apparatus and manufacturing method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4396010B2 (ja) 2000-08-03 2010-01-13 日立電線株式会社 半導体の結晶成長方法
JP4606775B2 (ja) 2004-05-25 2011-01-05 電源開発株式会社 凹型酸化膜構造体
KR100672077B1 (ko) 2004-11-05 2007-01-19 광주과학기술원 질화물계 발광소자의 제조방법
US7326963B2 (en) 2004-12-06 2008-02-05 Sensor Electronic Technology, Inc. Nitride-based light emitting heterostructure
KR100682872B1 (ko) 2004-12-08 2007-02-15 삼성전기주식회사 고효율 반도체 발광 소자 및 그 제조방법
WO2008082097A1 (en) 2006-12-28 2008-07-10 Seoul Opto Device Co., Ltd. Light emitting device and fabrication method thereof
KR101316120B1 (ko) * 2006-12-28 2013-10-11 서울바이오시스 주식회사 양극 알루미늄산화를 이용한 산란 중심을 구비하는 발광 소자 제조방법 및 그 발광 소자
KR20110130907A (ko) * 2010-05-28 2011-12-06 엘지이노텍 주식회사 나노임프린팅용 마스터 스탬프 및 소프트 스탬프 제조방법
CN102376830B (zh) * 2010-08-19 2015-07-08 展晶科技(深圳)有限公司 发光二极管及其制造方法
WO2013090310A1 (en) 2011-12-12 2013-06-20 Sensor Electronic Technology, Inc. Ultraviolet reflective contact
WO2014011964A1 (en) 2012-07-12 2014-01-16 Sensor Electronic Technology, Inc. Metallic contact for optoelectronic semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251130A (ja) * 2006-03-17 2007-09-27 Epitech Technology Corp 発光ダイオード及びその製造方法
US20090050909A1 (en) * 2007-08-20 2009-02-26 Delta Electronics, Inc. Light-emitting diode apparatus and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190029343A (ko) * 2017-09-12 2019-03-20 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR102413330B1 (ko) 2017-09-12 2022-06-27 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치

Also Published As

Publication number Publication date
US9425353B2 (en) 2016-08-23
CN105765742B (zh) 2018-09-14
KR20160065178A (ko) 2016-06-08
CN105765742A (zh) 2016-07-13
DE212014000194U1 (de) 2016-06-17
JP6200585B2 (ja) 2017-09-20
WO2015051051A1 (en) 2015-04-09
US20150091043A1 (en) 2015-04-02
KR101944893B1 (ko) 2019-02-01

Similar Documents

Publication Publication Date Title
JP6200585B2 (ja) 陽極酸化アルミニウム層を含むヘテロ構造
KR102425935B1 (ko) GaN 수직 마이크로캐비티 표면 방출 레이저(VCSEL)를 위한 방법
US10615307B2 (en) Semiconductor structure with inhomogeneous regions
US9911895B2 (en) Semiconductor structure with inhomogeneous regions
US8981403B2 (en) Patterned substrate design for layer growth
JP5084837B2 (ja) 深紫外線発光素子及びその製造方法
JP6330604B2 (ja) 半導体発光素子
JP2017168811A (ja) 発光ダイオード
JP7262965B2 (ja) 半導体発光素子
US9923117B2 (en) Semiconductor structure with inhomogeneous regions
US10454006B2 (en) Heterostructure including anodic aluminum oxide layer
CN110649130B (zh) 一种紫外发光二极管及其制备方法
TW202228346A (zh) 垂直共振腔面射雷射元件及其製造方法
US9960321B2 (en) Multi-layered contact to semiconductor structure
TW202228347A (zh) 垂直共振腔面射雷射元件及其製造方法
TW202147641A (zh) 半導體發光元件以及半導體發光元件的製造方法
KR101424405B1 (ko) 나노포러스 클래딩층을 구비한 레이저 다이오드 및 그 제조방법
KR20130007194A (ko) 발광소자 및 이의 제조방법
KR20170047990A (ko) 질화물계 발광 소자 및 이의 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170825

R150 Certificate of patent or registration of utility model

Ref document number: 6200585

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250