JP5177227B2 - 半導体発光素子及び半導体発光装置 - Google Patents

半導体発光素子及び半導体発光装置 Download PDF

Info

Publication number
JP5177227B2
JP5177227B2 JP2010526781A JP2010526781A JP5177227B2 JP 5177227 B2 JP5177227 B2 JP 5177227B2 JP 2010526781 A JP2010526781 A JP 2010526781A JP 2010526781 A JP2010526781 A JP 2010526781A JP 5177227 B2 JP5177227 B2 JP 5177227B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
semiconductor
pad electrode
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010526781A
Other languages
English (en)
Other versions
JPWO2010024375A1 (ja
Inventor
勝好 家段
芳樹 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2010526781A priority Critical patent/JP5177227B2/ja
Publication of JPWO2010024375A1 publication Critical patent/JPWO2010024375A1/ja
Application granted granted Critical
Publication of JP5177227B2 publication Critical patent/JP5177227B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Description

本発明は、素子自体のオープン不良が発生し難い半導体発光素子及びこの半導体発光素子を用いた半導体発光装置に関する。
窒化ガリウム等の窒化物半導体を用いた半導体発光素子は、紫外光や青色光、緑色光等の発光が可能であること、また、発光効率が高く低消費電力であること、さらに小型化が容易で機械的振動等に強く、長寿命で信頼性が高いこと等の特徴を備えているため、近年、大型ディスプレイや信号機、液晶表示装置のバックライト等への利用が急速に進んでいる。
半導体発光素子は、一般的に、n型半導体層とp型半導体層との間に発光層を備えた積層構造を有しており、n型半導体層とp型半導体層から発光層に注入される電子と正孔の再結合によって光が発生する。そのため、発光層で発生する光を如何にして効率よく外部に取り出すかが発光素子としての特性(効率)を左右する重要な技術となる。
そこで、n型半導体層と、n型半導体層上の一部に設けられたn側パッド電極と、n側パッド電極と離間するようにn型半導体層上に広く設けられた発光層と、発光層上に設けられたp型半導体層と、p型半導体層上の一部に設けられた絶縁体層と、p型半導体層の露出面と絶縁体層とを覆う透光性電極層と、透光性電極層を挟んで絶縁体層と対向する位置に設けられたp側パッド電極と、を備えた構造を有する半導体発光素子が知られている(例えば、特許文献1〜5参照)。
n側パッド電極とp側パッド電極はそれぞれ、n型半導体層とp型半導体層との間に電圧を印加するために、ワイヤボンディング接続やバンプ接続によって、外部回路(電源)と接続される。このような半導体発光素子では、p側パッド電極の直下における発光を抑制することができると共に、発光層からp側パッド層へと向かう光が、絶縁体層によって発光面(透光性電極層とp型半導体層の接触面)側へ反射されて発光面から出射されることで、高い発光出力を得ることができる。
また、別の例として、p型半導体層上に接触抵抗の高い電極層または低導電性の半導体層を設け、この電極層上に透光性電極層にも接触するp側パッド電極を設ける構造が提案されている(例えば、特許文献6〜8参照)。このような構造では、p側パッド電極の直下における発光を抑制することにより、高い発光出力が得られる。
しかしながら、特許文献1〜5及び特許文献6〜8に開示された構造の半導体発光素子では、透光性電極層に断線が生じやすいという共通の問題がある。この問題について図8を参照して説明する。図8(a)は従来の半導体発光素子におけるp側パッド電極の近傍の概略構造を示した断面図である。図8(a)に示すように、半導体発光素子110Aは、p型半導体層111の表面に絶縁体層又は接触抵抗の高い電極層若しくは低導電性の半導体層(以下「絶縁体層等112」という)が設けられ、これらを覆うように透光性電極層113Aが設けられ、透光性電極層113Aを挟んで絶縁体層等112と対向する位置にp側パッド電極114Aが設けられた構造を有している。透光性電極層113Aは、通常、スパッタ法により形成されるため、図8(a)に破線で示した透光性電極層113Aの段差部S(絶縁体層等112の側面部)で、透光性電極層113Aの膜厚は薄くなり、この段差部Sで電流集中による破壊、断線(所謂、オープン不良)が生じやすくなる。
このような問題を解決するために、図8(b)に示す概略構造を備えた別の半導体発光素子が提案されている(例えば、特許文献9〜13参照)。この半導体発光素子110Bは、p型半導体層111の表面に絶縁体層等112が設けられ、絶縁体層等112とほぼ同じ高さの透光性電極層113Bがp型半導体層111上に設けられ、p側パッド電極114Bが絶縁体層等112を覆うと共に透光性電極層113Bの一部を覆うように設けられた構造を有しており、p側パッド電極114Bと透光性電極層113Bの接触面積を広く取ることによって、その接触面での電流集中の発生を防いでいる。
特開平8−250768号公報 特開平9−36431号公報 特開平9−129921号公報 特開2004−140416号公報 特開平9−129922号公報 特開平11−4020号公報 特開平11−87772号公報 特開2003−174196号公報 特開平10−173224号公報 国際公開第WO98/42030号パンフレット 特開2000−124502号公報 特開2002−353506号公報 特開2003−124517号公報
しかしながら、図8(b)に示す半導体発光素子110Bのように、p側パッド電極114Bの面積を広げると、p側パッド電極114Bによって光が吸収される面積が増えて、発光面積が小さくなるという問題がある。一方で、p側パッド電極114Bと透光性電極層113Bとの接触面積を狭くすると、図8(a)に示した半導体発光素子110Aと同様に、電流集中によってオープン不良が生じるおそれがある。
ここで、一般的に、半導体発光素子を用いて発光装置を構成する場合には、複数の半導体発光素子が直列に接続される。そのため、1個の半導体発光素子の透光性電極層にオープン不良が生じると、その半導体発光素子が発光しなくなるだけでなく、全ての半導体発光素子へ電流が流れなくなり、発光装置としての機能が失われることとなるため、このような事態の発生を回避する必要がある。
本発明はかかる事情に鑑みてなされたものであり、透光性電極層に断線が生じた場合に、電流経路が確保されて半導体発光素子自体のオープン不良の発生を回避することができる半導体発光素子を提供することを目的とする。また、本発明は、この半導体発光素子を用いた半導体発光装置を提供することを目的とする。
本発明に係る半導体発光素子は、第1半導体層と、前記第1半導体層上に設けられた発光層と、前記第1半導体層上に前記発光層と離間して設けられた第1パッド電極と、前記発光層上に設けられた第2半導体層と、前記第2半導体層上の一部の領域に設けられ、その厚さ方向に貫通する孔部を備えた絶縁体層と、前記第2半導体層の他の領域から前記絶縁体層の上面の一部まで連続して設けられた透光性電極層と、前記絶縁体層の前記孔部を通じて前記第2半導体層と接触すると共に、前記透光性電極層を挟んで前記絶縁体層と対向する位置に前記透光性電極層と接触するように設けられた第2パッド電極と、を備え、前記第2パッド電極と前記第2半導体層の接触抵抗が、前記透光性電極層と前記第2半導体層の接触抵抗よりも大きいことを特徴とする。
このような半導体発光素子では、透光性電極層に断線が生じていない状態では、透光性電極層と第2半導体層の接触抵抗と、第2パッド電極と第2半導体層の接触抵抗との違いによって、第2パッド電極と第2半導体層との間では実質的に電流が流れることなく、透光性電極層と第2半導体層との間で電流が流れる。そして、透光性電極層に断線が生じた状態になったときには、第2パッド電極と第2半導体層の接触面を電流が流れ、第2半導体層/発光層/第1半導体層の過電圧破壊による電流経路が形成される。そのため、このような半導体発光素子を複数用いて発光装置を構成した場合には、1個の半導体発光素子において透光性電極層に断線が生じても、電流経路が確保されるために、他の半導体発光素子を発光可能な状態に維持することができる。
本発明に係る半導体発光素子は、前記第2パッド電極が前記孔部内で第2半導体層と接触する第1の領域と、前記第1の領域の周囲に、前記絶縁体層と前記透光性電極層と前記第2パッド電極とが積層された第2の領域と、前記第2の領域の周囲に、前記第2半導体層上に前記透光性電極層が設けられた第3の領域とを備える構成としても構わない。
そして、前記第2パッド電極は、上方から見て、前記第2パッド電極の外縁が前記絶縁体層の外縁よりも内側に位置するか又はその外縁と重なるように設けられていることとしてもよい。
また、前記絶縁体層は、コア部と、前記コア部から延設された延伸部と、を備えており、前記コア部に前記孔部が設けられ、前記第2パッド電極は、前記絶縁体層のコア部上に設けられた当該第2パッド電極のコア部と、前記絶縁体層の延伸部上に設けられた当該第2パッド電極の延伸部と、を備えることとしてもよい。
また、本発明に係る半導体発光素子では、前記絶縁体層の厚さは10〜500nmであり、前記透光性電極層の厚さは20〜400nmであり、前記第2パッド電極の厚さは400〜2000nmであることが好ましい。
このような構成とすることにより、前記透光性電極層と前記第2パッド電極の抵抗を小さく抑えることができる。また、透光性電極層に断線が生じていないときには、第2パッド電極からその直下に向けての電流集中の発生を防止することができる。
本発明に係る半導体発光素子では、前記絶縁体層の孔部の開口形状は円形または略円形であり、その開口面積が、前記絶縁体層が前記第2半導体層と接する面積の80%以下であることが好ましい。
絶縁体層の孔部の開口形状は第2パッド電極と第2半導体層の接触面の形状であるから、この形状を円形または略円形とすることにより、透光性電極層が断線した場合にこの接触面を通過する電流の分布を均一にすることができる。また、絶縁体層における孔部の開口面積を、絶縁体層が第2半導体層と接する面積の80%以下とすることにより、第2パッド電極による光の吸収を小さく抑えることができる。
本発明に係る半導体発光素子では、前記絶縁体層の孔部の平均直径が16μm以上であることが好ましい。
このような構成により、半導体発光素子にオープン不良が発生することを防止することができる。
本発明に係る半導体発光素子では、前記第1半導体層が所定の基板上に設けられていることが好ましい。
半導体発光素子を所定の基板上に形成することで、複数の半導体発光素子を備えた半導体発光装置を構成することが容易となる。
本発明に係る半導体発光装置は、前記第1半導体層が所定の基板上に設けられてなる半導体発光素子を複数有し、少なくとも2つの前記半導体発光素子が直列に接続されてなることを特徴とする。
また、本発明に係る別の半導体発光装置は、所定の基板上に前記半導体発光素子が複数設けられ、少なくとも2つの前記半導体発光素子が直列に接続されてなることを特徴とする。
これらの本発明に係る半導体発光装置では、1個の半導体発光素子が発光できなくなっても、半導体発光装置全体が点灯しなくなるという事態の発生を防止することができる。
本発明に係る半導体発光素子によれば、透光性電極層に断線が発生しても、第2パッド電極と第2半導体層とが直接に接触しているために、この接触面を通して電流が流れることで電流経路が形成され、半導体発光素子自体のオープン不良の発生を防止することができる。こうして、複数の半導体発光素子を用いてなる半導体発光装置において、また1つの基板上に複数の半導体発光素子が設けられた半導体発光素子において、1個の半導体発光素子が発光できなくなっても、発光装置全体が点灯しなくなるという事態の発生を防止することができる。
本発明の第1実施形態に係る半導体発光素子の構造を示す、(a)は平面図であり、(b)は矢視A−A断面図であり、(c)は矢視B−B断面図である。 図1の半導体発光素子を用いて構成される発光装置の概略構成を表した模式図であり、(a)は直流電源を用いる接続構造の一例であり、(b)は交流電源を用いる接続構造の一例である。 本発明の第2実施形態に係る半導体発光素子の概略構造を示す平面図である。 本発明の第3実施形態に係る半導体発光素子の概略構造を示す平面図である。 本発明の第4実施形態に係る半導体発光素子の概略構造を示す平面図である。 本発明の第4実施形態に係る半導体発光素子の概略構造を示す、(a)は矢視C−C断面図であり、(b)は矢視D−d断面図である。 オープン不良発生電圧(印加電圧)と、破壊率および累積破壊率との関係を示すグラフである。 (a)は従来の半導体発光素子の構造の一例を示す断面図であり、(b)は従来の半導体発光素子の構造の別の例を示す断面図である。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
《第1実施形態》
図1(a)に本発明の第1実施形態に係る半導体発光素子の概略構造を表した平面図を示し、図1(b)に図1(a)に示す矢視A−A断面図を示し、図1(c)に図1(a)に示す矢視B−B断面図を示す。この半導体発光素子10は、基板11と、第1半導体層12と、発光層13と、第2半導体層14と、絶縁体層15と、透光性電極層16と、第1パッド電極17と、第2パッド電極18とを備えている。
図1には、1枚の基板11に1個の半導体発光素子10が形成された形態を示しているが、これに限定されるものではなく、例えば、1枚の基板11の表面に複数の独立した第1半導体層12を設け、それぞれの第1半導体層12上に前記した各層及び各電極を形成してもよい。以下、半導体発光素子10の前記した各構成要素について説明する。
[基板]
基板11には、第1半導体層12を構成する半導体(化合物)をエピタキシャル成長させることが可能な格子整合性を有する材料が用いられ、例えば、Al23(サファイア),MgAl24(スピネル),SiC,SiO2,ZnS,ZnO,Si,GaAs,C(ダイヤモンド),LiNbO3(ニオブ酸リチウム),Nd3Ga512(ネオジウムガリウムガーネット)等からなるものが挙げられる。基板11の面積及び厚さ等には、特に制限はない。
[第1半導体層]
基板11の表面に形成される第1半導体層12は、III−V族化合物半導体にn型ドーパントをドープしてなるn型半導体材料で構成される。III−V族化合物半導体としては、例えば、GaN,AlN,InN又はこれらの混晶であるInαAlβGa1-α-βN(0≦α,0≦β,0<α+β≦1)、InαAlβGa1-α-βNにおけるIII族元素の一部又は全部をB等で置換したり、Nの一部をP,As,Sb等の別のV族元素で置換したりしたIII−V族化合物半導体,GaAs系化合物半導体(例えば、AlGaAs,InGaAs等),InP系化合物半導体(例えば、AlGaInP等),GaAs系化合物半導体とInP系化合物半導体の混晶であるInGaAsP等のIII−V族化合物半導体等が挙げられる。また、n型ドーパントとしては、Si,Ge,Sn,S,O,Ti,Zr等のIV族またはVI族元素が挙げられる。
[第2半導体層]
発光層13の表面に形成される第2半導体層14は、III−V族化合物半導体にp型ドーパントをドープしてなるp型半導体材料で構成される。第2半導体層14に用いられるIII−V族化合物半導体は、第1半導体層12に用いられるIII−V族化合物半導体と同じであるので、ここでの列記を省略する。p型ドーパントとしては、Be,Zn,Mn,Cr,Mg,Ca等が挙げられる。
[発光層]
発光層13は、所定の電源に接続される第1パッド電極17の設置領域を第1半導体層12上に確保した上で、第1パッド電極17と離間するように、第1半導体層12の表面に形成される。発光層13は、第1半導体層12と第2半導体層14とからそれぞれ注入される電子と正孔の再結合によって生成するエネルギを光として放出する機能を担う層であり、この機能を効率よく発現させるために、量子構造として井戸層と障壁層とを含む量子井戸構造を有していることが好ましい。
具体的に、発光層13を構成する半導体材料は、ノンドープ型半導体、n型不純物ドープ半導体及びp型不純物ドープ半導体のいずれであってもよいが、特に、ノンドープ型半導体又はn型不純物ドープ半導体を用いることが好ましい。ここで、井戸層にアンドープ型半導体を用い、障壁層にn型不純物ドープ半導体を用いてもよい。量子井戸構造では、井戸層にドープするドーパントの種類とドープ量とによって、発光層13で生成する光の波長を調整することができる。例えば、発光層13がIII−V族化合物半導体からなる場合には、60〜650nm付近、好ましくは380〜560nmの波長の光を発光することができるが、井戸層がAlを含むことによって、従来のInGaNの井戸層では困難な波長域、具体的には、GaNのバンドギャップエネルギである波長365nm付近又はこれより短い波長の光を得ることができる。したがって、半導体発光素子10の用途等に応じて、発光波長を調整すべく、井戸層にドープするドーパントの種類とドープ量とを設定すればよい。
[第1半導体層/発光層/第2半導体層の変形例]
ここで、第1半導体層12/発光層13/第2半導体層14の変形例について、簡単に説明する。第1の変形例としては、第1半導体層12として、基板11上にコンタクト層/クラッド層をこの順に積層した構造としたものが挙げられ、同様に、第2半導体層14として、発光層13上にクラッド層/コンタクト層をこの順に積層した構造のものが挙げられる。第2の変形例としては、基板11と第1半導体層12との間にバッファ層を形成して、このバッファ層上に発光層13を形成し、また、第2半導体層14上にもバッファ層を形成し、このバッファ層上に絶縁体層15及び透光性電極層16を設けた構造のものが挙げられる。第3の変形例としては、第1半導体層12及び第2半導体層14をそれぞれ、アンドープ型半導体からなる層とドープされた半導体からなる層とを交互に積層した多層構造としたものが挙げられる。
[第1パッド電極]
第1パッド電極17は、所定の電源と第1半導体層12とを電気的に接続する端子としての役割と、複数の半導体発光素子10を直列接続するための端子としての役割とを担う(後記する図2参照)。半導体発光素子10では、図1(a),(c)に示されるように、第1半導体層12の上面の一部を切り欠いて形成された段差面の上に、第1パッド電極17を形成することにより、第1半導体層12の上面に形成されている発光層13と第1パッド電極17とを離間(直接に接触させていないこと)させている。なお、第1パッド電極17は、第1半導体層12に切り欠きを設けることなく、発光層13と離間(電気的絶縁)するように第1半導体層12の同一面上に設けてもよい。
第1パッド電極17は第1半導体層12と低抵抗な状態で接触している。以下、本明細書では、半導体発光素子10の駆動電圧の範囲内で、半導体材料と電極材料とが低抵抗で接触している状態を「オーミック接触」といい(よって、第1パッド電極17は第1半導体層12とオーミック接触している)、これに対して、オーミック接触よりも高抵抗で接触している状態を「ショットキー接触」ということとし、オーミック接触面とショットキー接触面が並列接続されている構成部分においてオーミック接触面に電流が流れる状態では、実質的にショットキー接触面には電流は流れない程度の抵抗差があるものとする。
このような観点から、第1パッド電極17としては、第1半導体層12との接触抵抗が小さい材料であるTi,Al,Cr,Mo,W,Ag,ITOまたはこれらの少なくとも1つを含む合金を、第1半導体層12と接する層とする単層又は多層構造を有するものが好ましく、特にTi/Rh/Au,Ti/Pt/Au,Ti/Ir/Au,Ti/Ru/Au,Al−Si−Cu合金/W/Pt/Au等の多層構造を用いると、第1パッド電極17と第2パッド電極18とを同時に形成することができ、好ましい。この多層構造として具体的には、Ti/Rh/Auを、2nm/200nm/500nmとした多層構造が挙げられる。
[絶縁体層]
絶縁体層15は、発光層13から放出される光を反射して、第2パッド電極18による光の吸収を低減する機能を有する。そのために絶縁体層15としては、第2半導体層14よりも光の屈折率の小さい材料、例えば、SiO2,Al23,SiN,MgF2,CaF2,LiF,AlF3,BaF2,YF3,LaF3,CeF3,Y23,ZrO2,Ta25等が用いられる。
また、絶縁体層15は、第2半導体層14に均一に電流を流す機能を有する。すなわち、絶縁体層15を設けない場合には、透光性電極層16において第2パッド電極18の直下に位置する領域に第2パッド電極18からの電流が集中してしまい、これによって、第2半導体層14に均一に電流が流れなくなって、発光層13の面積を有効に利用できずに発光効率が低下してしまうおそれがある。しかし、絶縁体層15を設けることにより、第2パッド電極18の直下に位置する領域における電流集中の発生を抑制し、発光効率の低下を抑制することができる。
絶縁体層15の厚さは10〜750nmとすることが好ましい。厚さが10nm未満の場合には、前記した電流集中の抑制が効果的に得られ難い。一方、厚さが750nmを超えると、透光性電極層16を形成した際に、透光性電極層16において絶縁体層15の側面近傍に形成される部分の厚さが、絶縁体層15の厚さに起因して薄くなってしまう。こうして透光性電極層16に膜厚の薄い部分が形成されてしまうと、この部分で第2パッド電極18からの電流集中によるオープン不良が発生しやすくなるという問題が生じる。絶縁体層15の厚さは、より好ましくは、250〜600nmとされる。
絶縁体層15は孔部19を備えている。この孔部19の役割と、その形状設定の条件については、後に、第2パッド電極18と第2半導体層14の接触面の機能について説明する際に併せて説明することとする。
[透光性電極層]
透光性電極層16は、絶縁体層15の孔部19を被覆することなく、絶縁体層15の上面を被覆すると共に、第2半導体層14上において絶縁体層15が設けられていない略全領域を被覆するように、設けられている。透光性電極層16は、第2パッド電極18と第2半導体層14とを電気的に接続し、第2半導体層14へ電流を供給する役割を担っている。半導体発光素子10の通常の使用状態(透光性電極層16に断線が発生していない状態をいう。以下同様)では、透光性電極層16を介して第2パッド電極18と第2半導体層14との間で電流が流れるように、透光性電極層16と第2半導体層14とはオーミック接触している。
また、透光性電極層16は、発光層13からの光を透過して外部に放出する役割を担う。そのため、透光性電極層16には、特に、発光層13で発生する光の波長域における光透過率が大きい材料が好適に用いられる。例えば、透光性電極層16としては、In,Zn,Sn,Ga,W,Tiから選ばれる少なくとも1種を含む酸化物、具体的には、ITO,IZO,ZnO,In23,SnO2,TiO2及びこれらの複合酸化物が挙げられる。なお、透光性電極層16としては、Ni/Au積層膜を用いることもできる。
透光性電極層16の膜厚は、第2半導体層14において絶縁体層15の直下にあたる部分以外の領域に均一な電流を流すことにより発光層13を広い範囲で均一に発光させることができると共に、透光性電極層16による発光層13からの光の吸収を抑制するために、20〜400nmとすることが好ましい。
なお、透光性電極層16について、第2半導体層14の上面部分の膜厚及び絶縁体層15の上面部分の膜厚に比べて、絶縁体層15の側面近傍部分の膜厚が薄くなっている。これは、絶縁体層15の膜厚と透光性電極層16の成膜方法(後記する)に起因するものであり、この点では、先に従来技術として説明した図8(a)に示した構造と同じ構造を有している。
[第2パッド電極]
第2パッド電極18は、所定の電源と透光性電極層16とを電気的に接続する端子としての役割と、複数の半導体発光素子10を直列接続又は並列接続するための端子としての役割とを担う。発光層13で発生する光が第2パッド電極18によって吸収されないように、第2パッド電極18は、上方から見て、第2パッド電極18の外縁が絶縁体層15の外縁よりも内側に位置するか又はその外縁と重なるように、絶縁体層15の上方において透光性電極層16の表面に設けられている。
第2パッド電極18は、絶縁体層15の孔部19を通して第2半導体層14と接触している。ここで、第2パッド電極18と第2半導体層14の接触抵抗は、透光性電極層16を介した第2パッド電極18と第2半導体層14との間の接触抵抗よりも大きい。つまり、第2パッド電極18と第2半導体層14とは、ショットキー接触している。そのため、半導体発光素子10の通常の使用状態では、前記したように、第2パッド電極18から透光性電極層16を介して第2半導体層14へと電流が流れるが、絶縁体層15の孔部19を通して第2パッド電極18から第2半導体層14へ直接には電流は流れないようになっている。
第2パッド電極18としては、第2半導体層14との接触抵抗が大きい材料であるTi,W,Nb,Al,Sn,Si,Hf,Y,Fe,Zr,V,Mn,Gd,Ir,Pt,Ru,Ta,Cr又はこれらの少なくとも1つを含む合金を第2半導体層14と接する層とする単層又は多層構造を有していることが好ましく、特に第2半導体層14と接するようにTiを設けることで、第2半導体層14に用いられるp型半導体に対する接触ではショットキー接触となるが、第1半導体層12に用いられるn型半導体層及び透光性電極層16として用いられる各種酸化物電極等に対する接触ではオーミック接触となるため、第1パッド電極17と第2パッド電極18との同時形成に好適である。よって、Ti/Rh/Au,Ti/Pt/Au,Ti/Ir/Au,Ti/Ru/Au,Al−Si−Cu合金/W/Pt/Au等の多層構造を用いることが好ましい。
[第2パッド電極と第2半導体層とのショットキー接触の機能]
前記したように、透光性電極層16の膜厚は、絶縁体層15の側面近傍部分で薄くなっている。したがって、この部分での電流集中等によって断線が発生する事態が起こり得る。透光性電極層16の断線時には、第2パッド電極18から透光性電極層16を介して第2半導体層14へと電流が流れなくなる。しかしながら、半導体発光素子10では、透光性電極層16の断線時には、第2パッド電極18と第2半導体層14のショットキー接触面(以下単に「ショットキー接触面」という)を通して、第2パッド電極18から第2半導体層14へと電流が流れる。このときの電流によって、第1半導体層12/発光層13/第2半導体層14が過電圧破壊し、ショート状態となることで、電流経路が確保される。そのため、例えば、複数の半導体発光素子10を直列に接続してなる発光装置では、透光性電極層16が断線した半導体発光素子は、発光しなくなるが電流経路は確保されるため、その他の半導体発光素子については電流の供給が停止することがないので、発光状態を維持することができる。
絶縁体層15に設けられた孔部19の平面形状は、ショットキー接触面の形状となる。この形状を円形または略円形とすることにより、透光性電極層16の断線時にショットキー接触面を通過する電流の分布が均一となりやすく、第1半導体層12/発光層13/第2半導体層14が過電圧破壊する際に、ショットキー接触面から第1パッド電極17に向かう電流経路を確実に形成することができる。
ショットキー接触面の面積は絶縁体層15における孔部19の開口面積に等しく、孔部19の開口面積は、絶縁体層15が第2半導体層14と接する面積の80%以下であることが好ましい。これは、半導体発光素子10の通常の使用時では、第2パッド電極18はショットキー接触面を通して発光層13で発光する光を吸収してしまうために、ショットキー接触面の面積を小さくすることによって、第2パッド電極18による光の吸収を小さく抑えることができるからである。
絶縁体層15の孔部19の平均直径は16μm以上であることが好ましい。ここで平均直径とは、孔部19の平面形状(すなわちショットキー接触面の形状)が円形ではない場合、例えば、楕円である場合には長径と短径の平均値をいい、正方形である場合には、正方形の面積と同じ面積を有する円の直径をいう。後記する実施例に示すように、孔部19の平均直径を16μm以上とすることにより、透光性電極層16にオープン不良が発生した際に、確実にショットキー接触面を通る電流により第1半導体層12/発光層13/第2半導体層14を過電圧破壊して、電流経路を形成することができる。
なお、第2パッド電極18には、電源又は他の半導体発光素子10との接続のためにボンディングワイヤが取り付けられるが、このボンディングワイヤを第2パッド電極18の上面中央(絶縁体層15の孔部19の上方にあたる領域)に取り付けることが好ましい。これにより、第2パッド電極18における電流の流れを均一にすることができ、透光性電極層16の断線時には、直下のショットキー接触面へ電流が流れやすくなることで、第1半導体層12/発光層13/第2半導体層14を過電圧破壊しやすくなり、電流経路が形成されやすくなる。
[発光装置]
図2に、前記した第1実施形態に係る半導体発光素子を用いて構成される発光装置の概略構成(すなわち半導体発光素子の接続構造)を表した模式図を示す。ここで、図2(a)には直流電源を用いる接続構造の一例が示されており、図2(b)には交流電源を用いる接続構造の一例が示されている。なお、図2に示す各発光装置を構成する半導体発光素子10の構造は図1との対比から明らかであるので、図2では半導体発光素子10の構成要素の説明を省略している。
図2(a)に示した発光装置は、複数(図2(a)では12個を例示している)の半導体発光素子10をボンディングワイヤで1列に直列接続した構造を有しており、直流電源を用いて半導体発光素子10を同時に点灯させることができるようになっている。図2(b)に示した発光装置は、複数(図2(b)では6個)の半導体発光素子10をボンディングワイヤで直列接続してなる2列のユニットが交流電源に対して並列接続され、各列で電流の流れる方向が逆になる(一方の列のユニットに電流が流れているときには、他方の列のユニットには電流は流れない)構造を有している。つまり、図2(b)の発光装置では、交流電源から出力される交流の周波数に依存して、列毎に交互に半導体発光素子10が発光する構造となっている。
これらの発光装置では、1個の半導体発光素子10でその透光性電極層16に断線(破壊)が生じても、第2パッド電極18と第1パッド電極17との間に、前記したショットキー接触面と第1半導体層12/発光層13/第2半導体層14とを通る電流経路が形成されることにより、半導体発光素子10にオープン不良が発生することが抑制される。これにより、1個の半導体発光素子10が発光できなくなっても、残りの11個の半導体発光素子10を点灯可能な状態に維持することができる。なお、例えば、図2(a),(b)において、12個の半導体発光素子10は、1枚の基板上に設けられていてもよい。また、図2(a),(b)に示した12個の半導体発光素子10からなる発光装置をさらに直列に複数接続して、新たな発光装置を構成することができる。
[半導体発光素子の製造方法]
半導体発光素子10の製造方法は、概略、
(1)基板表面への第1半導体層12,発光層13及び第2半導体層14の成膜、
(2)絶縁体層15と透光性電極層16の成膜、
(3)第1パッド電極17の形成のための一部領域のエッチング、
(4)第1パッド電極17と第2パッド電極18の形成、の順で行うことができる。以下、これら(1)〜(4)の工程について説明する。
〔第1半導体層,発光層及び第2半導体層の成膜〕
所定の半導体材料及びドーパント等の元素を含むガスを用いて、MOVPE(有機金属気相成長法),HDVPE(ハライド気相成長法),MBE(分子線気相成長法),MOMBE(有機金属分子線気相成長法)等の各種気相成長法を用いて、洗浄された基板11の表面に半導体(化合物)を気相成長させることにより行うことができる。このとき、成膜する半導体層(n型半導体からなる第1半導体層12/発光層13/p型半導体からなる第2半導体層14)の構成元素に応じて使用するガス種を変更し、また、各半導体層の膜厚に応じて成膜時間を調整することで、これらを連続して成膜することができる。
〔絶縁体層と透光性電極層の成膜〕
第2半導体層14の表面の一部に、平板リング状の絶縁体層15を成膜する。この絶縁体層15の成膜は、例えば、フォトマスクを用いたスパッタリング法等によって、所定の領域に絶縁体層15の構成材料を堆積させ、その後、フォトマスクを除去することにより、行うことができる。
透光性電極層16の成膜は、例えば、絶縁体層15が形成された後に、In,Zn,Sn及びGaから選ばれる少なくとも1種を含む導電性酸化物を全面に形成し、その後、透光性電極層16が不要な領域(すなわち、絶縁体層15の孔部19(及びその周辺)の領域と、第1パッド電極17を形成するための領域)に対してエッチングを施すことにより、形成することができる。
〔第1パッド電極17の形成のための一部領域のエッチング〕
第1パッド電極17を形成する領域を除いてエッチングマスクを設け、ドライエッチング等により、第1半導体層12の途中の厚さまでエッチングを行い、その後、エッチングマスクを除去する。こうして、第1パッド電極17を設けるための領域を形成することができる。
〔第1パッド電極と第2パッド電極の形成〕
第1パッド電極17と第2パッド電極18の形成は、例えば、第1パッド電極17と第2パッド電極18を形成する領域が露出するようにレジストパターンを形成した後、スパッタ法等を用いて、Ti/Rh/Auを逐次成膜し、第1パッド電極17と第2パッド電極18を同時に形成することができる。その後、レジストパターンを除去すればよい。なお、半導体発光素子10の製造方法は、上記プロセスに限定されるものではない。例えば、第1半導体層12/発光層13/第2半導体層14を形成した後に、第1パッド電極17を形成する領域をエッチングにより形成し、その後、第1パッド電極17を形成し、続いて、絶縁体層15、透光性電極層16、第2パッド電極18を逐次形成してもよい。
《第2実施形態》
図3に本発明の第2実施形態に係る半導体発光素子の概略構造を表した平面図を示す。図3に示す半導体発光素子10Aの構成要素であって、図1に示した半導体発光素子10の構成要素と同じ機能を有するものについては、図面及び本説明では同じ符号を用いるものとし、後に説明する第3、第4実施形態にそれぞれ係る半導体発光素子についても同様とする。
図3は図1(a)と同様の形態で描かれており、半導体発光素子10Aは、平面略正方形の形状を有し、基板11と、基板11上に形成された第1半導体層12(基板11と重なる)と、第1半導体層12上の隅部に設けられた第1パッド電極17と、第1半導体層12上に第1パッド電極17と離間して設けられた発光層13と、発光層13上に設けられた第2半導体層14(発光層13と重なる)と、第2半導体層14上に設けられた絶縁体層15とを備えている。
この絶縁体層15は、第2半導体層14上の一部であって第1パッド電極17が設けられている隅部と対角位置にある隅部に設けられた略円形状のコア部と、このコア部から第2半導体層14の辺方向に沿って延設された延伸部とを備えている。このような絶縁体層15の形状は、第2パッド電極18の形状に対応させたものである。そして、このコア部の略中央に、厚さ方向に貫通する孔部19が設けられている。
半導体発光素子10Aはまた、絶縁体層15の孔部19を被覆することなく絶縁体層15の上面を被覆すると共に、第2半導体層14上において絶縁体層15が設けられていない領域を被覆する透光性電極層16と、絶縁体層15の孔部19を通じて第2半導体層14と接触すると共に、透光性電極層16を挟んで絶縁体層15と対向する位置に透光性電極層16と接触するように設けられた第2パッド電極18とを備えている。
図3に示す平面視で、第2パッド電極18は、絶縁体層15の内側に収まる大きさとなっている。第2パッド電極18は、絶縁体層15のコア部上に設けられたコア部40と、絶縁体層15の延伸部上に設けられた延伸部41a,41bとを備えている。このような延伸部41a,41bを設けることにより、第2半導体層14の全面にわたって均一に電流を流すことができるようになる。こうして、発光層13の発光面積を有効に利用した発光が可能となる。また、絶縁体層15の形状を第2パッド電極18の形状に合わせることにより、第2パッド電極18の直下における電流集中の発生を回避することができる。
なお、第2パッド電極18が延伸部41a,41bを備えている場合における第2パッド電極18から第2半導体層14への電流の流れについては、コア部40から第2半導体層14への電流の流れ(電流密度)の方が、延伸部41a,41bから第2半導体層14への電流の流れよりも大きいと考えられるため、第2パッド電極18のコア部40直下にのみ絶縁体層15を設けた構造としてもよい。
透光性電極層16と第2半導体層14とはオーミック接触しており、第2パッド電極18と第2半導体層14とはショットキー接触している。すなわち、半導体発光素子10Aの平面構造は前記の通りに図1記載の半導体発光素子10とは異なるが、半導体発光素子10Aの断面構造は、先に説明した図1記載の半導体発光素子10と同等であり、したがって、透光性電極層16が断線した際には、第2パッド電極18と第2半導体層14とのショットキー接触面を通じて電流が流れ、電流経路が確保されることにより、半導体発光素子10A自体がオープン不良となることを回避することができる。
《第3実施形態》
図4に本発明の第3実施形態に係る半導体発光素子の概略構造を表した平面図を示す。図4も図1(a)と同様の形態で描かれており、半導体発光素子10Bは、平面略矩形の形状を有し、基板11と、基板11上に形成された第1半導体層12(基板11と重なる)と、第1半導体層12上の長手方向の一端に設けられた第1パッド電極17とを有している。第1パッド電極17は、第1半導体層12上の長手方向端に設けられたコア部42と、コア部42から長辺に沿って延設された延伸部43とを備えている。
半導体発光素子10Bは、また、第1半導体層12上に第1パッド電極17と離間して設けられた発光層13と、発光層13上に設けられた第2半導体層14(発光層13と重なる)と、第2半導体層14上に設けられた絶縁体層15とを備えている。絶縁体層15は、第1パッド電極17の反対側の長手方向端において第2半導体層14上に設けられたコア部と、このコア部から長辺に沿って延設された延伸部とを備えている。このような絶縁体層15の形状は、第2パッド電極18の形状に対応させたものである。そして、このコア部の略中央に、厚さ方向に貫通する孔部19が設けられている。
半導体発光素子10Bはまた、絶縁体層15の孔部19を被覆することなく絶縁体層15の上面を被覆すると共に、第2半導体層14上において絶縁体層15が設けられていない領域を被覆する透光性電極層16と、絶縁体層15の孔部19を通じて第2半導体層14と接触すると共に、透光性電極層16を挟んで絶縁体層15と対向する位置に透光性電極層16と接触するように設けられた第2パッド電極18とを備えている。
図4に示す平面視で、第2パッド電極18は、絶縁体層15の内側に収まる大きさとなっている。第2パッド電極18は、絶縁体層15のコア部上に設けられたコア部40と、絶縁体層15の延伸部上に設けられた延伸部41とを備えている。第1パッド電極17に延伸部43を設けると共に、第2パッド電極18にも延伸部41を設けることによって、第1半導体層12と第2半導体層14のそれぞれの全面にわたって均一に電流を流すことができるようになる。こうして、発光層13の発光面積を有効に利用した発光が可能となる。また、絶縁体層15の形状を第2パッド電極18の形状に合わせることにより、第2パッド電極18の直下における電流集中の発生を回避することができる。なお、第2パッド電極18が延伸部41を備えていても、絶縁体層15を第2パッド電極18のコア部40直下にのみ設けてもよい。
透光性電極層16と第2半導体層14とはオーミック接触しており、第2パッド電極18と第2半導体層14とはショットキー接触している。すなわち、半導体発光素子10Bの平面構造は前記の通りに図1記載の半導体発光素子10とは異なるが、半導体発光素子10Bの断面構造は、先に説明した図1記載の半導体発光素子10と同等であり、したがって、透光性電極層16が断線した際には、第2パッド電極18と第2半導体層14とのショットキー接触面を通じて電流が流れ、電流経路が確保されることにより、半導体発光素子10B自体がオープン不良となることを回避することができる。
《第4実施形態》
図5に本発明の第4実施形態に係る半導体発光素子の概略構造を表した平面図を示す。また、図6(a)に図5の矢視C−C断面図を示し、図6(b)に図5の矢視D−D断面図を示す。この半導体発光素子10Cは、並列接続された2つの発光部を備えた構造を有している。半導体発光素子10Cは、基板11と、基板11上に形成された第1半導体層12とを備えており、1層の第1半導体層12に各発光部の領域が割り当てられている。
各発光部は、第1半導体層12上に設けられた第1パッド電極17を備えており、第1パッド電極17は、平面略円形のコア部42と、コア部42を径方向に貫通して延設された延伸部43とを備えている。第1半導体層12上には、第1パッド電極17と離間するように発光層13が形成されており、発光層13上には第2半導体層14が設けられている。図6(a)から明らかなように、2つの発光部間で発光層13同士はつながっており、第2半導体層14同士もつながっている。つまり、1層の発光層13と1層の第2半導体層14のそれぞれに各発光部の領域が割り当てられている。
半導体発光素子10Cでは、第2パッド電極18が第1パッド電極17の周囲を囲む構造となっており、各発光部が具備する第2パッド電極18は互いにつながっている。第2パッド電極18は、各発光部の短辺側の2つの隅部に設けられたコア部40と、コア部40から長辺側に沿って延設された延伸部41とを備えている。絶縁体層15は、このような第2パッド電極18の形状に対応させて第2半導体層14上に設けられており、図5に示す平面視で第2パッド電極18が絶縁体層15の内側に収まるように、絶縁体層15の形状は定められている。
絶縁体層15と、透光性電極層16と、第1パッド電極17と、第2パッド電極18とを備えている。第1パッド電極17はコア部42と延伸部43とを備え、第2パッド電極はコア部40と延伸部41とを備えており、絶縁体層15は、第2パッド電極18の形状に適合させて、図5に示す平面視で第2パッド電極18を内側に収める形状を有している。絶縁体層15において第2パッド電極18においてコア部40の下方に位置する領域には、厚さ方向に貫通する孔部19が設けられている。
各発光部は、絶縁体層15の孔部19を被覆することなく絶縁体層15の上面を被覆すると共に、第2半導体層14上において絶縁体層15が設けられていない領域を被覆する透光性電極層16を備えている。前記した形状を有する第2パッド電極18は、図6(a)に示されるように、絶縁体層15の孔部19を通じて第2半導体層14と接触すると共に、透光性電極層16を挟んで絶縁体層15と対向する位置に透光性電極層16と接触するように配設されている。
第1パッド電極17に延伸部43を設けると共に、第2パッド電極18にも延伸部41を設けることによって、第1半導体層12と第2半導体層14のそれぞれの全面にわたって均一に電流を流すことができるようになる。こうして、発光層13の発光面積を有効に利用した発光が可能となる。また、絶縁体層15の形状を第2パッド電極18の形状に合わせることにより、第2パッド電極18の直下における電流集中の発生を回避することができる。なお、第2パッド電極18が延伸部41を備えていても、絶縁体層15を第2パッド電極18のコア部40直下にのみ設けてもよい。
透光性電極層16と第2半導体層14とはオーミック接触しており、第2パッド電極18と第2半導体層14とはショットキー接触している。そのため、透光性電極層16が断線した際には、第2パッド電極18と第2半導体層14とのショットキー接触面を通じて電流が流れ、電流経路が確保されることにより、半導体発光素子10C自体がオープン不良となることを回避することができる。
以上、本発明の第1〜第4実施形態に係る半導体発光素子10,10A〜10Cについて説明したが、本発明はこのような実施形態に限定されるものではなく、例えば、半導体発光素子の平面視形状は、正方形や長方形(矩形)以外に、長円形、平行四辺形、多角形であってもよい。また、第1〜第4実施形態では第1パッド電極を、基板から見て第2パッド電極と同一面側に設けているが、これに限定されるものではなく、基板を設けない構造や導電性の基板を用いた構造であってもよく、例えば、第1半導体層上の第1パッド電極が、第2パッド電極と半導体層とを挟んで半導体発光素子の反対の面に設けられてもよい。
実施例1に係る半導体発光素子として、図1に示した構造を有する半導体発光素子を作製した。実施例1に係る半導体発光素子は、サファイア基板上にMOCVD法にて、GaN系n型半導体からなる第1半導体層、GaN系アンドープ型半導体からなる発光層、GaN系p型半導体からなる第2半導体層を順次成膜した後、第1パッド電極を設けるための領域(図1(a)参照)を形成するためのエッチング処理を行い、第1半導体層の一部を露出させた。なお、複数の実施例1に係る半導体発光素子を同時に作製するために、サファイア基板上に、第1半導体層/発光層/第2半導体層を成膜した。
ここで、第1半導体層は、サファイア基板上にAlGaNからなるバッファ層(膜厚:約10nm)を成長させ、その上にアンドープGaN層(1μm)、Siを4.5×1018/cm3含むGaNからなるn側コンタクト層(5μm)、アンドープGaNからなる下層(300nm)と、Siを4.5×1018/cm3含むGaNからなる中間層(30nm)と、アンドープGaNからなる上層(5nm)との3層からなるn側第1多層膜層(総膜厚:335nm)、アンドープGaN(4nm)とアンドープIn0.1Ga0.9N(2nm)とが繰り返し交互に10層ずつ積層され、さらにアンドープGaN(4nm)が積層された超格子構造のn側第2多層膜層(総膜厚:64nm)を、この順で積層した構造とした。
次に、発光層は、アンドープGaNからなる障壁層(25nm)と、In0.3Ga0.7Nからなる井戸層(3nm)とIn0.02Ga0.98Nからなる第1の障壁層(10nm)とアンドープGaNからなる第2の障壁層(15nm)とが繰り返し交互に6層ずつ積層して形成された多重量子井戸構造(総膜厚:193nm)とした。
また第2半導体層は、Mgを5×1019/cm3含むAl0.15Ga0.85N(4nm)とMgを5×1019/cm3含むIn0.03Ga0.97N(2.5nm)とが繰り返し5層ずつ交互に積層して、さらにMgを5×1019/cm3含むAl0.15Ga0.85N(4nm)が積層した超格子構造のp側多層膜層(総膜厚:36.5nm)、Mgを1×1020/cm3含むGaNからなるp側コンタクト層(120nm)を順に積層した構造とした。
発光面となる第2半導体層の表面の所定位置〔図1(a)参照〕に、内径が10μmの孔部を備え、外径が76μmの平板リング状のSiO2からなる絶縁体層を、500nmの厚さとなるようにスパッタリング法により形成した。その後、絶縁体層の孔部の直径(穴径)よりも内径が6μm大きい孔部(つまり、内径:16μm)を備えたITOからなる透光性電極層を絶縁体層上及び第2半導体層上に、厚さが170nmとなるように形成した。
さらに、直径が70μmの第2パッド電極を、絶縁体層の孔部を通じて第2半導体層と直接接触するように、スパッタ法により形成した。第2パッド電極の構成は、Ti/Rh/Auの3層構造とし、各層の厚さは、1.5nm/200nm/500nmとした。また、第2パッド電極を形成すると同時に、第1パッド電極を第2パッド電極と同じ層構成で形成した。ここで、第1パッド電極の平面形状は平均径が約70μmの略円形とした。なお、第2パッド電極は、第2半導体層(GaN系p型半導体)とはショットキー接触し、透光性電極層(ITO)とはオーミック接触する。第1パッド電極は第1半導体層(GaN系n型半導体)とはオーミック接触する。
その後、ダイシングにより500μm×290μmの大きさの半導体発光素子を切り出し、これを金属製リードフレームに接着した後、第1パッド電極と第2パッド電極にそれぞれAuワイヤを取り付け、エポキシ樹脂にてモールドした。こうして、実施例1に係る半導体発光素子を作製した。
実施例2に係る半導体発光素子として、絶縁体層の孔部の直径を16μmとし、これに対応した透光性電極層の孔部の直径を22μmとし、それ以外は実施例1に係る半導体発光素子と同等の構造を有する半導体発光素子を作製した。同様に、実施例3,4,5,6にそれぞれ係る半導体発光素子として、絶縁体層の孔部の直径を22μm,28μm,34μm,40μmとし、これに対応した透光性電極層の孔部の直径を28μm,34μm,40μm,46μmとし、それ以外は実施例1に係る半導体発光素子と同等の構造を有する半導体発光素子を作製した。さらに、従来構造の比較例に係る半導体発光素子として、絶縁体層に孔部を設けず、したがって第2パッド電極と第2半導体層とが直接に接触している部分を備えていない半導体発光素子〔図8(a)参照〕を作製した。
比較例及び実施例1〜6にそれぞれ係る半導体発光素子においてオープン不良が発生する電圧を、第1パッド電極と第2パッド電極との間にマシンモデルの電圧印加を行い、その後、第1パッド電極と第2パッド電極との間の導通の有無を調べることにより行った。なお、マシンモデルの電圧印加とは、一般的に、200pFのコンデンサを任意の電圧に充電して、それを素子に印加するものであり、例えば、ダイトロンテクノロジー社製の静電破壊試験装置(型番:DWP−3000)を用いて行うことができる。
図7にオープン不良発生電圧(印加電圧)と、破壊率および累積破壊率との関係を表したグラフを示す。なお、図7では、破壊率(全試料数に対してオープン不良が発生した試料の割合)を棒グラフで、累積破壊率を折れ線グラフで示している。また、横軸のオープン不良発生電圧の数値は、折れ線グラフ(累積破壊率)に対応しており、棒グラフ(破壊率)を実際のオープン不良発生電圧からシフトした位置に記載するとともに、実際のオープン不良発生電圧を棒グラフ近傍に併記している。
比較例に係る半導体発光素子では、534Vの電圧印加ではオープン不良の発生は確認されなかった(つまり、半導体発光素子は発光可能である)。しかし、640Vの電圧印加により、20%の数の半導体発光素子にオープン不良が発生した。さらに、747Vの電圧印加により、60%の数の半導体発光素子にオープン不良が発生し(累積破壊率は80%)、960Vの電圧印加により残りの20%の数の半導体発光素子にオープン不良が発生した(累積破壊率は100%)。比較例に係る半導体発光素子でのオープン不良の発生は、透光性電極層の断線によることが確認された。
これに対して、実施例1に係る半導体発光素子では、534〜854Vの電圧印加ではオープン不良の発生は確認されなかった。この結果を比較例と対比すると、この時点で、約80%の試料では透光性電極層には断線が生じているが、第2パッド電極と第2半導体層とのショットキー接触面を通じて電流が流れることにより、第1半導体層/発光層/第2半導体層に電流経路が確保されたと判断できる。実施例1に係る半導体発光素子では、960Vの電圧印加によって80%の数の半導体発光素子にオープン不良が発生し、1067Vの電圧印加により、残りの20%の数の半導体発光素子にオープン不良が発生した。これは、絶縁体層に設けた孔部の直径が短いために、孔部において第2半導体層と第2パッド電極との間で過電流による破壊が起こったものと判断される。このように、実施例1に係る半導体発光素子では、比較例に係る半導体発光素子に比べて、オープン不良が発生する電圧が高くなり、オープン不良が発生しにくい構造となっていることがわかる。
実施例2〜6に係る半導体発光素子では、1174Vの電圧を印加しても、オープン不良の発生は確認されなかった。したがって、図7には、実施例2〜6に係る半導体発光素子の破壊率を示す棒グラフは示されていない。絶縁体層に設けた孔部の直径を16μm以上とすることで、第2パッド電極と第2半導体層とのショットキー接触面を通じて電流が流れることにより、第1半導体層/発光層/第2半導体層に電流経路が確保され、本試験における印加電圧の範囲内では、過電流によってこの部分も破壊されなかったと判断された。
10,10A,10B,10C 半導体発光素子
11 基板
12 第1半導体層
13 発光層
14 第2半導体層
15 絶縁体層
16 透光性電極層
17 第1パッド電極
18 第2パッド電極
19 孔部
40 コア部(第2パッド電極)
41,41a,41b 延伸部(第2パッド電極)
42 コア部(第1パッド電極)
43 延伸部(第1パッド電極)

Claims (10)

  1. 第1半導体層と、
    前記第1半導体層上に設けられた発光層と、
    前記第1半導体層上に前記発光層と離間して設けられた第1パッド電極と、
    前記発光層上に設けられた第2半導体層と、
    前記第2半導体層上の一部の領域に設けられ、その厚さ方向に貫通する孔部を備えた絶縁体層と、
    前記第2半導体層の他の領域から前記絶縁体層の上面の一部まで連続して設けられた透光性電極層と、
    前記絶縁体層の前記孔部を通じて前記第2半導体層と接触すると共に、前記透光性電極層を挟んで前記絶縁体層と対向する位置に前記透光性電極層と接触するように設けられた第2パッド電極と、を備え、
    前記第2パッド電極と前記第2半導体層の接触抵抗が、前記透光性電極層と前記第2半導体層の接触抵抗よりも大きいことを特徴とする半導体発光素子。
  2. 前記第2パッド電極が前記孔部内で第2半導体層と接触する第1の領域と、前記第1の領域の周囲に、前記絶縁体層と前記透光性電極層と前記第2パッド電極とが積層された第2の領域と、前記第2の領域の周囲に、前記第2半導体層上に前記透光性電極層が設けられた第3の領域とを備えることを特徴とする請求項1に記載の半導体発光素子。
  3. 前記第2パッド電極は、上方から見て、前記第2パッド電極の外縁が前記絶縁体層の外縁よりも内側に位置するか又はその外縁と重なるように設けられていることを特徴とする請求項1又は請求項2に記載の半導体発光素子。
  4. 前記絶縁体層は、コア部と、前記コア部から延設された延伸部と、を備えており、前記コア部に前記孔部が設けられ、
    前記第2パッド電極は、前記絶縁体層のコア部上に設けられた当該第2パッド電極のコア部と、前記絶縁体層の延伸部上に設けられた当該第2パッド電極の延伸部と、を備えることを特徴とする請求項1から請求項3のいずれか一項に記載の半導体発光素子。
  5. 前記絶縁体層の厚さは10〜750nmであり、前記透光性電極層の厚さは20〜400nmであり、前記第2パッド電極の厚さは400〜2000nmであることを特徴とする請求項1から請求項4のいずれか一項に記載の半導体発光素子。
  6. 前記絶縁体層の孔部の開口形状は円形または略円形であり、その開口面積が、前記絶縁体層が前記第2半導体層と接する面積の80%以下であることを特徴とする請求項1から請求項5のいずれか一項に記載の半導体発光素子。
  7. 前記絶縁体層の孔部の平均直径が16μm以上であることを特徴とする請求項1から請求項6のいずれか一項に記載の半導体発光素子。
  8. 前記第1半導体層が所定の基板上に設けられていることを特徴とする請求項1から請求項7のいずれか項に記載の半導体発光素子。
  9. 請求項の半導体発光素子を複数有し、少なくとも2つの前記半導体発光素子が直列に接続されてなることを特徴とする半導体発光装置。
  10. 所定の基板上に請求項1から請求項7のいずれか項に記載の半導体発光素子が複数設けられ、少なくとも2つの前記半導体発光素子が直列に接続されてなることを特徴とする半導体発光装置。
JP2010526781A 2008-08-29 2009-08-28 半導体発光素子及び半導体発光装置 Active JP5177227B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010526781A JP5177227B2 (ja) 2008-08-29 2009-08-28 半導体発光素子及び半導体発光装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008222075 2008-08-29
JP2008222075 2008-08-29
JP2010526781A JP5177227B2 (ja) 2008-08-29 2009-08-28 半導体発光素子及び半導体発光装置
PCT/JP2009/065043 WO2010024375A1 (ja) 2008-08-29 2009-08-28 半導体発光素子及び半導体発光装置

Publications (2)

Publication Number Publication Date
JPWO2010024375A1 JPWO2010024375A1 (ja) 2012-01-26
JP5177227B2 true JP5177227B2 (ja) 2013-04-03

Family

ID=41721538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010526781A Active JP5177227B2 (ja) 2008-08-29 2009-08-28 半導体発光素子及び半導体発光装置

Country Status (7)

Country Link
US (1) US8461617B2 (ja)
EP (1) EP2325900B1 (ja)
JP (1) JP5177227B2 (ja)
KR (1) KR101199218B1 (ja)
CN (1) CN102132426B (ja)
TW (1) TWI493748B (ja)
WO (1) WO2010024375A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10644204B2 (en) 2016-09-21 2020-05-05 Toyoda Gosei Co., Ltd. Light emitting element including contact electrode with laminate structure, and method of manufacturing the same

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019140A (ja) * 2010-07-09 2012-01-26 Showa Denko Kk 半導体発光素子およびランプ、電子機器、機械装置
JP2012028749A (ja) * 2010-07-22 2012-02-09 Seoul Opto Devices Co Ltd 発光ダイオード
JP5095785B2 (ja) 2010-08-09 2012-12-12 株式会社東芝 半導体発光素子及びその製造方法
US8664684B2 (en) * 2010-08-31 2014-03-04 Micron Technology, Inc. Solid state lighting devices with improved contacts and associated methods of manufacturing
JP2012124321A (ja) * 2010-12-08 2012-06-28 Showa Denko Kk 半導体発光素子、ランプおよび半導体発光素子の製造方法
JP2012138465A (ja) * 2010-12-27 2012-07-19 Showa Denko Kk Iii族窒化物半導体発光素子の製造方法およびiii族窒化物半導体発光素子、ランプ、電子機器、機械装置
JP2013098211A (ja) * 2011-10-28 2013-05-20 Nichia Chem Ind Ltd 半導体発光素子
KR101883842B1 (ko) * 2011-12-26 2018-08-01 엘지이노텍 주식회사 발광소자 및 이를 포함하는 조명시스템
JP5826693B2 (ja) * 2012-04-04 2015-12-02 株式会社東芝 半導体発光素子の製造方法
US10804316B2 (en) * 2012-08-07 2020-10-13 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
US9318529B2 (en) * 2012-09-07 2016-04-19 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
US10388690B2 (en) 2012-08-07 2019-08-20 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
DE202013012470U1 (de) 2012-09-07 2017-01-12 Seoul Viosys Co., Ltd. Leuchtdiodenarray auf WAFER-Ebene
DE102012112771A1 (de) * 2012-12-20 2014-06-26 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
JP6102677B2 (ja) * 2012-12-28 2017-03-29 日亜化学工業株式会社 発光素子
TWI578565B (zh) * 2013-09-17 2017-04-11 隆達電子股份有限公司 發光二極體
JP6182050B2 (ja) * 2013-10-28 2017-08-16 株式会社東芝 半導体発光装置
WO2015074353A1 (zh) * 2013-11-25 2015-05-28 扬州中科半导体照明有限公司 一种半导体发光二极管芯片
KR102256590B1 (ko) * 2014-07-31 2021-05-26 서울바이오시스 주식회사 발광 다이오드
KR102200074B1 (ko) * 2014-08-07 2021-01-11 엘지이노텍 주식회사 발광소자 및 조명시스템
USD773410S1 (en) * 2014-10-24 2016-12-06 Epistar Corporation Light-emitting diode array
DE102015111301B4 (de) * 2015-07-13 2022-11-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
JP2016054308A (ja) * 2015-11-17 2016-04-14 日亜化学工業株式会社 半導体発光素子
JP2018206986A (ja) * 2017-06-06 2018-12-27 ソニー株式会社 発光素子および表示装置
JP6402809B2 (ja) * 2017-07-05 2018-10-10 日亜化学工業株式会社 発光装置
US20190189850A1 (en) * 2017-12-19 2019-06-20 Epistar Corporation Light-emitting device
PL441623A1 (pl) * 2022-06-30 2024-01-03 Instytut Fizyki Polskiej Akademii Nauk Kontakt omowy dla przyrządów półprzewodnikowych z podłożem p-GaAs:Zn oraz sposób wykonania takiego kontaktu

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250769A (ja) * 1995-03-13 1996-09-27 Toyoda Gosei Co Ltd 半導体光素子
JP2002353506A (ja) * 2001-05-23 2002-12-06 Sharp Corp 半導体発光素子およびその製造方法
JP2004186543A (ja) * 2002-12-05 2004-07-02 Hitachi Cable Ltd 半導体発光素子及びその製造方法
JP2007287849A (ja) * 2006-04-14 2007-11-01 Nichia Chem Ind Ltd 半導体発光素子

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250768A (ja) 1995-03-13 1996-09-27 Toyoda Gosei Co Ltd 半導体光素子
JPH0936431A (ja) 1995-07-13 1997-02-07 Toshiba Corp 半導体発光素子
JP3675003B2 (ja) 1995-10-27 2005-07-27 昭和電工株式会社 半導体発光素子
JPH09129922A (ja) 1995-10-31 1997-05-16 Sanyo Electric Co Ltd 発光素子と発光素子の製造方法
JP3207773B2 (ja) 1996-12-09 2001-09-10 株式会社東芝 化合物半導体発光素子及びその製造方法
WO1998034285A1 (fr) * 1997-01-31 1998-08-06 Matsushita Electronics Corporation Element electroluminescent, dispositif electroluminescent a semiconducteur, et leur procede de production
KR100434242B1 (ko) * 1997-03-19 2004-06-04 샤프 가부시키가이샤 반도체 발광 소자
JPH114020A (ja) 1997-04-15 1999-01-06 Toshiba Corp 半導体発光素子及びその製造方法、並びに半導体発光装置
JPH1187772A (ja) 1997-09-01 1999-03-30 Showa Denko Kk 半導体発光素子用の電極
JP4284722B2 (ja) 1998-10-15 2009-06-24 パナソニック株式会社 半導体発光素子の製造方法
JP3921989B2 (ja) 2001-10-19 2007-05-30 日亜化学工業株式会社 半導体発光素子
TWI276230B (en) * 2001-12-04 2007-03-11 Epitech Corp Ltd Structure and manufacturing method of light emitting diode
KR100891403B1 (ko) * 2002-08-01 2009-04-02 니치아 카가쿠 고교 가부시키가이샤 반도체 발광 소자 및 그 제조 방법과 그것을 이용한 발광장치
TWI224877B (en) * 2003-12-25 2004-12-01 Super Nova Optoelectronics Cor Gallium nitride series light-emitting diode structure and its manufacturing method
US7173311B2 (en) * 2004-02-02 2007-02-06 Sanken Electric Co., Ltd. Light-emitting semiconductor device with a built-in overvoltage protector
JP2004140416A (ja) 2004-02-12 2004-05-13 Showa Denko Kk 半導体発光素子
TWI244221B (en) * 2004-03-01 2005-11-21 Epistar Corp Micro-reflector containing flip-chip light emitting device
JP4907121B2 (ja) * 2005-07-28 2012-03-28 昭和電工株式会社 発光ダイオード及び発光ダイオードランプ
JP2007042682A (ja) * 2005-07-29 2007-02-15 Sanken Electric Co Ltd 半導体発光素子と保護素子との複合半導体装置及びその製造方法
JP5044986B2 (ja) * 2006-05-17 2012-10-10 サンケン電気株式会社 半導体発光装置
KR100986557B1 (ko) * 2008-04-22 2010-10-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250769A (ja) * 1995-03-13 1996-09-27 Toyoda Gosei Co Ltd 半導体光素子
JP2002353506A (ja) * 2001-05-23 2002-12-06 Sharp Corp 半導体発光素子およびその製造方法
JP2004186543A (ja) * 2002-12-05 2004-07-02 Hitachi Cable Ltd 半導体発光素子及びその製造方法
JP2007287849A (ja) * 2006-04-14 2007-11-01 Nichia Chem Ind Ltd 半導体発光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10644204B2 (en) 2016-09-21 2020-05-05 Toyoda Gosei Co., Ltd. Light emitting element including contact electrode with laminate structure, and method of manufacturing the same

Also Published As

Publication number Publication date
KR101199218B1 (ko) 2012-11-07
US8461617B2 (en) 2013-06-11
US20110156065A1 (en) 2011-06-30
CN102132426A (zh) 2011-07-20
EP2325900A1 (en) 2011-05-25
WO2010024375A1 (ja) 2010-03-04
TW201017935A (en) 2010-05-01
TWI493748B (zh) 2015-07-21
EP2325900B1 (en) 2016-10-26
KR20110031972A (ko) 2011-03-29
JPWO2010024375A1 (ja) 2012-01-26
EP2325900A4 (en) 2013-11-06
CN102132426B (zh) 2013-11-06

Similar Documents

Publication Publication Date Title
JP5177227B2 (ja) 半導体発光素子及び半導体発光装置
JP5045248B2 (ja) 半導体発光素子およびその製造方法
US8552447B2 (en) Semiconductor light-emitting element
JP4604488B2 (ja) 窒化物半導体発光素子およびその製造方法
JP4148264B2 (ja) 半導体素子及びその製造方法
US9472718B2 (en) Semiconductor light-emitting element comprising an insulating reflection layer including plural opening portions
JP5719110B2 (ja) 発光素子
US8274070B2 (en) Semiconductor light-emitting element including an auxiliary electrode
JP4889193B2 (ja) 窒化物半導体発光素子
JP2006203160A (ja) Esd保護能力を有する窒化ガリウム系発光素子及びその製造方法
US9373764B2 (en) Semiconductor light emitting element
JP5098135B2 (ja) 半導体レーザ素子
JP2011035324A (ja) 半導体発光素子、ランプ、電子機器および機械装置
JP2008016629A (ja) 3族窒化物系発光ダイオード素子の製造方法
JP5353809B2 (ja) 半導体発光素子及び発光装置
US9553238B2 (en) Method of manufacturing light emitting element
JP2009038355A (ja) 発光装置
JP5029075B2 (ja) 半導体発光素子及びその製造方法
KR20110139909A (ko) 질화물 반도체 발광소자의 제조방법 및 이에 의해 제조된 질화물 반도체 발광소자
JP2012064759A (ja) 半導体発光装置、半導体発光装置の製造方法
JP5141128B2 (ja) 半導体発光素子
KR100631970B1 (ko) 플립칩용 질화물 반도체 발광소자
JP2011071340A (ja) 発光素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120824

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121224

R150 Certificate of patent or registration of utility model

Ref document number: 5177227

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160118

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250