JP2004186543A - 半導体発光素子及びその製造方法 - Google Patents
半導体発光素子及びその製造方法 Download PDFInfo
- Publication number
- JP2004186543A JP2004186543A JP2002353527A JP2002353527A JP2004186543A JP 2004186543 A JP2004186543 A JP 2004186543A JP 2002353527 A JP2002353527 A JP 2002353527A JP 2002353527 A JP2002353527 A JP 2002353527A JP 2004186543 A JP2004186543 A JP 2004186543A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- transparent conductive
- surface electrode
- light emitting
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Led Devices (AREA)
- Wire Bonding (AREA)
Abstract
【課題】高輝度でダイシングやワイヤボンディング等による表面電極の剥離の問題がなく、順方向動作電圧が低い半導体発光素子及びその製造方法を提供する。
【解決手段】裏面電極１０が形成された第一導電型の基板１に、少なくとも第一導電型のクラッド層２と第二導電型のクラッド層４とに挟まれた活性層３からなる発光部層と、金属酸化物からなる透明導電層７と、表面電極９とが形成された半導体発光素子であって、前記透明導電層７には少なくとも１つの開口部１１が形成されており、前記表面電極９は前記開口部１１を介して前記透明導電層７の下の層と接しており、前記表面電極９における前記透明導電層７の開口部１１上の部分が、前記透明導電層７上の部分より厚い半導体発光素子。
【選択図】 図１
【解決手段】裏面電極１０が形成された第一導電型の基板１に、少なくとも第一導電型のクラッド層２と第二導電型のクラッド層４とに挟まれた活性層３からなる発光部層と、金属酸化物からなる透明導電層７と、表面電極９とが形成された半導体発光素子であって、前記透明導電層７には少なくとも１つの開口部１１が形成されており、前記表面電極９は前記開口部１１を介して前記透明導電層７の下の層と接しており、前記表面電極９における前記透明導電層７の開口部１１上の部分が、前記透明導電層７上の部分より厚い半導体発光素子。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は電極接合性及びワイヤボンダビリティに優れ、順方向電圧の低い高輝度半導体発光素子及びその製造方法に関する。
【０００２】
【従来の技術】
従来発光ダイオード（ＬＥＤ）としては、ＧａＰ系の緑色発光ダイオードやＡｌＧａＡｓ系の赤色発光ダイオードがほとんどであった。しかし、最近ＧａＮ系やＡｌＧａＩｎＰ系の結晶層を有機金属気相成長法（ＭＯＶＰＥ）により成長させる技術が開発され、橙色、黄色、緑色、青色の高輝度発光ダイオードが製造できるようになった。またＭＯＶＰＥ法により形成したエピタキシャルウエハを用いて、これまで不可能であった短波長の発光や、高輝度が得られるＬＥＤが作製できるようになった。
【０００３】
ＬＥＤにおける表面電極直下の層としては、表面電極から注入された電流を効率よく分散し、発光波長に対する吸収が少ないものが要求される。このような透明導電層を作製するのに好適な材料として、酸化インジウムスズ（ＩＴＯ）のような金属酸化物が知られている。ＩＴＯ膜を透明導電層として用いると、従来の厚い電流分散層が不要になるので、低コストで高輝度のＬＥＤが得られるようになる［例えば米国特許５，４８１，１２２号（特許文献１）、特開平１１−４０２０号（特許文献２）］。
【０００４】
しかしエピタキシャルウエハ上にＩＴＯ膜等の金属酸化物層を介して表面電極が形成されたＬＥＤでは、ダイシングやワイヤボンディング等の工程で、表面電極が剥離してしまうという問題が生じることが分かった。また透明導電層と金属電極間に接触抵抗が発生し、順方向動作電圧が高くなるという問題もある。そのため、エピタキシャルウエハ上にＩＴＯ膜を介して表面電極を形成したＬＥＤの実用化は困難である。
【０００５】
上記問題に鑑み本出願人は先に、透明導電膜層に開口部を設けることにより、表面電極の耐剥離性を向上させ、かつ順方向動作電圧を低下させることを提案した（特願２００１−１７３１１０ 号）。図５に示すように、この半導体発光素子は、ｎ型ＧａＡｓ基板１の第一の主面上に、ｎ型ＡｌＧａＩｎＰクラッド層２／アンドープＡｌＧａＩｎＰ活性層３／ｐ型ＡｌＧａＩｎＰクラッド層４からなるダブルヘテロ構造の発光部層１２を有する。さらにｐ型クラッド層４上にはｐ型ＧａＰ等からなる電流分散層５が形成され、その上に開口部１１を有する透明導電層７が形成されている。Ａｕ等からなる表面電極９（光取り出し側）は開口部１１及び電流分散層５に接するように形成され、基板１の第二の主面（裏面）には、全体的にＡｕＧｅ合金等からなる電極１０（裏面電極）が形成されている。
【０００６】
この半導体発光素子では、表面電極９が開口部１１を介して電流分散層５に接しているため、ダイシングやワイヤボンディング等による表面電極９の剥離は効果的に防止される。しかしながらこの半導体発光素子では、開口部１１を有する透明導電層７上に蒸着法により表面電極９を形成するため、表面電極９のうち開口部１１上の部分が透明導電層７上の部分より凹んでいる。このように中央部が凹んだ表面電極９では、ワイヤボンディング不良が起こり易いことが分かった。
【０００７】
開口部１１上のみに透明導電層７より厚い表面電極９を形成すれば、表面電極９の表面凹みはなくなるが、表面電極９と透明導電層７との接触面積が小さくなり、順方向電圧が高くなるという問題がある。
【０００８】
従って本発明の目的は、電極接合性及びワイヤボンダビリティに優れ、順方向電圧の低い高輝度半導体発光素子及びその製造方法を提供することである。
【０００９】
【特許文献１】
米国特許５，４８１，１２２号明細書
【特許文献２】
特開平１１−４０２０号公報
【００１０】
【課題を解決する手段】
上記目的に鑑み鋭意研究の結果、本発明者等は、発光部層上（電流分散層及び／又は剥離防止層が設けられている場合にはその上）に形成された透明導電層に開口部を形成し、露出した発光部層、電流分散層又は剥離防止層に接触するとともに、透明導電層の開口部上の部分が透明導電層上の部分より厚くなるように表面電極を形成することにより、既存のワイヤボンダーでも表面電極の剥離を防止しつつ容易にボンディングできることを発見し、本発明に想到した。
【００１１】
すなわち、本発明の半導体発光素子は、裏面電極が形成された第一導電型の基板に、少なくとも第一導電型のクラッド層と第二導電型のクラッド層とに挟まれた活性層からなる発光部層と、金属酸化物からなる透明導電層と、表面電極とが形成されており、前記透明導電層には少なくとも１つの開口部が形成されており、前記表面電極は前記開口部を介して前記透明導電層の下の層と接しており、前記表面電極における前記透明導電層の開口部上の部分が、前記透明導電層上の部分より厚いことを特徴とする。
【００１２】
上記半導体発光素子において、発光部層と透明導電膜層との間に第二導電型の電流分散層又は剥離防止層が形成されている場合には、表面電極は透明導電層に形成された開口部を介して第二導電型の電流分散層又は剥離防止層と接する。
【００１３】
本発明の半導体発光素子の透明導電層を形成する金属酸化物はＳｎＯ２、Ｉｎ２Ｏ３、ＩＴＯ及びＧａ含有ＺｎＯからなる群から選ばれた少なくとも１種であるのが好ましい。また基板はＧａＡｓからなり、発光部層はＡｌＧａＩｎＰ又はＧａＩｎＰからなるのが好ましい。さらに電流分散層はＧａＰ、ＧａＡｌＰ、ＡｌＧａＩｎＰ、ＡｌＧａＡｓ及びＧａＡｓＰからなる群から選ばれた少なくとも１種の化合物半導体からなるのが好ましい。
【００１４】
本発明の半導体発光素子に使用する剥離防止層は、（１） ＩｎＰ又はＩｎＡｓの二元系化合物半導体、（２） ＡｌＩｎＡｓ又はＡｌＩｎＰの三元系化合物半導体、（３） ＡｌＧａＡｓ、ＡｌＧａＰ、ＧａＩｎＡｓ及びＧａＩｎＰからなる群から選ばれた少なくとも１種の三元系化合物半導体（Ｇａのモル比：０．２以下）、（４） ＡｌＩｎＡｓＰの四元系化合物半導体、（５） ＡｌＧａＩｎＰ、ＡｌＧａＩｎＡｓ、ＡｌＧａＡｓＰ及びＧａＩｎＡｓＰからなる群から選ばれた少なくとも１種の四元系化合物半導体（Ｇａのモル比：０．２以下）、又は（６） ＡｌＧａＩｎＡｓＰからなる五元系化合物半導体（Ｇａのモル比：０．２以下）のいずれかからなるのが好ましい。
【００１５】
本発明の半導体発光素子の製造方法は、（１） 前記透明導電層の開口部に前記透明導電層より厚い第一の表面電極を形成し、（２） 前記第一の表面電極を覆うとともに前記表面電極の周囲の前記透明導電層の表面にも接するように第二の表面電極を形成することを特徴とする。
【００１６】
【発明の実施の形態】
［１］ 半導体発光素子
（Ａ） 構造
本発明の半導体発光素子（例えば発光ダイオード）は、エピタキシャルウエハの上に形成した透明導電層に開口部を形成し、露出した発光部層、電流分散層又は剥離防止層に直接接するとともに、透明導電層の開口部上の部分が透明導電層上の部分より厚くなるように表面電極が設けられていることを特徴とする。
【００１７】
以下、本発明の半導体発光素子の具体的な構造を添付図面を参照して詳細に説明するが、本発明はこれらに限定されず、本発明の趣旨を変更しない限り種々の変更を加えることができる。
【００１８】
（１） 第１の形態
図１は本発明の第１の形態による半導体発光素子の縦断面図であり、図２はその平面図である。図１は図２のＡ−Ａ縦断面図に相当する。ｎ型ＧａＡｓ基板１の第一主面上に順にｎ型ＡｌＧａＩｎＰクラッド層２、アンドープＡｌＧａＩｎＰ活性層３及びｐ型ＡｌＧａＩｎＰクラッド層４が形成されており、ｎ型クラッド層２、活性層３及びｐ型クラッド層４によりダブルへテロ構造の発光部層１２が構成されている。ｎ型ＧａＡｓ基板１とｎ型ＡｌＧａＩｎＰクラッド層２の間に、バッファ層（図示せず）及び分布ブラッグ反射層（ＤＢＲ層、図示せず）を形成しても良い。
【００１９】
ｐ型クラッド層４の表面上にｐ型電流分散層５が形成され、ｐ型電流分散層５の表面上に透明導電層７が形成されている。透明導電層７には開口部１１（図２に破線で示す）が形成されている。透明導電層７の開口部１１上に開口部１１と同形で透明導電層７より厚い第一の表面電極９１が形成されており、さらに第一の表面電極９１を被覆するとともに第一の表面電極９１の周囲の透明導電層７の表面に接する第二の表面電極９２（図２に実線で示す）が形成されている。このため、第一の表面電極９１は透明導電層７とその下のｐ型電流分散層５の両方に接している。ダイシング等により透明導電膜層７がエピタキシャル層から剥離するのを防止するために、ｐ型電流分散層５の上に透明導電膜層７の下地として剥離防止層（図示せず）が形成されている場合には、第一の表面電極９１は剥離防止層と接する。なおｎ型ＧａＡｓ基板１の裏面全面には裏面電極１０が形成されている。
【００２０】
（２） 第２の形態
図３は本発明の第２の形態による半導体発光素子の縦端面図であり、図４はその平面図である。図３は図４のＢ−Ｂ縦端面図に相当する。この形態の半導体発光素子では、透明導電層７に複数の開口部１１（図４の破線で示す）が形成されており、各開口部１１には第一の表面電極９１が同形に形成されている。第二の表面電極９２（図４に実線で示す）は第一の表面電極９１の包絡線より僅かに大きな領域に形成されている。その他の構造については第１の形態と同じであるので、説明を省略する。第２の形態でも、各第一の表面電極９１は透明導電層７と電流分散層５の両方に接している。
【００２１】
いずれの形態においても、第一の表面電極９１と下の層との十分な接合強度を得るために、開口部１１の面積（複数の開口部１１を有する場合には合計面積）は、第二の表面電極９２の面積の１％以上であるのが好ましく、３〜５０％であるのがより好ましい。開口部１１の面積が１％未満では表面電極９の耐剥離性の向上が得られない。一方、開口部１１の面積が９５％超であると、透明導電層７の電流分散効果が不十分になり、発色出力が低くなる。
【００２２】
（Ｂ） 各層
（１） 基板
基板の材質はエピタキシャル層を構成する結晶層と熱膨張係数、格子定数等の特性が一致するものが好ましく、具体的にはＧａＡｓ、ＧａＰ、ＩｎＰ等が好ましく、特にＧａＡｓが好ましい。
【００２３】
（２） 発光部層
発光部層１２は、ｐ−ｎ接合型のダブルへテロ接合構造からなるのが好ましく、第一導電型のクラッド層（ｎ型クラッド層２）、活性層３及び第二導電型のクラッド層（ｐ型クラッド層４）からなるのが好ましい。また発光部層１２は、混晶系の化合物半導体により構成するのが好ましい。具体的にはＡｌＧａＩｎＰ、ＧａＩｎＰ、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓ等の混晶が好ましく、ＡｌＧａＩｎＰ及びＧａＩｎＰがより好ましい。特にインジウム組成比を約０．５とする（ＡｌｘＧａ１−ｘ）０．５Ｉｎ０．５Ｐ（０≦ｘ≦１）は、ＧａＡｓ単結晶基板と格子整合するため好ましい。
【００２４】
（３） 電流分散層
ｐ型電流分散層５は、発光波長の吸収が少なく、かつ比抵抗が低い材料の中から選ばれる。具体的にはＧａＰ、ＧａＡｌＰ、ＡｌＧａＩｎＰ、ＧａＡｓＰ、ＡｌＧａＡｓ等の化合物半導体が好ましい。電流分散層５はできるだけ薄い方が好ましい。
【００２５】
（４） 剥離防止層
剥離防止層は、（１） ＩｎＰ又はＩｎＡｓの二元系化合物半導体、（２） ＡｌＩｎＡｓ又はＡｌＩｎＰの三元系化合物半導体、（３） ＡｌＧａＡｓ、ＡｌＧａＰ、ＧａＩｎＡｓ及びＧａＩｎＰからなる群から選ばれた少なくとも１種の三元系化合物半導体（Ｇａのモル比：０．２以下）、（４） ＡｌＩｎＡｓＰの四元系化合物半導体、（５） ＡｌＧａＩｎＰ、ＡｌＧａＩｎＡｓ、ＡｌＧａＡｓＰ及びＧａＩｎＡｓＰからなる群から選ばれた少なくとも１種の四元系化合物半導体（Ｇａのモル比：０．２以下）、又は（６） ＡｌＧａＩｎＡｓＰからなる五元系化合物半導体（Ｇａのモル比：０．２以下）のいずれかであるのが好ましい。
【００２６】
（５） 透明導電層
透明導電層７の比抵抗は電流分散層５の比抵抗より大幅に低い。例えばＩＴＯ層の比抵抗は一般に約３×１０−６Ωｍであり、ＩＴＯの比抵抗はｐ形ＧａＰ層の比抵抗の約百分の一である。そのため透明導電層７を用いることにより、エピタキシャル半導体層の厚さを大幅に減少させることができる。透明導電層７は、酸化錫（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化インジウム錫（ＩＴＯ）、酸化マグネシウム（ＭｇＯ）等の酸化物からなるのが好ましく、特に酸化インジウム錫（ＩＴＯ）からなるのが好ましい。ＩＴＯの比抵抗は約３×１０−６Ωｍで、ｐ型ＧａＰの比抵抗の約百分の一であるので、透明導電層７をＩＴＯで形成することにより、透明導電層７の厚さを大幅に減少することができる。
【００２７】
（６） 電極
（ａ）表面電極
表面電極９は第一の表面電極９１及び第二の表面電極９２からなり、第一の表面電極９１は下部層との良好なオーミック特性及び密着性を有し、第二の表面電極９２は良好なボンディング特性を有するのが好ましい。また各表面電極９１， ９２は、金属（Ａｕ、Ｚｎ、Ｎｉ、Ａｌ等）、金属合金（Ａｕ−Ｚｎ、Ａｕ−Ｂｅ等）等の複数の層からなる重層電極であってもよい。第二の表面電極９２はＡｕ、Ａｌ等のボンディング特性の良い金属からなるのが好ましい。各表面電極９１， ９２の重層電極は酸化ニッケル（ＮｉＯ）、酸化チタン（ＴｉＯ２）等の金属酸化物からなる層を含んでいても良い。
【００２８】
（ｂ） 裏面電極
裏面電極１０は、表面電極９と同様に良好なオーミック特性および密着性が要求されるため、金属（Ａｕ、Ｎｉ等）、金属合金（Ａｕ−Ｇｅ等）等の複数の層からなる重層電極であるのが好ましい。例えば、Ａｕ−Ｇｅ合金、Ｎｉ及びＡｕが順次積層された電極等が好ましい。裏面電極１０は基板裏面の全面又は一部に形成され、最上層はＡｕ、Ａｌなどのボンディング特性の良い金属からなるのが好ましい。
【００２９】
［２］ 半導体発光素子の製造方法
（１） エピタキシャル層の形成
エピタキシャル層を形成させる好ましい方法として、固相エピタキシャル成長法、液相エピタキシャル成長法又は気相エピタキシャル成長法が挙げられるが、エピタキシャル層の品質及び均一性の観点から気相エピタキシャル成長法がより好ましい。具体的には有機金属気相エピタキシャル成長法（ＭＯＶＰＥ法）、分子線エピタキシャル成長法（ＭＢＥ法）等が好ましい。
【００３０】
（２） 開口部を有する透明導電層の形成
開口部１１を有する透明導電層７は、発光部層上（電流分散層及び／又は剥離防止層が設けられている場合にはその上）に公知の方法で作製することができる。例えば▲１▼ 塗布法（スピン式、ディップ式、ローラ式、スプレー式等）等により透明導電層７を形成し、さらにレジストマスクをしてから露光した後、エッチングにより開口部１１を形成する方法、▲２▼ マスクを使用した蒸着法により所望の開口部１１を有する透明導電層７を直接形成する方法、▲３▼ 塗布法（スピン式、ディップ式、ローラ式、スプレー式等）等により透明導電層７を形成した後、イオンミリング等の膜除去方法によって透明導電層７の一部を除去して開口部１１を形成する方法、▲４▼ これら公知の方法の任意の組合せによる方法等が挙げられる。
【００３１】
開口部１１の形状は特に制限はなく、円形、角形（四角、菱形、多角形等）、円形や角形に突起を付けた形状、リング状等任意の形状を設けることが可能である。また開口部１１の数は１つである必要はなく、図３及び４に示すように複数でも良い。
【００３２】
（３） 電極の形成
図１及び３に示すように、透明導電層７の開口部１１いっぱいに透明導電層７より厚い第一の表面電極９１を蒸着し、次に第一の表面電極９１を覆うとともに周囲の透明導電層７の表面と接するように、第二の表面電極９２を蒸着する。このため表面電極９は、透明導電層７の開口部１１上の部分が透明導電層７上の部分より厚くなる。裏面電極１０は基板１の裏面に同様の導電性金属又はその合金を蒸着することにより形成する。蒸着方法として、高周波スパッタリング法、イオンプレーティング法、電子ビーム（ＥＢ）蒸着法、真空蒸着法等が挙げられる。
【００３３】
均一な電流分散性の観点から、例えば第１の形態のように１つの開口部１１に第一の表面電極９１を形成する場合、第一の表面電極９１の中心と、開口部１１の中心と、第二の表面電極９２の中心とは実質的に一致するのが好ましい。また第２の形態のように複数の開口部１１の各々に第一の表面電極９１を形成する場合、全ての第一の表面電極９１により包囲される領域の中心と、全ての開口部１１により包囲される領域の中心と、第二の表面電極９２の中心とは実質的に一致するのが好ましい。
【００３４】
電極にオーミック性を付与するために、例えば窒素ガス、アルゴンガス等の不活性雰囲気中で熱処理（アロイング）を施しても良い。
【００３５】
【実施例】
本発明を以下の実施例によりさらに詳細に説明するが、本発明はそれらに限定されるものではない。
【００３６】
実施例１
図１及び図２に示す構造の赤色発光ダイオード（発光波長６３０ ｎｍ付近）をＭＯＶＰＥ法により作製した。
【００３７】
（１） エピタキシャルウエハの作製
まず７００℃に加熱したｎ型ＧａＡｓ基板１上に、厚さ５００ ｎｍのｎ型（Ｓｅドープ）ＧａＡｓバッファ層、厚さ５００ ｎｍのｎ型（Ｓｅドープ）（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層２（Ｓｅドープ量：１．０×１０１８ｃｍ−３）、厚さ６００ ｎｍのアンドープ（Ａｌ０．１５Ｇａ０．８５）０．５Ｉｎ０．５Ｐ活性層３、厚さ５００ ｎｍのｐ型（亜鉛ドープ）（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層４（亜鉛ドープ量：５×１０１７ｃｍ−３）、及び厚さ２μｍのｐ型（亜鉛ドープ）ＧａＰ電流分散層５（亜鉛ドープ量：５×１０１８ｃｍ−３）を、ＭＯＶＰＥ法により順にエピタキシャル成長させた。発光部層１２（クラッド層２、発光層３、クラッド層４）のＭＯＶＰＥ成長は、７００℃の温度及び５０ Ｔｏｒｒ（６６．７ ｈＰａ）の圧力で、０．３〜１．０ ｎｍ／秒の成長速度で行ない、供給したＶ族元素とＩＩＩ族元素の比（Ｖ／ＩＩＩ比）は３００〜６００の範囲であった。またＧａＰ電流分散層５は、成長速度１ｎｍ／秒、Ｖ／ＩＩＩ比１００の条件で形成した。
【００３８】
キャリアガスに水素を使用し、それぞれＡｌ供給源としてトリメチルアルミニウム（ＴＭＡ）、Ｇａ供給源としてトリメチルガリウム（ＴＭＧ）、Ｉｎ供給源としてトリメチルインジウム（ＴＭＩ）、Ａｓ供給源としてアルシン（ＡｓＨ３）、Ｐ供給源としてホスフィン（ＰＨ３）、Ｚｎ供給源としてジエチル亜鉛（ＤＥＺ）、及びＳｅ供給源としてＨ２Ｓｅを使用した。
【００３９】
（２） 透明導電層の作製
上記のようにして作製したエピタキシャルウエハの表面に、塗布法によりＩＴＯ膜を形成した。ＩＴＯ膜を形成したエピタキシャルウェハを２×１０−６ Ｔｏｒｒ（２．７×１０−４Ｐａ）の真空中で５００℃で１時間焼成し、厚さ３００ ｎｍのＩＴＯ透明導電層７を形成した。
【００４０】
（３） 表面電極の作製
ＩＴＯ透明導電層７にフォトリソグラフィ法により開口部１１を作製した。具体的には、ＩＴＯ透明導電層７上に２次元的に一定間隔で直径７５μｍの円形開口部を有するレジストマスクを形成し、露光後に塩酸／硝酸／純水からなるエッチング液を用いて、レジストマスクの円形開口部に露出したＩＴＯ膜を除去し、開口部１１を作製した。レジストマスクの円形開口部１１に、厚さ６０ ｎｍの金−亜鉛合金、厚さ１０ ｎｍのニッケル、及び厚さ１０００ ｎｍの金を順に蒸着した後、レジストマスクを除去することにより、直径７５μｍの円形の第一の表面電極９１を形成した。次いで、開口部１１と中心が一致する直径１３５μｍの円形開口部を有するレジストマスクをＩＴＯ膜上に形成した。レジストマスクの円形開口部に、厚さ５００ ｎｍの金を第一の表面電極９１を覆うように蒸着した後、レジストマスクを除去することにより、直径１３５μｍの円形の第二の表面電極９２を形成した。得られた表面電極のうち開口部１１上の部分の厚さは１５７０ ｎｍであり、その周囲の透明導電層７上の部分の厚さは５００ ｎｍであった。
【００４１】
（４） 裏面電極の形成
基板１の裏面全体に、厚さ６０ ｎｍの金−ゲルマニウム合金、厚さ１０ ｎｍのニッケル及び厚さ５００ ｎｍの金を順に蒸着し、ｎ型の裏面電極１０を形成した。
【００４２】
第一及び第二の表面電極９１， ９２及び裏面電極１０にオーミック性を付与するために、窒素ガス雰囲気中、４００℃で５分間の熱処理（アロイング）を行なった。
【００４３】
（５） 半導体発光素子の作製及び評価
上記のようにして第一及び第二の表面電極９１， ９２からなる表面電極９及び裏面電極１０まで形成したエピタキシャルウェハを、表面電極９を１つずつ含む３００μｍ角のサイズでダイシングした。各半導体発光素子をフレームに固定し、第二の表面電極９２にワイヤボンディングを、裏面電極１０にダイボンディングを行なって、発光ダイオードチップを作製した。得られた発光ダイオードチップの順方向動作電圧（２０ ｍＡ通電時）及び発光出力（２０ ｍＡ通電時）を調べたところ、それぞれ１．９０ Ｖ、２．２ ｍＷであった。また発光ダイオードチップのワイヤボンディングの不良率はゼロであった。
【００４４】
比較例１
ＩＴＯ透明導電層７に直径７５μｍの開口部１１を形成した後、開口部１１と中心が一致するように直径１３５μｍの円形開口部を有するレジストマスクを形成し、厚さ６０ ｎｍの金−亜鉛合金、厚さ１０ ｎｍのニッケル、及び厚さ１０００ ｎｍの金を順に蒸着した以外実施例１と同様にして、図５に示す発光ダイオードチップを作製した。得られた発光ダイオードチップの順方向動作電圧（２０ ｍＡ通電時）及び発光出力（２０ ｍＡ通電時）を調べたところ、それぞれ１．９０ Ｖ、２．２ ｍＷであった。また発光ダイオードチップのワイヤボンディングの不良率は５〜１０％であった。
【００４５】
以上の通り、透明導電層の開口部上の部分が透明導電層上の部分より厚くなるように表面電極９が形成された本発明の半導体発光素子では、ワイヤボンディング不良が効果的に防止される。
【００４６】
本発明は上記実施例に限定されず、本発明の技術的思想の範囲内で種々の変更を施すことができる。例えば、透明導電層に設ける開口部の形状及び数は図示の例に限定されず、透明導電層の下の層（クラッド層、電流分散層又は剥離防止層）と接するとともに、透明導電層の開口部上の部分が透明導電層上の部分より厚くなるように表面電極が形成されていればいかなるものでも良い。
【００４７】
【発明の効果】
上記の通り、本発明の半導体発光素子では、表面電極は透明導電層の開口部上の部分が透明導電層上の部分より厚いので、表面電極の剥離やワイヤボンディング不良が効果的に防止され、さらに順方向動作電圧を低く抑えることができる。従ってエピタキシャルウエハの膜厚を薄くすることが可能であり、コストの削減及び製造時の歩留まりの向上が可能である。
【図面の簡単な説明】
【図１】本発明の一実施例による半導体発光素子を示す縦断面図であり、図２のＡ−Ａ縦断面図に相当する。
【図２】本発明の一実施例による半導体発光素子を示す平面図である。
【図３】本発明の別の実施例による半導体発光素子を示す縦端面図であり、図４のＢ−Ｂ縦端面図に相当する。
【図４】本発明の別の実施例による半導体発光素子を示す平面図である。
【図５】従来の半導体発光素子を示す縦断面図である。
【符号の説明】
１・・・基板
２・・・第１クラッド層
３・・・活性層
４・・・第２クラッド層
５・・・電流分散層
７・・・透明導電層
９・・・表面電極
９１・・・第一の表面電極
９２・・・第二の表面電極
１０・・・裏面電極
１１・・・開口部
１２・・・発光部層
【発明の属する技術分野】
本発明は電極接合性及びワイヤボンダビリティに優れ、順方向電圧の低い高輝度半導体発光素子及びその製造方法に関する。
【０００２】
【従来の技術】
従来発光ダイオード（ＬＥＤ）としては、ＧａＰ系の緑色発光ダイオードやＡｌＧａＡｓ系の赤色発光ダイオードがほとんどであった。しかし、最近ＧａＮ系やＡｌＧａＩｎＰ系の結晶層を有機金属気相成長法（ＭＯＶＰＥ）により成長させる技術が開発され、橙色、黄色、緑色、青色の高輝度発光ダイオードが製造できるようになった。またＭＯＶＰＥ法により形成したエピタキシャルウエハを用いて、これまで不可能であった短波長の発光や、高輝度が得られるＬＥＤが作製できるようになった。
【０００３】
ＬＥＤにおける表面電極直下の層としては、表面電極から注入された電流を効率よく分散し、発光波長に対する吸収が少ないものが要求される。このような透明導電層を作製するのに好適な材料として、酸化インジウムスズ（ＩＴＯ）のような金属酸化物が知られている。ＩＴＯ膜を透明導電層として用いると、従来の厚い電流分散層が不要になるので、低コストで高輝度のＬＥＤが得られるようになる［例えば米国特許５，４８１，１２２号（特許文献１）、特開平１１−４０２０号（特許文献２）］。
【０００４】
しかしエピタキシャルウエハ上にＩＴＯ膜等の金属酸化物層を介して表面電極が形成されたＬＥＤでは、ダイシングやワイヤボンディング等の工程で、表面電極が剥離してしまうという問題が生じることが分かった。また透明導電層と金属電極間に接触抵抗が発生し、順方向動作電圧が高くなるという問題もある。そのため、エピタキシャルウエハ上にＩＴＯ膜を介して表面電極を形成したＬＥＤの実用化は困難である。
【０００５】
上記問題に鑑み本出願人は先に、透明導電膜層に開口部を設けることにより、表面電極の耐剥離性を向上させ、かつ順方向動作電圧を低下させることを提案した（特願２００１−１７３１１０ 号）。図５に示すように、この半導体発光素子は、ｎ型ＧａＡｓ基板１の第一の主面上に、ｎ型ＡｌＧａＩｎＰクラッド層２／アンドープＡｌＧａＩｎＰ活性層３／ｐ型ＡｌＧａＩｎＰクラッド層４からなるダブルヘテロ構造の発光部層１２を有する。さらにｐ型クラッド層４上にはｐ型ＧａＰ等からなる電流分散層５が形成され、その上に開口部１１を有する透明導電層７が形成されている。Ａｕ等からなる表面電極９（光取り出し側）は開口部１１及び電流分散層５に接するように形成され、基板１の第二の主面（裏面）には、全体的にＡｕＧｅ合金等からなる電極１０（裏面電極）が形成されている。
【０００６】
この半導体発光素子では、表面電極９が開口部１１を介して電流分散層５に接しているため、ダイシングやワイヤボンディング等による表面電極９の剥離は効果的に防止される。しかしながらこの半導体発光素子では、開口部１１を有する透明導電層７上に蒸着法により表面電極９を形成するため、表面電極９のうち開口部１１上の部分が透明導電層７上の部分より凹んでいる。このように中央部が凹んだ表面電極９では、ワイヤボンディング不良が起こり易いことが分かった。
【０００７】
開口部１１上のみに透明導電層７より厚い表面電極９を形成すれば、表面電極９の表面凹みはなくなるが、表面電極９と透明導電層７との接触面積が小さくなり、順方向電圧が高くなるという問題がある。
【０００８】
従って本発明の目的は、電極接合性及びワイヤボンダビリティに優れ、順方向電圧の低い高輝度半導体発光素子及びその製造方法を提供することである。
【０００９】
【特許文献１】
米国特許５，４８１，１２２号明細書
【特許文献２】
特開平１１−４０２０号公報
【００１０】
【課題を解決する手段】
上記目的に鑑み鋭意研究の結果、本発明者等は、発光部層上（電流分散層及び／又は剥離防止層が設けられている場合にはその上）に形成された透明導電層に開口部を形成し、露出した発光部層、電流分散層又は剥離防止層に接触するとともに、透明導電層の開口部上の部分が透明導電層上の部分より厚くなるように表面電極を形成することにより、既存のワイヤボンダーでも表面電極の剥離を防止しつつ容易にボンディングできることを発見し、本発明に想到した。
【００１１】
すなわち、本発明の半導体発光素子は、裏面電極が形成された第一導電型の基板に、少なくとも第一導電型のクラッド層と第二導電型のクラッド層とに挟まれた活性層からなる発光部層と、金属酸化物からなる透明導電層と、表面電極とが形成されており、前記透明導電層には少なくとも１つの開口部が形成されており、前記表面電極は前記開口部を介して前記透明導電層の下の層と接しており、前記表面電極における前記透明導電層の開口部上の部分が、前記透明導電層上の部分より厚いことを特徴とする。
【００１２】
上記半導体発光素子において、発光部層と透明導電膜層との間に第二導電型の電流分散層又は剥離防止層が形成されている場合には、表面電極は透明導電層に形成された開口部を介して第二導電型の電流分散層又は剥離防止層と接する。
【００１３】
本発明の半導体発光素子の透明導電層を形成する金属酸化物はＳｎＯ２、Ｉｎ２Ｏ３、ＩＴＯ及びＧａ含有ＺｎＯからなる群から選ばれた少なくとも１種であるのが好ましい。また基板はＧａＡｓからなり、発光部層はＡｌＧａＩｎＰ又はＧａＩｎＰからなるのが好ましい。さらに電流分散層はＧａＰ、ＧａＡｌＰ、ＡｌＧａＩｎＰ、ＡｌＧａＡｓ及びＧａＡｓＰからなる群から選ばれた少なくとも１種の化合物半導体からなるのが好ましい。
【００１４】
本発明の半導体発光素子に使用する剥離防止層は、（１） ＩｎＰ又はＩｎＡｓの二元系化合物半導体、（２） ＡｌＩｎＡｓ又はＡｌＩｎＰの三元系化合物半導体、（３） ＡｌＧａＡｓ、ＡｌＧａＰ、ＧａＩｎＡｓ及びＧａＩｎＰからなる群から選ばれた少なくとも１種の三元系化合物半導体（Ｇａのモル比：０．２以下）、（４） ＡｌＩｎＡｓＰの四元系化合物半導体、（５） ＡｌＧａＩｎＰ、ＡｌＧａＩｎＡｓ、ＡｌＧａＡｓＰ及びＧａＩｎＡｓＰからなる群から選ばれた少なくとも１種の四元系化合物半導体（Ｇａのモル比：０．２以下）、又は（６） ＡｌＧａＩｎＡｓＰからなる五元系化合物半導体（Ｇａのモル比：０．２以下）のいずれかからなるのが好ましい。
【００１５】
本発明の半導体発光素子の製造方法は、（１） 前記透明導電層の開口部に前記透明導電層より厚い第一の表面電極を形成し、（２） 前記第一の表面電極を覆うとともに前記表面電極の周囲の前記透明導電層の表面にも接するように第二の表面電極を形成することを特徴とする。
【００１６】
【発明の実施の形態】
［１］ 半導体発光素子
（Ａ） 構造
本発明の半導体発光素子（例えば発光ダイオード）は、エピタキシャルウエハの上に形成した透明導電層に開口部を形成し、露出した発光部層、電流分散層又は剥離防止層に直接接するとともに、透明導電層の開口部上の部分が透明導電層上の部分より厚くなるように表面電極が設けられていることを特徴とする。
【００１７】
以下、本発明の半導体発光素子の具体的な構造を添付図面を参照して詳細に説明するが、本発明はこれらに限定されず、本発明の趣旨を変更しない限り種々の変更を加えることができる。
【００１８】
（１） 第１の形態
図１は本発明の第１の形態による半導体発光素子の縦断面図であり、図２はその平面図である。図１は図２のＡ−Ａ縦断面図に相当する。ｎ型ＧａＡｓ基板１の第一主面上に順にｎ型ＡｌＧａＩｎＰクラッド層２、アンドープＡｌＧａＩｎＰ活性層３及びｐ型ＡｌＧａＩｎＰクラッド層４が形成されており、ｎ型クラッド層２、活性層３及びｐ型クラッド層４によりダブルへテロ構造の発光部層１２が構成されている。ｎ型ＧａＡｓ基板１とｎ型ＡｌＧａＩｎＰクラッド層２の間に、バッファ層（図示せず）及び分布ブラッグ反射層（ＤＢＲ層、図示せず）を形成しても良い。
【００１９】
ｐ型クラッド層４の表面上にｐ型電流分散層５が形成され、ｐ型電流分散層５の表面上に透明導電層７が形成されている。透明導電層７には開口部１１（図２に破線で示す）が形成されている。透明導電層７の開口部１１上に開口部１１と同形で透明導電層７より厚い第一の表面電極９１が形成されており、さらに第一の表面電極９１を被覆するとともに第一の表面電極９１の周囲の透明導電層７の表面に接する第二の表面電極９２（図２に実線で示す）が形成されている。このため、第一の表面電極９１は透明導電層７とその下のｐ型電流分散層５の両方に接している。ダイシング等により透明導電膜層７がエピタキシャル層から剥離するのを防止するために、ｐ型電流分散層５の上に透明導電膜層７の下地として剥離防止層（図示せず）が形成されている場合には、第一の表面電極９１は剥離防止層と接する。なおｎ型ＧａＡｓ基板１の裏面全面には裏面電極１０が形成されている。
【００２０】
（２） 第２の形態
図３は本発明の第２の形態による半導体発光素子の縦端面図であり、図４はその平面図である。図３は図４のＢ−Ｂ縦端面図に相当する。この形態の半導体発光素子では、透明導電層７に複数の開口部１１（図４の破線で示す）が形成されており、各開口部１１には第一の表面電極９１が同形に形成されている。第二の表面電極９２（図４に実線で示す）は第一の表面電極９１の包絡線より僅かに大きな領域に形成されている。その他の構造については第１の形態と同じであるので、説明を省略する。第２の形態でも、各第一の表面電極９１は透明導電層７と電流分散層５の両方に接している。
【００２１】
いずれの形態においても、第一の表面電極９１と下の層との十分な接合強度を得るために、開口部１１の面積（複数の開口部１１を有する場合には合計面積）は、第二の表面電極９２の面積の１％以上であるのが好ましく、３〜５０％であるのがより好ましい。開口部１１の面積が１％未満では表面電極９の耐剥離性の向上が得られない。一方、開口部１１の面積が９５％超であると、透明導電層７の電流分散効果が不十分になり、発色出力が低くなる。
【００２２】
（Ｂ） 各層
（１） 基板
基板の材質はエピタキシャル層を構成する結晶層と熱膨張係数、格子定数等の特性が一致するものが好ましく、具体的にはＧａＡｓ、ＧａＰ、ＩｎＰ等が好ましく、特にＧａＡｓが好ましい。
【００２３】
（２） 発光部層
発光部層１２は、ｐ−ｎ接合型のダブルへテロ接合構造からなるのが好ましく、第一導電型のクラッド層（ｎ型クラッド層２）、活性層３及び第二導電型のクラッド層（ｐ型クラッド層４）からなるのが好ましい。また発光部層１２は、混晶系の化合物半導体により構成するのが好ましい。具体的にはＡｌＧａＩｎＰ、ＧａＩｎＰ、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓ等の混晶が好ましく、ＡｌＧａＩｎＰ及びＧａＩｎＰがより好ましい。特にインジウム組成比を約０．５とする（ＡｌｘＧａ１−ｘ）０．５Ｉｎ０．５Ｐ（０≦ｘ≦１）は、ＧａＡｓ単結晶基板と格子整合するため好ましい。
【００２４】
（３） 電流分散層
ｐ型電流分散層５は、発光波長の吸収が少なく、かつ比抵抗が低い材料の中から選ばれる。具体的にはＧａＰ、ＧａＡｌＰ、ＡｌＧａＩｎＰ、ＧａＡｓＰ、ＡｌＧａＡｓ等の化合物半導体が好ましい。電流分散層５はできるだけ薄い方が好ましい。
【００２５】
（４） 剥離防止層
剥離防止層は、（１） ＩｎＰ又はＩｎＡｓの二元系化合物半導体、（２） ＡｌＩｎＡｓ又はＡｌＩｎＰの三元系化合物半導体、（３） ＡｌＧａＡｓ、ＡｌＧａＰ、ＧａＩｎＡｓ及びＧａＩｎＰからなる群から選ばれた少なくとも１種の三元系化合物半導体（Ｇａのモル比：０．２以下）、（４） ＡｌＩｎＡｓＰの四元系化合物半導体、（５） ＡｌＧａＩｎＰ、ＡｌＧａＩｎＡｓ、ＡｌＧａＡｓＰ及びＧａＩｎＡｓＰからなる群から選ばれた少なくとも１種の四元系化合物半導体（Ｇａのモル比：０．２以下）、又は（６） ＡｌＧａＩｎＡｓＰからなる五元系化合物半導体（Ｇａのモル比：０．２以下）のいずれかであるのが好ましい。
【００２６】
（５） 透明導電層
透明導電層７の比抵抗は電流分散層５の比抵抗より大幅に低い。例えばＩＴＯ層の比抵抗は一般に約３×１０−６Ωｍであり、ＩＴＯの比抵抗はｐ形ＧａＰ層の比抵抗の約百分の一である。そのため透明導電層７を用いることにより、エピタキシャル半導体層の厚さを大幅に減少させることができる。透明導電層７は、酸化錫（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化インジウム錫（ＩＴＯ）、酸化マグネシウム（ＭｇＯ）等の酸化物からなるのが好ましく、特に酸化インジウム錫（ＩＴＯ）からなるのが好ましい。ＩＴＯの比抵抗は約３×１０−６Ωｍで、ｐ型ＧａＰの比抵抗の約百分の一であるので、透明導電層７をＩＴＯで形成することにより、透明導電層７の厚さを大幅に減少することができる。
【００２７】
（６） 電極
（ａ）表面電極
表面電極９は第一の表面電極９１及び第二の表面電極９２からなり、第一の表面電極９１は下部層との良好なオーミック特性及び密着性を有し、第二の表面電極９２は良好なボンディング特性を有するのが好ましい。また各表面電極９１， ９２は、金属（Ａｕ、Ｚｎ、Ｎｉ、Ａｌ等）、金属合金（Ａｕ−Ｚｎ、Ａｕ−Ｂｅ等）等の複数の層からなる重層電極であってもよい。第二の表面電極９２はＡｕ、Ａｌ等のボンディング特性の良い金属からなるのが好ましい。各表面電極９１， ９２の重層電極は酸化ニッケル（ＮｉＯ）、酸化チタン（ＴｉＯ２）等の金属酸化物からなる層を含んでいても良い。
【００２８】
（ｂ） 裏面電極
裏面電極１０は、表面電極９と同様に良好なオーミック特性および密着性が要求されるため、金属（Ａｕ、Ｎｉ等）、金属合金（Ａｕ−Ｇｅ等）等の複数の層からなる重層電極であるのが好ましい。例えば、Ａｕ−Ｇｅ合金、Ｎｉ及びＡｕが順次積層された電極等が好ましい。裏面電極１０は基板裏面の全面又は一部に形成され、最上層はＡｕ、Ａｌなどのボンディング特性の良い金属からなるのが好ましい。
【００２９】
［２］ 半導体発光素子の製造方法
（１） エピタキシャル層の形成
エピタキシャル層を形成させる好ましい方法として、固相エピタキシャル成長法、液相エピタキシャル成長法又は気相エピタキシャル成長法が挙げられるが、エピタキシャル層の品質及び均一性の観点から気相エピタキシャル成長法がより好ましい。具体的には有機金属気相エピタキシャル成長法（ＭＯＶＰＥ法）、分子線エピタキシャル成長法（ＭＢＥ法）等が好ましい。
【００３０】
（２） 開口部を有する透明導電層の形成
開口部１１を有する透明導電層７は、発光部層上（電流分散層及び／又は剥離防止層が設けられている場合にはその上）に公知の方法で作製することができる。例えば▲１▼ 塗布法（スピン式、ディップ式、ローラ式、スプレー式等）等により透明導電層７を形成し、さらにレジストマスクをしてから露光した後、エッチングにより開口部１１を形成する方法、▲２▼ マスクを使用した蒸着法により所望の開口部１１を有する透明導電層７を直接形成する方法、▲３▼ 塗布法（スピン式、ディップ式、ローラ式、スプレー式等）等により透明導電層７を形成した後、イオンミリング等の膜除去方法によって透明導電層７の一部を除去して開口部１１を形成する方法、▲４▼ これら公知の方法の任意の組合せによる方法等が挙げられる。
【００３１】
開口部１１の形状は特に制限はなく、円形、角形（四角、菱形、多角形等）、円形や角形に突起を付けた形状、リング状等任意の形状を設けることが可能である。また開口部１１の数は１つである必要はなく、図３及び４に示すように複数でも良い。
【００３２】
（３） 電極の形成
図１及び３に示すように、透明導電層７の開口部１１いっぱいに透明導電層７より厚い第一の表面電極９１を蒸着し、次に第一の表面電極９１を覆うとともに周囲の透明導電層７の表面と接するように、第二の表面電極９２を蒸着する。このため表面電極９は、透明導電層７の開口部１１上の部分が透明導電層７上の部分より厚くなる。裏面電極１０は基板１の裏面に同様の導電性金属又はその合金を蒸着することにより形成する。蒸着方法として、高周波スパッタリング法、イオンプレーティング法、電子ビーム（ＥＢ）蒸着法、真空蒸着法等が挙げられる。
【００３３】
均一な電流分散性の観点から、例えば第１の形態のように１つの開口部１１に第一の表面電極９１を形成する場合、第一の表面電極９１の中心と、開口部１１の中心と、第二の表面電極９２の中心とは実質的に一致するのが好ましい。また第２の形態のように複数の開口部１１の各々に第一の表面電極９１を形成する場合、全ての第一の表面電極９１により包囲される領域の中心と、全ての開口部１１により包囲される領域の中心と、第二の表面電極９２の中心とは実質的に一致するのが好ましい。
【００３４】
電極にオーミック性を付与するために、例えば窒素ガス、アルゴンガス等の不活性雰囲気中で熱処理（アロイング）を施しても良い。
【００３５】
【実施例】
本発明を以下の実施例によりさらに詳細に説明するが、本発明はそれらに限定されるものではない。
【００３６】
実施例１
図１及び図２に示す構造の赤色発光ダイオード（発光波長６３０ ｎｍ付近）をＭＯＶＰＥ法により作製した。
【００３７】
（１） エピタキシャルウエハの作製
まず７００℃に加熱したｎ型ＧａＡｓ基板１上に、厚さ５００ ｎｍのｎ型（Ｓｅドープ）ＧａＡｓバッファ層、厚さ５００ ｎｍのｎ型（Ｓｅドープ）（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層２（Ｓｅドープ量：１．０×１０１８ｃｍ−３）、厚さ６００ ｎｍのアンドープ（Ａｌ０．１５Ｇａ０．８５）０．５Ｉｎ０．５Ｐ活性層３、厚さ５００ ｎｍのｐ型（亜鉛ドープ）（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層４（亜鉛ドープ量：５×１０１７ｃｍ−３）、及び厚さ２μｍのｐ型（亜鉛ドープ）ＧａＰ電流分散層５（亜鉛ドープ量：５×１０１８ｃｍ−３）を、ＭＯＶＰＥ法により順にエピタキシャル成長させた。発光部層１２（クラッド層２、発光層３、クラッド層４）のＭＯＶＰＥ成長は、７００℃の温度及び５０ Ｔｏｒｒ（６６．７ ｈＰａ）の圧力で、０．３〜１．０ ｎｍ／秒の成長速度で行ない、供給したＶ族元素とＩＩＩ族元素の比（Ｖ／ＩＩＩ比）は３００〜６００の範囲であった。またＧａＰ電流分散層５は、成長速度１ｎｍ／秒、Ｖ／ＩＩＩ比１００の条件で形成した。
【００３８】
キャリアガスに水素を使用し、それぞれＡｌ供給源としてトリメチルアルミニウム（ＴＭＡ）、Ｇａ供給源としてトリメチルガリウム（ＴＭＧ）、Ｉｎ供給源としてトリメチルインジウム（ＴＭＩ）、Ａｓ供給源としてアルシン（ＡｓＨ３）、Ｐ供給源としてホスフィン（ＰＨ３）、Ｚｎ供給源としてジエチル亜鉛（ＤＥＺ）、及びＳｅ供給源としてＨ２Ｓｅを使用した。
【００３９】
（２） 透明導電層の作製
上記のようにして作製したエピタキシャルウエハの表面に、塗布法によりＩＴＯ膜を形成した。ＩＴＯ膜を形成したエピタキシャルウェハを２×１０−６ Ｔｏｒｒ（２．７×１０−４Ｐａ）の真空中で５００℃で１時間焼成し、厚さ３００ ｎｍのＩＴＯ透明導電層７を形成した。
【００４０】
（３） 表面電極の作製
ＩＴＯ透明導電層７にフォトリソグラフィ法により開口部１１を作製した。具体的には、ＩＴＯ透明導電層７上に２次元的に一定間隔で直径７５μｍの円形開口部を有するレジストマスクを形成し、露光後に塩酸／硝酸／純水からなるエッチング液を用いて、レジストマスクの円形開口部に露出したＩＴＯ膜を除去し、開口部１１を作製した。レジストマスクの円形開口部１１に、厚さ６０ ｎｍの金−亜鉛合金、厚さ１０ ｎｍのニッケル、及び厚さ１０００ ｎｍの金を順に蒸着した後、レジストマスクを除去することにより、直径７５μｍの円形の第一の表面電極９１を形成した。次いで、開口部１１と中心が一致する直径１３５μｍの円形開口部を有するレジストマスクをＩＴＯ膜上に形成した。レジストマスクの円形開口部に、厚さ５００ ｎｍの金を第一の表面電極９１を覆うように蒸着した後、レジストマスクを除去することにより、直径１３５μｍの円形の第二の表面電極９２を形成した。得られた表面電極のうち開口部１１上の部分の厚さは１５７０ ｎｍであり、その周囲の透明導電層７上の部分の厚さは５００ ｎｍであった。
【００４１】
（４） 裏面電極の形成
基板１の裏面全体に、厚さ６０ ｎｍの金−ゲルマニウム合金、厚さ１０ ｎｍのニッケル及び厚さ５００ ｎｍの金を順に蒸着し、ｎ型の裏面電極１０を形成した。
【００４２】
第一及び第二の表面電極９１， ９２及び裏面電極１０にオーミック性を付与するために、窒素ガス雰囲気中、４００℃で５分間の熱処理（アロイング）を行なった。
【００４３】
（５） 半導体発光素子の作製及び評価
上記のようにして第一及び第二の表面電極９１， ９２からなる表面電極９及び裏面電極１０まで形成したエピタキシャルウェハを、表面電極９を１つずつ含む３００μｍ角のサイズでダイシングした。各半導体発光素子をフレームに固定し、第二の表面電極９２にワイヤボンディングを、裏面電極１０にダイボンディングを行なって、発光ダイオードチップを作製した。得られた発光ダイオードチップの順方向動作電圧（２０ ｍＡ通電時）及び発光出力（２０ ｍＡ通電時）を調べたところ、それぞれ１．９０ Ｖ、２．２ ｍＷであった。また発光ダイオードチップのワイヤボンディングの不良率はゼロであった。
【００４４】
比較例１
ＩＴＯ透明導電層７に直径７５μｍの開口部１１を形成した後、開口部１１と中心が一致するように直径１３５μｍの円形開口部を有するレジストマスクを形成し、厚さ６０ ｎｍの金−亜鉛合金、厚さ１０ ｎｍのニッケル、及び厚さ１０００ ｎｍの金を順に蒸着した以外実施例１と同様にして、図５に示す発光ダイオードチップを作製した。得られた発光ダイオードチップの順方向動作電圧（２０ ｍＡ通電時）及び発光出力（２０ ｍＡ通電時）を調べたところ、それぞれ１．９０ Ｖ、２．２ ｍＷであった。また発光ダイオードチップのワイヤボンディングの不良率は５〜１０％であった。
【００４５】
以上の通り、透明導電層の開口部上の部分が透明導電層上の部分より厚くなるように表面電極９が形成された本発明の半導体発光素子では、ワイヤボンディング不良が効果的に防止される。
【００４６】
本発明は上記実施例に限定されず、本発明の技術的思想の範囲内で種々の変更を施すことができる。例えば、透明導電層に設ける開口部の形状及び数は図示の例に限定されず、透明導電層の下の層（クラッド層、電流分散層又は剥離防止層）と接するとともに、透明導電層の開口部上の部分が透明導電層上の部分より厚くなるように表面電極が形成されていればいかなるものでも良い。
【００４７】
【発明の効果】
上記の通り、本発明の半導体発光素子では、表面電極は透明導電層の開口部上の部分が透明導電層上の部分より厚いので、表面電極の剥離やワイヤボンディング不良が効果的に防止され、さらに順方向動作電圧を低く抑えることができる。従ってエピタキシャルウエハの膜厚を薄くすることが可能であり、コストの削減及び製造時の歩留まりの向上が可能である。
【図面の簡単な説明】
【図１】本発明の一実施例による半導体発光素子を示す縦断面図であり、図２のＡ−Ａ縦断面図に相当する。
【図２】本発明の一実施例による半導体発光素子を示す平面図である。
【図３】本発明の別の実施例による半導体発光素子を示す縦端面図であり、図４のＢ−Ｂ縦端面図に相当する。
【図４】本発明の別の実施例による半導体発光素子を示す平面図である。
【図５】従来の半導体発光素子を示す縦断面図である。
【符号の説明】
１・・・基板
２・・・第１クラッド層
３・・・活性層
４・・・第２クラッド層
５・・・電流分散層
７・・・透明導電層
９・・・表面電極
９１・・・第一の表面電極
９２・・・第二の表面電極
１０・・・裏面電極
１１・・・開口部
１２・・・発光部層
Claims (9)
- 裏面電極が形成された第一導電型の基板に、少なくとも第一導電型のクラッド層と第二導電型のクラッド層とに挟まれた活性層からなる発光部層と、金属酸化物からなる透明導電層と、表面電極とが形成された半導体発光素子であって、前記透明導電層には少なくとも１つの開口部が形成されており、前記表面電極は前記開口部を介して前記透明導電層の下の層と接しており、前記表面電極における前記透明導電層の開口部上の部分が、前記透明導電層上の部分より厚いことを特徴とする半導体発光素子。
- 請求項１に記載の半導体発光素子において、前記表面電極は前記発光部層に接していることを特徴とする半導体発光素子。
- 請求項１に記載の半導体発光素子において、前記透明導電層の下に第二導電型の電流分散層が設けられており、前記表面電極は前記電流分散層に接していることを特徴とする半導体発光素子。
- 請求項１又は３に記載の半導体発光素子において、前記透明導電層の下に剥離防止層が設けられており、前記表面電極は前記剥離防止層に接していることを特徴とする半導体発光素子。
- 請求項１〜４のいずれかに記載の半導体発光素子において、前記基板はＧａＡｓからなり、前記発光部層はＡｌＧａＩｎＰ又はＧａＩｎＰからなることを特徴とする半導体発光素子。
- 請求項３に記載の半導体発光素子において、前記電流分散層はＧａＰ、ＧａＡｌＰ、ＡｌＧａＩｎＰ、ＡｌＧａＡｓ及びＧａＡｓＰからなる群から選ばれた少なくとも１種の化合物半導体からなることを特徴とする半導体発光素子。
- 請求項４に記載の半導体発光素子において、前記剥離防止層は、（１） ＩｎＰ又はＩｎＡｓの二元系化合物半導体、（２） ＡｌＩｎＡｓ又はＡｌＩｎＰの三元系化合物半導体、（３） ＡｌＧａＡｓ、ＡｌＧａＰ、ＧａＩｎＡｓ及びＧａＩｎＰからなる群から選ばれた少なくとも１種の三元系化合物半導体（Ｇａのモル比：０．２以下）、（４） ＡｌＩｎＡｓＰの四元系化合物半導体、（５） ＡｌＧａＩｎＰ、ＡｌＧａＩｎＡｓ、ＡｌＧａＡｓＰ及びＧａＩｎＡｓＰからなる群から選ばれた少なくとも１種の四元系化合物半導体（Ｇａのモル比：０．２以下）、又は（６） ＡｌＧａＩｎＡｓＰからなる五元系化合物半導体（Ｇａのモル比：０．２以下）のいずれかからなることを特徴とする半導体発光素子。
- 請求項１〜７のいずれかに記載の半導体発光素子において、前記透明導電層を形成する金属酸化物はＳｎＯ２、Ｉｎ２Ｏ３、ＩＴＯ及びＧａ含有ＺｎＯからなる群から選ばれた少なくとも１種であることを特徴とする半導体発光素子。
- 請求項１〜８のいずれかに記載の半導体発光素子を製造する方法であって、（１） 前記透明導電層の開口部に前記透明導電層より厚い第一の表面電極を形成し、（２） 前記第一の表面電極を覆うとともに前記表面電極の周囲の前記透明導電層の表面にも接するように第二の表面電極を形成することを特徴とする方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002353527A JP4123360B2 (ja) | 2002-12-05 | 2002-12-05 | 半導体発光素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002353527A JP4123360B2 (ja) | 2002-12-05 | 2002-12-05 | 半導体発光素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004186543A true JP2004186543A (ja) | 2004-07-02 |
| JP4123360B2 JP4123360B2 (ja) | 2008-07-23 |
Family
ID=32754794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002353527A Expired - Fee Related JP4123360B2 (ja) | 2002-12-05 | 2002-12-05 | 半導体発光素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4123360B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007096305A (ja) * | 2005-09-28 | 2007-04-12 | Osram Opto Semiconductors Gmbh | オプトエレクトロニクス半導体チップ、オプトエレクトロニクス半導体チップの製造方法およびオプトエレクトロニクスデバイス |
| EP1776723A1 (en) * | 2004-08-11 | 2007-04-25 | Electronics and Telecommunications Research Institute | Semiconductor light emitting diode |
| JP2007134533A (ja) * | 2005-11-11 | 2007-05-31 | Nichia Chem Ind Ltd | 半導体発光素子及びその製造方法 |
| JP2008244160A (ja) * | 2007-03-27 | 2008-10-09 | Toyoda Gosei Co Ltd | ＩＩＩ族窒化物系化合物半導体に対する電極形成方法及びｐ型ＩＩＩ族窒化物系化合物半導体の製造方法 |
| WO2010024375A1 (ja) * | 2008-08-29 | 2010-03-04 | 日亜化学工業株式会社 | 半導体発光素子及び半導体発光装置 |
| WO2010073539A1 (ja) * | 2008-12-25 | 2010-07-01 | 昭和電工株式会社 | 半導体発光素子及び半導体発光素子の製造方法、ランプ |
-
2002
- 2002-12-05 JP JP2002353527A patent/JP4123360B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1776723A1 (en) * | 2004-08-11 | 2007-04-25 | Electronics and Telecommunications Research Institute | Semiconductor light emitting diode |
| EP1776723A4 (en) * | 2004-08-11 | 2009-08-05 | Korea Electronics Telecomm | SEMICONDUCTOR DIODE EMITTING LIGHT |
| US7791095B2 (en) | 2004-08-11 | 2010-09-07 | Electronics And Telecommunications Research Institute | Semiconductor light emitting diode |
| JP2007096305A (ja) * | 2005-09-28 | 2007-04-12 | Osram Opto Semiconductors Gmbh | オプトエレクトロニクス半導体チップ、オプトエレクトロニクス半導体チップの製造方法およびオプトエレクトロニクスデバイス |
| JP2007134533A (ja) * | 2005-11-11 | 2007-05-31 | Nichia Chem Ind Ltd | 半導体発光素子及びその製造方法 |
| JP2008244160A (ja) * | 2007-03-27 | 2008-10-09 | Toyoda Gosei Co Ltd | ＩＩＩ族窒化物系化合物半導体に対する電極形成方法及びｐ型ＩＩＩ族窒化物系化合物半導体の製造方法 |
| WO2010024375A1 (ja) * | 2008-08-29 | 2010-03-04 | 日亜化学工業株式会社 | 半導体発光素子及び半導体発光装置 |
| JP5177227B2 (ja) * | 2008-08-29 | 2013-04-03 | 日亜化学工業株式会社 | 半導体発光素子及び半導体発光装置 |
| US8461617B2 (en) | 2008-08-29 | 2013-06-11 | Nichia Corporation | Semiconductor light emitting element and semiconductor light emitting device |
| WO2010073539A1 (ja) * | 2008-12-25 | 2010-07-01 | 昭和電工株式会社 | 半導体発光素子及び半導体発光素子の製造方法、ランプ |
| US8969905B2 (en) | 2008-12-25 | 2015-03-03 | Toyoda Gosei Co., Ltd. | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device, and lamp |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4123360B2 (ja) | 2008-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3697609B2 (ja) | 半導体発光素子 | |
| JP4091261B2 (ja) | 半導体発光素子及びその製造方法 | |
| US7449722B2 (en) | Semiconductor light emitting element | |
| JP5310371B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP5169012B2 (ja) | 半導体発光素子 | |
| US20020136932A1 (en) | GaN-based light emitting device | |
| JP2008283096A (ja) | 半導体発光素子 | |
| JPH1065215A (ja) | Ｉｉｉ族窒化物半導体発光素子 | |
| JPH0897468A (ja) | 半導体発光素子 | |
| JP2008103534A (ja) | 半導体発光素子 | |
| US20110233603A1 (en) | Semiconductor light-emitting device | |
| JP2012129357A (ja) | 半導体発光素子 | |
| WO2014167773A1 (ja) | 半導体発光素子及びその製造方法 | |
| JP2004186544A (ja) | 半導体発光素子 | |
| JP2002368273A (ja) | 半導体発光素子 | |
| JP4569859B2 (ja) | 発光素子の製造方法 | |
| JP4123360B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP3442864B2 (ja) | 半導体発光素子 | |
| JP2003101071A (ja) | 半導体発光素子 | |
| JP2003046119A (ja) | 発光ダイオード及びその製造方法 | |
| JP3700767B2 (ja) | 半導体発光素子 | |
| JP2005277218A (ja) | 発光素子及びその製造方法 | |
| CN116154061A (zh) | 一种高光效倒装led芯片及其制备方法 | |
| JP2010062355A (ja) | 発光素子 | |
| JPWO2005038936A1 (ja) | 発光素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080409 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080422 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |