JPWO2005038936A1 - 発光素子及びその製造方法 - Google Patents

発光素子及びその製造方法 Download PDF

Info

Publication number
JPWO2005038936A1
JPWO2005038936A1 JP2005514799A JP2005514799A JPWO2005038936A1 JP WO2005038936 A1 JPWO2005038936 A1 JP WO2005038936A1 JP 2005514799 A JP2005514799 A JP 2005514799A JP 2005514799 A JP2005514799 A JP 2005514799A JP WO2005038936 A1 JPWO2005038936 A1 JP WO2005038936A1
Authority
JP
Japan
Prior art keywords
light emitting
thick film
semiconductor layer
film semiconductor
transparent thick
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005514799A
Other languages
English (en)
Other versions
JP4341623B2 (ja
Inventor
山田 雅人
雅人 山田
篠原 政幸
政幸 篠原
高橋 雅宣
雅宣 高橋
敬三 安富
敬三 安富
池田 淳
淳 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of JPWO2005038936A1 publication Critical patent/JPWO2005038936A1/ja
Application granted granted Critical
Publication of JP4341623B2 publication Critical patent/JP4341623B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02392Phosphides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02395Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02461Phosphides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02543Phosphides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/936Graded energy gap

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

発光素子100は、III−V族化合物半導体からなる発光層部24と、該発光層部24の少なくとも一方の主表面側に形成され、発光層部24からの発光光束のピーク波長に相当する光量子エネルギーよりも大きなバンドギャップエネルギーを有するIII−V族化合物半導体からなる厚さ40μm以上の透明厚膜半導体層90とを有する。透明厚膜半導体層90は、側面部90Sが化学エッチング面とされ、かつ、該透明厚膜半導体層90のドーパント濃度が5×1016/cm3以上2×1018/cm3以下とされる。これにより、透明厚膜半導体層を有するとともに、その側面部からの光取り出し効率を飛躍的に高めることができる発光素子を提供する。

Description

この発明は発光素子及びその製造方法に関する。
(AlGa1−xIn1−yP混晶(ただし、0≦x≦1,0≦y≦1;以下、AlGaInP混晶、あるいは単にAlGaInPとも記載する)により発光層部が形成された発光素子は、薄いAlGaInP活性層を、それよりもバンドギャップの大きいn型AlGaInPクラッド層とp型AlGaInPクラッド層とによりサンドイッチ状に挟んだダブルへテロ構造を採用することにより、高輝度の素子を実現できる。発光層部への通電は、素子表面に形成された金属電極を介して行なわれる。金属電極は遮光体として作用するため、例えば発光層部の第一主表面を主表面の中央部のみを覆う形で形成され、その周囲の電極非形成領域から光を取り出すようにする。
この場合、金属電極の面積をなるべく小さくしたほうが、電極の周囲に形成される光漏出領域の面積を大きくできるので、光取り出し効率を向上させる観点において有利である。従来、電極形状の工夫により、素子内に効果的に電流を拡げて光取り出し量を増加させる試みがなされているが、この場合も電極面積の増大はいずれにしろ避けがたく、光取り出し面積の減少により却って光取り出し量が制限されるジレンマに陥っている。また、クラッド層のドーパントのキャリア濃度ひいては導電率は、活性層内でのキャリアの発光再結合を最適化するために多少低めに抑えられており、面内方向には電流が広がりにくい傾向がある。これは、電極被覆領域に電流密度が集中し、光漏出領域における実質的な光取り出し量が低下してしまうことにつながる。そこで、クラッド層と電極との間に、クラッド層よりもドーパント濃度を高めた低抵抗率の電流拡散層を形成する方法が採用されている。他方、半導体単結晶基板の貼り合わせ等により、厚膜かつ低抵抗率の透明半導体層を素子裏面側に配置し、素子基板に兼用させる構成も提案されている(特開2001−68731号公報)。いずれの場合も、電流拡散層ないし透明半導体層を、その厚みを一定以上に増加した透明厚膜半導体層として形成すれば、素子面内の電流拡散効果が向上するばかりでなく、層側面からの光取り出し量も増加するので、光取り出し効率をより高めることができるようになる。
ところで、上記のような透明厚膜半導体層を有した発光素子を製造する場合、該透明厚膜半導体層を有したウェーハを作製し、そのウェーハをダイシングして個々の素子チップに分離する方法が採用される。このダイシング時において切断面となる素子側面部には加工ダメージ層が形成され、該加工ダメージ層に含まれる多数の結晶欠陥が電流リークや散乱の原因となるため、ダイシング後に該加工ダメージ層を化学エッチングにより除去することが行なわれている。
しかしながら、発光層部と透明厚膜半導体層とは化学的な組成が異なるため、公知の化学エッチングによる加工ダメージ層の除去が、必ずしもリーク電流では判断できず、これら層の側面部からの光取り出し効率も結果的に十分に改善できない状況を招いていた。また、側面部のエッチング効果を高めるために、過剰に強い化学エッチングを行なう方法は、素子主表面の面荒れや形成済みの金属電極の損傷などを招き、素子の性能劣化につながるので採用することができない。
本発明の課題は、透明厚膜半導体層を有するとともに、その側面部からの光取り出し効率を飛躍的に高めることができる発光素子と、その製造方法を提供することにある。
上記の課題を解決するために、本発明の発光素子は、
III−V族化合物半導体からなる発光層部と、該発光層部の少なくとも一方の主表面側に形成され、発光層部からの発光光束のピーク波長に相当する光量子エネルギーよりも大きなバンドギャップエネルギーを有するIII−V族化合物半導体からなる厚さ10μm以上の透明厚膜半導体層とを有し、
透明厚膜半導体層の側面部が化学エッチング面とされ、かつ、該透明厚膜半導体層中に、ドーパント濃度が5×1016/cm以上2×1018/cm以下に制御されたドーピング制御領域が10μm以上の厚さにて形成されてなることを特徴とする。
また、本発明の発光素子の製造方法は、
III−V族化合物半導体からなる発光層部と、該発光層部の少なくとも一方の主表面側に形成され、発光層部からの発光光束のピーク波長に相当する光量子エネルギーよりも大きなバンドギャップエネルギーを有するIII−V族化合物半導体からなる厚さ10μm以上の透明厚膜半導体層とを有するウェーハを作製し、該ウェーハをダイシングして個々の素子チップに分離するとともに、
該透明厚膜半導体層中に、ドーパント濃度が5×1016/cm以上2×1018/cm以下に制御されたドーピング制御領域を10μm以上の厚さにて形成し、ダイシング後において該透明厚膜半導体層の側面部に形成された加工ダメージ層を化学エッチングにより除去することを特徴とする。
本発明に係る発光素子において、透明厚膜半導体層の厚さを10μm以上に限定しているのは、発光層部からの発光光束を透明厚膜半導体層を介して取り出すに際し、該層の側面からの取出光束を増加させ、発光素子全体の輝度(積分球輝度)を高めるためである。また、その透明厚膜半導体層を、発光層部からの発光光束のピーク波長に相当する光量子エネルギーよりも大きなバンドギャップエネルギーを有するIII−V族化合物半導体で構成するのは、透明厚膜半導体層での光吸収を抑制し、光取り出し効率を高めるためである。透明厚膜半導体層の厚さは、望ましくは40μm以上とするのがよい。
本発明者らが検討したところ、上記のような透明厚膜半導体層を形成する場合、該透明厚膜半導体層中に、ドーパント濃度が5×1016/cm以上2×1018/cm以下に制御されたドーピング制御領域を形成すると、上記化学エッチング後において、該ドーピング制御領域の側面部分の光取り出し効率が飛躍的に向上し、発光素子の積分球輝度を大幅に増加させることができる。なお、透明厚膜半導体層の厚さに特に制限はないが、側面光取り出し効果の飽和や製造能率(特に、透明厚膜半導体層を、単結晶基板の貼り合わせではなく気相成長で形成する場合)を考慮すれば、厚さの上限は200μm(好ましくは100μm)とすることが望ましい。
上記のような発光素子を製造する場合、透明厚膜半導体層と発光層部とを有するウェーハを製造し、これをダイシングして個々の素子チップに分離する。このダイシング時には、透明厚膜半導体層の側面に切断面が表れ、所定厚さの加工ダメージ層が形成される。光取り出しに際しては、該加工ダメージ層に含まれる多数の結晶欠陥が電流リークや散乱の原因となるため、ダイシング後に該加工ダメージ層を化学エッチングにより除去する必要がある。
本発明においては、透明厚膜半導体層に、ドーパント濃度が5×1016/cm以上2×1018/cm以下に制御されたドーピング制御領域を、少なくとも10μm以上の厚さにて形成する。ドーパント濃度が2×1018/cm以下の低い値に留められたドーピング制御領域では、過度の化学エッチングを施さずとも、加工ダメージ層をスムーズかつ十分に除去できる。換言すれば、ダメージ層以外の素子部分(例えば光取り出し面側金属電極や、その周囲をなす半導体表面部分)を劣化させることなく、加工ダメージ層は十分に除去できる結果、エッチング後の積分球輝度が劇的に向上し、極めて高性能の発光素子が実現するものと考えられる。この効果はドーピング制御領域の厚さが大きいほど顕著となり、具体的にはドーピング制御領域の厚さが40μm以上であることがより望ましい。なお、透明厚膜半導体層の全厚さ部分をドーピング制御領域としてもよいし、透明厚膜半導体層の一部厚さ部分のみをドーピング制御領域とすることも可能である。しかし、素子全体の光取り出し効率向上を図る上では、側面部からの光取り出し効率の良好なドーピング制御領域が、透明厚膜半導体層のなるべく多くの厚さ部分を占めていることがより望ましいといえ、例えば該透明厚膜半導体層の厚さの50%以上がドーピング制御領域となっていることが望ましい。以上から、透明厚膜半導体層の側面からの光取り出し効率を高めるためには、透明厚膜半導体層の厚さが40μm以上であり、かつ、該透明厚膜半導体層中のドーピング制御領域の厚さが40μm以上であることがより望ましいといえる。
透明厚膜半導体層が後述のごとく、GaP、GaAsP及びAlGaAsのいずれかにて構成される場合、化学エッチングのエッチャントとしては、硫酸−過酸化水素水溶液を使用することが、ダメージ層除去効果、ひいてはそれによる積分球輝度向上効果が特に顕著であり、本発明に効果的に使用できる。
透明厚膜半導体層のドーピング制御領域は、ドーパント濃度が低く抑制される結果、電気比抵抗は幾分上昇することになるが、側面光取り出し効率向上を図る目的で10μm以上の厚膜に形成されている結果、ドーパント濃度が低いにもかかわらず十分に低いシート抵抗を確保することができ、高濃度にドーパントを添加した半導体と遜色ない電流拡散効果も、容易に達成することができる。ただし、ドーピング制御領域のドーパント濃度が5×1016/cm未満になると、シート抵抗の増加が避け難くなり、発光層部に通電する際の電流拡散効果が不十分となって積分球輝度の低下を招くことにつながる。従って、ドーピング制御領域のドーパント濃度は5×1016/cm以上2×1018/cm以下に設定するのがよく、より望ましくは1×1017/cm以上1×1018/cm以下に設定するのがよい。
上記本発明の発光素子においては、発光層部の一方の主表面を第一主表面として、該第一主表面側に主光取り出し面を形成し、該主光取り出し面の一部を覆う形で光取り出し面側金属電極を配置し、透明厚膜半導体層を発光層部の第二主表面側にのみ設ける構成とすることができる。透明厚膜半導体層を発光層部の第二主表面側にのみ設けることで、発光素子全体の層厚を減少させることができる。これにより、素子を発光通電したときのジュール発熱に対する層厚方向の放熱が促進され、ひいては素子寿命を向上させることができる。また、透明厚膜半導体層が発光層部の片面にだけ設けられるので、素子の製造コスト削減にも寄与する。特に、高輝度表示素子(例えば交通信号用あるいは大画面ディスプレイ用など)、あるいは照明用素子等の大電流型面発光素子においては、素子厚削減による放熱改善及びコスト削減の波及効果が著しい。なお、素子の「光取り出し面」とは、発光光束が外部に取り出し可能となっている素子表面のことであり、「主光取り出し面」とは、発光層部を含む素子積層体の主表面に形成される光取り出し面のことである。また、上記主光取り出し面以外にも、透明厚膜半導体層の側面などが光取り出し面を構成する。そして、本明細書においては、発光層部の2つある主表面のうち、光取り出し面となる側が一方のみである場合、第一主表面は、その光取り出し面を与える側の面として統一的に記載する。
発光層部の第二主表面側にのみ透明厚膜半導体層を設ける構成は、素子の放熱改善に非常に顕著に寄与するが、第一主表面側(主光取り出し面側)の半導体層厚は薄くならざるを得ない。そこで、以下のような態様を採用することにより、該主光取り出し面側の電流拡散状態を良好に確保し、ひいては主光取り出し面領域にて発光層部を偏りなく発光駆動して積分球輝度のさらなる向上を図ることができる。
(1)第一導電型クラッド層上に、該第一導電型クラッド層と異なる組成の化合物半導体により第二主表面側の透明厚膜半導体層よりも薄い電流拡散層を形成する。該電流拡散層は、第一導電型クラッド層よりも有効キャリア濃度を高めておくことで、電流拡散効果をより顕著なものとすることができる。
(2)第一導電型クラッド層が第二導電型クラッド層よりも厚く、かつ透明厚膜半導体層よりも薄く形成する。この場合、第一導電型クラッド層の第一主表面側の部分が電流拡散層の役割を果たしていると見ることもでき、該部分の有効キャリア濃度を残余の部分よりも高めておくことで、電流拡散効果をより顕著なものとすることができる。
次に、透明厚膜半導体層を発光層部の第一主表面側に配置し、該透明厚膜半導体層の第一主表面を主光取り出し面として、その一部を覆う形で光取り出し面側金属電極を配置することもできる。このようにすると、透明厚膜半導体層により主光取り出し面側の電流拡散層効果を大幅に高めることができる。この場合、発光層部の第二主表面側に金属反射層を配置することができる。発光層部からの発光光束を金属反射層によって主光取り出し面側に反射させることで、主光取り出し面ないし該主光取り出し面をなす透明厚膜半導体層の側面からの取出光束を増加することができ、主光取り出し面側の指向性が極めて高い高輝度の発光素子を実現することができる。他方、透明厚膜半導体層として、発光層部の第一主表面側に第一透明厚膜半導体層を、同じく第二主表面側に第二透明厚膜半導体層をそれぞれ設けることも可能である。このようにすると、本発明特有の透明厚膜半導体層が2つ設けられることにより、側面からの光取り出し効率と電流拡散効果とがさらに向上し、素子の積分球輝度のさらなる増加に寄与する。
発光層部は、AlGaInPからなるダブルへテロ構造を有するものとして構成できる。AlGaInPは、GaAs単結晶基板上にエピタキシャル成長が可能な(AlGa1−xIn1−yP(0≦x≦1,0<y≦1)混晶化合物のことであり、混晶比x,yの選択によっては含有されないIII族元素を生ずることもあるが、本明細書では、こうした場合も総称して「AlGaInP」と記載するものとする(従って、Al、Ga及びInの3つのIII族元素を全て含有することを、必ずしも意味しない場合がある)。AlGaInP混晶化合物は、上記混晶比x及びyを調整することにより、GaAs単結晶基板と整合する格子定数を維持したまま、例えば520nm以上670nm以下の範囲で、高発光強度を維持しつつ発光波長を容易に調整することができる。この場合、GaPあるいはGaAsPはバンドギャップが比較的広いため、該AlGaInP系発光層部からの発光光束に対して良好な光透過性を有し、光取り出し効率を高めることができる。
透明厚膜半導体層は、発光層部に貼り合わされたIII−V族化合物半導体からなる単結晶基板とすることが可能である。例えば発光層部をAlGaInPにて構成する場合、GaP、GaAsP又はAlGaAsからなる単結晶基板を該発光層部に重ね合わせ、100℃以上700℃以下の比較的低温で貼り合わせ熱処理することにより、該単結晶基板を発光層部に直接貼り合せることができ、透明厚膜半導体層を簡便に形成することができる。
一方、透明厚膜半導体層は、発光層部に対しハイドライド気相成長法によりエピタキシャル成長したものとして構成することができる。ハイドライド気相成長法(Hydride Vapor Phase Epitaxial Growth Method:以下、HVPE法という)は、蒸気圧の低いGa(ガリウム)を塩化水素との反応により気化しやすいGaClに転換し、該GaClを媒介とする形でV族元素源ガスとGaとを反応させることにより、III−V族化合物半導体層の気相成長を行なう方法である。例えば、AlGaInPからなる発光層部は、有機金属気相成長法(Metal Organic Vapor Phase Epitaxy:以下、MOVPE法ともいう) により形成されるが、MOVPE法による層成長速度は例えば約4μm/時程度と小さく、薄い発光層部の成長には適していても、40μm以上もの厚さを有する透明厚膜半導体層の成長には、能率の点で明らかに不利である。これに対して、HVPE法の層成長速度は例えば約9μm/時とMOVPE法の2倍以上にも及び、HVPE法によると層成長速度をMOVPE法よりも大きくでき、透明厚膜半導体層を非常に高能率にて形成できるほか、高価な有機金属を使用しないので、原材料費をMOVPE法よりもはるかに低く抑えることができる。
図1は、本発明の発光素子の一例を積層構造にて示す模式図。 図2は、図1の発光素子の製造工程を示す説明図。 図3は、図2に続く説明図。 図4は、図3に続く説明図。 図5は、透明厚膜半導体層の側面の加工ダメージ層の化学エッチングによる除去状態が、透明厚膜半導体層のドーパント濃度によって変化する様子を説明する図。 図6は、加工ダメージ層の除去前と除去後の、素子の積分球輝度が、透明厚膜半導体層の厚さ及びドーパント濃度によってどのように変化するかを例示するグラフ。 図7は、透明厚膜半導体層を単結晶基板の貼り合わせにより形成する例を示した模式図。 図8は、発光層部の両主表面に、第一及び第二の透明厚膜半導体層を設けた発光素子の例を示す断面図。 図9は、主光取り出し面側に透明厚膜半導体層を設け、反対側に金属層を設けた発光素子の例を示す断面図。
以下、本発明を実施するための最良の形態を添付の図面を参照して説明する。
図1は、本発明の一実施形態である発光素子100を示す概念図である。発光素子100は、III−V族化合物半導体からなる発光層部24と、該発光層部24の第二主表面側に形成され、発光層部24からの発光光束のピーク波長に相当する光量子エネルギーよりも大きなバンドギャップエネルギーを有するIII−V族化合物半導体からなる透明厚膜半導体層90とを有する。
発光層部24は、ノンドープ(AlGa1−xIn1−yP(ただし、0≦x≦0.55,0.45≦y≦0.55)混晶からなる活性層5を、p型(AlGa1−zIn1−yP(ただしx<z≦1)からなるp型クラッド層6とn型(AlGa1−zIn1−yP(ただしx<z≦1)からなるn型クラッド層4とにより挟んだ構造を有する。図1の発光素子100では、第一主表面側(図面上側)にn型AlGaInPクラッド層4が配置されており、第二主表面側(図面下側)にp型AlGaInPクラッド層6が配置されている。なお、ここでいう「ノンドープ」とは、「ドーパントの積極添加を行なわない」との意味であり、通常の製造工程上、不可避的に混入するドーパント成分の含有(例えば1×1013〜1×1016/cm程度を上限とする)をも排除するものではない。この発光層部24はMOVPE法により成長されたものである。
n型クラッド層4及びp型クラッド層6の厚さは、例えばそれぞれ0.8μm以上4μm以下(望ましくは0.8μm以上2μm以下)であり、活性層5の厚さは例えば0.4μm以上2μm以下(望ましくは0.4μm以上1μm以下)である。発光層部24全体の厚さは、例えば2μm以上10μm以下(望ましくは2μm以上5μm以下)である。
透明厚膜半導体層90は、薄い発光層部24の支持基板の役割を果たすとともに、発光層部24からの発光光束の取出層としても機能し、10μm以上200μm以下(望ましくは40μm以上100μm以上)の厚膜に形成されることで、層側面からの取出光束を増加させ、発光素子全体の輝度(積分球輝度)を高める役割を担う。また、発光層部24からの発光光束のピーク波長に相当する光量子エネルギーよりも大きなバンドギャップエネルギーを有するIII−V族化合物半導体、具体的にはGaP、GaAsP又はAlGaAsにて構成されることで、該透明厚膜半導体層90での光吸収も抑制されている。この透明厚膜半導体層90はHVPE法により成長されたものであり(GaP及びGaAsPがHVPE法での製造に特に適している)、そのH濃度は、MOVPE法によるp型クラッド層6のH濃度(通常、15×1017/cm程度)よりも小さく設定できる。本実施形態において透明厚膜半導体層90はp型であり、この上に積層される発光層部24はp型透明厚膜半導体層90側からp型クラッド層6、活性層5、n型クラッド層4の順で積層されている。しかし、透明厚膜半導体層90をn型として、発光層部24の積層順を上記の逆順としてもよい。
なお、GaP(GaAsP又はAlGaAsでもよい)層からなる透明厚膜半導体層90と発光層部24との間には、GaP(GaAsP又はAlGaAsでもよい)層からなる接続層92が、発光層部24に続く形でMOVPE法により形成されてなる。なお、接続層92は、AlGaInPからなる発光層部24と、GaP(GaAsP又はAlGaAsでもよい)層からなる透明厚膜半導体層90との間で、格子定数差(ひいては混晶比)を漸次変化させるAlGaInP層としてもよい。
次に、発光層部24の第一主表面側には、AlGaAs又はAlGaInPからなる電流拡散層91がMOVPE法により、透明厚膜半導体層90よりも小さな膜厚で形成されている。つまり、該電流拡散層91は、発光層部24の第一主表面側において主光取り出し面を形成する層として機能し、該主光取り出し面の一部を覆う形で光取り出し面側金属電極9が形成されている。従って、透明厚膜半導体層90は、発光層部24の第二主表面側にのみ設けられた形となっている。光取り出し面側金属電極9には、電極ワイヤ17の一端が接合されている。電流拡散層91は、有効キャリア濃度(つまり、n型ドーパント濃度)がクラッド層4よりも高く調整されていることが望ましく、厚さは、例えば0.5μm以上30μm以下(望ましくは1μm以上15μm以下)である。なお、電流拡散層91を省略し、代わりにクラッド層4の厚さを増加させた構造とすることもできる。この場合、クラッド層4の厚さが増加したと見ることもできるし、クラッド層4の厚さが変化せず、代わって、該クラッド層6と同じAlGaInPからなる電流拡散層が形成されたものとして見ることもできる。この場合、クラッド層4は、光取り出し面側金属電極9側の表層部において、残余の部分よりも有効キャリア濃度(つまり、n型ドーパント濃度)が高く調整されていることが望ましい。
透明厚膜半導体層90の第二主表面の全面がAu電極等からなる裏面電極15にて覆われている。該裏面電極15は、発光層部24から透明厚膜半導体層90を透過して到来する発光光束に対する反射層を兼ねており、光取り出し効率の向上に寄与している。また、裏面電極15と透明厚膜半導体層90との間には、両者の接触抵抗を低減するための、AuBe合金等からなる接合合金化層15cがドット状に分散形成されている。接合合金化層15cは、透明厚膜半導体層90をなす化合物半導体層との合金化に伴い、反射率が多少低くなるため、これをドット状に分散形成し、その背景領域を高反射率の裏面電極15による直接反射面としてある。また、光取り出し面側金属電極9と電流拡散層91との間には、AuGeNi合金等からなる接合合金化層9aが形成されている。
上記素子の構成では、主光取り出し面側に配置される電流拡散層91の厚さが比較的小さいため、該電流拡散層91の面内の電流拡散効果をさらに高めるために、該電流拡散層91の(多数キャリア源となる)ドーパント濃度を透明厚膜半導体層90のドーパント濃度よりも高めておくこと(例えば2×1018/cm以上5×1019/cm以下)が望ましい。
他方、透明厚膜半導体層90は厚さが十分に大きいため、ドーパント濃度をそれほど高めなくとも発光駆動に支障を生じないシート抵抗値を容易に得ることができる。そして、後に詳述するように、ウェーハをダイシングして素子チップとした際に、側面部90Sに生ずる加工ダメージ層を除去するための化学エッチングを成功するために、透明厚膜半導体層90の全体のドーパント濃度を、5×1016/cm以上2×1018/cm以下の比較的低いレベルに調整してある。つまり、透明厚膜半導体層90の全体がドーピング制御領域とされている。
以下、図1の発光素子100の製造方法について説明する。
まず、図2の工程1に示すように、成長用基板としてn型のGaAs単結晶基板1を用意する。次に、工程2に示すように、その基板1の一方の主表面に、n型GaAsバッファ層2を例えば0.5μm、さらにn型AlGaAs電流拡散層91を例えば5μmにてエピタキシャル成長させる。
次いで、発光層部24として、各々(AlGa1−xIn1−yPよりなる、厚さ1μmのn型クラッド層4(n型ドーパントはSi)、厚さ0.6μmの活性層(ノンドープ)5及び厚さ1μmのp型クラッド層6(p型ドーパントはMg:有機金属分子からのCもp型ドーパントとして寄与しうる)を、この順序にてエピタキシャル成長させる。p型クラッド層6とn型クラッド層4との各ドーパント濃度は、例えば1×1017/cm以上2×1018/cm以下である。さらに、図3の工程3に示すように、p型クラッド層6上に接続層92をエピタキシャル成長する。なお、発光層部24は、基板1に面する側の主表面が第一主表面である。
上記各層のエピタキシャル成長は、公知のMOVPE法により行なわれる。Al、Ga、In(インジウム)、P(リン)の各成分源となる原料ガスとしては以下のようなものを使用できる。
・Al源ガス;トリメチルアルミニウム(TMAl)、トリエチルアルミニウム(TEAl)など;
・Ga源ガス;トリメチルガリウム(TMGa)、トリエチルガリウム(TEGa)など;
・In源ガス;トリメチルインジウム(TMIn)、トリエチルインジウム(TEIn)など;
・P源ガス;トリメチルリン(TMP)、トリエチルリン(TEP)、ホスフィン(PH)など。
図3の工程4に進み、p型GaP(GaAsPでもよい)よりなる透明厚膜半導体層90を、HVPE法により成長させる。HVPE法は、具体的には、容器内にてIII族元素であるGaを所定の温度に加熱保持しながら、そのGa上に塩化水素を導入することにより、下記(1)式の反応によりGaClを生成させ、キャリアガスであるH2ガスとともに基板上に供給する。
Ga(液体)+HCl(気体) → GaCl(気体)+1/2H‥‥(1)
GaPの場合、成長温度は例えば640℃以上860℃以下に設定する。また、V族元素であるPは、PHをキャリアガスであるH2とともに基板上に供給する。さらに、p型ドーパントであるZnは、DMZn(ジメチルZn)の形で供給する。GaClはPHとの反応性に優れ、下記(2)式の反応により、効率よく透明厚膜半導体層90を成長させることができる。
GaCl(気体)+PH(気体)
→GaP(固体)+HCl(気体)+H2(気体)‥‥(2)
一方、GaAsP(GaAs1−a:0.5≦a≦0.9)を採用する場合は、前記(2)式において、PHとともにAsHが併用され、成長温度が770〜830℃とやや低めに設定される。従って、透明厚膜半導体層90をHVPE法により成長する際に、そのドーパントが発光層部24側に過度に拡散したり、あるいは発光層部24ドーパントプロファイルの熱拡散による劣化(例えば、発光層部24に含まれるクラッド層6,4内のドーパントの活性層5内への拡散)により、発光性能を低下させたりする不具合がより生じにくい。
透明厚膜半導体層90の成長が終了したら、図4の工程5に進み、GaAs基板1(及びバッファ層2)をアンモニア/過酸化水素混合液などのエッチング液を用いて化学エッチングすることにより除去し、電流拡散層91が露出したウェーハを得る。以上の工程が終了すれば、工程6に示すように、スパッタリングや真空蒸着法により、電流拡散層91の第一主表面及び透明厚膜半導体層90の第二主表面に、接合合金化層形成用の金属層をそれぞれ形成し、さらに合金化の熱処理(いわゆるシンター処理)を行うことにより、接合合金化層9a,15cとする。そして、これら接合合金化層9a,15cをそれぞれ覆うように、光取り出し面側電極9及び裏面電極15を形成する。続いて、電極形成後のウェーハを個々の素子チップに、ダイシングにより分離する。
上記のダイシングにより、図5の左下に示すように、透明厚膜半導体層90の側面部には、所定厚さの加工ダメージ層90dが形成される。該加工ダメージ層90dに含まれる多数の結晶欠陥は、発光通電時において電流リークや散乱の原因となるため、該加工ダメージ層90dを化学エッチングにより除去する。エッチャントとしては硫酸−過酸化水素水溶液を使用する。該水溶液としては、例えば硫酸:過酸化水素:水の重量配合比率が20:1:1のものを使用でき、液温は30℃以上60℃以上に調整される。
透明厚膜半導体層90は、側面をなす加工ダメージ層90dをエッチングにより除去しなければ、該側面部90Sからの取出光束は著しく減少する。具体的には、透明厚膜半導体層90を厚膜化した場合、側面の面積が増加しているにもかかわらず、該側面からの光取り出しが加工ダメージ層90dにより妨げられるので、図6に破線で示すように、膜厚に対する素子の積分球輝度の増加が、20μm前後の小さな膜厚のレベルで頭打ちとなってしまう。つまり、透明厚膜半導体層90を厚膜化することのメリットがほとんどなくなってしまうのである。この傾向は、透明厚膜半導体層90のドーパント濃度が変化してもほとんど変わらない。
一方、化学エッチングを施せば、光取り出しの妨げとなる加工ダメージ層90dが除去されるので、側面からの光取り出しが顕著化し、透明厚膜半導体層90の膜厚を増加させるほど積分球輝度も増加することが期待される。しかし、透明厚膜半導体層90に2×1018/cmを超えるドーパントを添加した場合、図6に一点鎖線で示すように、膜厚増大に伴う積分球輝度の増加は期待に反してそれほど大きくないことがわかった。
これは、図5の右下に示すように、加工ダメージ層90dが十分除去できなくなり、残留した加工ダメージ層90d’が光取り出しを妨げる結果、透明厚膜半導体層90の層厚に見合う輝度向上効果が得られなくなる(ドーパント濃度が1×1019/cmの場合を例示している)ためと考えられる。しかし、透明厚膜半導体層90のドーパント濃度を2×1018/cm以下の低い値に留めることで、ダメージ層90dをスムーズかつ十分に除去できる。その結果、透明厚膜半導体層90の層厚が増加したときの、側面からの光取り出し向上効果が著しくなり、図6に実線にて示すように(ドーパント濃度が1×1018/cmの場合を例示している)エッチング後の積分球輝度が劇的に向上し、とりわけ層厚が40μm以上の領域では、化学エッチングをしない場合よりも1.5〜2倍近くも積分球輝度を増加させることができる。
以下、本発明の発光素子の、種々の変形例について説明する(図1の発光素子100と同一構成部分には同一の符号を付与して詳細は省略し、相違点のみ説明する)。まず、図7に示すように、透明厚膜半導体層90は、GaPないしGaAsP単結晶基板90’として別途用意し、発光層部24に対して貼り合わせるようにしてもよい。発光層部24がAlGaInPからなる場合、該発光層部24の貼り合わせ面側にGaP(GaP又はGaAsPでもよい)からなる単結晶基板90’を重ね合わせて圧迫し、その状態で100℃以上700℃以下にて熱処理することにより、直接貼り合わせを行なうことが可能である。
次に、図8の発光素子200のように、透明厚膜半導体層90を発光層部24の第一主表面側に配置し、該透明厚膜半導体層90の第一主表面を主光取り出し面として、その一部を覆う形で光取り出し面側金属電極9を配置することもできる。このようにすると、透明厚膜半導体層90により主光取り出し面側の電流拡散層効果を大幅に高めることができる。本実施形態の発光素子200においては、発光層部24の第一主表面側に、p型GaP(GaAsP又はAlGaAsでもよい)からなる第一透明厚膜半導体層90がHVPE法にてエピタキシャル成長されている(符号92は、図1の符号92と同様のMOVPE法による接続層である)。また、主光取り出し面側からみた発光層部24の各層4〜6の積層順は、図1とは逆順とされ、光取り出し面側金属電極9と第一透明厚膜半導体層90との間には、AuBe合金を用いた接合合金化層9aが配置されている。また、発光層部24の第二主表面側には、n型GaP(GaAsP又はAlGaAsでもよい)からなる第二透明厚膜半導体層20が、単結晶基板の貼り合わせにより形成されている。第二透明厚膜半導体層20の第二主表面にはAuGeNi合金を用いた接合合金化層15cがドット状に分散形成され、裏面電極15により被覆されている。第一透明厚膜半導体層90及び第二透明厚膜半導体層20は、いずれも、ドーパント濃度が5×1016/cm以上2×1018/cm以下に調整され、側面部90S,20Sがそれぞれ、ダイシングの加工ダメージ層を除去した化学エッチング面とされている。なお、発光層部24はGaAs基板上に第二主表面側(ここではn型クラッド層4側)からエピタキシャル成長して形成されるが、該発光層部24の該第二主表面側からGaAs基板をエッチングにより除去した後、該第二主表面側(ここでは、接続層20pの第二主表面)に第二透明厚膜半導体層20を貼り合わせることができる。ただし、第二透明厚膜半導体層20はHVPE法にてエピタキシャル成長してもよい。
図9の発光素子300は、図8の発光素子200において発光層部24の第二主表面側に第二透明厚膜半導体層20を貼り合わせる代わりに、AuあるいはAg(ないしこれらを主成分とする合金)からなる金属反射層10を配置した構成である。発光層部24からの発光光束が金属反射層10によって主光取り出し面側に反射され、主光取り出し面側の指向性が高い発光素子が実現する。本実施形態では、発光層部24の第二主表面に、金属反射層10を介して導電性のSi基板7が貼り合わされている。Si基板7の第二主表面には裏面電極15が形成されているが、該裏面電極15は反射面を形成しないため、接合金属層15dはSi基板7の第二主表面全面に形成されている。また、金属反射層10と発光層部24との間には、ドット状の接合合金化層32(例えばAuGeNi合金からなる)が分散形成されている。
図8及び図9の発光素子200,300においては、いずれも、主光取り出し面側の透明厚膜半導体層90を、HVPE法によるエピタキシャル成長層とする代わりに、単結晶基板の貼り合わせにより形成することもできる。
また、図1、図8及び図9の発光素子100,200,300において、裏面電極15はAgペースト層にて置き換えることも可能である。さらに、発光層部24の活性層5は単一層として形成していたが、これを、バンドギャップエネルギーの異なる複数の化合物半導体層が積層された、量子井戸構造を有するものとして構成することもできる。
さらに、上記実施形態では、いずれも透明厚膜半導体層90(20)の全体を、ドーパント濃度が5×1016/cm以上2×1018/cm以下に制御されたドーピング制御領域として形成していたが、透明厚膜半導体層90(20)の一部の厚さ領域(望ましくは、全厚の50%以下の範囲)を、ドーパント濃度が2×1018/cmを超える層領域とすることもできる。例えば、図1の発光素子100において、透明厚膜半導体層90の裏面電極15と接する領域のドーパント濃度を2×1018/cmを超える値に高めることで、裏面電極15との接触抵抗をより下げることができる。
透明厚膜半導体層90は、薄い発光層部24の支持基板の役割を果たすとともに、発光層部24からの発光光束の取出層としても機能し、10μm以上200μm以下(望ましくは40μm以上100μm以下)の厚膜に形成されることで、層側面からの取出光束を増加させ、発光素子全体の輝度(積分球輝度)を高める役割を担う。また、発光層部24からの発光光束のピーク波長に相当する光量子エネルギーよりも大きなバンドギャップエネルギーを有するIII−V族化合物半導体、具体的にはGaP、GaAsP又はAlGaAsにて構成されることで、該透明厚膜半導体層90での光吸収も抑制されている。この透明厚膜半導体層90はHVPE法により成長されたものであり(GaP及びGaAsPがHVPE法での製造に特に適している)、そのH濃度は、MOVPE法によるp型クラッド層6のH濃度(通常、15×1017/cm程度)よりも小さく設定できる。本実施形態において透明厚膜半導体層90はp型であり、この上に積層される発光層部24はp型透明厚膜半導体層90側からp型クラッド層6、活性層5、n型クラッド層4の順で積層されている。しかし、透明厚膜半導体層90をn型として、発光層部24の積層順を上記の逆順としてもよい。
上記のダイシングにより、図5の左下に示すように、透明厚膜半導体層90の側面部には、所定厚さの加工ダメージ層90dが形成される。該加工ダメージ層90dに含まれる多数の結晶欠陥は、発光通電時において電流リークや散乱の原因となるため、該加工ダメージ層90dを化学エッチングにより除去する。エッチャントとしては硫酸−過酸化水素水溶液を使用する。該水溶液としては、例えば硫酸:過酸化水素:水の重量配合比率が20:1:1のものを使用でき、液温は30℃以上60℃以下に調整される。

Claims (11)

  1. III−V族化合物半導体からなる発光層部と、該発光層部の少なくとも一方の主表面側に形成され、前記発光層部からの発光光束のピーク波長に相当する光量子エネルギーよりも大きなバンドギャップエネルギーを有するIII−V族化合物半導体からなる厚さ10μm以上の透明厚膜半導体層とを有し、
    前記透明厚膜半導体層の側面部が化学エッチング面とされ、かつ、該透明厚膜半導体層中に、ドーパント濃度が5×1016/cm以上2×1018/cm以下に制御されたドーピング制御領域が10μm以上の厚さにて形成されてなることを特徴とする発光素子。
  2. 前記透明厚膜半導体層の厚さが40μm以上であり、該透明厚膜半導体層中の前記ドーピング制御領域の厚さが40μm以上であることを特徴とする請求の範囲第1項に記載の発光素子。
  3. 前記発光層部の一方の主表面を第一主表面として、該第一主表面側に主光取り出し面が形成され、該主光取り出し面の一部を覆う形で光取り出し面側金属電極が配置されてなり、他方、前記透明厚膜半導体層が前記発光層部の第二主表面側にのみ設けられていることを特徴とする請求の範囲第1項又は第2項に記載の発光素子。
  4. 前記透明厚膜半導体層が前記発光層部の第一主表面側に配置され、該透明厚膜半導体層の第一主表面を主光取り出し面として、その一部を覆う形で光取り出し面側金属電極が配置されてなることを特徴とする請求の範囲第1項又は第2項に記載の発光素子。
  5. 前記発光層部の第二主表面側に金属反射層が配置されてなることを特徴とする請求の範囲第4項に記載の発光素子。
  6. 前記透明厚膜半導体層として、前記発光層部の第一主表面側に第一透明厚膜半導体層が、同じく第二主表面側に第二透明厚膜半導体層がそれぞれ設けられてなることを特徴とする請求の範囲第4項に記載の発光素子。
  7. 前記発光層部がAlGaInPからなるダブルへテロ構造を有し、前記透明厚膜半導体層がGaP、GaAsP及びAlGaAsのいずれかからなることを特徴とする請求の範囲第1項ないし第6項のいずれか1項に記載の発光素子。
  8. 前記透明厚膜半導体層は前記発光層部に対しハイドライド気相成長法によりエピタキシャル成長されたものであることを特徴とする請求の範囲第1項ないし第7項のいずれか1項に記載の発光素子。
  9. 前記透明厚膜半導体層は前記発光層部に貼り合わされたIII−V族化合物半導体からなる単結晶基板であることを特徴とする請求の範囲第1項ないし第7項のいずれか1項に記載の発光素子。
  10. III−V族化合物半導体からなる発光層部と、該発光層部の少なくとも一方の主表面側に形成され、前記発光層部からの発光光束のピーク波長に相当する光量子エネルギーよりも大きなバンドギャップエネルギーを有するIII−V族化合物半導体からなる厚さ10μm以上の透明厚膜半導体層とを有するウェーハを作製し、該ウェーハをダイシングして個々の素子チップに分離するとともに、
    前記透明厚膜半導体層中に、ドーパント濃度が5×1016/cm以上2×1018/cm以下に制御されたドーピング制御領域を10μm以上の厚さにて形成し、前記ダイシング後において該透明厚膜半導体層の側面部に形成された加工ダメージ層を化学エッチングにより除去することを特徴とする発光素子の製造方法。
  11. 前記透明厚膜半導体層はGaP、GaAsP及びAlGaAsのいずれかからなり、前記化学エッチングのエッチャントとして硫酸−過酸化水素水溶液が使用されることを特徴とする請求の範囲第10項に記載の発光素子の製造方法。
JP2005514799A 2003-10-16 2004-10-15 発光素子及びその製造方法 Expired - Lifetime JP4341623B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003356955 2003-10-16
JP2003356955 2003-10-16
PCT/JP2004/015270 WO2005038936A1 (ja) 2003-10-16 2004-10-15 発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2005038936A1 true JPWO2005038936A1 (ja) 2007-02-08
JP4341623B2 JP4341623B2 (ja) 2009-10-07

Family

ID=34463234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005514799A Expired - Lifetime JP4341623B2 (ja) 2003-10-16 2004-10-15 発光素子及びその製造方法

Country Status (3)

Country Link
US (1) US7511314B2 (ja)
JP (1) JP4341623B2 (ja)
WO (1) WO2005038936A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007114033A1 (ja) * 2006-03-31 2007-10-11 Shin-Etsu Handotai Co., Ltd. 発光素子の製造方法、化合物半導体ウェーハ及び発光素子
JP5179068B2 (ja) * 2007-02-14 2013-04-10 昭和電工株式会社 化合物半導体素子の製造方法
US7683398B2 (en) * 2007-03-02 2010-03-23 Mitsubishi Electric Corporation Nitride semiconductor device having a silicon-containing connection layer and manufacturing method thereof
JP4903643B2 (ja) * 2007-07-12 2012-03-28 株式会社東芝 半導体発光素子
JP4583487B2 (ja) 2009-02-10 2010-11-17 Dowaエレクトロニクス株式会社 半導体発光素子およびその製造方法
JP4871967B2 (ja) * 2009-02-10 2012-02-08 Dowaエレクトロニクス株式会社 半導体発光素子およびその製造方法
KR101423908B1 (ko) * 2012-12-11 2014-07-28 광전자 주식회사 텍스처된 n형 AlAs 전류 확산층을 가진 웨이퍼 본딩형 AlGaInP 발광다이오드 및 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2638302A1 (de) * 1976-08-25 1978-03-02 Wacker Chemitronic Aetzmittel fuer iii/v-halbleiter
JP3406907B2 (ja) 1990-08-20 2003-05-19 株式会社東芝 半導体発光ダイオード
JP2812408B2 (ja) 1991-05-31 1998-10-22 信越半導体株式会社 GaP発光素子チップの表面処理方法
JP3230638B2 (ja) * 1993-02-10 2001-11-19 シャープ株式会社 発光ダイオードの製造方法
JP3264563B2 (ja) 1993-03-15 2002-03-11 株式会社東芝 半導体発光素子及びその製造方法
JPH1065210A (ja) 1996-08-13 1998-03-06 Mitsubishi Cable Ind Ltd 半導体発光素子およびその製造方法
US6107648A (en) * 1997-03-13 2000-08-22 Rohm Co., Ltd. Semiconductor light emitting device having a structure which relieves lattice mismatch
JP2001015803A (ja) 1999-06-29 2001-01-19 Showa Denko Kk AlGaInP発光ダイオード
JP4313478B2 (ja) 1999-08-30 2009-08-12 昭和電工株式会社 AlGaInP発光ダイオード

Also Published As

Publication number Publication date
WO2005038936A1 (ja) 2005-04-28
JP4341623B2 (ja) 2009-10-07
US20070145405A1 (en) 2007-06-28
US7511314B2 (en) 2009-03-31

Similar Documents

Publication Publication Date Title
EP0420691B1 (en) Semiconductor light-emitting device and method of fabricating the same
US7345315B2 (en) Gallium nitride based light-emitting device
JP4899348B2 (ja) 発光素子の製造方法
JP5169012B2 (ja) 半導体発光素子
JP2004281863A (ja) 窒化物半導体素子及びその製造方法
JP2007042664A (ja) 発光素子及びその製造方法
JPH1131842A (ja) 半導体発光素子
WO2014167773A1 (ja) 半導体発光素子及びその製造方法
JP2007073789A (ja) 半導体発光素子用電極
JP4974043B2 (ja) 発光素子およびその製造方法
JP4569859B2 (ja) 発光素子の製造方法
JP4140007B2 (ja) 発光素子及び発光素子の製造方法
JP4341623B2 (ja) 発光素子及びその製造方法
JP2006040998A (ja) 半導体発光素子、半導体発光素子用エピタキシャルウェハ
JP4569858B2 (ja) 発光素子の製造方法
JP2005277218A (ja) 発光素子及びその製造方法
US5235194A (en) Semiconductor light-emitting device with InGaAlP
JP2011155084A (ja) 紫外半導体発光素子
JP4061497B2 (ja) 発光素子の製造方法
JP3881470B2 (ja) 半導体発光素子の製法
JP2005079152A (ja) 半導体発光素子及びその製造方法
JP2005150646A (ja) 発光素子及びその製造方法
JP4061499B2 (ja) 発光素子の製造方法
JP2894779B2 (ja) 半導体発光素子およびその製造方法
JP2016076583A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090629

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4341623

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250