JP5167124B2 - 低減された寄生容量を備えた電気的多層構成素子 - Google Patents

Description

本発明は基体が上下に積層されたセラミック層から形成され、それらの間に複数の電極面が配設されている、電気的多層構成素子に関している。

この種の多層構成素子はセラミック層と電極面の性質に応じて、コンデンサ、バリスタ、又は温度依存性の抵抗（サーミスタ）として用いられている。バリスタの基体の多くは様々な金属酸化物の混合物、例えば亜鉛酸化物などをベースに製造されている。このバリスタは、非線形的で電圧依存性の抵抗変動特性を有しており、この特性は過電圧から電気的な回路を保護するのに利用されている。その際にはバリスタの抵抗値が印加電圧の上昇と共に低減する。

刊行物独国特許出願公開第１９９３１０５６号明細書からは、抵抗の低下のために非重畳的な内部電極が基体内部に設けられている多層バリスタが公知である。この内部電極は、構成素子の両方の端面側で大面積のコンタクト層によってコンタクトしており、これは構成素子のＳＭＤ実装を可能にしている。この従来技法の構成素子の欠点は、大面積のコンタクト層に基づいて寄生キャパシタンスとインダクタンスが形成されてしまうことであり、これは構成素子の電気的な特性の正確な設定調整を困難にしてしまう。さらにこの種の構成素子はその大きなコンタクト層に基づいて例えば基板への組付けの際に相応に広いスペースを必要とする。その上さらにこれらの複数の構成素子を集積していく形式のモジュール自体も益々大きくなり、それに伴って集積密度も非常に低くなってしまう。

公知文献独国特許出願公開第１００１９８４０号公報からは、その自由端部が貫通コンタクト（ブラインドエンド）を有している第１の電極構造部を備えたセラミック多層コンデンサが公知である。このコンデンサの２つの電極構造部間の最短距離は相互に重ねられた電極平面の間隔によって定まる。

国際公開第２００４/０８６４３２号パンフレットからは寄生容量の低減のために内部電極が貫通コンタクトを介して相互接続されると同時に基体下部に配設された蝋付けバンプにも接続された多層バリスタが公知である。

しかしながらこの種のバリスタを例えばＥＳＤ保護素子として高周波データ線路内に用いた場合には問題が生じる。前述したような公知の多層バリスタにおける寄生容量の常用値は６０ｐＦ以上にも達し、前述したようなＥＳＤ保護素子としての適用には不向きである。このようなオーダーレベルのキャパシタンスは次のようなことに結び付く。すなわちアースに対して所定の限界周波数から全ての信号が導出され、その際には情報を運んでいるデータ信号も失われる。１ＧＨｚまでのクロックレートを有する信号では、むしろ最大でも１ｐＦまでの寄生キャパシタンスを有するバリスタが望ましい。

本発明の課題は、より低い寄生キャパシタンスを有する電気的多層構成素子を提供することである。

この課題は請求項１に記載の本発明による特徴を備えた多層構成素子により解決される。従属請求項には本発明の有利な実施形態が示されている。この多層構成素子は積層されたセラミック層から構築され、それが中実の基体を形成している。基体の下方側には構成素子のコンタクト形成のための第１の接続面と第２の接続面が配設されている。基体のセラミック層間には金属化平面が設けられている。この面内には構造化された電極面が配設されてもよい。

電極構造部の全ての電極面は、セラミック層による貫通コンタクトを介して相互に若しくは接続面の一方と接続される。相互に接続された電極面は第１の電極構造部を形成している。第２の端子面に相応に接続された電極面と貫通コンタクトは、第２の電極構造部を形成している。第１と第２の電極構造部は相互に離されて実施され、電気的に相互に絶縁されている。２つの電極構造部の少なくとも１つは、ブラインドエンドを備えた貫通コンタクトを有し、これは電極面内では終端していない。この端部は他の電極構造部の方向に向いており、この領域において第１の電極構造部と第２の電極構造部の間の最短間隔を形成している。この場合セラミック層の層平面に対して垂直方向で他の電極構造部の要素が存在する次に位置する金属化面までの最短間隔が測定される。

貫通コンタクトとは少なくとも１つのセラミック層を通る導電性材料で充たされた例えば円筒状の孔部であって、この孔部は１つの金属化面を他の金属化面に接続させたり、あるいはセラミック層の層平面に対して垂直な直線方向で接続面に接続させるものと理解されたい。貫通コンタクトのブラインドエンドは、電極面若しくは接続面といかなるコンタクトも持たない金属化面において終端している。しかしながら貫通コンタクトの別の端部は常に電極面若しくは端子面と接続している。

貫通コンタクトのブラインドエンド領域における最短間隔を除いて多層構成素子の第１及び第２の電極構造部は相互に広い間隔で複数のセラミック層を含んで延在している。このブラインドエンドは他の電極構造部の次の金属化構造部まではその面積が僅かなために小さなキャパシタンスしか形成しない。それによって第１と第２の電極構造部の間の寄生キャパシタンスが低く維持される。

その上さらに有利には第１と第２の電極構造部及び特にこれらの電極構造部に所属する電極面が次のように構造化される。すなわちブラインド貫通コンタクト領域外では異なる電極構造部の電極面の間で重畳が何も起きないように構造化される。それによって電極面の間隔も相互に高められ、２つの電極構造部の間の寄生キャパシタンスがさらに低減される。

この多層構成素子は、ＨＴＣＣ（High Temperature Cofierd Ceramics）として実現されてもよい。この材料は貫通コンタクトと電極面の位置に関して正確な構造化の可能性を保証し、そのため正確に定められた構造部と正確に定められた寄生キャパシタンスを備えた多層構成素子が得られるようになる。

第１及び第２の電極構造部はそれぞれブラインドエンドを備えた１つの貫通コンタクトを有していてもよい。それにより２つのブラインドエンドは基体の積層部において上下に配置され、相互に向き合う。２つのブラインドエンドの領域における最短間隔として唯１つのセラミック層の厚さが想定され、ブラインド貫通コンタクトがそれぞれ１つの電極面に接続されるならば、前述したこれらの２つの電極面の最小間隔は、介在的に存在する３つのセラミック層の層厚さに相応する。有利には貫通コンタクトがブラインドエンドによって延在するならば、直線状で複数のセラミック層を通って案内される。このようにしてそれに所属する電極面が第１及び第２の電極構造部からさらに相互に離間される。

しかしながら２つの電極構造部が複数の電極面を有することは必ずしも必要ない。例えば、２つの電極構造部が場合によっては複数のセラミック層を通って到達する貫通コンタクトのみからなり、それが接続面と接続するように構成することも可能である。

多層構成素子においては複数の第１の接続面とそれに接続する相応の数の第１の電極構造部が設けられていてもよい。複数の第１の電極構造部はガルバニックに相互に分離させることが可能であり、ブラインドエンドを備えたそれぞれ１つの貫通コンタクトを有し得る。第２の電極構造部との重畳は、専らこれらのブラインドエンド領域において行われる。その場合重畳領域における第２の電極構造部も例えばブラインドエンドを備えた貫通コンタクトを有し得る。それにより複数の第１の電極構造部は唯一の第２の電極構造部と重畳し得る。しかしながら多層構成素子においては複数の第１の電極構造部も複数の第２の電極構造部も設けることが可能である。その場合には第１及び第２の電極構造部の数を必ずしも一致させる必要はない。

多層構成素子の寄生キャパシタンスのさらなる最小化のためには、複数の接続面を基体の下方側でそれらが互いに最大間隔を有するように分散される。このことは複数の接続面を最下方のセラミック層の中央及び／又は縁部、角に設けることによって達成さされ得る。下方側の対角線上で向き合っている２つの角に設けられている２つの接続面は相互に最も広い間隔を有している。下方側のアクセスしやすい接続面は基準面ないしは基体のエッジに沿ってストライプ状に形成される。この接続面は例えば中央において貫通コンタクトを介して１つ又は複数の電極面に接続されてもよい。

異なる電極構造部の電極面は有利には相互に十分離間した金属化面に配設される。各電極構造部毎に唯１つの電極面を設けることも可能である。その場合に有利には、それらの電極面がストライプ状に形成され、基体における例えば異なる角から出発して互いに向き合うように延在する。対称的な配置構成のもとでは基体の中央（基準面に関して）において重畳が維持され得る。そこでは１つの電極構造部から他の電極構造部の相応する電極面に向いたブラインドエンドを備えた少なくとも１つの貫通コンタクトが形成される。有利には第２の電極構造部もブラインドエンドを備えた貫通コンタクトを備える。対称性の理由から有利には２つの電極構造部に対する貫通コンタクトのブラインドエンドをそれに所属する次の電極面に対して同じ間隔で形成する。

複数の第１の端子面が存在するならば、有利には第２の接続面が中央に配置される。それに対して第１の接続面は下方側の角に配置される。ここでもこれらの電極面はストライプ状に形成されて、第１の接続面上に配置された貫通コンタクトから基体中央方向に延在するようにしてもよい。そこでは相応の第２の電極構造部に所属する貫通コンタクトと重畳する。

第１及び第２の電極構造部がそれぞれ偶数個存在するならば、介在するそれぞれ２つの電極構造部との重畳が異なる形態で生じる。このことは接続面から離れている基体領域において生じ得る。すなわちブラインドエンドを有する貫通コンタクトの下方の積層部分において接続面は何も設けられない。

多層構成素子は例えば亜鉛酸化物のドーピングをベースにしたバリスタセラミックから形成されていてもよい。それによりこの多層構成素子はより低い、但し規定的なキャパシタンスを示すようになる。そのようなバリスタは有利にはＥＳＤ保護素子として、高いクロック制御レート（例えばギガヘルツの）で動作するデータ線路に使用することができる。１つの分路を表しているバリスタの低いキャパシタンスは、データ信号が、アースに対するバリスタのハイパスを形成する寄生キャパシタンスを介して導かれそれによって失われることを阻止する。

多層構成素子は抵抗の負又は正の温度係数を有するセラミック材料から形成されていてもよい。このようにしてＰＴＣ若しくはＮＴＣタイプのサーミスタとして使用され得る。

セラミック基体は機能層の他にさらなる層、例えば基体の安定性を保証するような層を含んでいてもよい。そのような層は有利には新たな電流パスを生成しないようにするために誘電層として構成される。そのような付加的な誘電層は、構成素子の応答のケースにおいて第１と第２の電極構造部の間に出現する電流パスには配設されない。そのような構成素子の応答はバリスタのケースでは第１と第２の電極構造部の間のバリスタ電圧の過度な上昇ないしはＰＴＣの場合の所定の温度の過度な上昇において達成される。

以下では、本発明を実施例および関連する図面に基づき詳細に説明する。これらの図面は本発明を具体的に説明するために用いるものであり、したがって概略的に示されているにすぎず、縮尺どおりには描かれていない。同一部分または同機能の部分は、同一の参照記号によって示されている。この場合、
図１はそれぞれ１つの電極面を備えた２つの電極構造部を有する多層構成素子の概略的な断面図であり、
図２は全部で１つの電極面をしか持たない２つの電極構造部を有する多層構成素子の概略的な断面図であり、
図３は２つの電極構造部とブラインドエンドを備えた１つの貫通コンタクトを有する多層構成素子の概略的な断面図であり、
図４は２つの第１の電極構造部と１つの第２の電極構造部を有する多層構成素子の概略的な断面図であり、
図５は２つの第１の電極構造部と１つの第２の電極構造部が重畳している多層構成素子の概略的な断面図であり、
図６は２つの電極面を有する多層構成素子の概略的な平面図であり、
図７は５つの接続面を有する多層構成素子の概略的な平面図であり、
図８は５つの接続面と３つの電極構造部を有する多層構成素子の平面図である。

実施例
図１には多層構成素子ＶＳの簡単な実施例が概略的な断面図で示されている。セラミック基体は５つのセラミック層から形成されており、それらは積層状に上下に配置され、焼結によって相互に固定的に結合されている。それぞれ２つのセラミック層の間には金属化において設けられる金属化面が配設されている。基体の下方側には第１の接続面ＡＦ１と第２の接続面ＡＦ２が存在しており、これらはそれぞれ貫通コンタクトＤＫを介して第１ないしは第２の電極面ＥＦ１，ＥＦ２と接続されている。２つの異なる電極構造部に所属する電極面ＥＦ１，ＥＦ２は互いに重なることなく相互に十分離間された金属化面ＭＥ１，ＭＥ４に配設されている。２つの電極構造部は面積的に狭く限られた領域内でのみ重畳している。そこにはそれぞれ１つのブラインドエンドを有する貫通コンタクトＤＫＢが配設されており、この場合これらのブラインドエンドはそれぞれもう一方の電極構造部の方向に向けられている。これらの貫通コンタクトＤＫＢの２つのブラインドエンドは、セラミック層ＫＳの厚み分だけ相互に離間されている。

図２には図１とは異なる第１の電極構造部が示されており、これは第１の接続面ＡＦ１と接続され、貫通コンタクトＤＫ１、第１の電極面ＥＦ１、並びにブラインドエンドＤＫＢを有する貫通コンタクトＤＫＢ１を含んでいる。第２の電極構造部は第２の接続面ＡＦ２と接続され、ブラインドエンドを有する１つの貫通コンタクトＤＫＢ２しか含んでいない。２つのブラインドエンドは積層状に上下に配置され、さらに相互に重畳している。第２の電極構造部はここでは電極面を有していない。

最初の２つの図面においては貫通コンタクトのブラインドエンド間の領域が最短間隔であったのに対して、図３の構造部は、第１の電極構造部と第２の電極構造部の間の最短間隔の領域を貫通コンタクトＤＫＢ１のブラインド端部と第２の電極面ＥＦ２の間に設ける手段を示している。なおこの実施例においても第１の電極面と第２の電極面は相互に広幅な金属化面と共に介在的に形成される可及的に少ないキャパシタンスを伴って設けられる。

図４にはさらなる実施例として複数の第１の接続面ＡＦ１，ＡＦ１′が設けられている（図ではそのうちの２つが示されている）多層構成素子の概略的な断面図が示されている。第２の接続面ＡＦ２は第２の電極構造部と接続し、これは１つの貫通コンタクトＤＫ２、第２の電極面ＥＦ２及びブラインドエンドを備えた２つの貫通コンタクトＤＫＢ２を含んでいる。第１の接続面ＡＦ１にはそれぞれ１つの第１の電極構造部が接続されており、これはここではブラインドエンドを備えたそれぞれ１つの貫通コンタクトＤＫＢ１しか含んでいない。これらの貫通コンタクトは第２の電極構造部の貫通コンタクトＤＫＢ２の相応するブラインドエンドと重なっている。これらの接続面と電極面の配置構成は有利には対称的に実施され、図示されている２つの第１の電極構造部よりも多く含まれていてもよい。

図５には相互に十分に離隔された金属化面内に配置されている第１の電極面ＥＦ１，ＥＦ１′を備えた２つの第１の電極構造部が断面内に設けられている、さらなる多層構成素子が示されている。この２つの電極面ＥＦ１，ＥＦ１′は、ブラインドエンドを備えたそれぞれ１つの貫通コンタクトＤＫＢ１，ＤＫＢ１′を備えており、これらの貫通コンタクトＤＫＢ１，ＤＫＢ１′は積層状に上下に配置されている。これらのそれぞれ第１の電極構造部に割当てられた２つのブラインドエンドの間には第２の電極面ＥＦ２が設けられており、この第２の電極面ＥＦ２は図平面を横切るように延在しているため図中ではその断面のみしか示されていない。また第２の電極面は図示のものとは異なって、ブラインドエンドを備えた貫通コンタクトを有していてもよい。それらは上下に有利には図示のように基体中央に配設可能である。第２の電極面は少なくとも１つの、有利には２つの貫通コンタクトと接続されている（図にはしめされていない）。この貫通コンタクトは第２の電極面を多層構成素子の下方側で第２の接続面に接続させている。ここでも異なる電極構造部の電極面の間の間隔は少なくとも２つのセラミック層分である（有利には２以上のセラミック層分）のに対して、貫通コンタクトのブラインドエンド方向への最小間隔はセラミック層の厚さまで低減されている。

図６には電極面、接続面及び貫通コンタクトの可能な配置構成が平面図で示されている。これは図１の断面図に示された実施例に相応している。第１及び第２の電極面ＥＦ１，ＥＦ２は貫通コンタクトＤＫを介して基体の下方側で第１及び第２の接続面ＡＦ１，ＡＦ２に接続されている。これらの電極面も接続面のようにストライプ状に形成されており、図ではブラインドエンドを備えた中央の貫通コンタクトＤＫＢの領域においてのみ重畳している。ブラインドエンドを備えた貫通コンタクトＤＫＢは、一方の電極面に設けられてもよいし両方の電極面に設けられていてもよい。

図７には図４の断面図に示された実施例に相応する多層構成素子が平面図で示されている。この実施例では４つの第１の接続面ＡＦ１，ＡＦ１′，ＡＦ１″，ＡＦ１′″が設けられており、これらの接続面は貫通コンタクトを介して第１の電極面ＥＦ１に接続されている。これらは２つの交差したストライプ状の金属化面の形態で形成されている。第２の接続面ＡＦ２は、ブラインドエンドを備えた唯１つの貫通コンタクトＤＫＢしか含んでいない第２の電極構造部に接続されている。この第２の電極構造部は中央に配置され、そのブラインドエンドでもって第１の電極構造部までの最短間隔を形成する。

図８には図５の断面図に示された実施例に相応する電極構造部の配置構成が概略的に平面図で示されている。この構造では２つの第１の接続面ＡＦ１，ＡＦ１′が設けられており、これらの接続面は貫通コンタクトＤＫ１を介して第１の電極面ＥＦ１に接続されている。この電極面はストライプ状に形成されて配置され、対角線上で２つの貫通コンタクトＤＫ１に接続している。

その他にも２つの第２の接続面ＡＦ２，ＡＦ２′が設けられており、これらの接続面は貫通コンタクトＤＫ２を介して第２の電極面ＥＦ２，ＥＦ２′に接続されている。これらの電極面も同じようにストライプ状に形成され、接続面のための貫通コンタクトを有する角の位置からブラインドエンドを備えた貫通コンタクトＤＫＢが設けられている中央部まで延在している。これらの第２の電極面は相互に十分に離間された金属化面に配置されており、それに対して第１の電極面ＥＦ１はストライプ状に形成されて中央の金属化面に配置され、第２の電極面ＥＦ２の２つの端部と重なっている。

これまでの個々の図面に示してきたないしはその実施例において説明してきた詳細な特定事項は他の実施例と組合わせることも可能である。その上さらに各電極構造部に１つ以上の電極面ＥＦを設けることも可能である。その場合は１つの電極構造部に割当てられる種々の電極面を異なる金属化面に配置させてもよい。またそれらのさらなる電極面を、ブラインドエンドを備えた貫通孔部との重畳領域方向に案内されたメイン電極面よりも小さな面積で実施することも可能である。

異なる電極構造部の間の垂直方向の全ての重畳領域において２つの電極構造部にブラインドエンドを備えた貫通コンタクトを設けてもよい。但し異なる電極構造部の重畳領域はブラインドエンドと電極面の間にのみ存在するようにすることも可能である。また図５に示されているように、多重に設けられた異なるタイプ若しくは同じタイプの電極構造部の間で、貫通コンタクトのサイズに相応する唯一の重畳領域内に多重の重畳領域を設けることも可能である。

それらの電極面はキャパシタンスを低減するために、ストライプ状に形成して相応の少ない面積しか有さないようにしてもよい。しかしながらそれとは異なる任意の基準面を有する電極面を形成することも可能である。これにより、例えば金属化面の大半を介して延在する大面積の電極面が得られる。しかしながらこれまでの実施例において示されているようにストライプ状の僅かな基準面を備えた電極面の方が常に有利である。

全体的に示されてきた構造部はバリスタにもサーミスタにも使用することが可能である。全てのケースにおいて当てはまることは特に焼結過程期間中に最小の寸法変化しか起さずそれ故高精度な作業が可能なＨＴＣＣプロセスにおいて高い精度を伴う製造が可能なことである。しかしながら焼結の際の収縮が少ないほかのセラミックタイプ、例えばＬＴＣＣ（Low temperature cofired ceramis）も可能である。このような構造精度を介して素子のキャパシタンスも正確に設定することができる。異なる電極構造部の間の最小間隔も同じように正確に設定可能である。なぜならこの最小間隔も常に良好に再生が可能な１つ又は複数のセラミック層の厚さに相応するからである。バリスタの場合にはこの間隔を介してバリスタ電圧が設定される。そのようなバリスタ素子の性能はセラミック基体の体積に依存している。この体積は必要に応じて基準面の拡大若しくはセラミック層数の増加によって任意に適応化可能である。

それぞれ１つの電極面を備えた２つの電極構造部を有する多層構成素子の概略的な断面図 全部で１つの電極面をしか持たない２つの電極構造部を有する多層構成素子の概略的な断面図 ２つの電極構造部とブラインドエンドを備えた１つの貫通コンタクトを有する多層構成素子の概略的な断面図 ２つの第１の電極構造部と１つの第２の電極構造部を有する多層構成素子の概略的な断面図 ２つの第１の電極構造部と１つの第２の電極構造部が重畳している多層構成素子の概略的な断面図 ２つの電極面を有する多層構成素子の概略的な平面図 ５つの接続面を有する多層構成素子の概略的な平面図 ５つの接続面と３つの電極構造部を有する多層構成素子の平面図

Claims (13)

1. 電気的な多層構成素子（ＶＳ）において、
   積層されたセラミック層（ＫＳ）から形成される基体（ＧＫ）と、
   基体下方側に配置される第１及び第２の接続面（ＡＦ）と、
   セラミック層の間の金属化面（ＭＥ）に配置される複数の電極面（ＥＦ）と、
   複数の貫通コンタクト（ＤＫ）とを有しており、
   前記貫通コンタクト（ＤＫ）は、前記セラミック層の１つを通る導電材料で充たされた孔部として構成され、該孔部はそれぞれ金属化面の１つを他の金属化面に接続させ、さらに前記貫通コンタクトは電極面若しくは接続面と電気的に接続されており、
   前記接続面のそれぞれ１つに接続される全ての電極面と貫通コンタクトが第１若しくは第２の電極構造部を形成しており、
   前記電極構造部の少なくとも１つは、ブラインドエンドを備えた貫通コンタクト（ＤＫＢ）を有しており、前記貫通コンタクト（ＤＫＢ）のブラインドエンドは、電極面（ＥＦ）若しくは接続面（ＡＦ）の１つといかなるコンタクトも持たない金属化面の１つにおいて終端しており、
   積層部分における第１の電極構造部と第２の電極構造部の間の間隔に関して、ブラインドエンドから上方又は下方に存在する金属化面までの垂直方向の間隔、又はブラインドエンドから別の電極構造部のブラインドエンドまでの垂直方向の間隔が最短であり、さらに前記多層構成素子は、亜鉛酸化物をベースにしたバリスタセラミックからなるセラミック層（ＫＳ）からなるバリスタとして構成されていることを特徴とする多層構成素子。
2. 前記第１及び第２の電極構造部はそれぞれ１つのブラインドエンドを備えたそれぞれ１つの貫通コンタクト（ＤＫＢ）を有し、前記２つのブラインドエンドは積層状に上下に配置され相互に対向している、請求項１記載の多層構成素子。
3. 前記第１及び第２の電極構造部の電極面（ＥＦ）は、ブラインドエンドを備えた貫通コンタクト（ＤＫＢ）の領域内でのみ重畳している、請求項１または２記載の多層構成素子。
4. 第１の電極面（ＥＦ１）と第２の電極面（ＥＦ２）の間に少なくとも３つのセラミック層（ＫＳ）が設けられており、第１の電極構造部と第２の電極構造部の間の最短間隔が前記セラミック層のうちの１つの厚さに相応している、請求項１から３いずれか１項記載の多層構成素子。
5. 複数の第１の接続面（ＡＦ１，ＡＦ１′）とそれに接続される複数の第１の電極構造部が設けられており、前記複数の第１の接続面はガルバニックに相互に分離され、ブラインドエンドを備えたそれぞれ１つの貫通コンタクト（ＤＫＢ）を有しており、該貫通コンタクトの領域においては第２の電極構造部との重畳が生じている、請求項１から４いずれか１項記載の多層構成素子。
6. 前記接続面（ＡＦ）は、基体下方側でそれらが互いに最大間隔を有するように分散されている、請求項１から５いずれか１項記載の多層構成素子。
7. 中央に配置された１つの第２の接続面（ＡＦ２）と、角の位置に配置された複数の第１の接続面（ＡＦ１，ＡＦ１′，ＡＦ１″，ＡＦ１′″）が設けられている、請求項６記載の多層構成素子。
8. ブラインドエンドを備えた貫通コンタクト（ＤＫＢ）が積層部分の基準面に関して中央に配設されている、請求項１から７いずれか１項記載の多層構成素子。
9. ２つの異なる電極構造部に所属する、ブラインドエンドを備えた貫通コンタクト（ＤＫＢ）が設けられ、該領域内には接続面（ＡＦ）が何も配設されていない、請求項８記載の多層構成素子。
10. 積層部分の基準面に関する基体中央部に、ブラインドエンドを備えた少なくとも２つの貫通コンタクト（ＤＫＢ）が設けられており、前記電極面（ＥＦ）はストライプ状に形成され、それぞれの金属化面（ＭＥ）の中央から出発して接続面（ＡＦ）の１つに向いている、請求項６から９いずれか１項記載の多層構成素子。
11. 前記ストライプ状の電極面（ＥＦ）は中央から出発して矩形状の基準面で構成された積層部の４つの角のそれぞれ１つに向いており、前記角の位置においては下方側にそれぞれ１つの接続面（ＡＦ）が設けられている、請求項１０記載の多層構成素子。
12. 正確に２つの接続面（ＡＦ）が設けられており、該接続面は相互に対向し、矩形状の下方側のそれぞれ１つの側縁に沿って延在している、請求項１０記載の多層構成素子。
13. 前記基体はＨＴＣＣ材料から形成されている、請求項１から１２いずれか１項記載の多層構成素子。

Images