JP5138163B2 - Field-effect transistor - Google Patents

Field-effect transistor Download PDF

Info

Publication number
JP5138163B2
JP5138163B2 JP2005325366A JP2005325366A JP5138163B2 JP 5138163 B2 JP5138163 B2 JP 5138163B2 JP 2005325366 A JP2005325366 A JP 2005325366A JP 2005325366 A JP2005325366 A JP 2005325366A JP 5138163 B2 JP5138163 B2 JP 5138163B2
Authority
JP
Japan
Prior art keywords
film
amorphous oxide
amorphous
zn
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005325366A
Other languages
Japanese (ja)
Other versions
JP2006165529A5 (en
JP2006165529A (en
Inventor
政史 佐野
克己 中川
秀雄 細野
利夫 神谷
研二 野村
Original Assignee
キヤノン株式会社
国立大学法人東京工業大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004326687 priority Critical
Priority to JP2004326687 priority
Application filed by キヤノン株式会社, 国立大学法人東京工業大学 filed Critical キヤノン株式会社
Priority to JP2005325366A priority patent/JP5138163B2/en
Publication of JP2006165529A5 publication Critical patent/JP2006165529A5/ja
Publication of JP2006165529A publication Critical patent/JP2006165529A/en
Application granted granted Critical
Publication of JP5138163B2 publication Critical patent/JP5138163B2/en
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a new amorphous oxide applicable to an active layer of a TFT or the like. <P>SOLUTION: An amorphous oxide is characterized in that it comprises microcrystals, that its composition changes in a layer thickness direction, or that it contains a predetermined material. <P>COPYRIGHT: (C)2006,JPO&amp;NCIPI

Description

本発明は、非晶質酸化物に関する。 The present invention relates to an amorphous oxide. また、該非晶質酸化物を用いた電界効果型トランジスタに関する。 Also, a field effect transistor using the amorphous oxide.

近年、液晶やエレクトロルミネッセンス(ElectroLuminescence:EL)技術等の進歩により、平面薄型画像表示装置(Flat Panel Display:FPD)が実用化されている。 Recently, liquid crystal or electroluminescent: Advances in such (ElectroLuminescence EL) technology, flat thin image display apparatus (Flat Panel Display: FPD) have been put into practical use.

これらFPDは、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層に用いる電界効果型薄膜トランジスタ(Thin Film Transistor:TFT)のアクティブマトリクス回路により駆動されている。 These FPD are field-effect thin film transistor including an amorphous silicon thin film or polycrystalline silicon thin film provided on a glass substrate to the active layer: being driven by an active matrix circuit (Thin Film Transistor TFT).

一方、これらFPDのより一層の薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の替わりに軽量で可撓性のある樹脂基板を用いる試みも行われている。 On the other hand, further thinning of FPD, weight, seeking to improve the breakage resistance has been attempted to use a resin substrate having flexibility lightweight instead of the glass substrate.

しかし、上述のシリコン薄膜を用いるトランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。 However, fabrication of the transistors using the silicon thin films described above requires a relatively high temperature heat treatment, it is difficult to generally formed directly on the resin substrate having low heat resistance.

そこで、低温での成膜が可能な、たとえばZnOを材料とした酸化物半導体薄膜を用いるTFTの開発が活発に行われている(特許文献1)。 Therefore, a film can be formed at a low temperature, for example the development of TFT using an oxide semiconductor thin film of ZnO as a material have been actively (Patent Document 1).

一方、従来の酸化物半導体薄膜を用いたTFTは、シリコンを用いたTFTに並ぶだけの充分な特性が得られていなかった。 Meanwhile, a TFT using a conventional oxide semiconductor thin film, sufficient characteristics only arranged in a TFT using silicon is not obtained.
特開2003-298062号公報 JP 2003-298062 JP

本発明の目的は、TFTなど半導体デバイスの活性層に用いられて好適な半導体となる非晶質酸化物及び電界効果型トランジスタを提供することにある。 An object of the present invention is to provide an amorphous oxide and a field effect transistor used in the active layer of a semiconductor device such as TFT is suitable semiconductor.

本発明の第1の骨子は、 First gist of the present invention,
非晶質酸化物であって、 An amorphous oxide,
前記非晶質酸化物は、微結晶を含み、且つ電子キャリア濃度が10 18 /cm 未満である、 Wherein the amorphous oxide includes a microcrystalline, and an electron carrier concentration is less than 10 18 / cm 3,
ことを特徴とする。 It is characterized in.

本発明の第2の骨子は、非晶質酸化物であって、 Second gist of the present invention is an amorphous oxide,
前記非晶質酸化物は、微結晶を含み、且つ電子キャリア濃度が増加すると共に、電子移動度が増加する傾向を示す、 Wherein the amorphous oxide includes a microcrystalline, and with the electron carrier concentration increases, a tendency that the electron mobility increases,
ことを特徴とする。 It is characterized in.

本発明の第3の骨子は、電界効果型トランジスタであって、 A third gist of the present invention is a field effect transistor,
微結晶を含む非晶質酸化物を有する活性層と、 An active layer having an amorphous oxide containing microcrystals,
前記活性層に対してゲート絶縁膜を介して設けられたゲート電極と、 A gate electrode provided via a gate insulating film with respect to the active layer,
を具備することを特徴とする。 Characterized by including the.

本発明の第4の骨子は、非晶質酸化物であって、 A fourth gist of the present invention is an amorphous oxide,
前記非晶質酸化物は厚方向に組成が変化しており、且つ、 Wherein the amorphous oxide is changing in composition to the film thickness direction, and,
前記非晶質酸化物は、 Wherein the amorphous oxide,
電子キャリア濃度が10 18 /cm 未満である、 Electron carrier concentration is less than 10 18 / cm 3,
ことを特徴とする。 It is characterized in.

本発明の第5の骨子は、電界効果型トランジスタであって、 The fifth gist of the present invention is a field effect transistor,
厚方向に組成が変化している非晶質酸化物を含む活性層と、 An active layer containing an amorphous oxide in composition in the film thickness direction is changed,
前記活性層に対してゲート絶縁膜を介して設けられたゲート電極と、 A gate electrode provided via a gate insulating film with respect to the active layer,
を具備し、 Equipped with,
前記活性層は、第1の領域と該第1の領域よりも前記ゲート絶縁膜に近い第2の領域とを含み、 The active layer, and a second region closer to the gate insulating film than the first region and the first region,
前記第2の領域の酸素濃度が、前記第1の領域の酸素濃度より高いことを特徴とする。 Oxygen concentration in the second region, and wherein the higher than the oxygen concentration of the first region.

本発明の第6の骨子は、電界効果型トランジスタであって、 Sixth gist of the present invention is a field effect transistor,
InあるいはZnの少なくとも一方を有する非晶質酸化物を含む活性層と、 An active layer containing an amorphous oxide having at least one of In or Zn,
前記活性層に対してゲート絶縁膜を介して設けられたゲート電極と、 A gate electrode provided via a gate insulating film with respect to the active layer,
を具備し、 Equipped with,
前記活性層は、第1の領域と該第1の領域よりも前記ゲート絶縁膜に近い第2の領域とを含み、 The active layer, and a second region closer to the gate insulating film than the first region and the first region,
前記第2の領域のIn濃度あるいはZn濃度が、前記第1の領域のIn濃度あるいはZn濃度より高いことを特徴とする。 In concentration or the Zn concentration of the second region, and wherein the higher the In concentration or the Zn concentration of the first region.

本発明の第7の骨子は、 Seventh gist of the present invention,
非晶質酸化物であって、 An amorphous oxide,
前記非晶質酸化物は膜厚方向に組成が変化しており、且つ、 Wherein the amorphous oxide is changing the composition in the film thickness direction, and,
前記非晶質酸化物は、 Wherein the amorphous oxide,
電子キャリア濃度が増加すると共に、電子移動度が増加する傾向を示す、 With electron carrier concentration increases, a tendency that the electron mobility increases,
ことを特徴とする。 It is characterized in.

本発明の第8の骨子は、 Eighth gist of the present invention,
電界効果型トランジスタであって、 A field-effect transistor,
In及びZnを有する非晶質酸化物を含む活性層と、 An active layer containing an amorphous oxide containing In and Zn,
前記活性層に対してゲート絶縁膜を介して設けられたゲート電極と、 A gate electrode provided via a gate insulating film with respect to the active layer,
を具備し、 Equipped with,
前記活性層は、第1の領域と該第1の領域よりも前記ゲート絶縁膜に近い第2の領域とを含み、 The active layer, and a second region closer to the gate insulating film than the first region and the first region,
前記第2の領域のIn濃度が、前記第1の領域のIn濃度より高いか、あるいは前記第2の領域のZn濃度が、前記第1の領域のZn濃度より高いことを特徴とする。 In concentration of the second region, it is higher than the In concentration of the first region, or the Zn concentration of the second region, and wherein the higher Zn concentration of the first region.

本発明の第9の骨子は、 Ninth gist of the present invention,
非晶質酸化物であって、 An amorphous oxide,
該非晶質酸化物の電子キャリア濃度が10 18 /cm 未満であり、且つ Electron carrier concentration of the amorphous oxide is less than 10 18 / cm 3, and
Li、Na、Mn、Ni、Pd、Cu、Cd、C、N、P、Ti、Zr、V、Ru、Ge、Sn、Fから選ばれる1種または複数種の元素を含むことを特徴とする。 Li, wherein Na, Mn, Ni, Pd, Cu, Cd, C, N, P, Ti, Zr, V, Ru, Ge, Sn, that it contains one or more elements selected from F .

本発明の第10の骨子は、 10th gist of the present invention,
非晶質酸化物であって、 An amorphous oxide,
前記非晶質酸化物は、 Wherein the amorphous oxide,
電子キャリア濃度が増加すると共に、電子移動度が増加する傾向を示し、且つ With electron carrier concentration increases, a tendency that the electron mobility increases, and
Li、Na、Mn、Ni、Pd、Cu、Cd、C、N、P、Ti、Zr、V、Ru、Ge、Sn、Fから選ばれる少なくとも1種の元素を含むことを特徴とする。 Li, wherein Na, Mn, Ni, Pd, Cu, Cd, C, N, P, Ti, Zr, V, Ru, Ge, Sn, that it contains at least one element selected from F.

本発明の第11の骨子は、 11th gist of the present invention,
電界効果型トランジスタであって、 A field-effect transistor,
Li、Na、Mn、Ni、Pd、Cu、Cd、C、N、P、Ti、Zr、V、Ru、Ge、Sn、Fから選ばれる少なくとも1種の元素を含む非晶質酸化物を有する活性層と、 With Li, Na, Mn, Ni, Pd, Cu, Cd, C, N, P, Ti, Zr, V, Ru, Ge, Sn, an amorphous oxide containing at least one element selected from F and the active layer,
前記活性層に対してゲート絶縁膜を介して設けられたゲート電極と、 A gate electrode provided via a gate insulating film with respect to the active layer,
を具備することを特徴とする。 Characterized by including the.

本発明においては、前記非晶質酸化物が、In、Zn、及びSnの少なくとも一つを含有する酸化物であることが好ましい。 In the present invention, the amorphous oxide, In, is preferably an oxide containing at least one of Zn, and Sn.

又、本発明においては、前記非晶質酸化物が、In、Ga、及びZnを含有する酸化物であることが好ましいものである。 In the present invention, the amorphous oxide is what is preferably an oxide containing In, Ga, and Zn.

また、本発明においては、 Further, in the present invention,
前記非晶質酸化物が、InとZnとSnを含む酸化物、InとZnを含む酸化物、InとSnを含む酸化物、またはInを含む酸化物のいずれかであることが好ましいのものである。 Those of the amorphous oxide, an oxide containing In and Zn and Sn, oxides containing In and Zn, is preferably any one of an oxide, or an oxide containing In containing In and Sn it is.

ところで、本発明者が酸化物半導体を検討したところ、ZnOは、一般に安定なアモルファス相を形成することができないことが判った。 Incidentally, the present inventors have studied the oxide semiconductor, ZnO was generally found that it is impossible to form a stable amorphous phase. そして、殆どのZnOは多結晶相を呈するために、多結晶粒子間の界面でキャリアは散乱され、結果として電子移動度を大きくすることができないようである。 Then, most of ZnO to exhibit a polycrystalline phase, carrier at the interface between the polycrystalline grains is scattered, it is not possible to increase the electron mobility as a result.

また、ZnOには、酸素欠陥が入りやすく、キャリア電子が多数発生してしまうため、電気伝導度を小さくすることが難しい。 Further, the ZnO, easily enter the oxygen deficiency, since the carrier electrons occurs many, it is difficult to reduce the electric conductivity. このために、トランジスタのゲート電圧が無印加時でも、ソース端子とドレイン端子間に大きな電流が流れてしまい、TFTのノーマリーオフ動作を実現できないことが判った。 For this, the gate voltage of the transistor even when no application, will flow a large current between the source terminal and the drain terminal, it was found that fail to achieve normally-off operation of the TFT. また、トランジスタのオン・オフ比を大きくすることも難しいようである。 Also, it seems also difficult to increase the on-off ratio of the transistor.

また、本発明者は、特開2000−044236号公報に記載されている非晶質酸化物膜Zn x M y In z O (x+3y/2+3z/2) (式中、MはAl及びGaのうち少なくとも一つの元素である。)について検討した。 Further, the present inventor has amorphous oxide film Zn x M y In z O ( x + 3y / 2 + 3z / 2) ( in the formula as described in JP 2000-044236, M is Al and at least one element selected from Ga.) were studied. この材料は、電子キャリア濃度が、10 18 /cm 以上であり、単なる透明電極としては好適な材料である。 This material, the electron carrier concentration, and at 10 18 / cm 3 or more, a preferred material is a simple transparent electrode.

しかし、電子キャリア濃度が10 18 /cm 以上の酸化物をTFTのチャネル層に用いた場合、オン・オフ比が十分にとれず、ノーマリーオフ型のTFTにはふさわしくないことが分かった。 However, when the electron carrier concentration with 10 18 / cm 3 or more oxide channel layer of the TFT, the on-off ratio can not be taken sufficiently, it was found that not suitable for a normally off type of a TFT.

つまり、従来の非晶質酸化物膜では、電子キャリア濃度が10 18 /cm 未満の膜を得ることはできていなかった。 That is, in the conventional amorphous oxide film, the electron carrier concentration was not possible to obtain a film of less than 10 18 / cm 3.

本発明者は、電界効果型トランジスタの活性層として、電子キャリア濃度が10 18 /cm 未満の非晶質酸化物を用いたTFTを作製したところ、所望の特性のTFTが得られ、トランジスタなどの半導体デバイスに適用できることを発見した。 The present inventors, as the active layer of a field effect transistor, where the electron carrier concentration was prepared a TFT using an amorphous oxide of less than 10 18 / cm 3, TFT having desired characteristics are obtained, such as transistors found to be applicable to a semiconductor device.

本発明者らは、InGaO (ZnO) 、及びこの材料の成膜条件に関する研究開発を精力的に進めた結果、成膜時の酸素雰囲気の条件を制御することで、電子キャリア濃度を10 18 /cm 未満にできることを見出した。 The present inventors have, InGaO 3 (ZnO) m, and the result of vigorous research and development of the film forming conditions of this material, by controlling the conditions of oxygen atmosphere during film formation, the electron carrier concentration of 10 It found that to be less than 18 / cm 3.

なお、上述したとおり、非晶質酸化物をTFTのチャネルとなる活性層として使用する場合に主眼をおいて説明したが、本発明は、このような活性層に使用する場合に限定されるものではない。 Incidentally, as described above, those have been described focusing on the case of using the amorphous oxide as an active layer to be a channel of the TFT, the present invention is to be limited when used in the active layer is not.

本発明によれば、例えばTFTのチャネル層に好適に用いられる非晶質酸化物を提供できる。 The present invention can provide an amorphous oxide that is suitably used for a channel layer of e.g. TFT. また、優れた特性の電界効果型トランジスタを提供できる。 Further, it is possible to provide a field effect transistor having excellent characteristics.

以下、本発明の実施の形態について図面を用いて詳細に説明する。 It will be described in detail with reference to the drawings, embodiments of the present invention.

以下、第1から第3の実施形態において、上記第1から第3の本発明を説明する。 Hereinafter, the first to third embodiments, a description will be given of a third of the present invention from the first.

その後、本発明に適用できる非晶質酸化物材料について詳述する。 Then, it will be described in detail amorphous oxide material applicable to the present invention.
なお、以下の実施形態においては、In−Ga−Zn−O系の酸化物に関して主として説明するが、本発明はこれらの組成の材料に限定されるものではない。 Incidentally, in the following embodiments is mainly described with respect to In-Ga-Zn-O-based oxide of the present invention is not limited to these constituent material.
(第1の実施形態:微結晶を含有する非晶質酸化物) (First Embodiment: amorphous oxide containing microcrystals)
本実施形態に係る発明は、非晶質酸化物に関し、 The invention according to the present embodiment relates to an amorphous oxide,
該非晶質酸化物は微結晶を含むことを特徴とする。 Amorphous oxide is characterized by containing a microcrystalline.
ここで、非晶質酸化物内に微結晶が含有されているか否かは、例えば成膜された非晶質酸化物の膜の断面TEM(透過型電子顕微鏡)写真などから判断される。 Here, whether microcrystals in an amorphous oxide is contained is determined such from for example the formed amorphous oxide film cross-section TEM (transmission electron microscope) photograph of.
上記非晶質酸化物膜とは例えば、具体的には、In-Ga-Zn-Oを含み構成され、結晶状態における組成がInGaO 3 (ZnO) m (mは6未満の自然数)で表される。 The above amorphous oxide film, for example, to be more specific, configured includes an In-Ga-ZnO, represented by a composition in a crystalline state is InGaO 3 (ZnO) m (m is a natural number less than 6) that.

ここでいう、非晶質酸化物とは、その電子キャリア濃度が10 18 /cm 未満である酸化物であるか、電子キャリア濃度が増加すると共に、電子移動度が増加する傾向を示す酸化物などである。 Here, amorphous and is an oxide, or the electronic carrier concentration is an oxide of less than 10 18 / cm 3, with the electron carrier concentration increases, oxides having a tendency to electron mobility increases and the like. どのような用途のTFTに用いるかにもよるが、前記非晶質酸化物を用いてノーマリーオフ型のTFTを構成することは好ましい。 What depending on whether used in applications of TFT, it is preferable to configure the normally-off type TFT using the amorphous oxide.

または、In-Ga-Zn-Mg-Oを含み構成され、結晶状態の組成がInGaO 3 (Zn 1-x Mg x O) m (mは6未満の自然数、0<x≦1)で表される。 Or is composed comprises In-Ga-Zn-Mg- O, the composition of the crystalline state InGaO 3 (Zn 1-x Mg x O) m (m is a natural number of less than 6, 0 <x ≦ 1) expressed in that.

なお、これら非晶質酸化物の膜において、電子移動度が1cm /(V・秒)超にすることも好ましい形態である。 Note that in the film of amorphous oxide, it is also preferable that the electron mobility in the 1cm 2 / (V · sec) greater.

上記膜をチャネル層に用いれば、トランジスターオフ時のゲート電流が0.1マイクロアンペア未満のノーマリーオフで、オン・オフ比が10 超のトランジスタ特性を持ち、かつ可視光に透明で、フレキシブルなTFTを作成することができることを見出した。 By using the film for a channel layer, the gate current is 0.1 micro-ampere under the normally-off during the transistor off, on-off ratio has transistor characteristics of 10 3 greater, and transparent to visible light, flexible It found that it is possible to create a TFT.

なお、上記透明膜は、伝導電子数の増加と共に、電子移動度が大きくなることを特徴とする。 Incidentally, the transparent film, with increasing number of conduction electrons, wherein the electron mobility increases. 透明膜を形成する基板としては、ガラス基板、プラスチック基板又はプラスチックフィルムなどを用いることができる。 As the substrate for forming the transparent film, or the like can be used a glass substrate, a plastic substrate or a plastic film.

上記透明酸化物膜をチャネル層に利用する際には、Al 、Y 、又はHfO の1種、又はそれらの化合物を少なくとも二種以上含む混晶化合物をゲート絶縁膜を用いトランジスタを形成することも好ましい形態である。 When using the transparent oxide film as the channel layer is, Al 2 O 3, Y 2 O 3, or HfO 2 in one or the gate insulating film of these compounds mixed crystal compound containing at least two or more it is also preferable to form a transistor used.

また、電気抵抗を高めるための不純物イオンを意図的に添加せず、酸素ガスを含む雰囲気中および、光照射下で成膜することも好ましい形態である。 Moreover, it not intentionally added impurity ions for enhancing electric resistance in an atmosphere containing oxygen gas and it is also preferable that film under light irradiation.

本発明者らは、この半絶縁性酸化物アモルファス薄膜は、伝導電子数の増加と共に、電子移動度が大きくなるという特異な特性を見出した。 The present inventors have found that the semi-insulating oxide amorphous thin film was found with increasing number of conduction electrons, the unique characteristics of the electron mobility increases. そして、その膜を用いてTFTを作成し、オン・オフ比、ピンチオフ状態での飽和電流、スイッチ速度などのトランジスタ特性が更に向上することを見出した。 Then, to create the TFT by using the film, on-off ratio, the saturation current in a pinch-off state, the transistor characteristics such as switching speed was found to be further improved.

透明半絶縁性アモルファス酸化物薄膜を膜トランジスタのチャネル層として用いると、電子移動度が1cm /(V・秒)超、好ましくは5cm /(V・秒)超、かつ電子キャリア濃度が10 18 /cm 未満、好ましくは、10 16 /cm 未満のときは、オフ時(ゲート電圧無印加時)のドレイン・ソース端子間の電流を、10マイクロアンペア未満、好ましくは0.1マイクロアンペア未満にすることができる。 When a transparent semi-insulating amorphous oxide thin film as a channel layer of a film transistor, the electron mobility is 1cm 2 / (V · sec), preferably greater 5cm 2 / (V · sec) Ultra, and an electron carrier concentration of 10 less than 18 / cm 3, preferably, when less than 10 16 / cm 3, the current between the drain and source terminals of the oFF (when no gate voltage is applied) of less than 10 microamperes, preferably 0.1 microamperes it can be less than. また、該薄膜を用いれば、電子移動度が1cm /(V・秒)超、好ましくは5cm /(V・秒)超の時は、ピンチオフ後の飽和電流を10マイクロアンペア超にでき、オン・オフ比を10 超とすることができる。 Further, by using the thin film, the electron mobility is 1cm 2 / (V · sec), preferably greater when 5cm 2 / (V · sec) than can the saturation current after pinch-off to 10 microamps, greater than the on-off ratio can be 10 3 than.

TFTでは、ピンチオフ状態では、ゲート端子に高電圧が印加され、チャネル中には高密度の電子が存在している。 In TFT, the pinch-off state, a high voltage is applied to the gate terminal, electrons of high density are present in the channel. したがって、本発明によれば、電子移動度が増加した分だけ、より飽和電流値を大きくすることができる。 Therefore, according to the present invention, an amount corresponding to the electron mobility is increased, can be increased more saturation current value. この結果、オン・オフ比の増大、飽和電流の増大、スイッチング速度の増大など、ほとんど全てのトランジスタ特性が向上する。 As a result, increase in the on-off ratio, increase of the saturation current, such as an increase of the switching speed, nearly all of the transistor characteristics are improved. なお、通常の化合物中では、電子数が増大すると、電子間の衝突により、電子移動度は減少する。 In the conventional compounds, the number of electrons is increased by the collision between electrons, electron mobility is decreased.

なお、上記TFTの構造は、半導体チャネル層の上にゲート絶縁膜とゲート端子とを順に形成するスタガ(トップゲート)構造のものに用いることができる。 The structure of the TFT may be used in those staggered (top gate) structure formed in this order and a gate insulating film and a gate terminal on the semiconductor channel layer. また、ゲート端子の上にゲート絶縁膜と半導体チャネル層を順に形成する逆スタガ(ボトムゲート)構造のものに用いることができる。 Further, it is possible to use those of the inverse stagger (bottom gate) structure in which the gate insulating film and the semiconductor channel layer are sequentially formed on the gate terminal.

(膜組成について) (For the film composition)
結晶状態における組成がInGaO 3 (ZnO) m (mは6未満の自然数)で表される透明アモルファス酸化物薄膜は、mの値が6未満の場合は、800℃以上の高温までアモルファス状態が安定に保たれるが、mの値が大きくなるにつれ結晶化しやすくなる。 Transparent amorphous oxide thin film represented by the composition in a crystalline state is InGaO 3 (ZnO) m (m is a natural number less than 6), if it is less than the value of m is 6, the amorphous state is stable up to a high temperature of at least 800 ° C. While kept, it tends to crystallize as the value of m increases. すなわち、InGaO 3に対するZnOの比が増大して、ZnO組成に近づくにつれ、結晶化しやすくなる。 That is, the ratio of ZnO is increased for InGaO 3, as it approaches the ZnO composition tends to crystallize.

したがって、アモルファスTFTのチャネル層としては、mの値が6未満であることが好ましい。 Therefore, as the channel layer of the amorphous TFT, the value of m is preferably less than 6. 但し、成膜時光照射下では、mの値が小さくても、微結晶が形成できることもわかった。 However, under the film formation time of light irradiation, even with a small value of m, microcrystals were also found able to form.

成膜方法は、InGaO 3 (ZnO) m組成を有する多結晶焼結体をターゲットとして、気相成膜法を用いるのが良い。 Film forming method, as a target, a polycrystalline sintered body having a InGaO 3 (ZnO) m composition is good to use a vapor deposition. 気相成膜法の中でも、スパッタ法、パルスレーザー蒸着法が適している。 Among the vapor deposition method, a sputtering method, a pulsed laser deposition method is suitable. さらに、量産性の観点から、スパッタ法が最も適している。 For mass production, sputtering method is most suitable.

しかしながら、通常の条件で該アモルファス膜を作製すると、主として酸素欠損が生じ、これまで、電子キャリア濃度を10 18 /cm 未満、電気伝導度にして、10S/cm以下にすることができなかった。 However, when preparing the amorphous film under usual conditions, mainly oxygen defect occurs, hitherto, the electron carrier concentration less than 10 18 / cm 3, and the electrical conductivity, it was not possible to 10S / cm or less .

そうした薄膜を用いた場合、ノーマリーオフのトランジスタを構成することができない。 When using such a thin film, it can not constitute a normally-off transistor.

図7に示す装置を用いて、パルスレーザー蒸着法で作成したIn-Ga-Zn-Oから構成され、結晶状態における組成がInGaO 3 (ZnO) m (mは6未満の自然数)で表される透明アモルファス酸化物薄膜を、電子キャリア濃度を10 18 /cm 未満に低下させることができる。 Using the apparatus shown in FIG. 7, is composed of an In-Ga-ZnO created by pulsed laser deposition method, the composition in a crystalline state is represented by InGaO 3 (ZnO) m (m is a natural number less than 6) the transparent amorphous oxide thin film, the electron carrier concentration can be reduced to less than 10 18 / cm 3. 例えば酸素分圧を3.2Pa超の高い雰囲気中で、成膜することにより、電子キャリア濃度を10 18 /cm 未満に低下させることができる。 For example the oxygen partial pressure in the high 3.2Pa than atmosphere, by forming, the electron carrier concentration can be reduced to less than 10 18 / cm 3.

この場合、基板の温度は意図的に加温しない状態で、ほぼ室温に維持されている。 In this case, the temperature of the substrate in a state without intentional heating is maintained at about room temperature to. プラスチックフィルムを基板として使用できるために、基板温度は100℃未満に保つことが好ましい。 To be able to use a plastic film as the substrate, the substrate temperature is preferably kept below 100 ° C..

本実施形態に係る発明は、光照射下におけるパルスレーザー蒸着法で作製したIn-Ga-Zn-Oから構成される。 The invention according to this embodiment is comprised of In-Ga-Zn-O prepared by a pulse laser deposition method under light irradiation.

具体的には、結晶状態における組成InGaO 3 (ZnO) m (mは6未満の自然数)で表される微結晶を含む透明アモルファス酸化物薄膜であり、これを用いれば、ノーマリーオフのトランジスタを構成することができる。 Specifically, the composition in a crystalline state InGaO 3 (ZnO) m (m is a natural number less than 6) are transparent amorphous oxide thin film containing microcrystals represented by, if this is used, a normally-off transistor it can be configured.

また、該薄膜の電子移動度は、1cm /V・秒超が得られ、オン・オフ比を10 超に大きくすることができる。 Further, the electron mobility of the thin film, 1 cm 2 / V · sec than is obtained, the on-off ratio can be increased to 10 3 than.

また、本発明は、光照射下でアルゴンガスを用いたスパッタ蒸着法で作成したIn-Ga-Zn-Oから構成される。 Further, the present invention is comprised of In-Ga-Zn-O created by sputter deposition method using argon gas under light irradiation.

例えば、本発明に係る非晶質酸化物は、図8に記載の装置を用いて得ることができる。 For example, the amorphous oxide according to the present invention can be obtained by using an apparatus described in FIG. この場合、本発明に係る非晶質酸化物は、結晶状態における組成がInGaO 3 (ZnO) m (mは6未満の自然数)で表される微結晶を含む透明アモルファス酸化物薄膜を、酸素分圧を1×10 -2 Pa超の高い雰囲気中で、成膜することにより得られる。 In this case, the amorphous oxide according to the present invention, a transparent amorphous oxide thin film containing microcrystals composition in a crystalline state is represented by InGaO 3 (ZnO) m (m is a natural number less than 6), the oxygen partial pressure at 1 × 10 -2 Pa in high excess atmosphere, obtained by forming a film.

この場合、基板の温度は意図的に加温しない状態で、ほぼ室温に維持されている。 In this case, the temperature of the substrate in a state without intentional heating is maintained at about room temperature to. プラスチックフィルムを基板として使用できるために、基板温度は100℃未満に保つことが好ましい。 To be able to use a plastic film as the substrate, the substrate temperature is preferably kept below 100 ° C.. 酸素分圧をさらに大きくすることにより、電子キャリア数を低下させることができる。 By further increasing the oxygen partial pressure, it is possible to reduce the number of electron carriers.

即ち、本発明は、光照射下でスパッタ蒸着法で作製したIn-Ga-Zn-Oから構成される。 That is, the present invention is comprised of In-Ga-Zn-O prepared by a sputtering deposition method under light irradiation.
結晶状態における組成InGaO 3 (ZnO) m (mは6未満の自然数)で表される微結晶を含む透明アモルファス酸化物薄膜を用い、ノーマリーオフで、かつオン・オフ比を10 超のトランジスタを構成することができる。 Composition in a crystalline state InGaO 3 (ZnO) m (m is a natural number less than 6) transparent amorphous oxide using a thin film, normally-off at and on-off ratio of 10 3 than the transistor including fine crystal represented by it can be constructed.

光照射下でのパルスレーザー蒸着法およびスパッタ法で作成された薄膜では、伝導電子数の増加と共に、電子移動度が増加する。 A thin film created by the pulsed laser deposition method and a sputtering method under light irradiation, with increasing number of conduction electrons, the electron mobility increases.

同様に、ターゲットとして、多結晶InGaO 3 (Zn 1-x Mg O) m (mは6未満の自然数、0<x≦1)を用いれば、1Pa未満の酸素分圧下でも、高抵抗アモルファスInGaO 3 (Zn 1-x Mg O) m膜を得ることができる。 Similarly, as a target, a polycrystalline InGaO 3 (Zn 1-x Mg x O) m (m is a natural number of less than 6, 0 <x ≦ 1) By using, at an oxygen partial pressure of less than 1 Pa, high-resistance amorphous InGaO 3 (Zn 1-x Mg x O) m film can be obtained.

上記のとおり、酸素分圧を制御することにより、酸素欠陥を低減でき、その結果、特定の不純物イオンを添加することなしに、電子キャリア濃度を減少できる。 As described above, by controlling the oxygen partial pressure, it is possible to reduce the oxygen defects, as a result, without addition of specific impurity ions, can reduce the electron carrier concentration. 本発明に係る非晶質酸化物は、図1から図5を用いて作製される薄膜の製造時に、光照射を行うことにより得られる。 Amorphous oxide according to the present invention, in the production of thin film to be produced by reference to FIGS. 1 to 5, obtained by performing light irradiation.

酸素分圧等の条件は、図7や8に記載の装置を用いた場合は、およそ後述する範囲の分圧で製造可能である。 Conditions of the oxygen partial pressure, the case of using the apparatus according to FIG. 7 and 8, can be manufactured at a partial pressure of the range to be roughly described below.

また、微結晶を含むアモルファス状態では、微結晶粒界界面をアモルファス構造で覆うため、酸化亜鉛等の多結晶状態とは異なり、電子や正孔の移動をトラップしてしまうような本質的に粒子界面が存在しない。 Further, in the amorphous state containing a microcrystal, fine the crystal grain boundary surface is covered with amorphous structure, unlike the polycrystalline state such as zinc oxide, electrons or holes inherently particles that would trap the movement of the interface does not exist. そのために、高電子移動度のアモルファス薄膜を得ることができる。 Therefore, it is possible to obtain an amorphous thin film of a high electron mobility. さらに、特定の不純物を添加せずに伝導電子数を減少できるので、不純物による散乱がなく、電子移動度を高く保つことができる。 Furthermore, it is possible to reduce the number of conduction electrons without the addition of specific impurity, without scattering by impurities, it is possible to maintain a high electron mobility.

本発明に用いられる微結晶としてはInGaO 3 (ZnO) m (mは6未満の自然数)で表される組成比の微結晶に限定されることはない。 InGaO 3 (ZnO) m is a microcrystalline used in the present invention (m is a natural number less than 6) and is not limited to microcrystalline composition ratio represented by.

上記した透明膜を用いた薄膜トランジスタにおいて、Al 、Y 、HfO 、又はそれらの化合物を少なくとも二つ以上含む混晶化合物をゲート絶縁膜とすることが好ましい。 In thin film transistor using a transparent film as described above, Al 2 O 3, Y 2 O 3, HfO 2, or it is preferable that these compounds mixed crystal compound containing at least two and the gate insulating film. ゲート絶縁薄膜とチャネル層薄膜との界面に欠陥が存在すると、電子移動度の低下及びトランジスタ特性にヒステリシスが生じる。 A defect at the interface between the gate insulating thin film and the channel layer thin film is present, reduces and hysteresis occurs in the transistor characteristics of the electron mobility. また、ゲート絶縁膜の種類により、リーク電流が大きく異なる。 Also, the type of the gate insulating film, the leakage current is greatly different. このために、チャネル層に適合したゲート絶縁膜を選定する必要がある。 For this, it is necessary to select a gate insulating film suitable for the channel layer. Al 膜を用いれば、リーク電流を低減できる。 By using an Al 2 O 3 film, the leakage current can be reduced. また、Y 膜を用いればヒステリシスを小さくできる。 Further, it is possible to reduce the hysteresis by using the Y 2 O 3 film. さらに、高誘電率のHfO 膜を用いれば、電子移動度を大きくすることができる。 Furthermore, the use of the HfO 2 film having a high dielectric constant, it is possible to increase the electron mobility. また、これらの膜の混晶を用いて、リーク電流、ヒステリシスが小さく、電子移動度の大きなTFTを形成できる。 Further, by using a mixed crystal of these films, the leakage current, small hysteresis, it can form electron mobility of large TFT. また、ゲート絶縁膜形成プロセス及びチャネル層形成プロセスは、室温で行うことができるので、TFT構造として、スタガ構造及び逆スタガ構造いずれをも形成することができる。 Further, the gate insulating film forming process and the channel layer forming process can be performed at room temperature, The TFT structure may be either a staggered structure and the reverse stagger structure.

薄膜トランジスタ(Thin Film Transistor, TFT)は、ゲート端子、ソース端子、及び、ドレイン端子を備えた3端子素子である。 TFT (Thin Film Transistor, TFT), a gate terminal, a source terminal, and a three-terminal device having a drain terminal. そしてTFTは、セラミックス、ガラス、又はプラスチックなどの絶縁基板上に成膜した半導体薄膜を、電子又はホールが移動するチャネル層として用いたものである。 The TFT is ceramic, glass, or a semiconductor thin film formed on an insulating substrate such as a plastic, in which electrons or holes are used as the channel layer to move. また、TFTは、ゲート端子に電圧を印加して、チャンネル層に流れる電流を制御し、ソース端子とドレイン端子間の電流をスイッチングする機能を有するアクテイブ素子である。 Further, TFT applies a voltage to the gate terminal to control the current flowing through the channel layer, a active device having a function of switching current between the source terminal and the drain terminal.

なお、非晶質酸化物に含まれる微結晶は、上述のように光照射(具体的には、例えば、ハロゲンランプを用いた光照射や紫外線照射である。)により、形成してもよいが、勿論、光照射によらない他の方法でもよい。 Incidentally, fine crystals contained in the amorphous oxide, light irradiation (specifically, for example, a light irradiation or ultraviolet irradiation using a halogen lamp.) As described above, the may but be formed , of course, it is in other ways not based on light irradiation.
(第2の実施形態:非晶質酸化物の組成分布) (Second Embodiment composition distribution of the amorphous oxide)
本実施形態に係る非晶質酸化物は、 Amorphous oxide according to this embodiment,
その膜厚方向で組成が変化していることを特徴とする。 Characterized in that the composition in its thickness direction has changed.

ここで、膜厚方向に組成が変化しているとは、酸化物に含有される酸素量が膜厚方向で変化していたり、酸化物を構成する元素が途中で変化していたり(即ち、組成が変わっていたり)、酸化物を構成する元素の含有量が変化していることを意味する。 Here, the composition in the film thickness direction is changed, or the amount of oxygen contained in the oxides are changed in the film thickness direction, the elements constituting the oxide or not change in the middle (i.e., composition or have changed), means that the content of elements constituting the oxide is changed.

従って、前記非晶質酸化物を電界効果型トランジスタの活性層(チャネル層ともいう)に用いる場合には、例えば以下の構成が好ましい。 Therefore, the case of using the amorphous oxide of the active layer of a field-effect transistor (also referred to as a channel layer) is, for example, the following configuration is preferred.

具体的には、前記非晶質酸化物を含む活性層と、該活性層と界面を構成するゲート絶縁膜とを備えるトランジスタにおいて、 Specifically, with the amorphous oxide containing active layer, the transistor having a gate insulating film of the active layer and the interface,
該非晶質酸化物に含まれる酸素濃度は、該界面側の領域の方が、該界面より離れた領域よりも高くなるように構成するのである。 Concentration of oxygen contained in the amorphous oxide, who area of ​​the interface side is to configure so as to be higher than the region away from the interface.

この場合、前記非晶質酸化物層における、前記界面付近の電気抵抗が高くなり、トランジスタのいわゆるチャネルは、前記界面から非晶質酸化物の内部に形成される。 In this case, in the amorphous oxide layer, the electrical resistance in the vicinity of the interface becomes high, so-called channel of the transistor, is formed from the interface within the amorphous oxide. 前記界面があれているような場合は、かかる構成はリーク電流を減らすという観点から好ましい。 If the like interface is any, such arrangement is preferable from the viewpoint of reducing leakage current.

すなわち、トランジスタの活性層として上記非晶質酸化物を用いる場合に、該活性層は第1の領域と、該第1の領域よりもゲート絶縁膜側に近い第2の領域を含む構成にして、第2の領域の酸素濃度が、第1の領域のそれよりも高くなるようにするのがよい。 That is, when using the above amorphous oxide as an active layer of a transistor, the active layer in the structure comprising a first region, a second region near the gate insulating film side of the first region , the oxygen concentration of the second region is preferably adjusted to be higher than that of the first region.

なお、2つの領域の境界は明確である必要は無く、勾配やステップ状に、組成比が変化していてもよい。 Incidentally, the necessary boundary between the two areas is clearly no, the gradient or stepwise, or may be the composition ratio changing.

特に、該非晶質酸化物の電子キャリア濃度が10 18 /cm 未満であるのがよい。 In particular, it is preferable electron carrier concentration of the amorphous oxide is less than 10 18 / cm 3.

なお、基板上に成膜されている場合の膜厚方向とは、基板の面内方向ではない方向(例えば、基板の面内方向に垂直な方向)である。 Note that the film thickness direction in the case of being formed on a substrate, a direction that is not in-plane direction of the substrate (e.g., a direction perpendicular to the plane direction of the substrate).
また、InあるいはZnの少なくとも一方を有する非晶質酸化物を含む活性層と、該活性層と界面を構成するゲート絶縁膜とを備えるトランジスタにおいて、該非晶質酸化物に含まれるInあるいはZn濃度は、該界面側の領域の方が、該界面より離れた領域よりも高くなるように構成することも好ましい形態である。 In the transistor comprising an active layer containing an amorphous oxide having at least one of In or Zn, and a gate insulating film of the active layer and the interfacial, In or Zn concentration in the amorphous oxide is towards the region of the interface side, it is also preferable to configure so as to be higher than the region away from the interface. この場合、電界効果移動度を高めることができる。 In this case, it is possible to enhance the field-effect mobility.

即ち、トランジスタの活性層として上記非晶質酸化物を用いる場合、活性層は第1の領域と、第1の領域よりもゲート絶縁膜側に近い第2の領域を含む構成にし、第2の領域のIn又はZn濃度の少なくとも一方が、第1の領域のそれぞれの濃度よりも高くなるようにするのがよい。 That is, when using the above amorphous oxide as an active layer of a transistor, the active layer is a structure comprising a first region, a second region near the gate insulating film side of the first region, the second At least one of in or Zn concentration region is preferably adjusted to be higher than the concentration of each of the first region.

勿論、第2の領域のIn濃度を、第1の領域のIn濃度より高くしたり、または第2の領域のZnの濃度を、第1の領域のZn濃度より高くすることも好ましい。 Of course, the In concentration of the second region, or higher than the In concentration of the first region, or the concentration of Zn in the second region, it is also preferable to be higher than the Zn concentration of the first region. 更に、第2の領域のIn濃度を、第1の領域のIn濃度より高くし、且つ第2の領域のZnの濃度を、第1の領域のZn濃度より高くすることも好ましい。 Furthermore, the In concentration of the second region, higher than the In concentration of the first region, and the concentration of Zn in the second region, it is also preferable to be higher than the Zn concentration of the first region.

第2の本発明に係る酸化物膜とは具体的には、In-Ga-Zn-Oを含み構成され、膜厚方向で組成が分布し、結晶状態における組成がInGaO 3 (ZnO) m (mは6未満の自然数)で表され、電子キャリア濃度が10 18 /cm 未満であることを特徴とする。 Specifically the oxide film of the second invention is constituted by containing the In-Ga-ZnO, the composition in the film thickness direction is distributed, the composition in a crystalline state is InGaO 3 (ZnO) m ( m is represented by a natural number of less than 6), wherein the electron carrier concentration of less than 10 18 / cm 3.

または、In-Ga-Zn-Mg-Oを含み構成され、膜厚方向で組成が分布し、結晶状態の組成がInGaO 3 (Zn 1-x Mg x O) m (mは6未満の自然数、0<x≦1)で表され、電子キャリア濃度が10 18 /cm 未満であることを特徴とする透明アモルファス酸化物膜である。 Or is composed comprises In-Ga-Zn-Mg- O, the composition in the film thickness direction is distributed, the composition of the crystalline state InGaO 3 (Zn 1-x Mg x O) m (m is a natural number of less than 6, 0 <represented by x ≦ 1), a transparent amorphous oxide film, wherein the electron carrier concentration of less than 10 18 / cm 3.

なお、これらの膜において、電子移動度が1cm /(V・秒)超にすることも好ましい形態である。 In these films, it is also preferable that the electron mobility in the 1cm 2 / (V · sec) greater.

上記膜をチャネル層に用いれば、トランジスターオフ時のゲート電流が0.1マイクロアンペア未満のノーマリーオフで、オン・オフ比が10 超のトランジスタ特性を持ち、かつ可視光に透明で、フレキシブルなTFTを作成することができる。 By using the film for a channel layer, the gate current is 0.1 micro-ampere under the normally-off during the transistor off, on-off ratio has transistor characteristics of 10 greater than 4, and transparent to visible light, flexible it is possible to create a TFT.

なお、上記透明膜は、伝導電子数の増加と共に、電子移動度が大きくなることを特徴とする。 Incidentally, the transparent film, with increasing number of conduction electrons, wherein the electron mobility increases.

透明膜を形成する基板としては、ガラス基板、プラスチック基板又はプラスチックフィルムなどを用いることができる。 As the substrate for forming the transparent film, or the like can be used a glass substrate, a plastic substrate or a plastic film.

上記透明酸化物膜をチャネル層に利用する際には、Al 、Y 、又はHfO の1種、又はそれらの化合物を少なくとも二種以上含む混晶化合物をゲート絶縁膜を用いトランジスタを形成することも好ましい形態である。 When using the transparent oxide film as the channel layer is, Al 2 O 3, Y 2 O 3, or HfO 2 in one or the gate insulating film of these compounds mixed crystal compound containing at least two or more it is also preferable to form a transistor used.

また、電気抵抗を高めるための不純物イオンを意図的に添加せず、酸素ガスを含む雰囲気中で、成膜することも好ましい形態である。 Moreover, not intentionally added impurity ions for enhancing electric resistance, in an atmosphere containing oxygen gas, it is also preferable that film formation.

本発明者らは、この半絶縁性酸化物アモルファス薄膜は、伝導電子数の増加と共に、電子移動度が大きくなるという特異な特性を見出した。 The present inventors have found that the semi-insulating oxide amorphous thin film was found with increasing number of conduction electrons, the unique characteristics of the electron mobility increases. そして、その膜を用いてTFTを作成し、オン・オフ比、ピンチオフ状態での飽和電流、スイッチ速度などのトランジスタ特性が更に向上することを見出した。 Then, to create the TFT by using the film, on-off ratio, the saturation current in a pinch-off state, the transistor characteristics such as switching speed was found to be further improved.

透明半絶縁性アモルファス酸化物薄膜を膜トランジスタのチャネル層として用いると、電子移動度が1cm /(V・秒)超、好ましくは5cm /(V・秒)超、かつ電子キャリア濃度が10 18 /cm 未満、好ましくは、10 16 /cm 未満のときは、オフ時(ゲート電圧無印加時)のドレイン・ソース端子間の電流を、10マイクロアンペア未満、好ましくは0.1マイクロアンペア未満にすることができる。 When a transparent semi-insulating amorphous oxide thin film as a channel layer of a film transistor, the electron mobility is 1cm 2 / (V · sec), preferably greater 5cm 2 / (V · sec) Ultra, and an electron carrier concentration of 10 less than 18 / cm 3, preferably, when less than 10 16 / cm 3, the current between the drain and source terminals of the oFF (when no gate voltage is applied) of less than 10 microamperes, preferably 0.1 microamperes it can be less than. また、該薄膜を用いれば、電子移動度が1cm /(V・秒)超、好ましくは5cm /(V・秒)超の時は、ピンチオフ後の飽和電流を10マイクロアンペア超にでき、オン・オフ比を10 超とすることができる。 Further, by using the thin film, the electron mobility is 1cm 2 / (V · sec), preferably greater when 5cm 2 / (V · sec) than can the saturation current after pinch-off to 10 microamps, greater than the on-off ratio can be 10 greater than 4.

TFTでは、ピンチオフ状態では、ゲート端子に高電圧が印加され、チャネル中には高密度の電子が存在している。 In TFT, the pinch-off state, a high voltage is applied to the gate terminal, electrons of high density are present in the channel. したがって、本発明によれば、電子移動度が増加した分だけ、より飽和電流値を大きくすることができる。 Therefore, according to the present invention, an amount corresponding to the electron mobility is increased, can be increased more saturation current value. この結果、オン・オフ比の増大、飽和電流の増大、スイッチング速度の増大など、ほとんど全てのトランジスタ特性が向上する。 As a result, increase in the on-off ratio, increase of the saturation current, such as an increase of the switching speed, nearly all of the transistor characteristics are improved. なお、通常の化合物中では、電子数が増大すると、電子間の衝突により、電子移動度は減少する。 In the conventional compounds, the number of electrons is increased by the collision between electrons, electron mobility is decreased.

なお、上記TFTの構造としては、半導体チャネル層の上にゲート絶縁膜とゲート端子とを順に形成するスタガ(トップゲート)構造のものに用いることができる。 As the structure of the TFT, it is possible to use those of staggered (top gate) structure formed in this order and a gate insulating film and a gate terminal on the semiconductor channel layer. また、ゲート端子の上にゲート絶縁膜と半導体チャネル層を順に形成する逆スタガ(ボトムゲート)構造のものに用いることができる。 Further, it is possible to use those of the inverse stagger (bottom gate) structure in which the gate insulating film and the semiconductor channel layer are sequentially formed on the gate terminal.

(膜組成について) (For the film composition)
結晶状態における組成がInGaO 3 (ZnO) m (mは6未満の自然数)で表される透明アモルファス酸化物薄膜は、mの値が6未満の場合は、800℃以上の高温までアモルファス状態が安定に保たれるが、mの値が大きくなるにつれ結晶化しやすくなる。 Transparent amorphous oxide thin film represented by the composition in a crystalline state is InGaO 3 (ZnO) m (m is a natural number less than 6), if it is less than the value of m is 6, the amorphous state is stable up to a high temperature of at least 800 ° C. While kept, it tends to crystallize as the value of m increases. すなわち、InGaO 3に対するZnOの比が増大して、ZnO組成に近づくにつれ、結晶化しやすくなる。 That is, the ratio of ZnO is increased for InGaO 3, as it approaches the ZnO composition tends to crystallize.

したがって、アモルファスTFTのチャネル層としては、mの値が6未満であることが好ましい。 Therefore, as the channel layer of the amorphous TFT, the value of m is preferably less than 6.

上記した透明膜を用いた薄膜トランジスタにおいて、Al 、Y 、HfO 、又はそれらの化合物を少なくとも二つ以上含む混晶化合物をゲート絶縁膜とすることが好ましい。 In thin film transistor using a transparent film as described above, Al 2 O 3, Y 2 O 3, HfO 2, or it is preferable that these compounds mixed crystal compound containing at least two and the gate insulating film. ゲート絶縁薄膜とチャネル層薄膜との界面に欠陥が存在すると、電子移動度の低下及びトランジスタ特性にヒステリシスが生じる。 A defect at the interface between the gate insulating thin film and the channel layer thin film is present, reduces and hysteresis occurs in the transistor characteristics of the electron mobility. また、ゲート絶縁膜の種類により、リーク電流が大きく異なる。 Also, the type of the gate insulating film, the leakage current is greatly different. このために、チャネル層に適合したゲート絶縁膜を選定する必要がある。 For this, it is necessary to select a gate insulating film suitable for the channel layer. Al 膜を用いれば、リーク電流を低減できる。 By using an Al 2 O 3 film, the leakage current can be reduced. また、Y 膜を用いればヒステリシスを小さくできる。 Further, it is possible to reduce the hysteresis by using the Y 2 O 3 film. さらに、高誘電率のHfO 膜を用いれば、電子移動度を大きくすることができる。 Furthermore, the use of the HfO 2 film having a high dielectric constant, it is possible to increase the electron mobility. また、これらの膜の混晶を用いて、リーク電流、ヒステリシスが小さく、電子移動度の大きなTFTを形成できる。 Further, by using a mixed crystal of these films, the leakage current, small hysteresis, it can form electron mobility of large TFT. また、ゲート絶縁膜形成プロセス及びチャネル層形成プロセスは、室温で行うことができるので、TFT構造として、スタガ構造及び逆スタガ構造いずれをも形成することができる。 Further, the gate insulating film forming process and the channel layer forming process can be performed at room temperature, The TFT structure may be either a staggered structure and the reverse stagger structure.

薄膜トランジスタ(Thin Film Transistor, TFT)は、ゲート端子、ソース端子、及び、ドレイン端子を備えた3端子素子である。 TFT (Thin Film Transistor, TFT), a gate terminal, a source terminal, and a three-terminal device having a drain terminal. またTFTは、セラミックス、ガラス、又はプラスチックなどの絶縁基板上に成膜した半導体薄膜を、電子又はホールが移動するチャネル層として用いたものである。 The TFT is ceramic, glass, or a semiconductor thin film formed on an insulating substrate such as a plastic, in which electrons or holes are used as the channel layer to move. さらにTFTは、ゲート端子に電圧を印加して、チャンネル層に流れる電流を制御し、ソース端子とドレイン端子間の電流をスイッチングする機能を有するアクテイブ素子である。 Moreover TFT applies a voltage to the gate terminal to control the current flowing through the channel layer, a active device having a function of switching current between the source terminal and the drain terminal.

このように第2の本発明は、上記透明膜を用いてFETを作製する際に、FETの活性層である上記透明膜の膜厚方向の組成に改良を行っている。 Thus a second aspect of the present invention, in making FET using the above transparent film, is performed improved composition in the film thickness direction of the transparent film is the active layer of the FET.

具体的には、パルスレーザー堆積法においては、酸素分圧を膜厚方向で変化させたり、あるいは、パルスレーザーの発振パワーを変化させたり、発振周波数を変化させたり、あるいは、ターゲット−基板間の距離を膜厚方向で変化させ、膜厚方向の組成変化を行う。 More specifically, in the pulsed laser deposition, or by changing the oxygen partial pressure in the film thickness direction, or, or varying the oscillation power of the pulsed laser, or by changing the oscillation frequency, or the target - between substrates distance is changed in the film thickness direction, and performs composition changes in the film thickness direction. また、スパッタ蒸着法で作成する場合は、In 2 O 3あるいはZnOのターゲットを追加スパッタする形で、膜厚方向の組成変化を行う。 Also, when creating a sputtering deposition method, in the form of adding sputtered In 2 O 3 or ZnO target, it performs composition changes in the film thickness direction.

例えば、酸素雰囲気下で成膜する際には、ターゲット間と基板間の距離が離れるに従い、同膜中に含まれる酸素量は多くなる。 For example, when the film in an oxygen atmosphere, as the distance between the target and between the substrates are separated, the amount of oxygen contained in the film increases. また、成膜中に、例えばZnOのターゲットを追加すれば、追加して後に成膜される膜中にはZnの量が多くなる。 Moreover, during film formation, for example by adding a ZnO target, the greater the amount of Zn is in the film to be formed later add.
(第3の実施形態:添加物を含有する非晶質酸化物) (Third Embodiment: amorphous oxide containing additives)
本実施形態に係る非晶質酸化物は、 Amorphous oxide according to this embodiment,
添加物として、Li、Na、Mn、Ni、Pd、Cu、Cd、C、N、P、Ti、Zr、V、Ru、Ge、Sn、Fから選ばれる1種または複数種の元素を含むことを特徴とする。 As an additive, include Li, Na, Mn, Ni, Pd, Cu, Cd, C, N, P, Ti, Zr, V, Ru, Ge, Sn, one or more elements selected from F the features.

このような非晶質酸化物への添加物の導入は、成膜装置中のガスに含ませたり、成膜装置内に含ませたり、装置内で使用するターゲット材に含ませることにより実現される。 The introduction of such additives into the amorphous oxide, or included in the gas in the film deposition device, or be included in the film forming apparatus, it is achieved by including a target material to be used in the apparatus that. 勿論、このような添加物を含んでいない非晶質酸化物からなる膜を作製後、後述する実施例のように後から当該膜に前記添加物を導入してもよい。 Of course, after making a film made of such additives and does not include an amorphous oxide may be introduced into the additive to the film later, as described later in Examples.

なお、該非晶質酸化物の電子キャリア濃度が10 18 /cm 未満であるのが好ましい。 The electron carrier concentration of the amorphous oxide is preferably less than 10 18 / cm 3.

具体的に本発明に係る非晶質酸化物は、In-Ga-Zn-Oを含み構成され、結晶状態における組成がInGaO 3 (ZnO) m (mは6未満の自然数)で表される透明アモルファス酸化物である。 Amorphous oxide according to the specific invention is constituted by containing the In-Ga-ZnO, transparent composition in a crystalline state is represented by InGaO 3 (ZnO) m (m is a natural number less than 6) it is an amorphous oxide. また、本発明に係る非晶質酸化物はIn-Ga-Zn-Mg-Oを含み構成され、結晶状態の組成がInGaO 3 (Zn 1-x Mg x O) m (mは6未満の自然数、0<x≦1)で表される酸化物である。 The amorphous oxide according to the present invention is constituted by containing the In-Ga-Zn-Mg- O, a natural number of composition InGaO 3 (Zn 1-x Mg x O) m (m is less than 6 in a crystalline state an oxide represented by 0 <x ≦ 1). これらの酸化物に、さらにLi、Na、Mn、Ni、Pd、Cu、Cd、C、N、Pなどから選ばれる1種または複数種の元素を不純物として含ませる。 These oxides, further Li, Na, Mn, Ni, Pd, Cu, Cd, C, N, to include one or more elements selected from such as P as an impurity. これにより、電子キャリア濃度を減少させることができる。 Thus, it is possible to reduce the electron carrier concentration.

また、電子キャリア濃度を大幅に減少させた場合でも、電子キャリア移動度の低減を抑制でき、電子キャリア濃度の制御が容易になる。 Further, even when greatly reduced the electron carrier concentration can suppress the reduction of the electron carrier mobility, it becomes easy to control the electron carrier concentration. 従って、上記の透明アモルファス酸化物膜をチャネル層に使用すれば、大面積でも、特性の均一性が高いTFTパネルが得易い。 Thus, using the above-mentioned transparent amorphous oxide film as the channel layer, even in a large area, uniformity of properties is higher TFT panel easily obtained.

また、Li、Na、Mn、Ni、Pd、Cu、Cd、C、N、Pを不純物(添加物)として使用する場合、これらの不純物は、In、Ga、Zn、Oの何れかのサイトを置換してアクセプターとして機能し電子キャリア密度を減少させる可能性がある。 Furthermore, Li, Na, Mn, Ni, Pd, Cu, Cd, C, N, when using the P as an impurity (additive), these impurities, an In, Ga, Zn, any of the sites of O substituted to have the potential to function as an acceptor reduce the electron carrier density. ただし、メカニズムの詳細は不明である。 However, the details of the mechanism is unknown.

通常の酸化物半導体では、酸素濃度を適切に制御できないために、多量の酸素欠陥が生じる。 In a typical oxide semiconductor, because it can not properly control the oxygen concentration, a large amount of oxygen defects. また、多結晶であるために粒界に生じる欠陥のため、不純物を導入しても電子キャリア密度が上手く制御できない事が多い。 Also, since the defect caused grain boundary because of the polycrystalline, often electron carrier density by introducing impurities can not be controlled well.

その点、本発明の透明アモルファス酸化物膜は、酸素欠陥が少なく、またアモルファスであり粒界が存在しないため、アクセプターの効果が明瞭に現れると思われる。 In this respect, a transparent amorphous oxide film of the present invention, oxygen defects is small, and because there is no and intergranular amorphous, the effect of the acceptor seems to appear clearly.

電子キャリア密度を低下させる目的で、酸素分圧を高めて薄膜を形成すると、原子の結合の骨格が変化して伝導帯のテイル準位が増加し、この準位に電子がトラップされ実効的な電子キャリア移動度を低下させる恐れがある。 For the purpose of lowering the electron carrier density, when by increasing the oxygen partial pressure to form a thin film, by combining the backbone change of atoms increases tail level of the conduction band, such effective electrons are trapped in the level it may decrease the electron carrier mobility.

しかし、Li、Na、Mn、Ni、Pd、Cu、Cd、C、N、Pを併用することで、酸素分圧を適正な範囲に保ちつつキャリア密度を制御できるので、電子キャリア移動度への影響を少なく出来ると思われる。 However, Li, Na, Mn, Ni, Pd, Cu, In conjunction Cd, C, N, and P, it is possible to control the carrier density while maintaining oxygen partial pressure within an appropriate range, to electron carrier mobility the effect seems to be the least possible.

そのため酸素分圧の調整だけで電子キャリア濃度と電子キャリア移動度を制御する場合より、大面積の基板の場合でも酸化膜の特性の面内均一性を高め易くなる。 Only adjustment of the oxygen partial pressure than the case of controlling the electron carrier concentration and the electron carrier mobility, easily increase the in-plane uniformity of properties of oxide film even when the substrate having a large area.

添加物としては、後述のTi、Zr、V、Ru、Ge、Sn、Fでもよい。 The additive, Ti later, Zr, V, Ru, Ge, Sn, may be F.

なお、所望の効果を得るために必要となる不純物の濃度は、Si等の結晶に比べると高く、概ね0.1〜3atomic%程度である。 The concentration of impurity needed to obtain the desired effect, higher than the crystal such as Si, it is generally about 0.1~3atomic%.

これは膜がアモルファスなため不純物原子が価電子制御に効果的なサイトに入る確率が結晶に比べ低いためと思われる。 This probability of film impurity atom for amorphous enter effective sites in the valence control is probably because less than in crystals.

不純物を導入する方法としては、使用するターゲットに所望の不純物を含有させるのが最も一般的であるが、CやNやPの場合には、酸素とともにCH やNOやPH 等のガスを雰囲気に含ませて膜に導入する事ができる。 As a method for introducing the impurity is made to contain the desired impurity in the target used is the most common, in the case of C and N and P are gases such as CH 4 and NO and PH 3 with oxygen can be introduced into the film it is included in the atmosphere. 不純物が金属元素の場合は、透明アモルファス酸化物膜を形成後、当該金属のイオンを含む溶液やペーストに接触させて導入する事ができる。 Impurities in the case of metal elements, after forming a transparent amorphous oxide film, can be introduced into contact with a solution or paste containing ions of the metal. またガラス等耐熱性の高い基板を使用する場合には、これらの元素を基板に含ませ、膜の形成中、または形成後、基板を加熱して透明アモルファス酸化物膜に拡散させる事もできる。 In the case of using a substrate having high glass such as heat resistance, these elements contained in the substrate during formation of the film, or after formation, can also be diffused into the transparent amorphous oxide film by heating the substrate. 例えばソーダガラスは10−20atomic%のNaを含むので、Na源として用いる事ができる。 For example soda glass since containing 10-20Atomic% of Na, it can be used as the Na source.

図5には典型的なTFTの素子構造を示すが、ここで電子キャリア密度を減少させる事が効果的なのは、チャネル層2のうちドレイン電極5とソース電極6とに挟まれた部分である。 Although FIG. 5 shows the device structure of a typical TFT, wherein the reducing the electron carrier density is effective, it is a portion held with the drain electrode 5 and the source electrode 6 of the channel layer 2. それに対し、チャネル層2のうちうちドレイン電極5とソース電極6に接触する部分は、むしろ電子キャリア密度が高い方が電極との電気的コンタクトを良好に保てるので好都合である。 In contrast, the portion in contact with the inner drain electrode 5 and the source electrode 6 of the channel layer 2 is advantageous because rather it is a high electron carrier density is maintained electrical contact with the electrode satisfactorily. 即ちこの部分では不純物濃度が低い方が好ましい。 That it is preferably lower impurity concentration at this portion. この様な構成は、ドレイン電極5とソース電極6を形成後、ゲート絶縁膜3を形成する前に、チャネル層2を不純物を含む溶液に接触させ、ドレイン電極5とソース電極6をマスクとして不純物を拡散する方法によって実現できる。 Such an arrangement is, after forming the drain electrode 5 and the source electrode 6, before forming the gate insulating film 3, the channel layer 2 into contact with a solution containing impurities, impurity drain electrode 5 and the source electrode 6 as a mask It can be achieved by a method of diffusing.

また、図5のチャネル層2の中で、特に基板に接触する部分はゲート電極4による電子キャリア密度の制御が及び難いので、この部分の電子キャリア密度は予め低く抑えるとオンオフ比を高くするのに役立つ。 Further, in the channel layer 2 in FIG. 5, in particular the portion in contact with the substrate control Oyobi hardly electron carrier density by the gate electrode 4, to increase the on-off ratio if the electron carrier density of the portion kept previously low to help. そこで、前記不純物の濃度は、基板との界面で特に高めると効果的である。 Therefore, the concentration of the impurity is effective especially increased at the interface with the substrate. この様な構成は、チャネル層を形成する途中で、雰囲気に導入するCH 4やNOやPH 3等のガスの濃度を過剰なレベルからスタートし次第に低下させる方法や、あるいは基板に含まれるNaを適正な温度で拡散させる方法でも実現できる。 Such a configuration, in the course of forming the channel layer, the Na contained a method reducing gradually started the concentration of gases such as CH 4 and NO and PH 3 to be introduced to the atmosphere from excessive levels, or a substrate It can be realized by a method to diffuse at a proper temperature.

また、添加物として、非晶質酸化物に、Ti、Zr、V、Ru、Ge、Sn、Fから選ばれる1種または複数種を不純物として含ませることもできる。 Furthermore, it as an additive, an amorphous oxide, Ti, Zr, V, Ru, Ge, Sn, also be included as an impurity of one or more selected from F.

これにより、電子キャリア濃度が10 18 /cm 未満で、同時に電子移動度を1cm /(V・秒)以上に、さらに5cm /(V・秒)以上に増加させ得る効果が期待される。 Thus, in an electron carrier concentration less than 10 18 / cm 3, is expected to effect the electron mobility in the 1cm 2 / (V · sec) or more at the same time, which can further be increased to 5cm 2 / (V · sec) or more .

電界効果移動度が増加した場合でも、これに伴って電子キャリア濃度が増加する事が少ない。 Even if the electric field effect mobility is increased, it is less that the electron carrier concentration increases with this.

そのため上記の透明アモルファス酸化物膜をチャネル層に使用すれば、オン・オフ比が高く、ピンチオフ時の飽和電流が大きく、しかもスイッチ速度の速いTFTを得る事ができる。 Using this reason the transparent amorphous oxide film of the channel layer, high on-off ratio, saturation current at a pinch-off is large and it is possible to obtain a fast TFT of switching speed.

また酸素分圧の調整だけで電子キャリア濃度と電子キャリア移動度を制御する場合より、電子キャリア密度への影響が少なく、大面積の基板を用いた場合でも、酸化膜特性の面内均一性を高め易い。 Also compared with the case of controlling the oxygen partial adjustment only the electron carrier concentration and the electron carrier mobility of pressure, less influence to the electron carrier density, even when a substrate having a large area, in-plane uniformity of the oxide film characteristics enhance easy.

そのメカニズムの詳細は不明であるが、酸素分圧を高くして形成した酸化物は、伝導帯の下のテイル準位密度が高くなり、移動度が低下する可能性がある。 Although the details of the mechanism are unknown, oxide formed by increasing the oxygen partial pressure, the tail state density below the conduction band is increased, the mobility may decrease.

Ti、Zr、V、Ru、Ge、Sn、Fを導入する事により、原子結合の骨格に作用し、テイル準位を減少させるため、電子キャリア密度を保ちつつ電子キャリア移動度が高められると推察される。 Ti, Zr, V, Ru, Ge, Sn, by introducing the F, act on the skeleton of atomic bonding, to reduce the tail level, presumably electron carrier mobility can be enhanced while maintaining the electron carrier density It is.

これらの一連の不純物は、0.1〜3atomic%程度、あるいは0.01〜1atomic%、の範囲で使用するのが好適である。 These series of impurities, about 0.1~3Atomic%, or 0.01~1Atomic%, used in a range of suitable.

Atomic%とは、酸化物中において含まれる各構成元素の原子数の割合である。 The Atomic%, the ratio of the number of atoms of each constituent element contained in the oxide. なお、酸素量を計測し難い場合は、前述の範囲は、酸素を除いた、各構成元素の原子数の割合であるとすることもできる。 In the case where the oxygen content is difficult to measure, the above-described range, the oxygen except, may be as a percentage of the number of atoms of each constituent element.

上記不純物の導入方法としては、所望の不純物を使用するターゲットに含有させるのが最も一般的であるが、Fの場合には、酸素とともにSF 6 、SiF 4 、ClF 3等のガスを雰囲気に含ませて膜に導入する事ができる。 As a method for introducing the impurity is the most commonly be contained in targets using desired impurity, in the case of F, the free oxygen with SF 6, SiF 4, ClF 3 or the like of the gas in the atmosphere it can be introduced into the film Mase. 不純物が金属元素の場合は、透明アモルファス酸化物膜を形成後、当該金属のイオンを含む溶液やペーストに接触させて導入する事ができる。 Impurities in the case of metal elements, after forming a transparent amorphous oxide film, can be introduced into contact with a solution or paste containing ions of the metal.

図5に示す典型的なTFTの素子構造において、特に高い移動度が求められるのはゲート絶縁膜3に接触する部分である。 In the element structure of a typical TFT shown in FIG. 5, especially high mobility is required is a portion in contact with the gate insulating film 3. そこで、本発明の不純物の濃度は、特にゲート絶縁膜3との界面で高めると効果的である。 Therefore, the concentration of the impurity of the present invention is particularly effective when the increase in the interface between the gate insulating film 3. この様な構成は、チャネル層を形成する際に、雰囲気に導入するSF 6 、SiF 4 、ClF 3等のガスを過少なレベルからスタートし、次第に増加させる方法で実現できる。 Such an arrangement, when forming the channel layer, Start SF 6, SiF 4, ClF 3 or the like of the gas introduced into the atmosphere from the under-level, can be realized by progressively method of increasing.

なお本発明においては、前提として、酸素量(酸素欠損量)を制御して原子の結合を適切な構造に出来ていることが重要である。 In the present invention, it is assuming it is important to control the amount of oxygen (oxygen deficiency) is made the bond between atoms in the appropriate structure.

上記記載においては、透明酸化物膜の酸素量の制御を、成膜時に酸素を所定濃度含む雰囲気中で行うことで制御しているが、成膜後、当該酸化物膜を酸素を含む雰囲気中で後処理して酸素欠損量を制御(低減あるいは増加)することも好ましいものである。 In the above description, a transparent control of the oxygen of the oxide film, but is controlled by performing in an atmosphere containing a predetermined concentration of oxygen at the time of film formation, after forming, in an atmosphere containing oxygen the oxide film it is also preferable to in the post-processing to control the amount of oxygen deficiency (reduced or increased).

効果的に酸素欠損量を制御するには、酸素を含む雰囲気中の温度を0℃以上300℃以下、好ましくは、25℃以上、250℃以下、更に好ましくは100℃以上200℃以下で行うのがよい。 To effectively control the amount of oxygen deficiency, 300 ° C. 0 ° C. or higher temperature in an atmosphere containing oxygen or less, of preferably, 25 ° C. or higher, 250 ° C. or less, more preferably at 100 ° C. or higher 200 ° C. or less good.

勿論、成膜時にも酸素を含む雰囲気中で行い、且つ成膜後の後処理でも酸素を含む雰囲気中で後処理してもよい。 Of course, it carried out in an atmosphere containing oxygen even at the time of film formation, may be post-treated in an atmosphere and containing oxygen in post-treatment after film formation. また、所定の電子キャリア濃度(10 18 /cm 未満)を得られるのであれば、成膜時には、酸素分圧制御は行わないで、成膜後の後処理を酸素を含む雰囲気中で行ってもよい。 Also, if obtained a predetermined electron carrier concentration (less than 10 18 / cm 3), at the time of film formation, without performing the oxygen partial pressure control performs postprocessing after the film formation in an atmosphere containing oxygen it may be.

なお、本発明における電子キャリア濃度の下限としては、得られる酸化物膜をどのような素子や回路あるいは装置に用いるかにもよるが、例えば10 14 /cm 以上である。 As the lower limit of the electron carrier concentration in the present invention, depending on whether used in any device or circuit or apparatus oxide film obtained, is, for example 10 14 / cm 3 or more.

以下は、前述の第1から第3の実施形態に適用できる非晶質酸化物について詳述する。 The following details the amorphous oxide can be applied from the first aforementioned third embodiment. 以下に示す非晶質酸化物、あるいはその製造方法に、第1の実施形態に係る発明では、製造条件として例えば光照射という条件を付加する。 Amorphous oxide shown below, or a method of manufacturing the same, in the invention according to the first embodiment, is added a condition that the production conditions such as light irradiation. 第2の実施形態では、膜組成が変化するよう、実施例に記載したような工夫をする。 In the second embodiment, so that the membrane composition changes, the contrivance as described in Example. 第3の実施形態に係る発明では、下記に示す製造条件に更に、不純物添加用のガスやターゲット材を用いたり、下記で示される非晶質酸化物に事後的に不純物を所定の方法で添加することになる。 In the invention according to the third embodiment, adding further to the manufacturing conditions shown below, or using a gas or target material for doping, a posteriori impurity amorphous oxide represented by the following in a predetermined manner It will be.
(非晶質酸化物) (Amorphous oxide)
本発明に係る非晶質酸化物の電子キャリア濃度は、室温で測定する場合の値である。 Electron carrier concentration of the amorphous oxide according to the present invention is a value measured at room temperature. 室温とは、例えば25℃であり、具体的には0℃から40℃程度の範囲から適宜選択されるある温度である。 Room temperature, for example, 25 ° C., specifically a certain temperature is appropriately selected from the range of 0 ℃ about 40 ° C.. なお、本発明に係るアモルファス酸化物の電子キャリア濃度は、0℃から40℃の範囲全てにおいて、10 18 /cm 未満を充足する必要はない。 The electron carrier concentration of the amorphous oxide according to the present invention, in all the range of 0 ℃ of 40 ° C., it is not necessary to satisfy the less than 10 18 / cm 3. 例えば、25℃において、キャリア電子密度10 18 /cm 未満が実現されていればよい。 For example, at 25 ° C., less than the carrier electron density 10 18 / cm 3 has only to be realized. また、電子キャリア濃度を更に下げ、10 17 /cm 以下、より好ましくは10 16 /cm 以下にするとノーマリオフのTFTが歩留まり良く得られる。 Also, further lowering the electron carrier concentration, 10 17 / cm 3 or less, normally-off TFT can be obtained in a high yield when more preferably 10 16 / cm 3 or less.

なお、10 18 /cm 未満とは、好ましくは1×10 18 /cm 未満であり、より好適には、1.0×10 18 /cm 未満である。 Note that less than 10 18 / cm 3, preferably less than 1 × 10 18 / cm 3, more preferably less than 1.0 × 10 18 / cm 3.

電子キャリア濃度の測定は、ホール効果測定により求めることが出来る。 Measurements of the electron carrier concentration can be obtained by Hall effect measurement.

なお、本発明において、アモルファス酸化物とは、X線回折スペクトルにおいて、ハローパターンが観測され、特定の回折線を示さない酸化物をいう。 In the present invention, the amorphous oxide in X-ray diffraction spectrum, a halo pattern is observed, it means a oxide showing no specific diffraction line.

本発明のアモルファス酸化物における、電子キャリア濃度の下限値は、TFTのチャネル層として適用できれば特に限定されるものではない。 In the amorphous oxide of the present invention, the lower limit of the electron carrier concentration is not particularly limited as long applicable as a channel layer of a TFT. 下限値は、例えば、10 12 /cm である。 The lower limit is, for example, 10 12 / cm 3.

従って、本発明においては、後述する各実施例のようにアモルファス酸化物の材料、組成比、製造条件などを制御して、例えば、電子キャリア濃度を、10 12 /cm 以上10 18 /cm 未満とする。 Accordingly, in the present invention, the material of the amorphous oxide as in the Examples described below, the composition ratio, by controlling the production conditions, for example, the electron carrier concentration, 10 12 / cm 3 or more 10 18 / cm 3 and less than. より好ましくは10 13 /cm 以上10 17 /cm 以下、更には10 15 /cm 以上10 16 /cm 以下の範囲にすることが好ましいものである。 More preferably 10 13 / cm 3 or more and 10 17 / cm 3 or less, but more preferably be in the range of 10 15 / cm 3 or more 10 16 / cm 3 or less.

前記非晶質酸化物としては、InZnGa酸化物のほかにも、In酸化物、In Zn 1−x酸化物(0.2≦x≦1)、In Sn 1−x酸化物(0.8≦x≦1)、あるいはIn (Zn、Sn) 1−x酸化物(0.15≦x≦1)から適宜選択できる。 Examples of the amorphous oxide, In addition to InZnGa oxide, In oxide, In x Zn 1-x oxide (0.2 ≦ x ≦ 1), In x Sn 1-x oxide (0.8 ≦ x ≦ 1), or an In x (Zn, Sn) can be appropriately selected from 1-x oxide (0.15 ≦ x ≦ 1).

なお、In (Zn、Sn) 1−x酸化物は、In (Zn Sn 1−y1−x酸化物と記載することができ、yの範囲は1から0である。 Incidentally, In x (Zn, Sn) 1-x oxide can be described as In x (Zn y Sn 1- y) 1-x oxide, the range of y is from 0 to 1.

なお、ZnとSnを含まないIn酸化物の場合は、Inの一部をGaに置換することもできる。 In the case of In oxide containing no Zn and Sn, it is also possible to replace part of In to Ga. 即ち、In Ga 1−x酸化物(0≦x≦1)の場合である。 That is, when In x Ga 1-x oxide (0 ≦ x ≦ 1).

以下に、本発明者らが作製することに成功した電子キャリア濃度が10 18 /cm 未満の非晶質酸化物について詳述する。 Hereinafter, the electron carrier concentration of the present inventors have succeeded in fabricating is described in detail amorphous oxide of less than 10 18 / cm 3.

上記酸化物とは、In-Ga-Zn-Oを含み構成され、結晶状態における組成がInGaO 3 (ZnO) m (mは6未満の自然数)で表され、電子キャリア濃度が10 18 /cm 未満であることを特徴とする。 The above-mentioned oxide is composed includes an In-Ga-ZnO, the composition in a crystalline state is InGaO 3 (ZnO) m (m is a natural number less than 6) is represented by, an electron carrier concentration 10 18 / cm 3 and less than.

また上記酸化物は、In-Ga-Zn-Mg-Oを含み構成され、結晶状態の組成がInGaO 3 (Zn 1-x Mg x O) m (mは6未満の自然数、0<x≦1)で表され、電子キャリア濃度が10 18 /cm 未満であることを特徴とする。 The above oxide, In-Ga-Zn-Mg -O include constructed, the composition of the crystalline state InGaO 3 (Zn 1-x Mg x O) m (m is a natural number of less than 6, 0 <x ≦ 1 ) is represented by, wherein the electron carrier concentration of less than 10 18 / cm 3.

なお、これらの酸化物で構成される膜において、電子移動度が1cm /(V・秒)超になるように設計することも好ましい。 Note that in the film consists of these oxides, it is also preferable that the electron mobility is designed to be 1cm 2 / (V · sec) greater.

上記膜をチャネル層に用いれば、トランジスターオフ時のゲート電流が0.1マイクロアンペヤ未満のノーマリーオフで、オン・オフ比が10 超のトランジスタ特性を実現できる。 By using the film for a channel layer, the gate current is 0.1 microamperes than normally off when the transistor off, on-off ratio can be realized characteristics of a transistor 10 greater than 3. そして、可視光に対して、透明あるいは透光性を有し、フレキシブルなTFTが実現される。 Then, the visible light has a transparent or translucent, flexible TFT can be realized.

なお、上記膜は、伝導電子数の増加と共に、電子移動度が大きくなることを特徴とする。 The above film, with increasing number of conduction electrons, wherein the electron mobility increases. 透明膜を形成する基板としては、ガラス基板、樹脂製プラスチック基板又はプラスチックフィルムなどを用いることができる。 As the substrate for forming the transparent film, it may be a glass substrate, and a resin plastic substrate or plastic film.

上記非晶質酸化物膜をチャネル層に利用する際には、Al 、Y 、又はHfO の1種、又はそれらの化合物を少なくとも二種以上含む混晶化合物をゲート絶縁膜に利用できる。 When using the above amorphous oxide film as the channel layer is, Al 2 O 3, Y 2 O 3, or one of HfO 2, or the gate insulating a mixed crystal compound containing these compounds at least two or more It can be used in the film.

また、非晶質酸化物中に、電気抵抗を高めるための不純物イオンを意図的に添加せず、酸素ガスを含む雰囲気中で、成膜することも好ましい形態である。 Further, in the amorphous oxide, without intentionally adding an impurity ions for enhancing electric resistance, in an atmosphere containing oxygen gas, it is also preferable that film formation.

本発明者らは、この半絶縁性酸化物アモルファス薄膜は、伝導電子数の増加と共に、電子移動度が大きくなるという特異な特性を見出した。 The present inventors have found that the semi-insulating oxide amorphous thin film was found with increasing number of conduction electrons, the unique characteristics of the electron mobility increases. そして、その膜を用いてTFTを作成し、オン・オフ比、ピンチオフ状態での飽和電流、スイッチ速度などのトランジスタ特性が更に向上することを見出した。 Then, to create the TFT by using the film, on-off ratio, the saturation current in a pinch-off state, the transistor characteristics such as switching speed was found to be further improved. 即ち、非晶質酸化物を利用して、ノーマリーオフ型のTFTを実現できることを見出した。 That is, by using the amorphous oxide was found to be able to realize a normally-off type of a TFT.

非晶質酸化物薄膜を膜トランジスタのチャネル層として用いると、電子移動度が1cm /(V・秒)超、好ましくは5cm /(V・秒)超にすることができる。 With amorphous oxide thin film as the channel layer of the film transistor, the electron mobility is 1cm 2 / (V · sec), preferably greater can be 5cm 2 / (V · sec) greater.

電子キャリア濃度が、10 18 /cm 未満、好ましくは、10 16 /cm 未満のときは、オフ時(ゲート電圧無印加時)のドレイン・ソース端子間の電流を、10マイクロアンペヤ未満、好ましくは0.1マイクロアンペア未満にすることができる。 Electron carrier concentration less than 10 18 / cm 3, preferably, when less than 10 16 / cm 3, the current between the drain and source terminals when off (gate voltage is not applied at the time), less than 10 microamperes, preferably to less than 0.1 microamps.

また、該膜を用いれば、電子移動度が1cm /(V・秒)超、好ましくは5cm /(V・秒)超の時は、ピンチオフ後の飽和電流を10マイクロアンペア超にでき、オン・オフ比を10 超とすることができる。 Further, the use of the membrane, the electron mobility of 1cm 2 / (V · sec), preferably greater when 5cm 2 / (V · sec) than can the saturation current after pinch-off to 10 microamps, greater than the on-off ratio can be 10 3 than.

TFTでは、ピンチオフ状態では、ゲート端子に高電圧が印加され、チャネル中には高密度の電子が存在している。 In TFT, the pinch-off state, a high voltage is applied to the gate terminal, electrons of high density are present in the channel.

したがって、本発明によれば、電子移動度が増加した分だけ、より飽和電流値を大きくすることができる。 Therefore, according to the present invention, an amount corresponding to the electron mobility is increased, can be increased more saturation current value. この結果、オン・オフ比の増大、飽和電流の増大、スイッチング速度の増大など、トランジスタ特性の向上が期待できる。 As a result, increase in the on-off ratio, increase of the saturation current, such as an increase of the switching speed, improvement in transistor characteristics can be expected.

なお、通常の化合物中では、電子数が増大すると、電子間の衝突により、電子移動度は減少する。 In the conventional compounds, the number of electrons is increased by the collision between electrons, electron mobility is decreased.

なお、上記TFTの構造としては、半導体チャネル層の上にゲート絶縁膜とゲート端子を順に形成するスタガ(トップゲート)構造や、ゲート端子の上にゲート絶縁膜と半導体チャネル層を順に形成する逆スタガ(ボトムゲート)構造を用いることができる。 As the structure of the TFT, the reverse of forming staggered (top gate) structure in which a gate insulating film and the gate terminal are sequentially formed on a semiconductor channel layer on the gate terminal of the gate insulating film and the semiconductor channel layer are sequentially stagger can be used (bottom gate) structure.

(第1の成膜法:PLD法) (The first film-forming method: PLD method)
結晶状態における組成がInGaO 3 (ZnO) m (mは6未満の自然数)で表される非晶質酸化物薄膜は、mの値が6未満の場合は、800℃以上の高温まで、非晶質状態が安定に保たれるが、mの値が大きくなるにつれ、結晶化しやすくなる。 Amorphous oxide thin film composition in a crystalline state is represented by InGaO 3 (ZnO) m (m is a natural number less than 6), if it is less than the value of m is 6, up to a high temperature above 800 ° C., amorphous Although the quality state is kept stable, as the value of m is increased, it tends to crystallize. すなわち、InGaO 3に対するZnOの比が増大して、ZnO組成に近づくにつれ、結晶化しやすくなる。 That is, the ratio of ZnO is increased for InGaO 3, as it approaches the ZnO composition tends to crystallize.

したがって、非晶質TFTのチャネル層としては、mの値が6未満であることが好ましい。 Therefore, as the channel layer of the amorphous TFT, the value of m is preferably less than 6.

成膜方法は、InGaO 3 (ZnO) m組成を有する多結晶焼結体をターゲットとして、気相成膜法を用いるのが良い。 Film forming method, as a target, a polycrystalline sintered body having a InGaO 3 (ZnO) m composition is good to use a vapor deposition. 気相成膜法の中でも、スパッタ法、パルスレーザー蒸着法が適している。 Among the vapor deposition method, a sputtering method, a pulsed laser deposition method is suitable. さらに、量産性の観点から、スパッタ法が最も適している。 For mass production, sputtering method is most suitable.

しかしながら、通常の条件で該非晶質膜を作成すると、主として酸素欠損が生じ、これまで、電子キャリア濃度を10 18 /cm 未満、電気伝導度にして、10S/cm以下にすることができなかった。 However, creating a non AkiraTadashimaku in normal conditions, oxygen deficiency occurs primarily heretofore, the electron carrier concentration less than 10 18 / cm 3, and the electrical conductivity, can not be below 10S / cm It was. そうした膜を用いた場合、ノーマリーオフのトランジスタを構成することができない。 When using such a film, it can not constitute a normally-off transistor.

本発明者らは、図7で示される装置により、パルスレーザー蒸着法で作製したIn-Ga-Zn-Oを作製した。 The present inventors have found that the apparatus shown in Figure 7, to prepare an In-Ga-Zn-O prepared by pulsed laser deposition.

図7に示すようなPLD成膜装置を用いて、成膜を行った。 Using PLD film-forming apparatus shown in FIG. 7 A film was formed.

同図において、701はRP(ロータリーポンプ)、702はTMP(ターボ分子ポンプ)、703は準備室、704はRHEED用電子銃、705は基板を回転、上下移動するための基板保持手段、706はレーザー入射窓である。 In the figure, 701 is RP (rotary pump), 702 TMP (turbo molecular pump), 703 preparation room, 704 electron gun for RHEED, 705 may rotate the substrate, the substrate holding means for vertically moving, the 706 it is a laser incident window. また、707は基板、708はターゲット、709はラジカル源、710はガス導入口、711はターゲットを回転、上下移動するためのターゲット保持手段である。 Further, 707 denotes a substrate, 708 is a target, 709 radical source, 710 the gas inlet, 711 rotating target, a target holding means for vertically moving. また、712はバイパスライン、713はメインライン、714はTMP(ターボ分子ポンプ)、715はRP(ロータリーポンプ)、716はチタンゲッターポンプ、717はシャッターである。 Further, 712 bypass line, 713 main lines, the TMP (turbo molecular pump) 714, the RP (rotary pump) 715, 716 titanium getter pump, 717 is a shutter. また、図中718はIG(イオン真空計)、719はPG(ピラニ真空計)、720はBG(バラトロン真空計)、721は成長室(チャンバー)である。 In the drawings, 718 IG (ion gauge), 719 PG (Pirani gauge), 720 BG (Baratron vacuum gauge), 721 is a deposition chamber (chamber).

KrFエキシマレーザーを用いたパルスレーザー蒸着法により、SiO 2ガラス基板(コーニング社製1737)上にIn-Ga-Zn-O系アモルファス酸化物半導体薄膜を堆積させた。 The pulsed laser deposition method using KrF excimer laser, was deposited In-Ga-Zn-O based amorphous oxide semiconductor thin film on the SiO 2 glass substrate (Corning 1737). 堆積前の処理として、基板の超音波による脱脂洗浄を、アセトン, エタノール, 超純水を用いて、各5分間行った後、空気中100℃で乾燥させた。 As processing prior to deposition, the degreased by ultrasonic substrate using acetone, ethanol, and ultrapure water, after 5 minutes each, dried at 100 ° C. in air.

前記多結晶ターゲットには、InGaO 3 (ZnO) 焼結体ターゲット(サイズ 20mmΦ5mmt)を用いた。 Wherein the polycrystalline target was used InGaO 3 (ZnO) 4 sintered compact target (size 20mmΦ5mmt). これは、出発原料として、In 2 O 3 :Ga 2 O 3 :ZnO(各4N試薬)を湿式混合した後(溶媒:エタノール)、仮焼(1000 ℃: 2h)、乾式粉砕、本焼結(1550 ℃: 2h)を経て得られるものである。 This is as a starting material, In 2 O 3: Ga 2 O 3: After ZnO (the respective 4N reagent) were wet-mixed (solvent: ethanol), calcining (1000 ° C.: 2h), dry grinding, the sintering ( 1550 ° C.: 2h) it is obtained through. こうして作製したターゲットの電気伝導度は、90 (S/cm)であった。 Electrical conductivity of the target prepared in this way was 90 (S / cm).

成長室の到達真空を2×10 -6 (Pa)にして、成長中の酸素分圧を6.5 (Pa)に制御して成膜を行った。 And a final vacuum of the growth chamber to 2 × 10 -6 (Pa), film formation was carried out by controlling the oxygen partial pressure during the growth to 6.5 (Pa).

チャンバー721内酸素分圧は6.5Pa、基板温度は25℃である。 The oxygen partial pressure in the chamber 721 is 6.5 Pa, the substrate temperature is 25 ° C..

なお、ターゲット708と被成膜基板707間の距離は、30 (mm)であり、入射窓716から入射されるKrFエキシマレーザーのパワーは、1.5-3 (mJ/cm /pulse)の範囲である。 The distance between the target 708 and the deposition target substrate 707 is 30 (mm), the power of the KrF excimer laser is incident from the entrance window 716, 1.5-3 of (mJ / cm 2 / pulse) it is in the range. また、パルス幅は、20 (nsec)、繰り返し周波数は10 (Hz)、そして照射スポット径は、1 × 1 (mm角)とした。 The pulse width is 20 (nsec), the repetition frequency is 10 (Hz), and the irradiation spot size was set to 1 × 1 (mm angle).

こうして、成膜レート7 (nm/min)で成膜を行った。 In this way, a film was formed at a deposition rate of 7 (nm / min).

得られた薄膜について、薄膜のすれすれ入射X線回折(薄膜法、入射角 0.5度)を行ったところ、明瞭な回折ピークは認めらなかったことから、作製したIn-Ga-Zn-O系薄膜はアモルファスであるといえる。 The resulting thin film, grazing incidence X-ray diffraction (thin film method, incidence angle: 0.5 degree) of the thin film was subjected to, because clear diffraction peaks were not found permitted, In-Ga-Zn-O-based thin film produced it can be said that is amorphous.

さらに、X線反射率測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ(Rrms)は約0.5 nmであり、膜厚は約120 nmであることが分かった。 Moreover, subjected to X-ray reflectance measurement, a result of analysis of the pattern, the mean square roughness (Rrms) of the thin film is about 0.5 nm, it was found that the film thickness of about 120 nm. 蛍光X線(XRF)分析の結果、薄膜の金属組成比はIn : Ga : Zn = 0.98 : 1.02 : 4であった。 X-ray fluorescence (XRF) analysis of the results, the metal composition ratio of the thin film In: Ga: Zn = 0.98: 1.02: was 4.

電気伝導度は、約10 -2 S/cm未満であった。 Electrical conductivity was less than about 10 -2 S / cm. 電子キャリア濃度は約10 16 /cm 3以下、電子移動度は約5cm 2 /(V・秒)と推定される。 Electron carrier concentration is about 10 16 / cm 3 or less, the electron mobility is estimated about 5 cm 2 / and (V · sec).

光吸収スペクトルの解析から、作製したアモルファス薄膜の禁制帯エネルギー幅は、約3 eVと求まった。 From the analysis of the light absorption spectrum, the band gap of the amorphous thin film prepared was Motoma' about 3 eV. 以上のことから、作製したIn-Ga-Zn-O系薄膜は、結晶のInGaO 3 (ZnO) の組成に近いアモルファス相を呈しており、酸素欠損が少なく、電気伝導度が小さな透明な平坦薄膜であることが分かった。 From the above, an In-Ga-ZnO-based thin film produced has exhibited InGaO 3 (ZnO) 4 in the amorphous phase is close to the composition of crystal, less oxygen defect, the electrical conductivity is small transparent flat It was found to be a thin film.

具体的に図1を用いて説明する。 It will be specifically described with reference to FIG. 同図は、In-Ga-Zn-Oから構成され、結晶状態を仮定した時の組成がInGaO 3 (ZnO) m (mは6未満の数)で表される透明アモルファス酸化物薄膜を本実施例と同じ条件下で作成する場合の特性図である。 Figure is composed of In-Ga-ZnO, InGaO 3 the composition when it is assumed the crystalline state (ZnO) m (m is a number less than 6) In this embodiment a transparent amorphous oxide thin film represented by it is a characteristic diagram for creating under the same conditions as example. この特性図は、酸素分圧を変化させた場合に、成膜された酸化物の電子キャリア濃度の変化を示したものである。 This characteristic diagram, in the case of changing the oxygen partial pressure, there is shown a variation of the electron carrier concentration of the formed oxide.

本実施例と同じ条件下で酸素分圧を4.5Pa超の高い雰囲気中で、成膜することにより、図1に示すように、電子キャリア濃度を10 18 /cm 未満に低下させることができた。 The oxygen partial pressure in the high 4.5Pa than atmosphere under the same conditions as the embodiment, by forming, as shown in FIG. 1, is possible to lower the electron carrier concentration less than 10 18 / cm 3 did it. この場合、基板の温度は意図的に加温しない状態で、ほぼ室温に維持されている。 In this case, the temperature of the substrate in a state without intentional heating is maintained at about room temperature to. フレキシブルなプラスチックフィルムを基板として使用するには、基板温度は100℃未満に保つことが好ましい。 To use a flexible plastic film as the substrate, the substrate temperature is preferably kept below 100 ° C..

酸素分圧をさらに大きくすると、電子キャリア濃度をさらに低下させることができる。 Further increasing the oxygen partial pressure, it is possible to further reduce the electron carrier concentration. 例えば、図1に示す様に、基板温度25℃、酸素分圧5Paで成膜したInGaO 3 (ZnO) 薄膜では、さらに、電子キャリア数を10 16 /cm に低下させることができた。 For example, as shown in FIG. 1, a substrate temperature of 25 ° C., the oxygen partial InGaO 3 (ZnO) 4 film formed under pressure 5 Pa, further the number of electron carriers can be reduced to 10 16 / cm 3.

得られた薄膜は、図2に示す様に、電子移動度が1cm /(V・秒)超であった。 The resulting thin film, as shown in FIG. 2, the electron mobility was 1 cm 2 / (V · sec) greater. しかし、本実施例のパルスレーザー蒸着法では、酸素分圧を6.5Pa以上にすると、堆積した膜の表面が凸凹となり、TFTのチャネル層として用いることが困難となる。 However, in the pulsed laser deposition method in the present embodiment, when the oxygen partial pressure above 6.5 Pa, the surface of the deposited film becomes uneven, it becomes difficult to use as the channel layer of the TFT.

従って、酸素分圧4.5Pa超、望ましくは5Pa超、6.5Pa未満の雰囲気で、パルスレーザー蒸着法で、結晶状態における組成InGaO 3 (ZnO) m (mは6未満の数)で表される透明アモルファス酸化物薄膜を作製する。 Therefore, the oxygen partial pressure 4.5Pa greater, preferably 5Pa greater, in an atmosphere of less than 6.5 Pa, a pulse laser deposition method, expressed by a composition in a crystalline state InGaO 3 (ZnO) m (m is a number less than 6) making that transparent amorphous oxide thin film. この透明アモルファス酸化物薄膜を用いれば、ノーマリーオフのトランジスタを構成することができる。 Using this transparent amorphous oxide thin film can constitute a normally-off transistor.

また、該薄膜の電子移動度は、1cm /V・秒超が得られ、オン・オフ比を10 超に大きくすることができた。 Further, the electron mobility of the thin film, 1 cm 2 / V · sec greater was obtained, it was possible to increase the on-off ratio 10 3 than.

以上、説明したように、本実施例に示した条件下でPLD法によりInGaZn酸化物の成膜を行う場合は、酸素分圧を4.5Pa以上6.5Pa未満になるように制御することが望ましい。 As described above, when forming a film of InGaZn oxide by PLD under the conditions shown in this embodiment, it is controlled to be an oxygen partial pressure less than 4.5 Pa 6.5 Pa desirable.

なお、電子キャリア濃度を10 18 /cm 未満を実現するためには、酸素分圧の条件、成膜装置の構成や、成膜する材料や組成などに依存する。 Incidentally, the electron carrier concentration in order to achieve less than 10 18 / cm 3 is dependent on the oxygen partial pressure conditions, the configuration and the film forming apparatus, or the like material and composition for film formation.

次に、上記装置における酸素分圧6.5Paの条件で、アモルファス酸化物を作製し、図5に示すトップゲート型MISFET素子を作製した。 Then, under conditions of oxygen partial pressure 6.5Pa in the apparatus, an amorphous oxide produced, to produce a top-gate type MISFET device illustrated in FIG. 具体的には、まず、ガラス基板(1)上に上記のアモルファスIn-Ga-Zn-O薄膜の作製法により、チャンネル層(2)として用いる厚さ120nmの半絶縁性アモルファスInGaO 3 (ZnO) 膜を形成した。 Specifically, first, by a method of producing the above amorphous In-Ga-ZnO thin film on a glass substrate (1), a semi-insulating amorphous InGaO thickness 120nm is used as a channel layer (2) 3 (ZnO) 4 film was formed.

さらにその上に、チャンバー内酸素分圧を1Pa未満にして、パルスレーザー堆積法により電気伝導度の大きなInGaO 3 (ZnO) 及び金膜をそれぞれ30nm積層した。 Further thereon, setting the oxygen partial pressure inside the chamber to less than 1 Pa, large electrical conductivity InGaO 3 (ZnO) 4 and gold film was 30nm laminated respectively by pulsed laser deposition. そして、フォトリソグラフィー法とリフトオフ法により、ドレイン端子(5)及びソース端子(6)を形成した。 Then, by photolithography and a lift-off method to form a drain terminal (5) and a source terminal (6). 最後にゲート絶縁膜(3)として用いるY 2 O 3膜を電子ビーム蒸着法により成膜し(厚み:90nm、比誘電率:約15、リーク電流密度:0.5 MV/cm印加時に10 -3 A/cm 2 )、その上に金を成膜した。 Finally, a Y 2 O 3 film used as a gate insulating film (3) deposited by electron beam deposition (thickness: 90 nm, relative dielectric constant: about 15, leak current density: 0.5 MV / cm applied during 10 -3 A / cm 2), thus forming a gold on it. そして、フォトリソグラフィー法とリフトオフ法により、ゲート端子(4)を形成した。 Then, by photolithography and a lift-off method to form a gate terminal (4).

MISFET素子の特性評価 図6に、室温下で測定したMISFET素子の電流−電圧特性を示す。 Characterization Figure 6 of the MISFET device, the current of the MISFET element measured at room temperature - voltage characteristics thereof are shown. ドレイン電圧V DSの増加に伴い、ドレイン電流I DSが増加したことからチャネルがn型半導体であることが分かる。 With the increase in the drain voltage V DS, it is found that the channel from the drain current I DS increases is an n-type semiconductor. これは、アモルファスIn-Ga-Zn-O系半導体がn型であるという事実と矛盾しない。 This is consistent with the fact that the amorphous In-Ga-Zn-O-based semiconductor is an n-type. I DSはV DS = 6 V程度で飽和(ピンチオフ)する典型的な半導体トランジスタの挙動を示した。 I DS showed a typical behavior of a semiconductor transistor which saturated (pinched off) at about V DS = 6 V. 利得特性を調べたところ、V DS = 4 V印加時におけるゲート電圧V GSの閾値は約-0.5 Vであった。 Examination of the gain characteristics, the threshold of the gate voltage V GS at V DS = 4 V was applied was about -0.5 V. また、V G =10 V時には、I DS =1.0 × 10 -5 Aの電流が流れた。 Also, V G = 10 V at times flowed a current of I DS = 1.0 × 10 -5 A . これはゲートバイアスにより絶縁体のIn-Ga-Zn-O系アモルファス半導体薄膜内にキャリアを誘起できたことに対応する。 This corresponds with successful induction of carriers in the gate bias of an insulator In-Ga-Zn-O based amorphous semiconductor thin film.

トランジスタのオン・オフ比は、10 超であった。 On-off ratio of the transistor was 10 greater than 3. また、出力特性から電界効果移動度を算出したところ、飽和領域において約7cm 2 (Vs) -1の電界効果移動度が得られた。 In addition, calculation of field effect mobility from output characteristics, the field effect mobility of approximately 7cm 2 (Vs) -1 in the saturation region. 作製した素子に可視光を照射して同様の測定を行なったが、トランジスタ特性の変化は認められなかった。 It was measured similar by irradiating visible light to the fabricated device, but the change in the transistor characteristics was observed.

本実施例によれば、電子キャリア濃度が小さく、したがって、電気抵抗が高く、かつ電子移動度が大きいチャネル層を有する薄膜トランジスタを実現できる。 According to this embodiment, a small electron carrier concentration, thus, the electric resistance is high and can be realized a thin film transistor having the electron mobility is larger channel layer.

なお、上記したアモルファス酸化物は、電子キャリア濃度の増加と共に、電子移動度が増加し、さらに縮退伝導を示すという優れた特性を備えていた。 Incidentally, the amorphous oxide described above, with increasing electron carrier concentration, the electron mobility is increased, and has superior characteristics that further illustrates the degenerate conduction.

本実施例では、ガラス基板上に薄膜トランジスタを作製したが、成膜自体が室温で行えるので、プラスチック板やフィルムなどの基板が使用可能である。 In this embodiment, although a thin film transistor on a glass substrate, since film formation itself can be conducted at room temperature, a substrate such as a plastic plate or film can be used.

また、本実施例で得られたアモルファス酸化物は、可視光の光吸収が殆どなく、透明なフレキシブルTFTを実現できる。 Further, the amorphous oxide obtained in this example, almost no light absorption in the visible light can be realized transparent flexible TFT.
(第2の成膜法:スパッタ法(SP法)) (The second of the film-forming method: a sputtering method (SP method))
雰囲気ガスとしてアルゴンガスを用いた高周波SP法により、成膜する場合について説明する。 The high-frequency SP method using argon gas as the atmosphere gas, the case of forming.

SP法は、図8に示す装置を用いて行った。 SP method was carried out by using the apparatus shown in FIG. 同図において、807は被成膜基板、808はターゲット、805は冷却機構付き基板保持手段、814は、ターボ分子ポンプ、815はロータリーポンプ、817はシャッターである。 In the figure, 807 is a deposition target substrate, 808 a target, the cooling mechanism with the substrate holding means 805, 814, turbomolecular pump, 815 a rotary pump, is 817 a shutter. また、818はイオン真空計、819はピラニ真空計、821は成長室(チャンバー)、830はゲートバルブである。 Further, 818 ion gauge, 819 Pirani gauge, 821 growth chamber (chamber), 830 is a gate valve.

被成膜基板807としては、SiO 2ガラス基板(コーニング社製1737)を用意した。 The target substrate 807 was prepared SiO 2 glass substrate (Corning 1737). 成膜前処理として、この基板の超音波脱脂洗浄を、アセトン、エタノール、超純水により各5分ずつ行った後、空気中100℃で乾燥させた。 As the film forming pretreatment, ultrasonic degreasing cleaning of the substrate, acetone, ethanol, after 5 minutes each with ultrapure water and dried at 100 ° C. in air.

ターゲット材料としては、InGaO (ZnO) 組成を有する多結晶焼結体(サイズ 20mmΦ5mmt)を用いた。 As the target material, was used InGaO 3 (ZnO) 4 polycrystalline sintered body having a composition (size 20mmΦ5mmt).

この焼結体は、出発原料として、In 2 O 3 :Ga 2 O 3 :ZnO(各4N試薬)を湿式混合(溶媒:エタノール)し、仮焼(1000 ℃: 2h)、乾式粉砕、本焼結(1550 ℃: 2h)を経て作製した。 This sintered body as the starting material, In 2 O 3: Ga 2 O 3: and, calcination: ZnO a (each 4N reagent) (ethanol solvent) (1000 ° C.: 2h), dry grinding, the firing sintering (1550 ℃: 2h) was manufactured through. このターゲット808の電気伝導度は90 (S/cm)であり、半絶縁体状態であった。 The electrical conductivity of the target 808 is 90 (S / cm), it was in a semi-insulating state.

成長室821内の到達真空は、1×10 -4 (Pa)であり、成長中の酸素ガスとアルゴンガスの全圧は、4〜0.1×10 −1 (Pa)の範囲での一定の値とした。 Ultimate vacuum of the growth chamber 821 is 1 × 10 -4 (Pa), the total pressure of the oxygen gas and the argon gas during growth, certain range of 4~0.1 × 10 -1 (Pa) It was of value. そして、アルゴンガスと酸素との分圧比を変えて、酸素分圧を10 −3 〜2×10 −1 (Pa)の範囲で変化させた。 Then, by changing the partial pressure ratio of argon gas and oxygen, and the oxygen partial pressure was varied in the range of 10 -3 ~2 × 10 -1 (Pa ).

また、基板温度は、室温とし、ターゲット808と被成膜基板807間の距離は、30 (mm)であった。 The substrate temperature was room temperature, the distance between the target 808 and the deposition target substrate 807 was 30 (mm).

投入電力は、RF180 Wであり、成膜レートは、10 (nm/min)で行った。 The input power was RF180 W, the film forming rate was 10 (nm / min).

得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角 0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製したIn−Zn−Ga−O系膜はアモルファス膜であることが示された。 It relates resultant film, grazing incidence X-ray diffraction on the film surface (thin film method, incidence angle: 0.5 degrees) was carried out, no clear diffraction peak was detected, In-Zn-Ga-O-based film manufactured amorphous it was shown to be membrane.

さらに、X線反射率測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ(Rrms)は約0.5nmであり、膜厚は約120nmであることが分かった。 Moreover, subjected to X-ray reflectance measurement, a result of analysis of the pattern, the mean square roughness (Rrms) of the thin film was approximately 0.5 nm, it was found that the film thickness of about 120 nm. 蛍光X線(XRF)分析の結果、薄膜の金属組成比はIn : Ga : Zn = 0.98 : 1.02 : 4であった。 X-ray fluorescence (XRF) analysis of the results, the metal composition ratio of the thin film In: Ga: Zn = 0.98: 1.02: was 4.

成膜時の雰囲気の酸素分圧を変化させ、得られたアモルファス酸化物膜の電気伝導度を測定した。 Changing the oxygen partial pressure in the atmosphere during film formation, the electric conductivity was measured of the obtained amorphous oxide film. その結果を図3に示す。 The results are shown in Figure 3.

図3に示すように、酸素分圧を3×10 -2 Pa超の高い雰囲気中で、成膜することにより、電気伝導度を10S/cm未満に低下させることができた。 As shown in FIG. 3, at an oxygen partial pressure of the 3 × 10 -2 Pa in high excess atmosphere, by forming, it was possible to reduce the electrical conductivity to less than 10S / cm.

酸素分圧をさらに大きくすることにより、電子キャリア数を低下させることができた。 By further increasing the oxygen partial pressure, it was possible to reduce the number of electron carriers.

例えば、図3に示す様に、基板温度25℃、酸素分圧10 -1 Paで成膜したInGaO 3 (ZnO) 薄膜では、さらに、電気伝導度を約10 -10 S/cmに低下させることができた。 For example, as shown in FIG. 3, a substrate temperature of 25 ° C., the oxygen partial InGaO 3 (ZnO) 4 film formed under pressure 10 -1 Pa, further reducing the electrical conductivity of about 10 -10 S / cm it could be. また、酸素分圧10 -1 Pa超で成膜したInGaO 3 (ZnO) 薄膜は、電気抵抗が高すぎて電気伝導度は測定できなかった。 Further, InGaO 3 (ZnO) 4 film was deposited at an oxygen partial pressure of 10 -1 Pa than the electrical conductivity electrical resistance is too high could not be measured. この場合、電子移動度は測定できなかったが、電子キャリア濃度が大きな膜での値から外挿して、電子移動度は、約1cm /V・秒と推定された。 In this case, the electron mobility could not be measured, extrapolated electron carrier concentration from the value of a large film, the electron mobility was estimated to be about 1 cm 2 / V · sec.

すなわち、酸素分圧3×10 -2 Pa超、望ましくは5×10 -1 Pa超のアルゴンガス雰囲気で、スパッタ蒸着法で作製したIn-Ga-Zn-Oから構成され、結晶状態における組成InGaO 3 (ZnO) m (mは6未満の自然数)で表される透明アモルファス酸化物薄膜を作製した。 That is, the oxygen partial pressure of 3 × 10 -2 Pa greater, preferably in an argon gas atmosphere of 5 × 10 -1 Pa, greater than consists In-Ga-Zn-O prepared by a sputtering deposition method, the composition in a crystalline state InGaO 3 (ZnO) m (m is a natural number less than 6) was produced a transparent amorphous oxide thin film represented by. この透明アモルファス酸化物薄膜を用い、ノーマリーオフで、かつオン・オフ比を10 超のトランジスタを構成することができた。 Using this transparent amorphous oxide thin film, a normally-off, and the on-off ratio could be up 10 3 than the transistor.

本実施例で示した装置、材料を用いる場合は、スパッタによる成膜の際の酸素分圧としては、例えば、3×10 -2 Pa以上、5×10 -1 Pa以下の範囲である。 Device described in this embodiment, the case of using the material as the oxygen partial pressure during film formation by sputtering, for example, 3 × 10 -2 Pa or higher, in the range of less than 5 × 10 -1 Pa. なお、パルスレーザー蒸着法およびスパッタ法で作成された薄膜では、図2に示す様に、伝導電子数の増加と共に、電子移動度が増加する。 Incidentally, in the thin film created by the pulsed laser deposition method and a sputtering method, as shown in FIG. 2, with increasing number of conduction electrons, the electron mobility increases.

上記のとおり、酸素分圧を制御することにより、酸素欠陥を低減でき、その結果、電子キャリア濃度を減少できる。 As described above, by controlling the oxygen partial pressure, it is possible to reduce the oxygen defects, as a result, can reduce the electron carrier concentration. また、アモルファス状態では、多結晶状態とは異なり、本質的に粒子界面が存在しないために、高電子移動度のアモルファス薄膜を得ることができる。 Further, in the amorphous state, unlike the polycrystalline state, in order to essentially particle interface does not exist, it is possible to obtain an amorphous thin film of a high electron mobility.

なお、ガラス基板の代わりに厚さ200μmのポリエチレン・テレフタレート(PET)フィルムを用いた場合にも、得られたInGaO (ZnO) アモルファス酸化物膜は、同様の特性を示した。 Incidentally, in the case of using polyethylene terephthalate (PET) film having a thickness of 200μm, instead of the glass substrate, resulting InGaO 3 (ZnO) 4 amorphous oxide film showed the same characteristics.

なお、ターゲットとして、多結晶InGaO 3 (Zn 1-x Mg O) m (mは6未満の自然数、0<x≦1)を用いれば、1Pa未満の酸素分圧下でも、高抵抗非晶質InGaO 3 (Zn 1-x Mg O) m膜を得ることができる。 Incidentally, as a target, a polycrystalline InGaO 3 (Zn 1-x Mg x O) m (m is a natural number of less than 6, 0 <x ≦ 1) By using, at an oxygen partial pressure of less than 1 Pa, a high-resistance amorphous InGaO 3 (Zn 1-x Mg x O) m film can be obtained.

例えば、Znを80at%のMgで置換したターゲットを使用した場合、酸素分圧0.8Paの雰囲気で、パルスレーザー堆積法で得られた膜の電子キャリア濃度を10 16 /cm 未満とすることができる(電気抵抗値は、約10 -2 S/cmである。)。 For example, when using the target obtained by substituting Zn in 80at% of Mg, in an atmosphere of oxygen partial pressure 0.8 Pa, the electron carrier concentration of the film obtained by the pulse laser deposition method to be less than 10 16 / cm 3 can (electrical resistance value is about 10 -2 S / cm.).

こうした膜の電子移動度は、Mg無添加膜に比べて低下するが、その程度は少なく、室温での電子移動度は約5cm /(V・秒)で、アモルファスシリコンに比べて、1桁程度大きな値を示す。 Electron mobility of such film is reduced as compared with the Mg-free additive film, the degree is small, the electron mobility at room temperature for about 5cm 2 / (V · sec), as compared to amorphous silicon, single-digit the extent shows a large value. 同じ条件で成膜した場合、Mg含有量の増加に対して、電気伝導度と電子移動度は、共に低下するので、Mgの含有量は、好ましくは、20%超、85%未満(xにして、0.2<x<0.85)である。 When formed under the same conditions, with an increase in Mg content, electrical conductivity and the electron mobility, so lowered together, the content of Mg is preferably to 20 percent, less than 85% (x Te, which is 0.2 <x <0.85).

上記した非晶質酸化物膜を用いた薄膜トランジスタにおいて、Al ,Y 、HfO 、又はそれらの化合物を少なくとも二つ以上含む混晶化合物をゲート絶縁膜とすることが好ましい。 In thin film transistor using an amorphous oxide film as described above, Al 2 O 3, Y 2 O 3, HfO 2, or it is preferable that these compounds mixed crystal compound containing at least two and the gate insulating film.

ゲート絶縁薄膜とチャネル層薄膜との界面に欠陥が存在すると、電子移動度の低下及びトランジスタ特性にヒステリシスが生じる。 A defect at the interface between the gate insulating thin film and the channel layer thin film is present, reduces and hysteresis occurs in the transistor characteristics of the electron mobility. また、ゲート絶縁膜の種類により、リーク電流が大きく異なる。 Also, the type of the gate insulating film, the leakage current is greatly different. このために、チャネル層に適合したゲート絶縁膜を選定する必要がある。 For this, it is necessary to select a gate insulating film suitable for the channel layer. Al 膜を用いれば、リーク電流を低減できる。 By using an Al 2 O 3 film, the leakage current can be reduced. また、Y 膜を用いればヒステリシスを小さくできる。 Further, it is possible to reduce the hysteresis by using the Y 2 O 3 film. さらに、高誘電率のHfO 膜を用いれば、電子移動度を大きくすることができる。 Furthermore, the use of the HfO 2 film having a high dielectric constant, it is possible to increase the electron mobility. また、これらの膜の混晶を用いて、リーク電流、ヒステリシスが小さく、電子移動度の大きなTFTを形成できる。 Further, by using a mixed crystal of these films, the leakage current, small hysteresis, it can form electron mobility of large TFT. また、ゲート絶縁膜形成プロセス及びチャネル層形成プロセスは、室温で行うことができるので、TFT構造として、スタガ構造及び逆スタガ構造いずれをも形成することができる。 Further, the gate insulating film forming process and the channel layer forming process can be performed at room temperature, The TFT structure may be either a staggered structure and the reverse stagger structure.

このように形成したTFTは、ゲート端子、ソース端子、及び、ドレイン端子を備えた3端子素子である。 Thus formed TFT, a gate terminal, a source terminal, and a three-terminal device having a drain terminal. またこのTFTは、セラミックス、ガラス、又はプラスチックなどの絶縁基板上に成膜した半導体薄膜を、電子又はホールが移動するチャネル層として用いたものである。 Also this TFT is ceramic, glass, or a semiconductor thin film formed on an insulating substrate such as a plastic, in which electrons or holes are used as the channel layer to move. さらにこのTFTは、ゲート端子に電圧を印加して、チャンネル層に流れる電流を制御し、ソース端子とドレイン端子間の電流をスイッチングする機能を有するアクテイブ素子である。 The TFT further, by applying a voltage to the gate terminal to control the current flowing through the channel layer, a active device having a function of switching current between the source terminal and the drain terminal.

なお、酸素欠損量を制御して所望の電子キャリア濃度を達成できていることが本発明においては重要である。 Incidentally, it is important in the present invention that by controlling the amount of oxygen deficiency and can achieve the desired electronic carrier concentration.

上記記載においては、非晶質酸化物膜の酸素量(酸素欠損量)の制御を、成膜時に酸素を所定濃度含む雰囲気中で行うことで制御している。 In the above description, the control of the oxygen content of the amorphous oxide film (oxygen deficiency) is controlled by performing in an atmosphere containing a predetermined concentration of oxygen during film formation. しかし、成膜後、当該酸化物膜を酸素を含む雰囲気中で後処理して酸素欠損量を制御(低減あるいは増加)することも好ましいものである。 However, after film formation, it is also preferable that worked up the oxide film in an atmosphere containing oxygen to control the amount of oxygen deficiency (reduced or increased).

効果的に酸素欠損量を制御するには、酸素を含む雰囲気中の温度を0℃以上300℃以下、好ましくは、25℃以上、250℃以下、更に好ましくは100℃以上200℃以下で行うのがよい。 To effectively control the amount of oxygen deficiency, 300 ° C. 0 ° C. or higher temperature in an atmosphere containing oxygen or less, of preferably, 25 ° C. or higher, 250 ° C. or less, more preferably at 100 ° C. or higher 200 ° C. or less good.

勿論、成膜時にも酸素を含む雰囲気中で行い、且つ成膜後の後処理でも酸素を含む雰囲気中で後処理してもよい。 Of course, it carried out in an atmosphere containing oxygen even at the time of film formation, may be post-treated in an atmosphere and containing oxygen in post-treatment after film formation. また、所定の電子キャリア濃度(10 18 /cm 未満)を得られるのであれば、成膜時には、酸素分圧制御は行わないで、成膜後の後処理を酸素を含む雰囲気中で行ってもよい。 Also, if obtained a predetermined electron carrier concentration (less than 10 18 / cm 3), at the time of film formation, without performing the oxygen partial pressure control performs postprocessing after the film formation in an atmosphere containing oxygen it may be.

なお、本発明における電子キャリア濃度の下限としては、得られる酸化物膜をどのような素子や回路あるいは装置に用いるかにもよるが、例えば10 14 /cm 以上である。 As the lower limit of the electron carrier concentration in the present invention, depending on whether used in any device or circuit or apparatus oxide film obtained, is, for example 10 14 / cm 3 or more.
(材料系の拡大) (Expansion of the material system)
さらに、組成系を拡大して研究を進めた結果、Zn,In及びSnのうち、少なくとも1種類の元素の酸化物からなるアモルファス酸化物で、電子キャリア濃度が小さく、かつ電子移動度が大きいアモルファス酸化物膜を作製できることを見出した。 Further, a result of our research to expand the composition system, Zn, among the In and Sn, an amorphous oxide comprising an oxide of at least one element, small electron carrier concentration and the electron mobility is large amorphous found to be able to produce an oxide film.

また、このアモルファス酸化物膜は、伝導電子数の増加と共に、電子移動度が大きくなるという特異な特性を有することを見出した。 Further, the amorphous oxide film was found to have with increasing number of conduction electrons, the unique characteristics of the electron mobility increases.

その膜を用いてTFTを作成し、オン・オフ比、ピンチオフ状態での飽和電流、スイッチ速度などのトランジスタ特性に優れたノーマリーオフ型のTFTを作成できる。 Create a TFT by using the film can be created on-off ratio, the saturation current in a pinch-off state, the normally-off TFT excellent in transistor characteristics such as switching speed.

本発明には、以下(a)から(h)の特徴を有する酸化物を用いることができる。 The present invention can be used an oxide having the characteristics of the following (a) from (h).
(a) 室温での電子キャリア濃度が、10 18 /cm 未満のアモルファス酸化物。 (A) an electron carrier concentration at room temperature, 10 18 / cm 3 less than the amorphous oxide.
(b) 電子キャリア濃度が増加すると共に、電子移動度が増加することを特徴とするアモルファス酸化物。 (B) with the electron carrier concentration increases, an amorphous oxide, wherein electron mobility increases.

なおここで、室温とは0℃から40℃程度の温度をいう。 Note here, it refers to a temperature from 0 ℃ about 40 ° C. and room temperature. アモルファスとは、X線回折スペクトルにおいて、ハローパターンのみが観測され、特定の回折線を示さない化合物をいう。 The amorphous, in X-ray diffraction spectrum, only a halo pattern is observed, means a compound exhibiting no specific diffraction line. また、ここでの電子移動度は、ホール効果測定で得られる電子移動度をいう。 The electron mobility in this case refers to electron mobility obtained by Hall effect measurement.
(c) 室温での電子移動度が、0.1cm /V・秒超であることを特徴とする上記(a)又は(b)に記載されるアモルファス酸化物。 (C) an electron mobility at room temperature, amorphous oxide described in the above (a) or (b) which is a 0.1 cm 2 / V · sec greater.
(d) 縮退伝導を示す上記(b)から(c)のいずれかに記載されるアモルファス酸化物である。 (D) an amorphous oxide described in any of the above showing the degenerate conduction (b) from (c). なお、ここでの縮退伝導とは、電気抵抗の温度依存性における熱活性化エネルギーが、30meV以下の状態をいう。 Note that the degenerate conduction The thermal activation energy in temperature dependency of the electrical resistance means the following state 30 meV.
(e) Zn, In及びSnのうち、少なくとも1種類の元素を構成成分として含む上記(a)から(d)のいずれかに記載されるアモルファス酸化物。 (E) Zn, among the In and Sn, amorphous oxide according to any one of the above (a) containing as components at least one element (d).
(f) 上記(e)に記載のアモルファス酸化物に、Znより原子番号の小さい2族元素M2(M2は、Mg,Ca)、Inより原子番号の小さい3属元素M3(M3は、B,Al、Ga、Y),Snより小さい原子番号の小さい4属元素M4(M4は、Si,Ge,Zr)、5属元素M5(M5は、V,Nb,Ta)およびLu、Wのうち、少なくとも1種類の元素を含むアモルファス酸化物膜。 Amorphous oxide according to (f) above (e), 2 group elements M2 smaller atomic number than Zn (M2 are, Mg, Ca), atomic number smaller 3 group element M3 than an In (M3 are, B, al, Ga, Y), a small group IV element M4 (M4 are Sn smaller atomic number, Si, Ge, Zr), 5 group element M5 (M5 is, V, Nb, Ta) and Lu, among W, amorphous oxide film containing at least one element.
(g) 結晶状態における組成がIn 1−x M3 3 (Zn 1−y M2 O) m (0≦x、y≦1、mは0又は6未満の自然数)である化合物単体又はmの異なる化合物の混合体である(a)から(f)のいずれかに記載のアモルファス酸化物膜。 (G) the crystal composition in a state that In 1-x M3 x O 3 (Zn 1-y M2 y O) m (0 ≦ x, y ≦ 1, m is 0 or less than 6 natural number) is a compound alone or m amorphous oxide film according to any one of a mixture of different compounds of (a) from (f). M3たとえば、Gaであり、M2は例えば、Mgである。 M3 For example, a Ga, M2 is, for example, Mg.
(h) ガラス基板、金属基板、プラスチック基板又はプラスチックフィルム上に設けた上記(a)から(g)記載のアモルファス酸化物膜。 (H) a glass substrate, a metal substrate, an amorphous oxide film of the provided plastic substrate or plastic film from (a) (g) described.

また、本発明は、(10)上記記載のアモルファス酸化物、又はアモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタである。 Further, the present invention is a field effect transistor using (10) an amorphous oxide described above, or an amorphous oxide film as the channel layer.

なお、電子キャリア濃度が10 18 /cm 未満、10 15 /cm 超のアモルファス酸化物膜をチャネル層に用い、ソース端子、ドレイン端子及びゲート絶縁膜を介してゲート端子を配した電界効果型トランジスタを構成する。 Incidentally, less than the electron carrier concentration 10 18 / cm 3, 10 15 / cm with 3 than the amorphous oxide film as the channel layer, a field-effect which arranged gate terminal through a source terminal, a drain terminal and a gate insulating film in the transistor. ソース・ドレイン端子間に5V程度の電圧を印加したとき、ゲート電圧を印加しないときのソース・ドレイン端子間の電流を約10 −7アンペヤにすることができる。 Upon application of a voltage of about 5V between the source and drain terminals, it can be a current between the source and drain terminals when a gate voltage is not applied to approximately 10 -7 Anpeya.

酸化物結晶の電子移動度は、金属イオンのs軌道の重なりが大きくなるほど、大きくなり、原子番号の大きなZn,In,Snの酸化物結晶は、0.1から200cm /(V・秒)の大きな電子移動度を持つ。 The electron mobility of the oxide crystals, the greater the overlap of the s-orbital of the metal ion, become large, atomic number of large Zn, an In, oxide crystals and Sn, 200cm 2 / (V · sec) 0.1 It has a large electron mobility.

さらに、酸化物では、酸素と金属イオンとがイオン結合している。 Furthermore, the oxides, oxygen and metal ions are ionically bonded.

そのため、化学結合の方向性がなく、構造がランダムで、結合の方向が不均一なアモルファス状態でも、電子移動度は、結晶状態の電子移動度に比較して、同程度の大きさを有することが可能となる。 Therefore, there is no directionality of the chemical bond, the structure is random, even in the direction of the bond is non-uniform amorphous state, the electron mobility, compared to the electron mobility of the crystalline state, it has a comparable magnitude it is possible.

一方で、Zn,In,Snを原子番号の小さな元素で置換することにより、電子移動度は小さくなる、こうした結果により、本発明のよるアモルファス酸化物の電子移動度は、約0.01cm /(V・秒)から20cm /(V・秒)である。 On the other hand, Zn, an In, by replacing a small element of Sn atomic number, the electron mobility decreases, by these results, the electron mobility of the amorphous oxide with the present invention is from about 0.01 cm 2 / from (V · sec) is a 20cm 2 / (V · sec).

上記酸化物を用いてトランジスタのチャネル層を作製する場合、トランジスタにおいて、Al 、Y 、HfO 、又はそれらの化合物を少なくとも二つ以上含む混晶化合物をゲート絶縁膜とすることが好ましい。 When fabricating a channel layer of a transistor using the oxide, in the transistor, and Al 2 O 3, Y 2 O 3, HfO 2, or the gate insulating film of the mixed crystal compound thereof of compounds containing at least two it is preferable.

ゲート絶縁薄膜とチャネル層薄膜との界面に欠陥が存在すると、電子移動度の低下及びトランジスタ特性にヒステリシスが生じる。 A defect at the interface between the gate insulating thin film and the channel layer thin film is present, reduces and hysteresis occurs in the transistor characteristics of the electron mobility. また、ゲート絶縁膜の種類により、リーク電流が大きく異なる。 Also, the type of the gate insulating film, the leakage current is greatly different. このために、チャネル層に適合したゲート絶縁膜を選定する必要がある。 For this, it is necessary to select a gate insulating film suitable for the channel layer. Al 膜を用いれば、リーク電流を低減できる。 By using an Al 2 O 3 film, the leakage current can be reduced. また、Y 膜を用いればヒステリシスを小さくできる。 Further, it is possible to reduce the hysteresis by using the Y 2 O 3 film. さらに、高誘電率のHfO 膜を用いれば、電界効果移動度を大きくすることができる。 Furthermore, the use of the HfO 2 film having a high dielectric constant, it is possible to increase the field-effect mobility. また、これらの化合物の混晶からなる膜を用いて、リーク電流、ヒステリシスが小さく、電界効果移動度の大きなTFTを形成できる。 Further, by using a film made of a mixed crystal of these compounds, the leakage current, small hysteresis, can form a field-effect mobility of large TFT. また、ゲート絶縁膜形成プロセス及びチャネル層形成プロセスは、室温で行うことができるので、TFT構造として、スタガ構造及び逆スタガ構造いずれをも形成することができる。 Further, the gate insulating film forming process and the channel layer forming process can be performed at room temperature, The TFT structure may be either a staggered structure and the reverse stagger structure.

In 酸化物膜は、気相法により成膜でき、成膜中の雰囲気に水分を、0.1Pa程度添加することにより、アモルファス膜が得られる。 In 2 O 3 oxide film can deposited by a vapor phase method, a moisture atmosphere during deposition, by adding about 0.1 Pa, an amorphous film can be obtained.

また、ZnO及びSnO は、アモルファス膜を得ることは難しいが、In を、ZnOの場合には20原子量%程度、SnO の場合には、90原子量%程度添加することによりアモルファス膜を得ることができる。 Further, ZnO and SnO 2, although it is difficult to obtain an amorphous film, a an In 2 O 3, in the case of ZnO 20% by atomic weight about, in the case of SnO 2 is amorphous film by adding about 90 atomic weight% it is possible to obtain. 特に、Sn−In―O系アモルファス膜を得るためには、雰囲気中に窒素ガスを0.1Pa程度導入すればよい。 Particularly, in order to obtain a Sn-In-O based amorphous film, a nitrogen gas may be introduced about 0.1Pa into the atmosphere.

上記のアモルファス膜に、Znより原子番号の小さい2族元素M2(M2は、Mg,Ca)、Inより原子番号の小さい3属元素M3(M3は、B,Al、Ga、Y),Snより小さい原子番号の小さい4属元素M4(M4は、Si,Ge,Zr)、5属元素M5(M5は、V,Nb,Ta)およびLu、Wのうち、少なくとも1種類の複合酸化物を構成する元素を添加できる。 The amorphous film of the smaller Group 2 elements of atomic number than Zn M2 (M2 is, Mg, Ca), 3 group element M3 smaller atomic number than an In (M3 are, B, Al, Ga, Y), from Sn small group IV element M4 (M4 are, Si, Ge, Zr) small atomic number, 5 group element M5 (M5 is, V, Nb, Ta) and Lu, among W, constituting at least one composite oxide elements that can be added.

それにより、室温での、アモルファス膜をより安定化させることができる。 Thereby, it is possible to further stabilize the, amorphous film at room temperature. また、アモルファス膜が得られる組成範囲を広げることができる。 Further, it is possible to widen the composition range of amorphous film can be obtained.

特に、共有結合性の強い、B,Si,Geの添加は、アモルファス相安定化に有効であるし、イオン半径の差の大きいイオンから構成される複合酸化物は、アモルファス相が安定化する。 In particular, strong covalent, B, Si, the addition of Ge is to be effective in the amorphous phase stabilization, composite oxides composed of large ions of the difference of the ion radii, the amorphous phase is stabilized.

たとえば、In−Zn−O系では、Inが約20原子%超の組成範囲でないと、室温で安定なアモルファス膜は得難いが、MgをInと当量添加することにより、Inが約15原子量%超の組成範囲で、安定なアモルファス膜を得ることができる。 For example, in the In-Zn-O-based, when In is not a composition range of about 20 atomic percent, although stable amorphous film inaccessible room temperature, by the Mg addition In and equivalent, In about 15 atomic weight percent in the composition range, it is possible to obtain a stable amorphous film.

気相法による成膜において、雰囲気を制御することにより、電子キャリア濃度が、10 18 /cm 未満、10 15 /cm 超のアモルファス酸化膜を得ることができる。 In film formation by vapor phase method, by controlling the atmosphere, the electron carrier concentration less than 10 18 / cm 3, it is possible to obtain the 10 15 / cm 3 greater than the amorphous oxide film.

アモルファス酸化物の成膜方法としては、パルスレーザー蒸着法(PLD法)、スパッタ法(SP法)及び電子ビーム蒸着法などの気相法を用いるのがよい。 As the film forming method of the amorphous oxide, a pulse laser deposition (PLD) method, a sputtering method (SP method) and it is to use a vapor phase method such as electron-beam evaporation method. 気相法の中でも、材料系の組成を制御しやすい点では、PLD法が、量産性の点からは、SP法が適している。 Among the vapor phase process, in terms of easily controlling the composition of the material system, PLD method is, in terms of mass productivity, SP method is suitable. しかし、成膜法は、これらの方法に限られるのものではない。 However, the film formation method is not limited to those methods.
(PLD法によるIn−Zn−Ga−O系アモルファス酸化膜の成膜) (Formation of the In-Zn-Ga-O type amorphous oxide film by PLD method)
KrFエキシマレーザーを用いたPLD法により、ガラス基板(コーニング社製1737)上にIn−Zn―Ga―O系アモルファス酸化物膜を堆積させた。 The PLD method using a KrF excimer laser, was deposited an In-Zn-Ga-O-based amorphous oxide film on a glass substrate (Corning 1737). このとき、InGaO (ZnO)及びInGaO (ZnO) 組成を有する多結晶焼結体をそれぞれターゲットとした。 At this time, InGaO 3 (ZnO) and InGaO 3 (ZnO) 4 polycrystalline sintered body having a composition were respectively target.

成膜装置は、既述の図9に記載されている装置を用い、成膜条件は、当該装置を用いた場合と同様とした。 Film forming apparatus, using the apparatus described in FIG. 9 described above, the film formation conditions were the same as in the case of using the device.

基板温度は25℃である。 Substrate temperature was 25 ° C.. 得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角 0.5度)を行ったところ、明瞭な回折ピークは検出されず、2種類のターゲットから作製したIn−Zn−Ga−O系膜は、いずれもアモルファス膜であることが示された。 It relates resultant film, grazing incidence X-ray diffraction on the film surface (thin film method, incidence angle: 0.5 degrees) was carried out, no clear diffraction peak was detected, an In-Zn-Ga- prepared from two different targets O-based film has been shown both an amorphous film.

さらに、ガラス基板上のIn−Zn―Ga―O系アモルファス酸化物膜のX線反射率測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ(Rrms)は約0.5 nmであり、膜厚は約120 nmであることが分かった。 Moreover, subjected to X-ray reflectance measurement of In-Zn-Ga-O type amorphous oxide film on the glass substrate, as a result of the analysis of the pattern, the mean square roughness (Rrms) of the thin film is about 0.5 nm , it was found that the film thickness of about 120 nm.

蛍光X線(XRF)分析の結果、InGaO (ZnO)組成を有する多結晶焼結体をターゲットとして得られた膜の金属組成比はIn : Ga : Zn = 1.1 : 1.1 : 0.9であった。 X-ray fluorescence (XRF) analysis results, InGaO 3 (ZnO) metal composition ratio of the film obtained as a target, a polycrystalline sintered body having a composition In: Ga: Zn = 1.1: 1.1: 0 It was .9. また、InGaO(ZnO) 組成を有する多結晶焼結体をターゲットとして得られた膜の金属組成比は、In : Ga : Zn = 0.98 : 1.02 : 4であった。 Further, InGaO (ZnO) 4 metal composition ratio of the film obtained as a target, a polycrystalline sintered body having a composition, In: Ga: Zn = 0.98 : 1.02: was 4.

成膜時の雰囲気の酸素分圧を変化させ、InGaO (ZnO) 組成を有する多結晶焼結体をターゲットとして得られたアモルファス酸化膜の電子キャリア濃度を測定した。 Changing the oxygen partial pressure in the atmosphere during film formation was subject to electron carrier concentration of the obtained amorphous oxide film as a target, a polycrystalline sintered body having a InGaO 3 (ZnO) 4 composition. その結果を図1に示す。 The results are shown in Figure 1. 酸素分圧が4.2Pa超の雰囲気中で成膜することにより、電子キャリア濃度を10 18 /cm 未満に低下させることができた。 By the oxygen partial pressure is deposited in an atmosphere of 4.2Pa greater than the electron carrier concentration could be lowered to less than 10 18 / cm 3. この場合、基板の温度は意図的に加温しない状態でほぼ室温に維持されている。 In this case, the temperature of the substrate is maintained at about room temperature in a state without intentional heating. また、酸素分圧が6.5Pa未満の時は、得られたアモルファス酸化物膜の表面は平坦であった。 The oxygen partial pressure when less than 6.5Pa, the surface of the obtained amorphous oxide film was flat.

酸素分圧が5Paの時、InGaO (ZnO) 組成を有する多結晶焼結体をターゲットとして得られたアモルファス酸化膜の電子キャリア濃度は10 16 /cm 、電気伝導度は、10 −2 S/cmであった。 When the oxygen partial pressure of 5Pa, InGaO 3 (ZnO) 4 electron carrier concentration of an amorphous oxide film obtained a polycrystalline sintered body as the target having the composition 10 16 / cm 3, the electrical conductivity, 10-2 It was S / cm. また、電子移動度は、約5cm /V・秒と推測された。 The electron mobility was estimated to be about 5 cm 2 / V · sec. 光吸収スペクトルの解析から、作製したアモルファス酸化物膜の禁制帯エネルギー幅は、約3 eVと求まった。 The band gap of the analysis of the light absorption spectrum, the amorphous oxide film produced was Motoma' about 3 eV.

酸素分圧をさらに大きくすると、電子キャリア濃度をさらに低下させることができた。 Further increasing the oxygen partial pressure, it was possible to further reduce the electron carrier concentration. 図1に示す様に、基板温度25℃、酸素分圧6Paで成膜したIn−Zn−Ga−O系アモルファス酸化物膜では、電子キャリア濃度を8×10 15 /cm (電気伝導:約8×10 -3 S/cm)に低下させることができた。 As shown in FIG. 1, a substrate temperature of 25 ° C., the oxygen partial In-Zn-Ga-O type amorphous oxide film formed in pressure of 6 Pa, the electron carrier concentration 8 × 10 15 / cm 3 (electric conductivity: about It could be reduced to 8 × 10 -3 S / cm) . 得られた膜は、電子移動度が1cm /(V・秒)超と推測された。 The resulting film, the electron mobility was estimated to 1cm 2 / (V · sec) greater. しかし、PLD法では、酸素分圧を6.5Pa以上にすると、堆積した膜の表面が凸凹となり、TFTのチャネル層として用いることが困難となった。 However, in the PLD method, when the oxygen partial pressure above 6.5 Pa, the surface of the deposited film becomes uneven, it has become difficult to use as the channel layer of the TFT.

InGaO (ZnO) 組成を有する多結晶焼結体をターゲットとし、異なる酸素分圧で成膜したIn−Zn−Ga−O系アモルファス酸化物膜に関して、電子キャリア濃度と電子移動度の関係を調べた。 The InGaO 3 (ZnO) 4 polycrystalline sintered body having a composition as a target for different oxygen partial pressures in the formed In-Zn-Ga-O type amorphous oxide film, the relationship between the electron carrier concentration and the electron mobility Examined. その結果を図2に示す。 The results are shown in Figure 2. 電子キャリア濃度が、10 16 /cm から10 20 /cm に増加すると、電子移動度は、約3cm /(V・秒)から約11cm /(V・秒)に増加することが示された。 Electron carrier concentration, increasing from 10 16 / cm 3 to 10 20 / cm 3, the electron mobility, indicates that an increase of about 3cm 2 / (V · sec) to about 11cm 2 / (V · sec) It has been. また、InGaO (ZnO)組成を有する多結晶焼結体をターゲットとして得られたアモルファス酸化膜に関しても、同様の傾向が見られた。 Further, with regard InGaO 3 (ZnO) amorphous oxide film obtained as a target, a polycrystalline sintered body having a composition similar trend was observed.

ガラス基板の代わりに厚さ200μmのポリエチレン・テレフタレート(PET)フィルムを用いた場合にも、得られたIn−Zn−Ga−O系アモルファス酸化物膜は、同様の特性を示した。 In case of using polyethylene terephthalate (PET) film having a thickness of 200μm, instead of the glass substrate, In-Zn-Ga-O-based amorphous oxide film obtained showed the same characteristics.
(PLD法によるIn−Zn−Ga−Mg−O系アモルファス酸化物膜の成膜) (Formation of the In-Zn-Ga-Mg-O-based amorphous oxide film by PLD method)
ターゲットとして多結晶InGaO (Zn 1-x Mg O) (0<x≦1)を用い、PLD法により、ガラス基板上にInGaO (Zn 1-x Mg O) (0<x≦1)膜を成膜した。 Polycrystalline InGaO 3 (Zn 1-x Mg x O) 4 (0 <x ≦ 1) used as a target, by the PLD method, InGaO on a glass substrate 3 (Zn 1-x Mg x O) 4 (0 <x ≦ 1) film was formed. 成膜装置は、図7に記載の装置を用いた。 Film forming apparatus, using the apparatus according to FIG.

被成膜基板としては、SiO 2ガラス基板(コーニング社製1737)を用意した。 The deposition substrate was prepared SiO 2 glass substrate (Corning 1737). その基板に前処理として、超音波脱脂洗浄を、アセトン、エタノール、超純水により各5分間ずつ行った後、空気中100℃で.乾燥させた。 As a pretreatment to the substrate, an ultrasonic degreasing, acetone, ethanol, after 5 minutes each with ultrapure water, and then at 100 ° C. in air. Dried. ターゲットとしては、InGa(Zn 1-x Mg x O) 4 (x=1-0)焼結体(サイズ 20mmΦ5mmt)を用いた。 As the target, using InGa (Zn 1-x Mg x O) 4 (x = 1-0) sintered body (size 20mmΦ5mmt).

ターゲットは、出発原料In 2 O 3 :Ga 2 O 3 :ZnO:MgO(各4N試薬)を、湿式混合(溶媒:エタノール)、仮焼(1000 ℃: 2h)、乾式粉砕、本焼結(1550 ℃: 2h)を経て作製した。 The target, the starting material In 2 O 3: Ga 2 O 3: ZnO: MgO (the respective 4N reagent), wet blending (solvent: ethanol), calcining (1000 ° C.: 2h), dry grinding, the sintering (1550 ℃: 2h) was manufactured through.

成長室到達真空は、2×10 -6 (Pa)であり、成長中の酸素分圧は、0.8 (Pa)とした。 Vacuum deposition chamber reached a 2 × 10 -6 (Pa), the oxygen partial pressure during growth was set to 0.8 (Pa). 基板温度は、室温(25℃)で行い、ターゲットと被成膜基板間の距離は、30 (mm)であった。 The substrate temperature is carried out at room temperature (25 ° C.), the distance between the target and the film-forming substrate, was 30 (mm).

なお、KrFエキシマレーザーのパワーは、1.5 (mJ/cm /pulse)、パルス幅は、20 (nsec)、繰り返し周波数は、10 (Hz) 、照射スポット径は、1 × 1 (mm角)とした。 The power of the KrF excimer laser, 1.5 (mJ / cm 2 / pulse), a pulse width, 20 (nsec), the repetition frequency, 10 (Hz), illumination spot diameter, 1 × 1 (mm square ) and the. 成膜レートは、7 (nm/min)であった。 The film deposition rate was 7 (nm / min).

雰囲気は酸素分圧0.8Paで、基板温度は25℃である。 Atmosphere at an oxygen partial pressure of 0.8 Pa, the substrate temperature is 25 ° C.. 得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角 0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製したIn−Zn−Ga−Mg−O系膜はアモルファス膜であることが示された。 It relates resultant film, grazing incidence X-ray diffraction on the film surface (thin film method, incidence angle: 0.5 degrees) was carried out, no clear diffraction peak was detected, In-Zn-Ga-Mg-O-based film manufactured It was shown to be an amorphous film. 得られた膜の表面は平坦であった。 Surface of the obtained film was flat.

異なるx値のターゲットを用いて、酸素分圧0.8Paの雰囲気中で成膜したIn−Zn−Ga−Mg−O系アモルファス酸化物膜の電気伝導度、電子キャリア濃度及び電子移動度のx値依存性を調べた。 Using a target of different x values, the electrical conductivity of the oxygen partial pressure 0.8Pa In-Zn-Ga-Mg-O-based amorphous oxide film was formed in an atmosphere of electron carrier concentration and the electron mobility of x It examined the value dependency.
その結果を、図4に示す。 The results, shown in Figure 4. x値が0.4超のとき、酸素分圧0.8Paの雰囲気中で、PLD法により成膜したアモルファス酸化物膜では、電子キャリア濃度を10 18 /cm 未満にできることが示された。 When the value x is greater than 0.4, in an atmosphere of oxygen partial pressure 0.8 Pa, the amorphous oxide film deposited by PLD, the electron carrier concentration was shown to be a less than 10 18 / cm 3. また、x値が0.4超のアモルファス酸化物膜では、電子移動度は、1cm /V・秒超であった。 Further, the amorphous oxide film of x value is greater than 0.4, the electron mobility was 1 cm 2 / V · sec greater.

図4に示すように、Znを80原子%のMgで置換したターゲットを使用した場合、酸素分圧0.8Paの雰囲気で、パルスレーザー堆積法で得られた膜の電子キャリア濃度を10 16 /cm 未満とすることができる(電気抵抗値は、約10 -2 S/cmである。)。 As shown in FIG. 4, when using the target obtained by substituting Zn with 80 atomic% of Mg, in an atmosphere of oxygen partial pressure 0.8 Pa, the electron carrier concentration of the film obtained by the pulse laser deposition 10 16 / it can be less than cm 3 (the electric resistance value is about 10 -2 S / cm.). こうした膜の電子移動度は、Mg無添加膜に比べて低下するが、その程度は少なく、室温での電子移動度は約5cm /(V・秒)で、アモルファスシリコンに比べて、1桁程度大きな値を示す。 Electron mobility of such film is reduced as compared with the Mg-free additive film, the degree is small, the electron mobility at room temperature for about 5cm 2 / (V · sec), as compared to amorphous silicon, single-digit the extent shows a large value. 同じ条件で成膜した場合、Mg含有量の増加に対して、電気伝導度と電子移動度は、共に低下するので、Mgの含有量は、好ましくは、20原子%超、85原子%未満(xにして、0.2<x<0.85)、より好適には0.5<x<0.85である。 When formed under the same conditions, with an increase in Mg content, electrical conductivity and the electron mobility, so lowered together, the content of Mg is preferably 20 atomic percent, less than 85 atomic% ( in the x, 0.2 <x <0.85), more preferably in 0.5 <x <0.85.

ガラス基板の代わりに厚さ200μmのポリエチレン・テレフタレート(PET)フィルムを用いた場合にも、得られたInGaO (Zn 1-x Mg O) (0<x≦1)アモルファス酸化物膜は、同様の特性を示した。 In case of using polyethylene terephthalate (PET) film having a thickness of 200μm, instead of the glass substrate, resulting InGaO 3 (Zn 1-x Mg x O) 4 (0 <x ≦ 1) amorphous oxide film It showed similar characteristics.
(PLD法によるIn アモルファス酸化物膜の成膜) (Deposition of In 2 O 3 Amorphous Oxide Film by PLD method)
KrFエキシマレーザーを用いたPLD法により、In 多結晶焼結体をターゲットとして、厚さ200μmのPETフィルム上にIn 膜を成膜した。 The PLD method using a KrF excimer laser, an In 2 O 3 polycrystalline sintered body as a target, was deposited In 2 O 3 film on a PET film having a thickness of 200 [mu] m.

装置は、図7に示した装置を用いた。 Apparatus, using the apparatus shown in FIG. 被成膜基板として、SiO 2ガラス基板(コーニング社製1737)を用意した。 As the film formation substrate, it was prepared SiO 2 glass substrate (Corning 1737).

この基板の前処理として、超音波脱脂洗浄を、アセトン、エタノール、超純水で各5分間ずつ行った後、空気中100℃で乾燥させた。 As a pretreatment of the substrate, an ultrasonic degreasing, acetone, ethanol, after ultrapure water for 5 minutes each, dried at 100 ° C. in air.

ターゲットとしては、In 2 O 3焼結体(サイズ 20mmΦ5mmt)を用いた。 As the target, using In 2 O 3 sintered body (size 20mmΦ5mmt). これは、出発原料In 2 O 3 (4N試薬)を仮焼(1000 ℃: 2h)、乾式粉砕、本焼結(1550 ℃: 2h)を経て準備した。 This is the starting material In 2 O 3 a (4N reagent) calcining (1000 ° C.: 2h), dry grinding, the sintering (1550 ° C.: 2h) were prepared via the.

成長室到達真空は、2×10 -6 (Pa)、成長中の酸素分圧は、5 (Pa)、基板温度は室温とした。 Vacuum deposition chamber reached, 2 × 10 -6 (Pa) , the oxygen partial pressure during growth, 5 (Pa), substrate temperature was room temperature.

酸素分圧は5Pa、水蒸気分圧は0.1Paとし、さらに、酸素ラジカル発生装置に200Wを印加して、酸素ラジカルを発生させた。 The oxygen partial pressure is 5 Pa, water vapor partial pressure and 0.1 Pa, further by applying a 200W to oxygen radical generator were generated oxygen radicals.

ターゲットと被成膜基板間の距離は、40 (mm)、KrFエキシマレーザーのパワーは0.5 (mJ/cm /pulse)、パルス幅は、20 (nsec)、繰り返し周波数は、10 (Hz) 、照射スポット径は1 × 1 (mm角)であった。 The distance between the target and the film-forming substrate, 40 (mm), KrF excimer laser power 0.5 (mJ / cm 2 / pulse ), a pulse width, 20 (nsec), the repetition frequency, 10 (Hz), irradiation spot size was 1 × 1 (mm angle). 成膜レートは、3 (nm/min)であった。 The film deposition rate was 3 (nm / min).

得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角 0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製したIn−O系膜はアモルファス膜であることが示された。 Relates resultant film, grazing incidence X-ray diffraction on the film surface (thin film method, incidence angle: 0.5 degrees) was carried out, no clear diffraction peak was detected, it In-O based film was produced in an amorphous film It has been shown. 膜厚は、80nmであった。 The film thickness was 80nm.

得られたIn−O系アモルファス酸化物膜の電子キャリア濃度は5×10 17 /cm で、電子移動度は、約7cm /V・秒であった。 Obtained in In-O-based electron carrier concentration of the amorphous oxide film is 5 × 10 17 / cm 3, the electron mobility was about 7 cm 2 / V · sec.
(PLD法によるIn−Sn−O系アモルファス酸化物膜の成膜) (Formation of an In-Sn-O-based amorphous oxide film by PLD method)
KrFエキシマレーザーを用いたPLD法により、(In 0.9 Sn 0.1 )O 3.1多結晶焼結体をターゲットとして、厚さ200μmのPETフィルム上にIn−Sn−O系酸化物膜を成膜した。 The PLD method using a KrF excimer laser, (In 0.9 Sn 0.1) O 3.1 polycrystalline sintered body as the target, the thickness of 200μm In-Sn-O-based oxide film on a PET film the film was formed.
具体的には、 In particular,
被成膜基板として、SiO 2ガラス基板(コーニング社製1737)を用意した。 As the film formation substrate, it was prepared SiO 2 glass substrate (Corning 1737).
基板前処理として、超音波脱脂洗浄をアセトン、エタノール、超純水を用いて各5分間ずつ行った。 As substrate pretreatment, it was subjected to ultrasonic degreasing cleaning acetone, ethanol, for 5 minutes each with ultrapure water. その後、空気中100℃で乾燥させた。 Then dried at 100 ° C. in air.
ターゲットは、In 2 O 3 -SnO 2焼結体(サイズ 20mmΦ5mmt)を準備した。 Target was prepared In 2 O 3 -SnO 2 sintered body (size 20mmΦ5mmt). これは、出発原料として、In 2 O 3 -SnO 2 (4N試薬)を湿式混合(溶媒:エタノール)、仮焼(1000 ℃: 2h)、乾式粉砕、本焼結(1550 ℃: 2h)を経て得られる。 This is as a starting material, In 2 O 3 -SnO 2 ( 4N reagent) as starting materials (solvent: ethanol), calcining (1000 ° C.: 2h), dry grinding, the sintering (1550 ° C.: 2h) through can get.

基板温度は室温である。 Substrate temperature was room temperature. 酸素分圧は5(Pa)、窒素分圧は、0.1(Pa)とし、さらに、酸素ラジカル発生装置に200Wを印加して、酸素ラジカルを発生させた。 Oxygen partial pressure 5 (Pa), the nitrogen partial pressure, and 0.1 (Pa), Further, by applying a 200W to oxygen radical generator were generated oxygen radicals.

ターゲットと被成膜基板間の距離は、30 (mm)とし、KrFエキシマレーザーのパワーは、1.5 (mJ/cm /pulse)、パルス幅は、20 (nsec)であった。 The distance between the target and the film-forming substrate, and 30 (mm), the power of the KrF excimer laser, 1.5 (mJ / cm 2 / pulse), a pulse width was 20 (nsec). また、繰り返し周波数は、10 (Hz) 、照射スポット径は、1 × 1 (mm角)であった。 Also, the repetition frequency is 10 (Hz), illumination spot diameter was 1 × 1 (mm angle). 成膜レートは、6 (nm/min)であった。 The film deposition rate was 6 (nm / min).

得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角 0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製したIn−Sn−O系膜はアモルファス膜であることが示された。 Relates resultant film, grazing incidence X-ray diffraction on the film surface (thin film method, incidence angle: 0.5 degrees) was carried out, no clear diffraction peak was detected, an In-Sn-O-based film manufactured in amorphous film it has been shown that there is.

得られたIn−Sn−Oアモルファス酸化物膜の電子キャリア濃度は、8×10 17 /cm で、電子移動度は、約5cm2/V・秒であった。 Electron carrier concentration of the obtained In-Sn-O amorphous oxide film is an 8 × 10 17 / cm 3, the electron mobility was about 5 cm @ 2 / V · sec. 膜厚は、100nmであった。 The film thickness was 100nm.
(PLD法によるIn−Ga−O系アモルファス酸化物膜の成膜) (Formation of an In-Ga-O-based amorphous oxide film by PLD method)
被成膜基板として、SiO 2ガラス基板(コーニング社製1737)を用意した。 As the film formation substrate, it was prepared SiO 2 glass substrate (Corning 1737).

基板の前処理として、超音波脱脂洗浄をアセトン、エタノール、超純水を用いて、各5分間行った後、空気中100℃で乾燥させた。 As a pretreatment of the substrate, an ultrasonic degreasing cleaning with acetone, ethanol, and ultrapure water, after 5 minutes each, dried at 100 ° C. in air.

ターゲットとして、(In 2 O 3 ) 1-x -(Ga 2 O 3 ) x (X = 0-1)焼結体(サイズ 20mmΦ5mmt)を用意した。 As a target, (In 2 O 3) 1 -x - was prepared (Ga 2 O 3) x ( X = 0-1) sintered body (size 20mmΦ5mmt). なお、例えばx=0.1の場合は、ターゲットは、(In 0.9 Ga 0.1多結晶焼結体ということになる。 Incidentally, for example, in the case of x = 0.1, the target will be referred (In 0.9 Ga 0.1) 2 O 3 polycrystal sintered body.

これは、出発原料:In 2 O 3 - Ga 2 O 2 (4N試薬)を、湿式混合(溶媒:エタノール)、仮焼(1000 ℃: 2h)、乾式粉砕、本焼結(1550 ℃: 2h)を経て得られる。 This is the starting material: In 2 O 3 - Ga 2 O 2 a (4N reagent), wet blending (solvent: ethanol), calcining (1000 ° C.: 2h), dry grinding, the sintering (1550 ° C.: 2h) through the obtained.

成長室到達真空は、2×10 -6 (Pa)であり、成長中の酸素分圧は、1 (Pa)とした。 Vacuum deposition chamber reached a 2 × 10 -6 (Pa), the oxygen partial pressure during growth was set to 1 (Pa).

基板温度は、室温で行い、ターゲットと被成膜基板間の距離は、30 (mm)、KrFエキシマレーザーのパワーは、1.5 (mJ/cm /pulse)であった。 The substrate temperature is carried out at room temperature, the distance between the target and the film-forming substrate is 30 (mm), the power of the KrF excimer laser was 1.5 (mJ / cm 2 / pulse ). また、パルス幅は、20 (nsec)、繰り返し周波数は、10 (Hz)、照射スポット径は、1 × 1 (mm角)であった。 The pulse width is 20 (nsec), the repetition frequency is 10 (Hz), illumination spot diameter was 1 × 1 (mm angle). 成膜レートは、6 (nm/min)であった。 The film deposition rate was 6 (nm / min).

基板温度は25℃である。 Substrate temperature was 25 ° C.. 酸素分圧は1Paであった。 The oxygen partial pressure was 1 Pa. 得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角 0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製したIn−Ga−O系膜はアモルファス膜であることが示された。 Relates resultant film, grazing incidence X-ray diffraction on the film surface (thin film method, incidence angle: 0.5 degrees) was carried out, no clear diffraction peak was detected, an In-Ga-O-based film manufactured in amorphous film it has been shown that there is. 膜厚は、120nmであった。 The film thickness was 120nm.

得られたIn−Ga−Oアモルファス酸化物膜の電子キャリア濃度は、8×10 16 /cm で、電子移動度は、約1cm2/V・秒であった。 Electron carrier concentration of the obtained In-Ga-O amorphous oxide film is an 8 × 10 16 / cm 3, the electron mobility was about 1 cm @ 2 / V · sec.
(In−Zn−Ga−O系アモルファス酸化物膜を用いたTFT素子の作製(ガラス基板)) (Preparation of TFT element using an In-Zn-Ga-O-based amorphous oxide film (glass substrate))
TFT素子の作製 図5に示すトップゲート型TFT素子を作製した。 A top gate type TFT element shown in producing Figure 5 of the TFT device was fabricated.

まず、ガラス基板(1)上に、InGaO (ZnO) 組成を有する多結晶焼結体をターゲットとし、酸素分圧5Paの条件で、前述したPLD装置を用いて、In-Ga-Zn-O系アモルファス酸化物膜を作製した。 First, on a glass substrate (1), and a target, a polycrystalline sintered body having a InGaO 3 (ZnO) 4 composition, under conditions of oxygen partial pressure 5 Pa, by using a PLD apparatus described above, an In-Ga-Zn- O-based amorphous oxide film was prepared. チャンネル層(2)として用いる厚さ120nmのIn-Ga-Zn-O系アモルファス膜を形成した。 The In-Ga-Zn-O based amorphous film having a thickness of 120nm is used as a channel layer (2) was formed.

さらにその上に、チャンバー内の酸素分圧を1Pa未満にして、PLD法により電気伝導度の大きなIn-Ga-Zn-O系アモルファス膜及び金膜をそれぞれ30nm積層した。 Further thereon, and the oxygen partial pressure in the chamber to less than 1 Pa, large electrical conductivity In-Ga-Zn-O based amorphous film and a gold film were 30nm laminated respectively by PLD. そして、フォトリソグラフィー法とリフトオフ法により、ドレイン端子(5)及びソース端子(6)を形成した。 Then, by photolithography and a lift-off method to form a drain terminal (5) and a source terminal (6).

最後にゲート絶縁膜(3)として用いるY 2 O 3膜を電子ビーム蒸着法により成膜し(厚み:90nm、比誘電率:約15、リーク電流密度:0.5 MV/cm印加時に10 -3 A/cm 2 )、その上に金を成膜した。 Finally, a Y 2 O 3 film used as a gate insulating film (3) deposited by electron beam deposition (thickness: 90 nm, relative dielectric constant: about 15, leak current density: 0.5 MV / cm applied during 10 -3 A / cm 2), thus forming a gold on it. そして、フォトリソグラフィー法とリフトオフ法により、ゲート端子(4)を形成した。 Then, by photolithography and a lift-off method to form a gate terminal (4). チャネル長は、50μmで、チャネル幅は、200μmであった。 Channel length was 50 [mu] m, the channel width was 200 [mu] m.

TFT素子の特性評価 図6に、室温下で測定したTFT素子の電流−電圧特性を示す。 Characterization Figure 6 of the TFT element, the current of the TFT device measured at room temperature - voltage characteristics thereof are shown. ドレイン電圧V DSの増加に伴い、ドレイン電流I DSが増加したことからチャネルがn型伝導であることが分かる。 With the increase in the drain voltage V DS, it is found that the channel from the drain current I DS increases is an n-type conduction.

これは、アモルファスIn-Ga-Zn-O系アモルファス酸化物膜がn型伝導体であるという事実と矛盾しない。 This is consistent with the fact that the amorphous In-Ga-Zn-O-based amorphous oxide film is an n type conductor. I DSはV DS = 6 V程度で飽和(ピンチオフ)する典型的な半導体トランジスタの挙動を示した。 I DS showed a typical behavior of a semiconductor transistor which saturated (pinched off) at about V DS = 6 V. 利得特性を調べたところ、V DS = 4 V印加時におけるゲート電圧V GSの閾値は約-0.5 Vであった。 Examination of the gain characteristics, the threshold of the gate voltage V GS at V DS = 4 V was applied was about -0.5 V.

また、V G =10 V時には、I DS =1.0 × 10 -5 Aの電流が流れた。 Also, V G = 10 V at times flowed a current of I DS = 1.0 × 10 -5 A . これはゲートバイアスにより絶縁体のIn-Ga-Zn-O系アモルファス酸化物膜内にキャリアを誘起できたことに対応する。 This corresponds with successful induction of carrier to In-Ga-Zn-O-based amorphous oxide film of an insulator with gate bias.

トランジスタのオン・オフ比は、10 超であった。 On-off ratio of the transistor was 10 greater than 3. また、出力特性から電界効果移動度を算出したところ、飽和領域において約7cm 2 (Vs) -1の電界効果移動度が得られた。 In addition, calculation of field effect mobility from output characteristics, the field effect mobility of approximately 7cm 2 (Vs) -1 in the saturation region. 作製した素子に可視光を照射して同様の測定を行なったが、トランジスタ特性の変化は認められなかった。 It was measured similar by irradiating visible light to the fabricated device, but the change in the transistor characteristics was observed.

なお、アモルファス酸化物の電子キャリア濃度を10 18 /cm 未満にすることでTFTのチャネル層として適用できる。 Incidentally, the electron carrier concentration of the amorphous oxide may be applied as a channel layer of the TFT by the less than 10 18 / cm 3. この電子キャリア濃度としては、10 17 /cm 以下がより好ましく、10 16 /cm 以下にすると更に好ましかった。 As the electron carrier concentration, and more preferably 10 17 / cm 3 or less, were further Konomashika' With 10 16 / cm 3 or less.
(In−Zn−Ga−O系アモルファス酸化物膜を用いたTFT素子の作製(アモルファス基板)) (Preparation of TFT element using an In-Zn-Ga-O-based amorphous oxide film (an amorphous substrate))
図5に示すトップゲート型TFT素子を作製した。 A top gate type TFT element shown in Fig. 5 was prepared. まず、ポリエチレン・テレフタレート(PET)フィルム(1)上に、PLD法により、酸素分圧5Paの雰囲気で、チャンネル層(2)として用いる厚さ120nmのIn−Zn−Ga−O系アモルファス酸化物膜を形成した。 First, on a polyethylene terephthalate (PET) film (1), by the PLD method, the oxygen partial atmosphere of pressure 5 Pa, a thickness of 120nm In-Zn-Ga-O-based amorphous oxide film used as a channel layer (2) It was formed. このとき、InGaO (ZnO)組成を有する多結晶焼結体をターゲットとした。 In this case, it is targeting a polycrystalline sintered body having a InGaO 3 (ZnO) composition.

さらにその上に、チャンバー内酸素分圧を1Pa未満にして、PLD法により電気伝導度の大きなIn−Zn−Ga−O系アモルファス酸化物膜及び金膜をそれぞれ30nm積層した。 Further thereon, setting the oxygen partial pressure inside the chamber to less than 1 Pa, large electrical conductivity In-Zn-Ga-O type amorphous oxide film and gold film was 30nm laminated respectively by PLD. そして、フォトリソグラフィー法とリフトオフ法により、ドレイン端子(5)及びソース端子(6)を形成した。 Then, by photolithography and a lift-off method to form a drain terminal (5) and a source terminal (6). 最後にゲート絶縁膜(3)を電子ビーム蒸着法により成膜して、その上に金を成膜し、フォトリソグラフィー法とリフトオフ法により、ゲート端子(4)を形成した。 Finally, the gate insulating film (3) was formed by an electron beam deposition method, gold was deposited thereon by photolithography and a lift-off method to form a gate terminal (4). チャネル長は、50μmで、チャネル幅は、200μmであった。 Channel length was 50 [mu] m, the channel width was 200 [mu] m. ゲート絶縁膜として、Y (厚さ:140nm),Al (厚さ:130μm)及びHfO (厚さ:140μm)を用いた3種類の上記の構造を有するTFTを作成した。 As a gate insulating film, Y 2 O 3 (thickness: 140nm), Al 2 O 3 ( thickness: 130 .mu.m) and HfO 2 (thickness: 140 .mu.m) have created a TFT having three kinds of the above-described structure using .

TFT素子の特性評価 PETフィルム上に形成したTFTの室温下で測定した電流−電圧特性は、図6と同様であった。 Current was measured at room temperature of TFT formed on characterization PET film of the TFT element - voltage characteristics were similar to FIG. すなわち、ドレイン電圧V DSの増加に伴い、ドレイン電流I DSが増加したことから、チャネルがn型伝導であることが分かる。 That is, with the increase of the drain voltage V DS, since the drain current I DS increases, it is found that the channel is an n-type conduction. これは、アモルファスIn−Ga−Zn−O系アモルファス酸化物膜がn型伝導体であるという事実と矛盾しない。 This is consistent with the fact that the amorphous In-Ga-Zn-O-based amorphous oxide film is an n type conductor. I DSはV DS = 6 V程度で飽和(ピンチオフ)する典型的なトランジスタの挙動を示した。 I DS showed a typical behavior of semiconductor transistor that is saturated (pinched off) at about V DS = 6 V. また、V =0のときには、I ds =10 −8 A,Vg=10 V時には、I DS =2.0 × 10 -5 Aの電流が流れた。 Further, when V g = 0 is, I ds = 10 -8 A, Vg = 10 V at times flowed a current of I DS = 2.0 × 10 -5 A . これはゲートバイアスにより絶縁体のIn-Ga-Zn-O系アモルファス酸化物膜内に電子キャリアを誘起できたことに対応する。 This corresponds with successful induction of electron carriers In-Ga-Zn-O-based amorphous oxide film of an insulator with gate bias.

トランジスタのオン・オフ比は、10 超であった。 On-off ratio of the transistor was 10 greater than 3. また、出力特性から電界効果移動度を算出したところ、飽和領域において約7cm 2 (Vs) -1の電界効果移動度が得られた。 In addition, calculation of field effect mobility from output characteristics, the field effect mobility of approximately 7cm 2 (Vs) -1 in the saturation region.

PETフィルム上に作成した素子を、曲率半径30mmで屈曲させ、同様のトランジスタ特性の測定を行ったが、トランジスタ特性に変化は認められなかった。 The elements formed on the PET film, is bent with a curvature radius of 30 mm, were subjected to measurement of the same transistor characteristics, the change in the transistor characteristics was observed. また、可視光を照射して同様の測定を行なったが、トランジスタ特性の変化は認められなかった。 Although was measured similar to irradiation of visible light, the change in transistor characteristics was observed.

ゲート絶縁膜としてAl 膜を用いたTFTでも、図6に示したものと類似のトランジスタ特性を示したが、V =0のときには、I ds =10 −8 A,Vg=10 V時には、I DS =5.0 × 10 -6 Aの電流が流れた。 As the gate insulating film even TFT using an Al 2 O 3 film, it showed similar transistor characteristics as those shown in FIG. 6, when V g = 0 is, I ds = 10 -8 A, Vg = 10 V sometimes, the current flows in the I DS = 5.0 × 10 -6 a . トランジスタのオン・オフ比は、10 超であった。 On-off ratio of the transistor was 10 greater than 2. また、出力特性から電界効果移動度を算出したところ、飽和領域において約2cm 2 (Vs) -1の電界効果移動度が得られた。 In addition, calculation of field effect mobility from output characteristics, the field effect mobility of approximately 2cm 2 (Vs) -1 in the saturation region.

ゲート絶縁膜としてHfO 膜を用いたTFTでも、図6に示したものと類似のトランジスタ特性を示したが、V =0のときには、I ds =10 −8 A,Vg=10 V時には、I DS =1.0 × 10 -6 Aの電流が流れた。 Even TFT using an HfO 2 film as a gate insulating film, showed similar transistor characteristics as those shown in FIG. 6, when V g = 0 is, I ds = 10 -8 A, Vg = 10 V sometimes, current I DS = 1.0 × 10 -6 a was flowed. トランジスタのオン・オフ比は、10 超であった。 On-off ratio of the transistor was 10 greater than 2. また、出力特性から電界効果移動度を算出したところ、飽和領域において約10cm 2 (Vs) -1の電界効果移動度が得られた。 In addition, calculation of field effect mobility from output characteristics, the field effect mobility of about 10cm 2 (Vs) -1 in the saturation region.
(PLD法によるIn アモルファス酸化物膜を用いたTFT素子の作成) (Preparation of TFT element using In 2 O 3 Amorphous Oxide Film by PLD method)
図5に示すトップゲート型TFT素子を作製した。 A top gate type TFT element shown in Fig. 5 was prepared. まず、ポリエチレン・テレフタレート(PET)フィルム(1)上に、PLD法により、チャンネル層(2)として用いる厚さ80nmのIn アモルファス酸化物膜を形成した。 First, on a polyethylene terephthalate (PET) film (1), by the PLD method to form a In 2 O 3 amorphous oxide film having a thickness of 80nm is used as a channel layer (2).

さらにその上に、チャンバー内酸素分圧を1Pa未満にして、さらに酸素ラジカル発生装置への印加電圧をゼロにして、PLD法により、電気伝導度の大きなIn アモルファス酸化物膜及び金膜をそれぞれ30nm積層した。 Further thereon, setting the oxygen partial pressure inside the chamber to less than 1 Pa, further the voltage applied to the oxygen radical generator in the zero, by the PLD method, large electrical conductivity In 2 O 3 amorphous oxide film and a gold film was 30nm stacked, respectively. そして、フォトリソグラフィー法とリフトオフ法により、ドレイン端子(5)及びソース端子(6)を形成した。 Then, by photolithography and a lift-off method to form a drain terminal (5) and a source terminal (6). 最後にゲート絶縁膜(3)として用いるY 2 O 3膜を電子ビーム蒸着法により成膜して、その上に金を成膜して、フォトリソグラフィー法とリフトオフ法により、ゲート端子(4)を形成した。 Finally, formed by Y 2 O 3 film with an electron beam vapor deposition method is used as a gate insulating film (3), a film of gold thereon by photolithography and a lift-off method, the gate terminal (4) the formed.

TFT素子の特性評価 PETフィルム上に形成したTFTの室温下で測定した電流−電圧特性を測定した。 Current was measured at room temperature of TFT formed on characterization PET film of the TFT element - voltage characteristics were measured. ドレイン電圧V DSの増加に伴い、ドレイン電流I DSが増加したことからチャネルがn型半導体であることが分かる。 With the increase in the drain voltage V DS, it is found that the channel from the drain current I DS increases is an n-type semiconductor. これは、In -O系アモルファス酸化物膜がn型伝導体であるという事実と矛盾しない。 This is consistent with the fact that an In -O-based amorphous oxide film is an n type conductor. I DSはV DS = 5 V程度で飽和(ピンチオフ)する典型的なトランジスタの挙動を示した。 I DS showed a typical behavior of semiconductor transistor that is saturated (pinched off) at about V DS = 5 V. また、V =0V時には、2×10 −8 A、V G =10 V時には、I DS =2.0 ×10 -6 Aの電流が流れた。 Also, V g = 0V sometimes, 2 × 10 -8 A, V G = 10 V at times flowed a current of I DS = 2.0 × 10 -6 A . これはゲートバイアスにより絶縁体のIn-O系アモルファス酸化物膜内に電子キャリアを誘起できたことに対応する。 This corresponds with successful induction of electron carriers in the In-O-based amorphous oxide film of an insulator with gate bias.

トランジスタのオン・オフ比は、約10 であった。 On-off ratio of the transistor was about 10 2. また、出力特性から電界効果移動度を算出したところ、飽和領域において約10cm 2 (Vs) -1の電界効果移動度が得られた。 In addition, calculation of field effect mobility from output characteristics, the field effect mobility of about 10cm 2 (Vs) -1 in the saturation region. ガラス基板上に作成したTFT素子も同様の特性を示した。 The TFT element formed on a glass substrate had similar characteristics.

PETフィルム上に作成した素子を、曲率半径30mmで曲げ、同様のトランジスタ特性の測定を行ったが、トランジスタ特性に変化は認められなかった。 The element formed on the PET film at the curvature radius of 30 mm, were subjected to measurement of the same transistor characteristics, the change in the transistor characteristics was observed.
(PLD法によるIn−Sn−O系アモルファス酸化物膜を用いたTFT素子の作成) (Preparation of TFT element using an In-Sn-O-based amorphous oxide film by PLD method)
図5に示すトップゲート型TFT素子を作製した。 A top gate type TFT element shown in Fig. 5 was prepared. まず、ポリエチレン・テレフタレート(PET)フィルム(1)上に、PLD法により、チャンネル層(2)として用いる厚さ100nmのIn−Sn−O系アモルファス酸化物膜を形成した。 First, on a polyethylene terephthalate (PET) film (1), by the PLD method to form a an In-Sn-O-based amorphous oxide film having a thickness of 100nm is used as a channel layer (2). さらにその上に、チャンバー内酸素分圧を1Pa未満にして、さらに酸素ラジカル発生装置への印加電圧をゼロにして、PLD法により、電気伝導度の大きなIn−Sn−O系アモルファス酸化物膜及び金膜をそれぞれ30nm積層した。 Further thereon, setting the oxygen partial pressure inside the chamber to less than 1 Pa, and moreover setting the voltage applied to the oxygen radical generator to zero, by the PLD method, the large electrical conductivity an In-Sn-O-based amorphous oxide film and gold film with 30nm laminated respectively. そして、フォトリソグラフィー法とリフトオフ法により、ドレイン端子(5)及びソース端子(6)を形成した。 Then, by photolithography and a lift-off method to form a drain terminal (5) and a source terminal (6). 最後にゲート絶縁膜(3)として用いるY 2 O 3膜を電子ビーム蒸着法により成膜し、その上に金を成膜して、フォトリソグラフィー法とリフトオフ法により、ゲート端子(4)を形成した。 Finally, a Y 2 O 3 film used as a gate insulating film (3) was formed by an electron beam deposition method, a film of gold thereon by photolithography and a lift-off method, a gate terminal (4) did.

TFT素子の特性評価 PETフィルム上に形成したTFTの室温下で測定した電流−電圧特性を測定した。 Current was measured at room temperature of TFT formed on characterization PET film of the TFT element - voltage characteristics were measured. ドレイン電圧V DSの増加に伴い、ドレイン電流I DSが増加したことからチャネルがn型半導体であることが分かる。 With the increase in the drain voltage V DS, it is found that the channel from the drain current I DS increases is an n-type semiconductor. これは、In -Sn−O系アモルファス酸化物膜がn型伝導体であるという事実と矛盾しない。 This is consistent with the fact that an In -Sn-O-based amorphous oxide film is an n type conductor. I DSはV DS = 6 V程度で飽和(ピンチオフ)する典型的なトランジスタの挙動を示した。 I DS showed a typical behavior of semiconductor transistor that is saturated (pinched off) at about V DS = 6 V. また、V =0V時には、5×10 −8 A、V G =10 V時には、I DS =5.0 × 10 -5 Aの電流が流れた。 Also, V g = 0V times, 5 × 10 -8 A, V G = 10 V at times flowed a current of I DS = 5.0 × 10 -5 A . これはゲートバイアスにより絶縁体のIn-Sn-O系アモルファス酸化物膜内に電子キャリアを誘起できたことに対応する。 This corresponds with successful induction of electron carriers an In-Sn-O-based amorphous oxide film of an insulator with gate bias.

トランジスタのオン・オフ比は、約10 であった。 On-off ratio of the transistor was about 103. また、出力特性から電界効果移動度を算出したところ、飽和領域において約5cm 2 (Vs) -1の電界効果移動度が得られた。 In addition, calculation of field effect mobility from output characteristics, the field effect mobility of approximately 5cm 2 (Vs) -1 in the saturation region. ガラス基板上に作成したTFT素子も同様の特性を示した。 The TFT element formed on a glass substrate had similar characteristics.

PETフィルム上に作成した素子を、曲率半径30mmで曲げ、同様のトランジスタ特性の測定を行ったが、トランジスタ特性に変化は認められなかった。 The element formed on the PET film at the curvature radius of 30 mm, were subjected to measurement of the same transistor characteristics, the change in the transistor characteristics was observed.
(PLD法によるIn−Ga−O系アモルファス酸化物膜を用いたTFT素子の作成) (Preparation of TFT element using an In-Ga-O-based amorphous oxide film by PLD method)
図5に示すトップゲート型TFT素子を作製した。 A top gate type TFT element shown in Fig. 5 was prepared. まず、ポリエチレン・テレフタレート(PET)フィルム(1)上に、実施例6に示した成膜法により、チャンネル層(2)として用いる厚さ120nmのIn−Ga−O系アモルファス酸化物膜を形成した。 First, on a polyethylene terephthalate (PET) film (1), by a film forming method described in Example 6, was formed an In-Ga-O-based amorphous oxide film having a thickness of 120nm is used as a channel layer (2) . さらにその上に、チャンバー内の酸素分圧を1Pa未満にして、さらに酸素ラジカル発生装置への印加電圧をゼロにして、PLD法により、電気伝導度の大きなIn−Ga−O系アモルファス酸化物膜及び金膜をそれぞれ30nm積層した。 Further thereon, and the oxygen partial pressure in the chamber to less than 1 Pa, further the voltage applied to the oxygen radical generator in the zero, by the PLD method, large electrical conductivity an In-Ga-O-based amorphous oxide film and gold film was 30nm laminated respectively. そして、フォトリソグラフィー法とリフトオフ法により、ドレイン端子(5)及びソース端子(6)を形成した。 Then, by photolithography and a lift-off method to form a drain terminal (5) and a source terminal (6). 最後にゲート絶縁膜(3)として用いるY 2 O 3膜を電子ビーム蒸着法により成膜し、その上に金を成膜して、フォトリソグラフィー法とリフトオフ法により、ゲート端子(4)を形成した。 Finally, a Y 2 O 3 film used as a gate insulating film (3) was formed by an electron beam deposition method, a film of gold thereon by photolithography and a lift-off method, a gate terminal (4) did.

TFT素子の特性評価 PETフィルム上に形成したTFTの室温下で測定した電流−電圧特性を測定した。 Current was measured at room temperature of TFT formed on characterization PET film of the TFT element - voltage characteristics were measured. ドレイン電圧V DSの増加に伴い、ドレイン電流I DSが増加したことからチャネルがn型半導体であることが分かる。 With the increase in the drain voltage V DS, it is found that the channel from the drain current I DS increases is an n-type semiconductor. これは、In −Ga−O系アモルファス酸化物膜がn型伝導体であるという事実と矛盾しない。 This is consistent with the fact that an In -Ga-O-based amorphous oxide film is an n type conductor. I DSはV DS = 6 V程度で飽和(ピンチオフ)する典型的なトランジスタの挙動を示した。 I DS showed a typical behavior of semiconductor transistor that is saturated (pinched off) at about V DS = 6 V. また、V =0V時には、1×10 −8 A、V G =10 V時には、I DS =1.0 × 10 -6 Aの電流が流れた。 Also, V g = 0V times, 1 × 10 -8 A, V G = 10 V at times flowed a current of I DS = 1.0 × 10 -6 A . これはゲートバイアスにより絶縁体のIn-Ga-O系アモルファス酸化物膜内に電子キャリアを誘起できたことに対応する。 This corresponds with successful induction of electron carriers an In-Ga-O-based amorphous oxide film of an insulator with gate bias.

トランジスタのオン・オフ比は、約10 であった。 On-off ratio of the transistor was about 10 2. また、出力特性から電界効果移動度を算出したところ、飽和領域において約0.8cm 2 (Vs) -1の電界効果移動度が得られた。 In addition, calculation of field effect mobility from output characteristics, the field effect mobility of about 0.8cm 2 (Vs) -1 in the saturation region. ガラス基板上に作成したTFT素子も同様の特性を示した。 The TFT element formed on a glass substrate had similar characteristics.

PETフィルム上に作成した素子を、曲率半径30mmで曲げ、同様のトランジスタ特性の測定を行ったが、トランジスタ特性に変化は認められなかった。 The element formed on the PET film at the curvature radius of 30 mm, were subjected to measurement of the same transistor characteristics, the change in the transistor characteristics was observed.

なお、アモルファス酸化物の電子キャリア濃度を10 18 /cm 未満にすることでTFTのチャネル層として適用できる。 Incidentally, the electron carrier concentration of the amorphous oxide may be applied as a channel layer of the TFT by the less than 10 18 / cm 3. この電子キャリア濃度としては、10 17 /cm 以下がより好ましく、10 16 /cm 以下にすると更に好ましかった。 As the electron carrier concentration, and more preferably 10 17 / cm 3 or less, were further Konomashika' With 10 16 / cm 3 or less.

以下、本発明の実施例について説明する。 Hereinafter, a description will be given of an embodiment of the present invention.

(実施例1:微結晶を含むアモルファスIn-Ga-Zn-O薄膜の作製) (Example 1: Preparation of amorphous In-Ga-Zn-O thin film containing microcrystals)
図7に記載の装置を用いて行う。 Performed by using an apparatus described in FIG.

KrFエキシマレーザーを用いたパルスレーザー蒸着法により、InGaO 3 (ZnO) 組成を有する多結晶焼結体をターゲットとして用いる。 The pulsed laser deposition method using KrF excimer laser is used as a target, a polycrystalline sintered body having a InGaO 3 (ZnO) 4 composition.

ガラス基板(コーニング社製1737)上に、微結晶を含むIn-Ga-Zn-O系アモルファス酸化物半導体薄膜を堆積させる。 On a glass substrate (Corning Corporation product 1737), an In-Ga-Zn-O-based amorphous oxide semiconductor thin film containing microcrystals is deposited.

成膜時には光照射のために、20mW/cm 2のハロゲンランプを基板面に照射する。 For light irradiation at the time of film formation, irradiation with a halogen lamp of 20 mW / cm 2 to the substrate surface.

なお、微結晶の存在の確認は、断面TEM(透過型電子顕微鏡)観察により確認される。 Note that confirmation of the presence of the crystallites is confirmed by cross-sectional TEM (transmission electron microscope) observation.

(MISFET素子の作製) (Preparation of MISFET element)
図5に示すトップゲート型MISFET素子を作製する。 Preparing a top-gate type MISFET device illustrated in FIG.

まず、ガラス基板(1)上に上記の微結晶を含むアモルファスIn-Ga-Zn-O薄膜の作製法により、チャンネル層(2)として用いる厚さ30nmの微結晶を含む半絶縁性アモルファスInGaO 3 (ZnO) 膜を形成する。 First, an amorphous In-Ga-Zn-O thin film fabrication method that includes the microcrystalline on a glass substrate (1), a semi-insulating amorphous InGaO 3 containing microcrystals of thickness 30nm is used as a channel layer (2) (ZnO) 4 film is formed.

さらにその上に、チャンバー内酸素分圧を1Pa未満にして、パルスレーザー堆積法により電気伝導度の大きなInGaO 3 (ZnO) 及び金膜をそれぞれ30nm積層した。 Further thereon, setting the oxygen partial pressure inside the chamber to less than 1 Pa, large electrical conductivity InGaO 3 (ZnO) 4 and gold film was 30nm laminated respectively by pulsed laser deposition. そして、フォトリソグラフィー法とリフトオフ法により、ドレイン端子(5)及びソース端子(6)を形成する。 Then, by photolithography and a lift-off method to form a drain terminal (5) and a source terminal (6).

最後にゲート絶縁膜(3)として用いるY 2 O 3膜を電子ビーム蒸着法により成膜する(厚み:110nm、比誘電率:約15、リーク電流密度:0.5 MV/cm印加時に10 -3 A/cm 2 )。 Finally, a Y 2 O 3 film used as a gate insulating film (3) deposited by electron beam deposition (thickness: 110 nm, relative dielectric constant: about 15, leak current density: 0.5 MV / cm applied during 10 -3 A / cm 2). そして、その上に金を成膜し、フォトリソグラフィー法とリフトオフ法により、ゲート端子(4)を形成する。 Then, gold was deposited thereon by photolithography and a lift-off method to form a gate terminal (4).

こうして、電界効果型トランジスタが形成される。 Thus, the field effect transistor is formed.

トランジスタのオン・オフ比は、10 4超である。 On-off ratio of the transistor is 10 greater than 4. また、出力特性から電界効果移動度を算出したところ、飽和領域において約7.5cm 2 (Vs) -1の電界効果移動度が得られた。 In addition, calculation of field effect mobility from output characteristics, the field effect mobility of about 7.5cm 2 (Vs) -1 in the saturation region. 作製した素子に可視光を照射して同様の測定を行なったが、トランジスタ特性の変化は認められない。 Although was measured similar by irradiating visible light to the fabricated devices, the change in the transistor characteristic is not observed.

さらに上記微結晶を含むIn-Ga-Zn-Oなどの薄膜作製の実施例において、基板に光照射する際に、0.3mW/cm 2 〜100mW/cm 2の範囲において、より効果的であった。 In yet an embodiment of the thin film preparation, such as In-Ga-Zn-O containing the microcrystals, when the light irradiation to the substrate, in the range of 0.3mW / cm 2 ~100mW / cm 2 , was more effective . このようにすると、トランジスタのオン・オフ比を大きくでき、また、電界効果移動度も大きな値が得られると言う面でより好ましいものとなる。 In this way, possible to increase the on-off ratio of the transistor, also becomes more preferable in terms called field-effect mobility larger value obtained.

なお、非晶質酸化物膜中における微結晶の量にもよるが、同膜中に微結晶が存在することの確認は、X線回折による測定により、特定のピークが観測されることによっても確認できる。 Incidentally, depending on the amount of the fine crystals in the amorphous oxide film, the confirmation that microcrystals in the film exists, the measurement by X-ray diffraction, by the particular peaks are observed It can be confirmed.
(実施例2:膜厚方向で組成分布を有するアモルファスIn-Ga-Zn-O薄膜の作製) (Example 2: Preparation of amorphous In-Ga-Zn-O thin film having a compositional distribution in the film thickness direction)
KrFエキシマレーザーを用いたパルスレーザー蒸着法により、ガラス基板(コーニング社製1737)上に膜厚方向で組成分布を有するIn-Ga-Zn-O系アモルファス酸化物半導体薄膜を堆積する。 The pulsed laser deposition method using KrF excimer laser, to deposit a In-Ga-Zn-O based amorphous oxide semiconductor thin film having a compositional distribution in the film thickness direction on a glass substrate (Corning 1737). このとき、InGaO 3 (ZnO) 組成を有する多結晶焼結体をターゲットとした。 In this case, it is targeting a polycrystalline sintered body having a InGaO 3 (ZnO) 4 composition.

チャンバー内酸素分圧を所定の範囲に設定し、ターゲット-基板間距離を5mm遠ざける方向へ変化させながら堆積する。 Set the oxygen partial pressure inside the chamber to a predetermined range, the target - is deposited while the distance between the substrates is changed to a direction away 5 mm. 両者の距離が長くなるにつれて、成膜される膜中に取り込まれる酸素量は多くなる。 As the distance between them becomes longer, the amount of oxygen taken into the film to be deposited is increased. 基板温度は25℃である。 Substrate temperature was 25 ° C..

なお、上記膜厚方向で組成分布を有する薄膜作製の実施例において、膜厚方向で組成分布を有する際に、酸素分圧を膜厚方向で変化させてもよい。 Incidentally, in the embodiment of thin-film producing having a composition distribution in the film thickness direction, when having a composition distribution in the film thickness direction may be changed oxygen partial pressure in the film thickness direction. または、パルスレーザーの発振パワーを変化させたり、発振周波数を変化させたりしても、膜厚方向で組成変化させることができる。 Or, or varying the oscillation power of the pulsed laser, even or varying the oscillation frequency can be compositional change in the film thickness direction.

このようにすると、リーク電流が減ったり、トランジスタのオン・オフ比を大きくできたり、あるいは、電界効果移動度を大きくすることができる。 In this way, or decrease the leakage current, or can increase the on-off ratio of the transistor, or, can be increased field effect mobility.
(実施例3:膜厚方向で組成分布を有するアモルファスIn-Ga-Zn-O薄膜の作製) (Example 3: Preparation of Amorphous In-Ga-Zn-O thin film having a compositional distribution in the film thickness direction)
アルゴンガスを用いたスパッタ蒸着法を用いる。 A sputtering evaporation method using argon gas.

ターゲットとして、1)InGaO 3 (ZnO) 組成を有する多結晶焼結体と、2)酸化亜鉛の焼結体を用意する。 As a target, 1) and a polycrystalline sintered body having a InGaO 3 (ZnO) 4 composition, 2) providing a sintered body of zinc oxide.

そして、膜厚方向で組成分布を有するアモルファスIn-Ga-Zn-O薄膜をガラス基板(コーニング社製1737)上に作製する。 Then, to prepare an amorphous In-Ga-Zn-O thin film having a compositional distribution in the film thickness direction on a glass substrate (Corning 1737).

酸素分圧を所定の値にした、雰囲気中で、始めに、ターゲット1)を用いてスパッタ法による成膜を行う。 The oxygen partial pressure was a predetermined value in an atmosphere, first, a film is formed by sputtering using a target 1).

次いで、ターゲット1)と2)を同時に用いて、スパッタ法による成膜を行う。 Then, the target 1) and 2) using the same time, a film is formed by sputtering. こうして、膜厚方向で、組成分布を有するアモルファスIn-Ga-Zn-O薄膜が作製できる。 Thus, in the film thickness direction, the amorphous In-Ga-Zn-O thin film can be manufactured having a composition distribution. 基板温度は25℃である。 Substrate temperature was 25 ° C..

なお、上記膜厚方向で組成分布を有するIn-Ga-Zn-Oなどの薄膜作製は以下のように行うこともできる。 It should be noted that the thin film prepared in such In-Ga-Zn-O having a composition distribution in the film thickness direction can also be performed as follows.

例えば、膜厚方向で組成分布を有する際に、In 2 O 3ターゲットを同時または、別々にスパッタしたり、あるいは、酸素分圧を膜厚方向で変化させたり、あるいは、スパッタの投入電力を各ターゲットごと膜厚方向で変化させるのである。 For example, when having a composition distribution in the film thickness direction, an In 2 O 3 or the target simultaneously, or sputtering separately or, or changing the oxygen partial pressure in the film thickness direction, or the input power of the sputtering each alter the target for each film thickness direction.

特にゲート絶縁膜近傍では、In O 3あるいはZnO組成の多い方が、電界効果移動度が大きくなることが期待される。 Particularly in the gate insulating film near, one with a lot of In 2 O 3 or ZnO composition, it is expected that the field effect mobility is increased.
(実施例4:アモルファスIn-Ga-Zn-O(N)薄膜の作製) (Example 4: Amorphous In-Ga-Zn-O (N) Preparation of film)
非晶質酸化物に添加物として窒素(N)を含む酸化物の製法について説明する。 It is described preparation of oxide containing nitrogen (N) as an additive to the amorphous oxide.

次にKrFエキシマレーザーを用いたパルスレーザー蒸着法により、同じガラス基板上に、窒素を不純物として含むIn-Ga-Zn-O系アモルファス酸化物半導体(In-Ga-Zn-O(N)と略記する)薄膜を堆積させる。 By then pulsed laser deposition method using KrF excimer laser, on the same glass substrate, the nitrogen and In-Ga-Zn-O-based amorphous oxide semiconductor containing as an impurity (In-Ga-Zn-O (N) abbreviated to) depositing a thin film. このとき、InGaO 3 (ZnO) 多結晶焼結体をターゲットとした。 In this case, targeting the InGaO 3 (ZnO) 4 polycrystalline sintered body.

具体的には、チャンバー内酸素分圧を例えば4 Pa、窒素分圧を1Paとする。 Specifically, the oxygen partial pressure inside the chamber for example 4 Pa, the nitrogen partial pressure to 1 Pa.
基板温度は25℃である。 Substrate temperature was 25 ° C..

また2次イオン質量分析(SIMS)分析した場合に、薄膜の酸素と窒素の組成比が50:1程度であるのがよい。 Also when analyzed secondary ion mass spectrometry (SIMS), the composition ratio of oxygen and nitrogen of the thin film 50: good is about 1.
(実施例5:アモルファスIn-Ga-Zn-O(Ti)薄膜の作製) (Example 5: amorphous In-Ga-Zn-O (Ti) Preparation of film)
KrFエキシマレーザーを用いたパルスレーザー蒸着法により、InGaO 3 (ZnO) 組成を有する多結晶焼結体をターゲットとして、ガラス基板(コーニング社製1737)上に、In-Ga-Zn-O系アモルファス酸化物半導体薄膜を堆積させる。 The pulsed laser deposition method using KrF excimer laser, as a target, a polycrystalline sintered body having a InGaO 3 (ZnO) 4 composition, on a glass substrate (Corning 1737), In-Ga-ZnO-based amorphous depositing an oxide semiconductor thin film.

得られるIn-Ga-Zn-O系薄膜を、80℃に保温した3塩化チタンの水溶液に浸漬する。 The In-Ga-Zn-O based thin film obtained, 3 and kept at 80 ° C. is immersed in an aqueous solution of titanium chloride.

その後引き上げて、空気中で300℃でアニールする。 And then we pulled up, annealed at 300 ° C. in air.

こうして、非晶質酸化物に添加物としてTiの導入が可能となる。 Thus, the introduction of Ti becomes possible as additives in the amorphous oxide.

なお、SIMSで、薄膜の表面からTiの濃度を分析した場合に、最表面で0.5%程度含有し、表面から離れるに従い、Tiの濃度が低下するのがよい。 In SIMS, when the surface of the thin film was analyzed the concentration of Ti, contains about 0.5% at the top surface, with distance from the surface, it is preferable that the concentration of Ti decreases.

本発明に係る非晶質酸化物は、当該膜をチャネル層に用いたトランジスタはLCDや有機ELディスプレイのスイッチング素子として適用できる。 Amorphous oxide according to the present invention, a transistor including the film as the channel layer can be applied as a switching element of an LCD or an organic EL display. また、プラスチックフィルムをはじめとするフレキシブル素材に半導体の薄膜を形成し、フレキシブル・ディスプレイなどのパネルをはじめ、ICカードやIDタグなどに幅広く応用できる。 Further, forming the semiconductor thin film on a flexible material including a plastic film, a panel such as a flexible display beginning, it can be widely applied such as IC cards and ID tags.

パルスレーザー蒸着法で成膜したIn−Ga−Zn−O系アモルファス膜の電子キャリア濃度と成膜中の酸素分圧の関係を示すグラフである。 It is a graph showing the relationship of the formed In-Ga-Zn-O based amorphous film oxygen partial pressure in the electron carrier concentration and the deposition of a pulse laser deposition method. アルゴンガスを用いたスパッタ法で成膜したIn−Ga−Zn−O系アモルファス膜の電気伝導度と成膜中の酸素分圧の関係を示すグラフである。 It is a graph showing a relationship between the oxygen partial pressure of the electrical conductivity and during the deposition of the In-Ga-Zn-O based amorphous film formed by a sputtering method using argon gas. パルスレーザー蒸着法で成膜したIn−Ga−Zn−O系アモルファス膜の電子キャリアの数と電子移動度の関係を示すグラフである。 Is a graph showing the relationship between the number and the electron mobility of the electron carriers of the formed In-Ga-Zn-O based amorphous film by a pulse laser deposition method. 酸素分圧0.8Paの雰囲気でパルスレーザー蒸着法で成膜したInGaO (Zn 1−x Mg O)のxの値に対する電気伝導度、キャリア濃度、電子移動度の変化を示すグラフである。 Is a graph showing the electric conductivity, carrier concentration, the change in electron mobility with respect to the value of x of InGaO 3 was deposited by pulsed laser deposition method in an atmosphere of an oxygen partial pressure of 0.8Pa (Zn 1-x Mg x O) . トップゲート型MISFET素子構造を示す模式図である。 It is a schematic diagram illustrating a top-gate type MISFET element structure. トップゲート型MISFET素子の電流−電圧特性を示すグラフである。 Current of the top gate type MISFET element - is a graph showing the voltage characteristic. PLD法により成膜する場合の成膜装置の模式図である。 It is a schematic diagram of a film formation apparatus when forming by PLD. SP法により成膜する場合の成膜装置の模式図である。 It is a schematic diagram of a film formation apparatus when forming the SP method.

符号の説明 DESCRIPTION OF SYMBOLS

1 基板2 チャネル層3 ゲート絶縁膜4 ゲート電極(ゲート端子) 1 substrate 2 channel layer 3 gate insulating film 4 gate electrode (gate terminal)
5 ドレイン電極(ドレイン端子) 5 drain electrode (drain terminal)
6 ソース電極(ソース端子) 6 source electrode (source terminal)

Claims (3)

  1. 電界効果型トランジスタであって、 A field-effect transistor,
    活性層と、 And the active layer,
    前記活性層に対してゲート絶縁膜を介して設けられたゲート電極と、 A gate electrode provided via a gate insulating film with respect to the active layer,
    前記活性層に接して前記ゲート電極の両側に設けられたソース電極及びドレイン電極とを具備し、 The active layer in contact with and a source electrode and a drain electrode provided on both sides of the gate electrode,
    前記活性層は少なくともInと、Gaと、Znと、を含む非晶質酸化物を含み、前記非晶質酸化物は、微結晶を含み、前記微結晶は、微結晶粒界界面がアモルファス構造で覆われており、 前記非晶質酸化物の電子キャリア濃度が10 12 /cm 以上、 10 18 /cm 未満であり、更に、ゲート電圧無印加のドレイン・ソース端子間の電流が10マイクロアンペア未満、電界効果移動度が1cm /(V・秒)超であることを特徴とする電界効果型トランジスタ。 Including at least In the active layer, and Ga, and Zn, an amorphous oxide containing the amorphous oxide comprises crystallites, wherein the crystallites, microcrystalline grain boundary interface amorphous structure and covered with at the electron carrier concentration of the amorphous oxide 10 12 / cm 3 or more, Ri 10 18 / cm 3 less than der further current between the drain and source terminals of the gate voltage is not applied is 10 less than microamperes, field-effect transistor the field effect mobility, characterized in 1cm 2 / (V · sec) ultra der Rukoto.
  2. 前記非晶質酸化物がIn−Ga−Zn−O系酸化物である請求項1記載の電界効果型トランジスタ。 The field effect transistor of claim 1, wherein the amorphous oxide is In-Ga-Zn-O-based oxide.
  3. 前記非晶質酸化物がIn−Ga−Zn−Mg−O系酸化物である請求項1記載の電界効果型トランジスタ。 The field effect transistor of claim 1, wherein the amorphous oxide is In-Ga-Zn-Mg- O -based oxide.
JP2005325366A 2004-11-10 2005-11-09 Field-effect transistor Active JP5138163B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004326687 2004-11-10
JP2004326687 2004-11-10
JP2005325366A JP5138163B2 (en) 2004-11-10 2005-11-09 Field-effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005325366A JP5138163B2 (en) 2004-11-10 2005-11-09 Field-effect transistor

Publications (3)

Publication Number Publication Date
JP2006165529A5 JP2006165529A5 (en) 2006-06-22
JP2006165529A JP2006165529A (en) 2006-06-22
JP5138163B2 true JP5138163B2 (en) 2013-02-06

Family

ID=36667140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005325366A Active JP5138163B2 (en) 2004-11-10 2005-11-09 Field-effect transistor

Country Status (1)

Country Link
JP (1) JP5138163B2 (en)

Families Citing this family (239)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4609797B2 (en) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 Thin film device and manufacturing method thereof
JP5127183B2 (en) 2006-08-23 2013-01-23 キヤノン株式会社 Method of manufacturing a thin film transistor using an amorphous oxide semiconductor film
JP5164357B2 (en) * 2006-09-27 2013-03-21 キヤノン株式会社 The method of manufacturing a semiconductor device and a semiconductor device
KR101420992B1 (en) 2006-12-13 2014-07-17 이데미쓰 고산 가부시키가이샤 Sputtering target
WO2008097117A1 (en) * 2007-02-05 2008-08-14 Universidade Nova De Lisboa ELECTRONIC SEMICONDUCTOR DEVICE BASED ON COPPER NICKEL AND GALLIUM-TIN-ZINC-COPPER-TITANIUM p AND n-TYPE OXIDES, THEIR APPLICATIONS AND CORRESPONDING MANUFACTURE PROCESS
KR101312259B1 (en) * 2007-02-09 2013-09-25 삼성전자주식회사 Thin film transistor and method for forming the same
JP5121254B2 (en) 2007-02-28 2013-01-16 キヤノン株式会社 Thin film transistor and a display device
KR101612130B1 (en) * 2007-03-20 2016-04-12 이데미쓰 고산 가부시키가이샤 Sputtering target, oxide semiconductor film and semiconductor device
JP5466939B2 (en) 2007-03-23 2014-04-09 出光興産株式会社 Semiconductor devices, polycrystalline semiconductor thin film, a method for manufacturing a polycrystalline semiconductor thin film, field effect transistors and, a method of manufacturing a field effect transistor
JP5244331B2 (en) * 2007-03-26 2013-07-24 出光興産株式会社 Amorphous oxide semiconductor thin film, a method of manufacturing the same, a method of manufacturing a thin film transistor, field effect transistor, light emitting device, a display device and a sputtering target
JP4727684B2 (en) 2007-03-27 2011-07-20 富士フイルム株式会社 Thin film field effect transistor and a display device using the same
US7768042B2 (en) * 2007-03-29 2010-08-03 Korea Advanced Institute Of Science And Technology Thin film transistor including titanium oxides as active layer and method of manufacturing the same
JP2008276211A (en) * 2007-04-05 2008-11-13 Fujifilm Corp Organic electroluminescent display device and patterning method
JP2008276212A (en) * 2007-04-05 2008-11-13 Fujifilm Corp Organic electroluminescent display device
CN101632179B (en) * 2007-04-06 2012-05-30 国立大学法人东北大学 Semiconductor element, method for manufacturing the semiconductor element, and electronic device provided with the semiconductor element
JP2009031742A (en) * 2007-04-10 2009-02-12 Fujifilm Corp Organic electroluminescence display device
JP2008277326A (en) 2007-04-25 2008-11-13 Canon Inc Amorphous oxide semiconductor, semiconductor device and thin-film transistor
CN101663762B (en) * 2007-04-25 2011-09-21 佳能株式会社 Oxynitride semiconductor
JPWO2008139860A1 (en) 2007-05-07 2010-07-29 出光興産株式会社 The semiconductor thin film, a method of manufacturing a semiconductor thin film, and a semiconductor element
WO2008136505A1 (en) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. Semiconductor device, thin film transistor and methods for manufacturing the semiconductor device and the thin film transistor
JP5522889B2 (en) 2007-05-11 2014-06-18 出光興産株式会社 In-Ga-Zn-Sn-based oxide sintered body, and the physical deposition target
KR101415561B1 (en) 2007-06-14 2014-08-07 삼성디스플레이 주식회사 Thin film transistor array panel and manufacturing method thereof
KR101344483B1 (en) * 2007-06-27 2013-12-24 삼성전자주식회사 TFTs
JP5330739B2 (en) * 2007-06-29 2013-10-30 ユー・ディー・シー アイルランド リミテッド The organic el display device and manufacturing method thereof
CN101803028B (en) * 2007-08-02 2013-03-13 应用材料公司 Thin film transistors using thin film semiconductor materials
US8008627B2 (en) 2007-09-21 2011-08-30 Fujifilm Corporation Radiation imaging element
JP5489423B2 (en) * 2007-09-21 2014-05-14 富士フイルム株式会社 Radiation imaging element
JP5489445B2 (en) * 2007-11-15 2014-05-14 富士フイルム株式会社 Thin film field effect transistor and a display device using the same
JP5489446B2 (en) * 2007-11-15 2014-05-14 富士フイルム株式会社 Thin film field effect transistor and a display device using the same
JP2009130209A (en) 2007-11-26 2009-06-11 Fujifilm Corp Radiation imaging device
JP2010103451A (en) * 2007-11-26 2010-05-06 Fujifilm Corp Thin film field-effect type transistor and field light-emitting device using it
US8384077B2 (en) 2007-12-13 2013-02-26 Idemitsu Kosan Co., Ltd Field effect transistor using oxide semicondutor and method for manufacturing the same
WO2009081885A1 (en) * 2007-12-25 2009-07-02 Idemitsu Kosan Co., Ltd. Oxide semiconductor field effect transistor and method for manufacturing the same
JP5191247B2 (en) * 2008-02-06 2013-05-08 富士フイルム株式会社 Thin film field effect transistor and a display device using the same
JP5467728B2 (en) * 2008-03-14 2014-04-09 富士フイルム株式会社 Thin film field effect transistor and manufacturing method thereof
JP4555358B2 (en) * 2008-03-24 2010-09-29 富士フイルム株式会社 Thin film field effect transistor and a display device
JP2009267399A (en) 2008-04-04 2009-11-12 Fujifilm Corp Semiconductor device, manufacturing method therefor, display device, and manufacturing method therefor
JP5403390B2 (en) * 2008-05-16 2014-01-29 出光興産株式会社 Oxide containing indium, gallium, and zinc
JP5202630B2 (en) 2008-06-10 2013-06-05 Jx日鉱日石金属株式会社 Sputtering the oxide sintered compact target and its manufacturing method
JP5510767B2 (en) * 2008-06-19 2014-06-04 出光興産株式会社 Thin film transistor and a manufacturing method thereof
JP5430248B2 (en) 2008-06-24 2014-02-26 富士フイルム株式会社 Thin film field effect transistor and a display device
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP5123768B2 (en) * 2008-07-10 2013-01-23 富士フイルム株式会社 Metal oxide film and a manufacturing method thereof, and a semiconductor device
JP5250322B2 (en) * 2008-07-10 2013-07-31 富士フイルム株式会社 Metal oxide film and a manufacturing method thereof, and a semiconductor device
EP2146379B1 (en) * 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
US7812346B2 (en) * 2008-07-16 2010-10-12 Cbrite, Inc. Metal oxide TFT with improved carrier mobility
US9666719B2 (en) 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5322530B2 (en) * 2008-08-01 2013-10-23 富士フイルム株式会社 The thin film field-effect transistor manufactured by the manufacturing method and the manufacturing method of the thin film field effect transistor
TWI518800B (en) 2008-08-08 2016-01-21 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP5480554B2 (en) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 Semiconductor device
JP5345456B2 (en) 2008-08-14 2013-11-20 富士フイルム株式会社 Thin film field effect transistor
JP2010050165A (en) * 2008-08-19 2010-03-04 Sumitomo Chemical Co Ltd Semiconductor device, method of manufacturing the same, transistor substrate, light emitting device, and display device
JP5644071B2 (en) * 2008-08-20 2014-12-24 株式会社リコー Field effect transistor, a display device, image display device and system
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5537787B2 (en) * 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
TWI569454B (en) * 2008-09-01 2017-02-01 半導體能源研究所股份有限公司 Method for manufacturing semiconductor device
JP5339825B2 (en) 2008-09-09 2013-11-13 富士フイルム株式会社 Thin film field effect transistor and a display device using the same
JP5345359B2 (en) * 2008-09-18 2013-11-20 富士フイルム株式会社 Thin film field effect transistor and a display device using the same
KR101889287B1 (en) 2008-09-19 2018-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
JP5258475B2 (en) * 2008-09-22 2013-08-07 富士フイルム株式会社 Thin film field effect transistor
KR101579050B1 (en) * 2008-10-03 2015-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
CN103928476A (en) * 2008-10-03 2014-07-16 株式会社半导体能源研究所 Display Device And Method For Manufacturing The Same
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2010093172A (en) 2008-10-10 2010-04-22 Fujifilm Corp Sealed device
KR101603303B1 (en) * 2008-10-31 2016-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Conductive oxynitride and method for manufacturing conductive oxynitride film
EP2184783B1 (en) * 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
TWI487104B (en) * 2008-11-07 2015-06-01 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
CN103730509B (en) * 2008-11-07 2018-03-30 株式会社半导体能源研究所 Semiconductor device
TWI536577B (en) * 2008-11-13 2016-06-01 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
JP2010153802A (en) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd Semiconductor device and method of manufacturing the same
JP2010123872A (en) 2008-11-21 2010-06-03 Sony Corp Nondestructive inspection method for oxide semiconductor layer, and method of manufacturing oxide semiconductor layer
TWI585955B (en) 2008-11-28 2017-06-01 Semiconductor Energy Lab Photosensor and display device
JP5515281B2 (en) 2008-12-03 2014-06-11 ソニー株式会社 TFT display device, a manufacturing method of an electronic device and a thin film transistor
JP2010140919A (en) * 2008-12-09 2010-06-24 Hitachi Ltd Oxide semiconductor device, manufacturing method thereof, and active matrix substrate
JP5538797B2 (en) * 2008-12-12 2014-07-02 キヤノン株式会社 Field-effect transistor and a display device
EP2515337B1 (en) 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI501319B (en) * 2008-12-26 2015-09-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
KR101034686B1 (en) 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 Organic light emitting display device and method of manufacturing the same
KR101648927B1 (en) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
JP5210187B2 (en) 2009-01-22 2013-06-12 ユー・ディー・シー アイルランド リミテッド The organic electroluminescent device
US8492756B2 (en) 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8174021B2 (en) 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP4752927B2 (en) 2009-02-09 2011-08-17 ソニー株式会社 Thin film transistor and a display device
JP5328414B2 (en) * 2009-02-25 2013-10-30 富士フイルム株式会社 A top gate type field effect transistor and a method for manufacturing the same, and a display apparatus including the same of
JP5504008B2 (en) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 Semiconductor device
US8450144B2 (en) * 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5322787B2 (en) * 2009-06-11 2013-10-23 富士フイルム株式会社 A thin film transistor and a manufacturing method thereof, an electro-optical device, and the sensor
WO2011002046A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101944656B1 (en) * 2009-06-30 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
JP5640478B2 (en) * 2009-07-09 2014-12-17 株式会社リコー Preparation and field effect transistor of the field-effect transistor
JP4598136B1 (en) 2009-07-31 2010-12-15 富士フイルム株式会社 The organic electroluminescent device and a manufacturing method thereof
CN102473854B (en) 2009-07-31 2013-04-17 Udc爱尔兰有限责任公司 Deposition material for organic device and method for producing organic device
JP2011054812A (en) * 2009-09-03 2011-03-17 Hitachi Ltd Thin film transistor, and method for manufacturing the same
KR20180133542A (en) * 2009-09-16 2018-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Transistor
KR101693544B1 (en) * 2009-09-24 2017-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Oxide semiconductor film and semiconductor device
TWI512997B (en) 2009-09-24 2015-12-11 Semiconductor Energy Lab Semiconductor device, power circuit, and manufacturing method of semiconductor device
WO2011037050A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011039853A1 (en) * 2009-09-30 2011-04-07 キヤノン株式会社 Thin-film transistor
EP3249698A1 (en) 2009-10-08 2017-11-29 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device
WO2011043218A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011043216A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and electronic device including the same
CN103984176B (en) 2009-10-09 2016-01-20 株式会社半导体能源研究所 The liquid crystal display device and an electronic device including the liquid crystal display device
WO2011046048A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2489075A4 (en) 2009-10-16 2014-06-11 Semiconductor Energy Lab Logic circuit and semiconductor device
WO2011046015A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
WO2011048959A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102576734B (en) 2009-10-21 2015-04-22 株式会社半导体能源研究所 Display device and electronic device including display device
JP5730529B2 (en) 2009-10-21 2015-06-10 株式会社半導体エネルギー研究所 Semiconductor device
CN105702688A (en) 2009-10-21 2016-06-22 株式会社半导体能源研究所 Liquid crystal display device and electronic device including the same
KR101893128B1 (en) 2009-10-21 2018-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Analog circuit and semiconductor device
KR101490726B1 (en) 2009-10-21 2015-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
WO2011048923A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
CN102668095B (en) 2009-10-30 2016-08-03 株式会社半导体能源研究所 Transistor
WO2011052411A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
WO2011052410A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Power diode, rectifier, and semiconductor device including the same
WO2011052437A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
WO2011052413A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device, and electronic device
CN102598249B (en) 2009-10-30 2014-11-05 株式会社半导体能源研究所 The semiconductor device
WO2011052366A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Voltage regulator circuit
CN105206676A (en) 2009-11-06 2015-12-30 株式会社半导体能源研究所 Semiconductor device and manufacturing method thereof
CN104393007A (en) 2009-11-06 2015-03-04 株式会社半导体能源研究所 The semiconductor device
KR101605984B1 (en) 2009-11-06 2016-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
JP2011100944A (en) 2009-11-09 2011-05-19 Fujifilm Corp Organic electroluminescent element
WO2011058934A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR101370301B1 (en) 2009-11-20 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
WO2011062057A1 (en) 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101800854B1 (en) * 2009-11-20 2017-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Transistor
WO2011065209A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
WO2011065244A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20180099934A (en) 2009-11-28 2018-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
EP2504855A4 (en) 2009-11-28 2016-07-20 Semiconductor Energy Lab Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011068028A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
KR20170100065A (en) 2009-12-04 2017-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
JP2011139052A (en) 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd Semiconductor memory device
JP5497417B2 (en) * 2009-12-10 2014-05-21 富士フイルム株式会社 Thin film transistor and a method of manufacturing the same, and apparatus including the thin film transistor
WO2011074506A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101436120B1 (en) 2009-12-28 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
CN102713999B (en) * 2010-01-20 2016-01-20 株式会社半导体能源研究所 Electronic equipment and electronic systems
KR20180080369A (en) 2010-01-24 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and manufacturing method thereof
CN102714026B (en) 2010-01-24 2016-09-14 株式会社半导体能源研究所 The display device
TWI525377B (en) 2010-01-24 2016-03-11 Semiconductor Energy Lab Display device
WO2011093000A1 (en) 2010-01-29 2011-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
CN105405747A (en) 2010-02-05 2016-03-16 株式会社半导体能源研究所 Semiconductor device and method for manufacturing semiconductor device
KR20180001594A (en) 2010-02-12 2018-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and driving method
JP5776192B2 (en) 2010-02-16 2015-09-09 株式会社リコー Field effect transistor, a display device, image display device and system
WO2011102233A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102782859B (en) 2010-02-26 2015-07-29 株式会社半导体能源研究所 A method of manufacturing a semiconductor device
KR20180120817A (en) 2010-02-26 2018-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device
WO2011108381A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5506475B2 (en) 2010-03-15 2014-05-28 ユー・ディー・シー アイルランド リミテッド Method of fabricating an organic light emitting element
JP2016026389A (en) * 2010-04-07 2016-02-12 株式会社神戸製鋼所 Oxide for semiconductor layer of thin film transistor, sputtering target, and thin film transistor
CN104851810B (en) * 2010-04-23 2018-08-28 株式会社半导体能源研究所 A method of manufacturing a semiconductor device
CN103109314B (en) 2010-04-28 2016-05-04 株式会社半导体能源研究所 The semiconductor display device and a driving method
US8890555B2 (en) 2010-04-28 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for measuring transistor
WO2011145484A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011158703A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8912016B2 (en) 2010-06-25 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method and test method of semiconductor device
KR101801960B1 (en) 2010-07-01 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Driving method of liquid crystal display device
JP5453663B2 (en) * 2010-07-02 2014-03-26 合同会社先端配線材料研究所 Thin film transistor
US8642380B2 (en) 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8685787B2 (en) 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5745369B2 (en) 2010-09-06 2015-07-08 株式会社半導体エネルギー研究所 Electronics
US8664097B2 (en) 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
EP2534673B1 (en) 2010-09-13 2015-02-18 Panasonic Corporation Method for manufacturing a metal oxide semiconductor
KR101749387B1 (en) 2010-12-03 2017-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
JP2011086962A (en) * 2011-01-26 2011-04-28 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
KR20130140824A (en) * 2011-01-27 2013-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US8987728B2 (en) 2011-03-25 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US8686416B2 (en) 2011-03-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR101830170B1 (en) * 2011-05-17 2018-02-21 삼성디스플레이 주식회사 Oxide semiconductor device, method of forming an oxide semiconductor device, and display device having an oxide semiconductor device, method of manufacturing a display device having an oxide semiconductor device
JP6005401B2 (en) 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
US9166055B2 (en) * 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9214474B2 (en) * 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8748886B2 (en) * 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP4918172B1 (en) 2011-09-07 2012-04-18 英郎 川野 Active matrix type display device
KR20140071971A (en) * 2011-10-07 2014-06-12 스미토모덴키고교가부시키가이샤 Insulating film and production method for same
JP5984354B2 (en) * 2011-10-07 2016-09-06 住友電気工業株式会社 Semiconductor element
TWI621185B (en) 2011-12-01 2018-04-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
TWI580047B (en) * 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 Semiconductor device
US9040981B2 (en) 2012-01-20 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5981157B2 (en) 2012-02-09 2016-08-31 株式会社半導体エネルギー研究所 Semiconductor device
WO2013154195A1 (en) 2012-04-13 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6199583B2 (en) 2012-04-27 2017-09-20 株式会社半導体エネルギー研究所 Semiconductor device
KR20150023313A (en) * 2012-05-31 2015-03-05 이데미쓰 고산 가부시키가이샤 Sputtering target
JP5946130B2 (en) * 2012-07-03 2016-07-05 国立大学法人東京工業大学 TFT structure and manufacturing method thereof in which the amorphous oxide semiconductor as an active layer
JP6220597B2 (en) * 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 Semiconductor device
JP5562384B2 (en) * 2012-08-28 2014-07-30 キヤノン株式会社 Thin film transistor and a manufacturing method thereof
JP5980060B2 (en) * 2012-09-06 2016-08-31 シャープ株式会社 Solar cells
DE112013007567B3 (en) 2012-11-08 2018-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devices with a metal oxide
TWI608616B (en) 2012-11-15 2017-12-11 半導體能源研究所股份有限公司 Semiconductor device
WO2014104267A1 (en) 2012-12-28 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPWO2014103323A1 (en) * 2012-12-28 2017-01-12 出光興産株式会社 Thin film field effect transistor
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
JP5581416B2 (en) * 2013-04-03 2014-08-27 出光興産株式会社 Crystal oxide semiconductor, and a thin film transistor formed by using the same
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
TWI652822B (en) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 The method for forming the oxide semiconductor film and
US20150001533A1 (en) * 2013-06-28 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6421446B2 (en) 2013-06-28 2018-11-14 株式会社リコー Field effect transistor, a display device, image display device and system
TWI608523B (en) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司
US9590111B2 (en) 2013-11-06 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP2016001712A (en) * 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 Method of manufacturing semiconductor device
US9627413B2 (en) 2013-12-12 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US9349751B2 (en) 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9577110B2 (en) 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
JP6506545B2 (en) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 Semiconductor device
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
JP6523695B2 (en) 2014-02-05 2019-06-05 株式会社半導体エネルギー研究所 Semiconductor device
JP2015188062A (en) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 Semiconductor device
TW201533912A (en) 2014-02-07 2015-09-01 Semiconductor Energy Lab Semiconductor device
US9817040B2 (en) 2014-02-21 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Measuring method of low off-state current of transistor
US9564535B2 (en) 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
CN106104772A (en) 2014-02-28 2016-11-09 株式会社半导体能源研究所 Semiconductor device and display device including the semiconductor device
WO2015132694A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
US9324747B2 (en) 2014-03-13 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US9640669B2 (en) 2014-03-13 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
US9887291B2 (en) 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
KR20160145031A (en) 2014-04-18 2016-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and display device having the same
TW201608644A (en) 2014-05-30 2016-03-01 Semiconductor Energy Lab Semiconductor device and display device including the same
TW201601322A (en) 2014-06-20 2016-01-01 Semiconductor Energy Lab Semiconductor device and display device having the same
US9722090B2 (en) 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
US10002971B2 (en) 2014-07-03 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP2016028412A (en) 2014-07-11 2016-02-25 株式会社リコー APPLICATION LIQUID FOR n-TYPE OXIDE SEMICONDUCTOR MANUFACTURING, FIELD EFFECT TRANSISTOR, DISPLAY ELEMENT, IMAGE DISPLAY DEVICE, AND SYSTEM
US10032888B2 (en) 2014-08-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device
JP2016063225A (en) 2014-09-12 2016-04-25 株式会社半導体エネルギー研究所 Semiconductor device manufacturing method
US10141342B2 (en) 2014-09-26 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
CN106796959A (en) * 2014-10-08 2017-05-31 夏普株式会社 Semiconductor device and method for manufacturing same
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
WO2016108122A1 (en) 2014-12-29 2016-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device having semiconductor device
WO2016189414A1 (en) 2015-05-22 2016-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
WO2017029576A1 (en) 2015-08-19 2017-02-23 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2017076785A (en) 2015-10-12 2017-04-20 株式会社半導体エネルギー研究所 Semiconductor device and semiconductor device manufacturing method
US10083991B2 (en) 2015-12-28 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR20180116291A (en) 2016-02-18 2018-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device, method of manufacturing the same, display device, and electronic device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251705A (en) * 1992-03-04 1993-09-28 Fuji Xerox Co Ltd Thin-film transistor
JP3314509B2 (en) * 1994-02-04 2002-08-12 株式会社豊田中央研究所 NOx gas detecting semiconductor and a manufacturing method thereof
JP2000228516A (en) * 1999-02-08 2000-08-15 Hiroshi Kawazoe Semiconductor laminated thin film, electronic device and diode
JP4089858B2 (en) * 2000-09-01 2008-05-28 国立大学法人東北大学 Semiconductor device
JP2002289859A (en) * 2001-03-23 2002-10-04 Minolta Co Ltd Thin-film transistor
JP4164562B2 (en) * 2002-09-11 2008-10-15 Hoya株式会社 Transparent thin film field effect transistor using homologous film as an active layer
JP2004311784A (en) * 2003-04-08 2004-11-04 Fuji Xerox Co Ltd Photodetector and its mounting method
KR20070116888A (en) * 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Amorphous oxide and thin film transistor

Also Published As

Publication number Publication date
JP2006165529A (en) 2006-06-22

Similar Documents

Publication Publication Date Title
CN102496577B (en) Method for manufacturing amorphous oxide film
KR101540127B1 (en) Thin film transistor, method of manufacturing polycrystalline oxide semiconductor thin film, and method of manufacturing thin film transistor
US10103277B2 (en) Method for manufacturing oxide semiconductor film
JP5127183B2 (en) Method of manufacturing a thin film transistor using an amorphous oxide semiconductor film
EP2240965B1 (en) Field effect transistor
JP5242083B2 (en) Crystal oxide semiconductor, and a thin film transistor formed by using the same
JP5395994B2 (en) Semiconductor thin film, and a method for manufacturing the same, and a thin film transistor
CN101180687B (en) Transparent electroconductive film and process for producing transparent electroconductive film
CN101309864B (en) Semiconductor thin film, method for producing same, and thin film transistor
JP5928856B2 (en) InGaO 3 (ZnO) oxide semiconductor sputtering target for and a method of manufacturing the same comprising a crystal phase
JP5723262B2 (en) Thin film transistor and the sputtering target
JP5710041B2 (en) The liquid crystal display device
JP5430113B2 (en) Field effect transistor and manufacturing method thereof
JP4164562B2 (en) Transparent thin film field effect transistor using homologous film as an active layer
US8154017B2 (en) Amorphous oxide semiconductor, semiconductor device, and thin film transistor
CN101933150B (en) Thin film transistor using an oxide semiconductor and display
US8188467B2 (en) Amorphous oxide and field effect transistor
US8581243B2 (en) Thin-film transistor and process for its fabrication
JP6219433B2 (en) Semiconductor device
US20110012107A1 (en) Field effect transistor
KR101228160B1 (en) Process for producing thin film of a-igzo oxide
JP5393058B2 (en) Field-effect transistor
JP5376750B2 (en) Semiconductor thin film, and a manufacturing method thereof and a thin film transistor, active matrix drive display panel,
WO2011126093A1 (en) Oxide for semiconductor layer of thin film transistor, sputtering target, and thin film transistor
WO2010047077A1 (en) Thin film transistor and method for manufacturing same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071218

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080207

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090225

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090331

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100617

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100730

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120702

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120727

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250