JP5980060B2 - Solar cell - Google Patents
Solar cell Download PDFInfo
- Publication number
- JP5980060B2 JP5980060B2 JP2012196320A JP2012196320A JP5980060B2 JP 5980060 B2 JP5980060 B2 JP 5980060B2 JP 2012196320 A JP2012196320 A JP 2012196320A JP 2012196320 A JP2012196320 A JP 2012196320A JP 5980060 B2 JP5980060 B2 JP 5980060B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide semiconductor
- amorphous oxide
- content
- semiconductor layer
- type silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/546—Polycrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Landscapes
- Photovoltaic Devices (AREA)
Description
本発明は、太陽電池に関し、特にInとGaとZnとを含む非晶質酸化物半導体層を備えた太陽電池に関する。 The present invention relates to a solar cell, and particularly to a solar cell including an amorphous oxide semiconductor layer containing In, Ga, and Zn.
透明酸化物半導体であるIn−Ga−Zn−O(以下、「InGaZnO非晶質酸化物半導体」と記載する)は、約3eV以上という大きなバンドギャップエネルギーを有し、室温下で成膜した場合であっても多結晶酸化物半導体(たとえばZnO)よりも大きな電子移動度(>10cm2/Vs)を有する。これらのことから、InGaZnO非晶質酸化物半導体は、電子ペーパー、液晶パネルおよび有機ELなどを駆動するTFTのチャネル層の材料として注目を集めている。 In—Ga—Zn—O which is a transparent oxide semiconductor (hereinafter referred to as “InGaZnO amorphous oxide semiconductor”) has a large band gap energy of about 3 eV or more and is formed at room temperature. Even so, it has a higher electron mobility (> 10 cm 2 / Vs) than a polycrystalline oxide semiconductor (eg, ZnO). For these reasons, InGaZnO amorphous oxide semiconductors are attracting attention as materials for channel layers of TFTs that drive electronic paper, liquid crystal panels, organic ELs, and the like.
このようなワイドギャップ材料(バンドギャップエネルギーが大きな材料)であるInGaZnO非晶質酸化物半導体は、たとえば、p型シリコン基板とのヘテロ接合太陽電池において、開放電圧を向上させ且つ光学吸収ロスを減らすn型窓層を構成する材料としても魅力的である(たとえば特許文献1、特許文献2および非特許文献1など)。
An InGaZnO amorphous oxide semiconductor, which is such a wide gap material (a material having a large band gap energy), improves open-circuit voltage and reduces optical absorption loss in, for example, a heterojunction solar cell with a p-type silicon substrate. It is also attractive as a material constituting the n-type window layer (for example,
特許文献1では、p型半導体基板と、p型半導体基板上に設けられたn型透明非結晶酸化物半導体層とを備えた光電デバイスを提案している。特許文献1に記載のp型半導体基板は、p型シリコンウェハまたはp型シリコン薄膜などのようなp型半導体材料により形成されている。特許文献1に記載のn型透明非結晶酸化物半導体層は、主に、亜鉛酸化物(ZnO)、錫酸化物と亜鉛酸化物との混合体(ZnO−SnO2混合体)または亜鉛酸化物とインジウム酸化物との混合体(ZnO−In2O3混合体)から形成され、更に、アルミニウム、ガリウム、インジウム、ホウ素、イットリウム、スカンジウム、フッ素、バナジウム、シリコン、ゲルマニウム、ジルコニウム、ハフニウム、窒素およびベリリウムの少なくとも一つを含む。
特許文献2では、p型シリコン層とn型酸化物半導体層とが積層されてなる光電変換素子を提案している。特許文献2に記載のp型シリコン層は、単結晶p型シリコン層、多結晶p型シリコン層および非晶質p型シリコン層から選択される1種以上の層からなる。特許文献2に記載のn型酸化物半導体層は、酸化インジウム、酸化亜鉛、酸化スズおよび酸化ガリウムから選択される1種以上の酸化物半導体からなる。 Patent Document 2 proposes a photoelectric conversion element in which a p-type silicon layer and an n-type oxide semiconductor layer are stacked. The p-type silicon layer described in Patent Document 2 includes one or more layers selected from a single crystal p-type silicon layer, a polycrystalline p-type silicon layer, and an amorphous p-type silicon layer. The n-type oxide semiconductor layer described in Patent Document 2 includes one or more oxide semiconductors selected from indium oxide, zinc oxide, tin oxide, and gallium oxide.
非特許文献1では、InGaZnO非晶質酸化物からなる層(InGaZnO非晶質酸化物半導体層)がp型結晶シリコン層上に形成されてなるヘテロ接合太陽電池を提案している。
Non-Patent
一方、In:Ga:Zn(原子比)が1:1:1であるInGaZnO非晶質酸化物半導体層の電子親和力は、結晶Siの電子親和力よりも大きい。そのため、このInGaZnO非晶質酸化物半導体層を備えた太陽電池では、高い開放電圧が得られない。非特許文献1では、高い開放電圧を期待して、電子親和力が小さくバンドギャップエネルギーがより大きいという特徴を有するGa含有率の高いInGaZnO非晶質酸化物半導体層をp型結晶シリコン層上に形成してなるヘテロ接合型太陽電池を提案している。
On the other hand, the electron affinity of the InGaZnO amorphous oxide semiconductor layer whose In: Ga: Zn (atomic ratio) is 1: 1: 1 is larger than the electron affinity of crystalline Si. Therefore, a high open-circuit voltage cannot be obtained in a solar cell including this InGaZnO amorphous oxide semiconductor layer. In
しかしながら、Ga含有率の高いInGaZnO非晶質酸化物半導体は、価電子帯の上端に、多くの欠陥準位を有する(非特許文献1参照)。このため、Ga含有率の高いInGaZnO非晶質酸化物半導体層をp型結晶シリコン層上に直接形成することによりヘテロ接合を形成すると、ヘテロ界面でのキャリア再結合が増大し、光電変換効率が低下する要因となる。 However, an InGaZnO amorphous oxide semiconductor with a high Ga content has many defect levels at the upper end of the valence band (see Non-Patent Document 1). For this reason, when a heterojunction is formed by directly forming an InGaZnO amorphous oxide semiconductor layer having a high Ga content on a p-type crystalline silicon layer, carrier recombination at the heterointerface increases and photoelectric conversion efficiency increases. It becomes a factor to decrease.
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、シリコン層とGa含有率の高いInGaZnO非晶質酸化物半導体層とのヘテロ界面でのキャリア再結合を抑制可能な構造を備えた太陽電池を提供することである。 The present invention has been made in view of this point, and the object of the present invention is to suppress carrier recombination at the heterointerface between the silicon layer and the InGaZnO amorphous oxide semiconductor layer having a high Ga content. It is providing the solar cell provided with the simple structure.
太陽電池は、p型シリコン層と、p型シリコン層上に設けられ、InとGaとZnとを含み、Ga含有率が異なる2以上の非晶質酸化物半導体層とを備える。p型シリコン層側に設けられた非晶質酸化物半導体層におけるGa含有率は、p型シリコン層から遠い位置に設けられた非晶質酸化物半導体層におけるGa含有率よりも低い。 The solar cell includes a p-type silicon layer and two or more amorphous oxide semiconductor layers that are provided on the p-type silicon layer and include In, Ga, and Zn and have different Ga contents. The Ga content in the amorphous oxide semiconductor layer provided on the p-type silicon layer side is lower than the Ga content in the amorphous oxide semiconductor layer provided far from the p-type silicon layer.
p型シリコン層は、単結晶p型シリコン層、多結晶p型シリコン層および非晶質p型シリコン層のうちの少なくとも1層からなることが好ましい。p型シリコン層側に設けられた非晶質酸化物半導体層の厚さは、10nm以下であることが好ましい。 The p-type silicon layer is preferably composed of at least one of a single crystal p-type silicon layer, a polycrystalline p-type silicon layer, and an amorphous p-type silicon layer. The thickness of the amorphous oxide semiconductor layer provided on the p-type silicon layer side is preferably 10 nm or less .
p型シリコン層とGa含有率の高いInGaZnO非晶質酸化物半導体層とのヘテロ界面に、このInGaZnO非晶質酸化物半導体層よりもGa含有率の低い別のInGaZnO非晶質酸化物半導体層を設けることで、p型シリコン層とGa含有率の低いInGaZnO非晶質酸化物半導体層とでヘテロ界面が形成される。そのため、ヘテロ界面におけるキャリア再結合が抑制されるので、本発明の太陽電池では光電変換効率が向上する。 Another InGaZnO amorphous oxide semiconductor layer having a Ga content lower than that of the InGaZnO amorphous oxide semiconductor layer at the hetero interface between the p-type silicon layer and the InGaZnO amorphous oxide semiconductor layer having a high Ga content Thus, a hetero interface is formed by the p-type silicon layer and the InGaZnO amorphous oxide semiconductor layer having a low Ga content. Therefore, since carrier recombination at the heterointerface is suppressed, the photoelectric conversion efficiency is improved in the solar cell of the present invention.
以下、図面を参照して本発明の太陽電池について詳細に説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表すものである。また、長さ、幅、厚さ、深さなどの寸法関係は図面の明瞭化と簡略化のために適宜変更されており、実際の寸法関係を表すものではない。 Hereinafter, the solar cell of the present invention will be described in detail with reference to the drawings. In the drawings of the present invention, the same reference numerals represent the same or corresponding parts. In addition, dimensional relationships such as length, width, thickness, and depth are changed as appropriate for clarity and simplification of the drawings, and do not represent actual dimensional relationships.
[太陽電池の構成]
図1は、本発明の太陽電池の構成の一例を示す断面図である。図1に示す太陽電池10では、裏面電極11と、p型シリコン層12と、Ga含有率の低いInGaZnO非晶質酸化物半導体層13(単に「非晶質酸化物半導体層13」と記すことがある)と、Ga含有率の高いInGaZnO非晶質酸化物半導体層14(単に「非晶質酸化物半導体層14」と記すことがある)と、表面電極15とを備えている。以下、太陽電池10の構成を説明する。
[Configuration of solar cell]
FIG. 1 is a cross-sectional view showing an example of the configuration of the solar cell of the present invention. In the
<裏面電極>
裏面電極11は、p型シリコン層12の裏面側に形成され、Alなどの金属からなることが好ましい。裏面電極11の厚さは特に制限されない。
<Back electrode>
The back electrode 11 is preferably formed on the back side of the p-
裏面電極11の形成方法は特に限定されない。たとえば、Al金属をターゲットとして真空蒸着(たとえば抵抗加熱蒸着法)などにより、裏面電極11を形成しても良い。アルミニウム粉末などを含んだ導電性ペーストを塗布(たとえばスクリーン印刷など)してから温度100〜400℃で乾燥させることにより、裏面電極11を形成しても良い。 The method for forming the back electrode 11 is not particularly limited. For example, the back electrode 11 may be formed by vacuum deposition (for example, resistance heating deposition) using Al metal as a target. The back electrode 11 may be formed by applying a conductive paste containing aluminum powder or the like (eg, screen printing) and then drying at a temperature of 100 to 400 ° C.
<p型シリコン層>
p型シリコン層12は、単結晶p型シリコン層、多結晶p型シリコン層および非晶質p型シリコン層の少なくとも1層からなることが好ましい。p型シリコン層12の抵抗値、その結晶方位およびその厚さなどは特に限定されない。
<P-type silicon layer>
The p-
<Ga含有率が異なる非晶質酸化物半導体層>
Ga含有率の低い非晶質酸化物半導体層13はp型シリコン層12上に形成されており、Ga含有率の高い非晶質酸化物半導体層14はGa含有率の低い非晶質酸化物半導体層13上に形成されている。Ga含有率の低い非晶質酸化物半導体層13とGa含有率の高い非晶質酸化物半導体層14とは、どちらも、InとGaとZnとを含む非晶質酸化物半導体層であることが好ましい。そして、Ga含有率の低い非晶質酸化物半導体層13におけるGa含有率は、Ga含有率の高い非晶質酸化物半導体層14におけるGa含有率よりも低い。
<Amorphous Oxide Semiconductor Layers with Different Ga Content>
The amorphous oxide semiconductor layer 13 having a low Ga content is formed on the p-
Ga含有率の高い非晶質酸化物半導体層14は、価電子帯の上端に、多くの欠陥準位を有する。そのため、Ga含有率の高い非晶質酸化物半導体層14をp型シリコン層12上に直接形成することによりヘテロ接合を形成すると、ヘテロ界面でのキャリア再結合が増大し、光電変換効率が低下する要因となる。一方、Ga含有率の低い非晶質酸化物半導体層13では、欠陥準位が少ない。そこで、Ga含有率の低い非晶質酸化物半導体層13をp型シリコン層12とGa含有率の高い非晶質酸化物半導体層14との間に設けることにより、ヘテロ界面でのキャリア再結合が抑制される。これにより、良好な接合界面が得られる。すなわち、成果物である太陽電池10における光電変換効率の低下を防止することができる。
The amorphous oxide semiconductor layer 14 having a high Ga content has many defect levels at the upper end of the valence band. Therefore, when a heterojunction is formed by directly forming an amorphous oxide semiconductor layer 14 having a high Ga content on the p-
Ga含有率の低い非晶質酸化物半導体層13におけるGa含有率、および、Ga含有率の高い非晶質酸化物半導体層14におけるGa含有率の測定方法としては、特に限定されないが、たとえば、二次イオン質量分析法、オージェ電子分光法またはエネルギー分散型X線分光法などを挙げることができる。 The method for measuring the Ga content in the amorphous oxide semiconductor layer 13 having a low Ga content and the Ga content in the amorphous oxide semiconductor layer 14 having a high Ga content is not particularly limited. Secondary ion mass spectrometry, Auger electron spectroscopy, energy dispersive X-ray spectroscopy, and the like can be given.
Ga含有率の低い非晶質酸化物半導体層13およびGa含有率の高い非晶質酸化物半導体層14は、In、GaおよびZn以外に、Be、Na、Mg、Al、Si、Ca、Sc、Ti、V、Fe、Co、Ni、Ge、As、Y、Zr、Nb、Mo、Sn、Sb、Ba、Hf、Ta、WおよびPbの少なくとも1つの元素を添加元素として含んでいても良い。非晶質酸化物半導体層13,14は、それぞれ、単一の材料からなる単一層であっても良いし、異なる組成の材料が2種以上含まれてなる単一層であっても良いし、異なる組成の材料からなる層が積層されて構成されていても良い。 The amorphous oxide semiconductor layer 13 with a low Ga content and the amorphous oxide semiconductor layer 14 with a high Ga content are made of Be, Na, Mg, Al, Si, Ca, Sc in addition to In, Ga, and Zn. , Ti, V, Fe, Co, Ni, Ge, As, Y, Zr, Nb, Mo, Sn, Sb, Ba, Hf, Ta, W, and Pb may be included as an additive element. . Each of the amorphous oxide semiconductor layers 13 and 14 may be a single layer made of a single material, or may be a single layer containing two or more materials having different compositions. Layers made of materials having different compositions may be stacked.
Ga含有率の低い非晶質酸化物半導体層13の厚さは10nm以下であることが好ましい。これにより、短絡電流の低下を防止することができる。 The thickness of the amorphous oxide semiconductor layer 13 having a low Ga content is preferably 10 nm or less. Thereby, the fall of a short circuit current can be prevented.
Ga含有率の高い非晶質酸化物半導体層14の厚さは特に限定されないが、10nm以上1.5μm以下であることが好ましい。 The thickness of the amorphous oxide semiconductor layer 14 having a high Ga content is not particularly limited, but is preferably 10 nm to 1.5 μm.
非晶質酸化物半導体層13,14の形成方法は特に限定されないが、スパッタ法であることが好ましい。これにより、原子レベルで平坦な、厚さがナノオーダーの非晶質酸化物半導体層13,14が形成される。 A method for forming the amorphous oxide semiconductor layers 13 and 14 is not particularly limited, but a sputtering method is preferable. As a result, the amorphous oxide semiconductor layers 13 and 14 that are flat at the atomic level and have a thickness of nano-order are formed.
<表面電極>
表面電極15は、Ga含有率の高い非晶質酸化物半導体層14上(受光面側)に形成されている。表面電極15の材料は、導電性を有する材料であれば特に限定されず、たとえばAlまたはAgからなることが好ましい。表面電極15は、たとえば、Al金属またはAg金属をターゲットとする抵抗加熱もしくは電子ビームなどの真空蒸着法、スパッタリング法、MOCVD(Metal Organic Chemical Vapor Deposition)法、またはMBE(Molecular Beam Epitaxy)法などにより形成されても良いし、アルミニウム粉末または銀粉末などを含んだ導電性ペーストを塗布(スクリーン印刷)してから焼成することにより形成されても良い。表面電極15のパターニングには、たとえば、フォトプロセスを用いたエッチング法、リフトオフ法、または、メタルマスクを用いて堆積させる方法などの既存の手法を用いることができる。
<Surface electrode>
The
表面電極15は、真空蒸着法などにより形成され、Ti/Pd/Agの順に積層されてなる電極であっても良い。
The
表面電極15は、Ga含有率の高い非晶質酸化物半導体層14の上面全体に形成されたITOからなる透明電極であっても良いし、導電性を付与するためにIII族元素がドーパントとして添加された導電性酸化亜鉛膜であっても良い。ドーパントとしては、B、AlおよびGaのいずれかを用いることができる。このような構成の表面電極15は、In2O3−SnO2またはAl2O3−ZnOなどをターゲットとするスパッタ法により形成されることが好ましい。
The
表面電極15は、透明電極と金属電極とが積層されてなる電極であっても良い。表面電極15は設けられていなくても良く、別の言い方をすると、本発明の太陽電池は受光面に電極を持たない裏面電極型構造(バックコンタクト構造)からなっても良い。また、表面電極15は、ITOなどからなる透明電極上に設けられていても良い。
The
以上、本発明の太陽電池の一例として図1に示す太陽電池10を例に挙げて示したが、本発明の太陽電池ではGa含有率の低い非晶質酸化物半導体層13がGa含有率の高い非晶質酸化物半導体層14よりもp型シリコン層12側に設けられていれば良い。そのため、Ga含有率の低い非晶質酸化物半導体層13は、1つ以上の層(たとえば非晶質酸化物半導体層13よりもGa含有率の低い非晶質酸化物半導体層)を挟んでp型シリコン層12上に設けられていても良い。Ga含有率の高い非晶質酸化物半導体層14は、1つ以上の層(たとえば非晶質酸化物半導体層13よりもGa含有率が高く非晶質酸化物半導体層14よりもGa含有率の低い非晶質酸化物半導体層)を挟んでGa含有率の低い非晶質酸化物半導体層13上に設けられていても良い。表面電極15は、1つ以上の層(たとえば非晶質酸化物半導体層14よりもGa含有率の高い非晶質酸化物半導体層)を挟んでGa含有率の高い非晶質酸化物半導体層14上に設けられていても良い。Ga含有率の低い非晶質酸化物半導体層13と表面電極15との間には、Ga含有率の高い非晶質酸化物半導体層14とは別に任意のGa含有率を有する非晶質酸化物半導体層が1層以上設けられていても良い。
As described above, the
本発明の太陽電池は図1に示す構成に限定されない。たとえば、本発明の太陽電池は、必要に応じて、カバーガラス、保護フィルム、反射防止膜、および封止膜などの少なくとも1つを備えていても良い。封止膜はEVA(Ethylene-Vinyl Acetate、エチレンビニルアセテート)樹脂またはエポキシ樹脂などからなることが好ましい。 The solar cell of the present invention is not limited to the configuration shown in FIG. For example, the solar cell of the present invention may include at least one of a cover glass, a protective film, an antireflection film, and a sealing film as necessary. The sealing film is preferably made of EVA (Ethylene-Vinyl Acetate, ethylene vinyl acetate) resin or epoxy resin.
反射防止膜はSiO2、TiO2、SiN、MgF2またはAl2O3などからなることが好ましい。SiO2からなる反射防止膜は、熱酸化法などにより形成されることが好ましい。TiO2またはSiNからなる反射防止膜は、化学気相成長(CVD:Chemical Vapor Deposition)法などにより形成されることが好ましい。反射防止膜は単層構造であっても良いし、積層構造であっても良い。反射防止膜が形成される箇所としては、受光面側であっても良いし、裏面側であっても良いし、受光面側と裏面側との両方であっても良い。 Antireflection film is preferably made of SiO 2, TiO 2, SiN, MgF 2 or Al 2 O 3. The antireflection film made of SiO 2 is preferably formed by a thermal oxidation method or the like. The antireflection film made of TiO 2 or SiN is preferably formed by a chemical vapor deposition (CVD) method or the like. The antireflection film may have a single layer structure or a laminated structure. The location where the antireflection film is formed may be on the light receiving surface side, on the back surface side, or on both the light receiving surface side and the back surface side.
図1に示す太陽電池10において、裏面電極11、p型シリコン層12および表面電極15の各材料は上記材料に限定されない。また、図1に示す太陽電池10において、非晶質酸化物半導体層13,14は上記材料以外の材料を含んでいても良い。
In the
本発明における非晶質酸化物半導体層13,14は、単接合セルだけでなく多接合型太陽電池にも適用可能である。単接合セルとは、図1に示す太陽電池10などのように光電変換層を1層備えた太陽電池である。多接合型太陽電池とは、光電変換層を2層以上備えた太陽電池である。
The amorphous oxide semiconductor layers 13 and 14 in the present invention are applicable not only to single junction cells but also to multijunction solar cells. A single junction cell is a solar cell provided with one photoelectric conversion layer like the
[太陽電池の製造方法]
図1に示す太陽電池10の製造方法の一例を以下に示す。
[Method for manufacturing solar cell]
An example of the manufacturing method of the
p型シリコン層12としてシリコンウェハを準備する。このシリコンウェハの表面ダメージ層を除去した後、Ga含有率の低い非晶質酸化物半導体層13、Ga含有率の高い非晶質酸化物半導体層14およびITOからなる透明電極をp型シリコン層12上に順次形成する。その後、p型シリコン層12の裏面側にAlペーストをたとえばスクリーン印刷法により塗布してから、焼成する。これにより、裏面電極11が形成される。なお、裏面電極11の形成は、非晶質酸化物半導体層13,14の形成前でも良い。また、Ga含有率の高い非晶質酸化物半導体層14上にAgペーストをたとえばスクリーン印刷法により塗布してから、焼成する。これにより、表面電極15が形成される。このようにして得られた太陽電池に対してアニール処理(たとえば280℃)を行なっても良い。
A silicon wafer is prepared as the p-
以下では、非晶質酸化物半導体層13,14の形成方法について示す。非晶質酸化物半導体層13,14の形成方法は特に限定されず、InGaZnO非晶質酸化物半導体層を形成可能な方法であれば良く、たとえば、DC(Direct Current)スパッタ法もしくはRF(Radio Frequency)スパッタ法などのスパッタ法、CVD(Chemical Vapor Deposition)法、PLD(Pulsed Laser Deposition)法、MBE(Molecular Beam Epitaxy)法またはIBS(Ion Beam Sputtering)法などに代表される公知の薄膜形成法を挙げることができる。 Hereinafter, a method for forming the amorphous oxide semiconductor layers 13 and 14 will be described. The method for forming the amorphous oxide semiconductor layers 13 and 14 is not particularly limited as long as it is a method capable of forming an InGaZnO amorphous oxide semiconductor layer. For example, DC (Direct Current) sputtering or RF (Radio) Known thin film forming methods represented by sputtering methods such as frequency (sputtering) methods, chemical vapor deposition (CVD) methods, pulsed laser deposition (PLD) methods, molecular beam epitaxy (MBE) methods, and ion beam sputtering (IBS) methods Can be mentioned.
上記薄膜形成法で用いられる材料源としては、In、GaおよびZnをそれぞれ単独または複数種含む酸化物を用いても良いし、In、GaおよびZnをそれぞれ単独または複数種含む金属体を用いても良い。In、GaまたはZnを単独で含む酸化物としては、In2O3、Ga2O3またはZnOなどを用いることができる。In、GaおよびZnを複数種含む酸化物としては、InGaZnOまたはInGaOなどを用いることができる。 As a material source used in the thin film formation method, an oxide containing one or more of In, Ga and Zn may be used, or a metal body containing one or more of In, Ga and Zn may be used. Also good. As the oxide containing In, Ga, or Zn alone, In 2 O 3 , Ga 2 O 3, ZnO, or the like can be used. As the oxide containing a plurality of types of In, Ga, and Zn, InGaZnO, InGaO, or the like can be used.
上記材料源として酸化物および金属体のどちらを用いた場合であっても、真空中、希ガス中または酸素中において非晶質酸化物半導体層13,14を順次形成しても良いし、酸素を含むガス雰囲気中において金属を酸化させながら非晶質酸化物半導体層13,14を順次形成しても良い。 Regardless of whether an oxide or a metal body is used as the material source, the amorphous oxide semiconductor layers 13 and 14 may be sequentially formed in a vacuum, a rare gas, or oxygen. Alternatively, the amorphous oxide semiconductor layers 13 and 14 may be formed sequentially while oxidizing the metal in a gas atmosphere containing oxygen.
Ga含有率の低い非晶質酸化物半導体層13を形成するときには、Ga含有率の高い非晶質酸化物半導体層14を形成するときに使用する材料源よりもGa含有率の低い材料源を用いることが好ましい。これにより、Ga含有率の低い非晶質酸化物半導体層13におけるGa含有率をGa含有率の高い非晶質酸化物半導体層14におけるGa含有率よりも低くすることができる。 When forming the amorphous oxide semiconductor layer 13 having a low Ga content, a material source having a lower Ga content than the material source used when forming the amorphous oxide semiconductor layer 14 having a high Ga content is used. It is preferable to use it. Thereby, the Ga content in the amorphous oxide semiconductor layer 13 with a low Ga content can be made lower than the Ga content in the amorphous oxide semiconductor layer 14 with a high Ga content.
上記薄膜形成法の中でもスパッタ法により非晶質酸化物半導体層13,14を形成することが好ましい。これにより、原子レベルで平坦な、厚さがナノオーダーの非晶質酸化物半導体層13,14を形成することができる。以下では、非晶質酸化物半導体層13,14を形成する具体的な方法を示す。 Among the thin film forming methods, the amorphous oxide semiconductor layers 13 and 14 are preferably formed by sputtering. As a result, the amorphous oxide semiconductor layers 13 and 14 which are flat at the atomic level and have a thickness of nano order can be formed. Hereinafter, a specific method for forming the amorphous oxide semiconductor layers 13 and 14 will be described.
スパッタのターゲットとしては、In、GaおよびZnが単独または複数種含まれた金属ターゲット、または、In、GaおよびZnが単独または複数種含まれた金属酸化物ターゲットを用いることができる。In、GaおよびZnが単独または複数種含まれた金属酸化物ターゲットとしては、上記酸化物を用いることができる。Ga含有率の低い非晶質酸化物半導体層13を形成するときのターゲットとしては、たとえばInGaZnO(In:Ga:Zn=1:1:1(原子比))などを用いることができる。Ga含有率の高い非晶質酸化物半導体層14を形成するときのターゲットとしては、たとえばInGaZnO(In:Ga:Zn=1:2:1(原子比))、InGaZnO(In:Ga:Zn=2:2:1(原子比))またはInGaZnO(In:Ga:Zn=1:3:1(原子比))などを用いることができる。 As the sputtering target, a metal target containing In, Ga and Zn alone or in plural kinds, or a metal oxide target containing In, Ga and Zn alone or in plural kinds can be used. As the metal oxide target containing In or Ga and Zn alone or in plural kinds, the above oxides can be used. As a target for forming the amorphous oxide semiconductor layer 13 having a low Ga content, for example, InGaZnO (In: Ga: Zn = 1: 1: 1 (atomic ratio)) can be used. As a target for forming the amorphous oxide semiconductor layer 14 having a high Ga content, for example, InGaZnO (In: Ga: Zn = 1: 2: 1 (atomic ratio)), InGaZnO (In: Ga: Zn = 2: 2: 1 (atomic ratio)) or InGaZnO (In: Ga: Zn = 1: 3: 1 (atomic ratio)) or the like can be used.
スパッタ装置内の所定の箇所にp型シリコン層12を固定し、Arガスに代表される希ガス、酸素ガスまたは希ガスと酸素ガスとの両方をスパッタ装置内に導入する。
The p-
次に、スパッタのターゲットに対してDC電力またはRF電力を供給することにより、ターゲット材料を叩き出す。これにより、p型シリコン層12上に、Ga含有率の低い非晶質酸化物半導体層13およびGa含有率の高い非晶質酸化物半導体層14が順に形成される。
Next, the target material is knocked out by supplying DC power or RF power to the sputtering target. As a result, an amorphous oxide semiconductor layer 13 having a low Ga content and an amorphous oxide semiconductor layer 14 having a high Ga content are sequentially formed on the p-
このとき、ターゲットに対して供給される電力は、ターゲットの種類などに依存するが、50W以上1000W以下であることが好ましい。 At this time, the power supplied to the target depends on the type of the target and the like, but is preferably 50 W or more and 1000 W or less.
また、必要に応じて、加熱しながら成膜してもよい。
形成後の非晶質酸化物層に対しては、酸素欠損を抑制する目的、薄膜中の材料均一性を高める目的またはIV特性を高める目的などにより、必要に応じて、真空中、希ガスを含む雰囲気中または酸素ガスを含む雰囲気中において熱処理を行っても構わない。非晶質酸化物半導体層13,14を形成した雰囲気中において熱処理を行なっても良いし、非晶質酸化物半導体層13,14を形成した雰囲気とは異なる雰囲気中において熱処理を行なっても良い。たとえば希ガスのみをスパッタ装置内に導入して非晶質酸化物半導体層13,14を形成した場合には、p型シリコン層12上に非晶質酸化物半導体層13,14を形成した後に酸素ガスをスパッタ装置内に導入して酸素ガスを含む雰囲気中で熱処理を行うことが好ましい。
Moreover, you may form into a film, heating as needed.
For the formed amorphous oxide layer, in order to suppress oxygen vacancies, to increase the material uniformity in the thin film, or to increase the IV characteristics, a rare gas may be applied in vacuum as necessary. Heat treatment may be performed in an atmosphere containing oxygen gas or an atmosphere containing oxygen gas. The heat treatment may be performed in an atmosphere in which the amorphous oxide semiconductor layers 13 and 14 are formed, or may be performed in an atmosphere different from the atmosphere in which the amorphous oxide semiconductor layers 13 and 14 are formed. . For example, when the amorphous oxide semiconductor layers 13 and 14 are formed by introducing only a rare gas into the sputtering apparatus, the amorphous oxide semiconductor layers 13 and 14 are formed on the p-
なお、裏面電極11、p型シリコン層12、非晶質酸化物半導体層13,14および表面電極15の各形成方法は、上記方法に限定されず、液相での形成方法であっても良いし、気相での形成方法であっても良い。各形成方法は、各層の形成に適する方法であれば、いかなる方法であっても良い。
In addition, each formation method of the back surface electrode 11, the p-
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。 EXAMPLES Hereinafter, although an Example is given and this invention is demonstrated in detail, this invention is not limited to these.
<実施例1>
実施例1では、図1に示す構成を備えたヘテロ接合型太陽電池を製造した。具体的には、洗浄されたシリコンウェハ上に、Ga含有率の低い非晶質酸化物半導体層(厚さが9nm)とGa含有率の高い非晶質酸化物半導体層(厚さが18nm)とITOからなる透明電極(厚さが100nm)とを順次形成した。次に、シリコンウェハの裏面側に裏面電極(アルミニウム)を形成し、Ga含有率の高い非晶質酸化物半導体層上に表面電極(銀)を形成した。その後、280℃でアニールを行った。
<Example 1>
In Example 1, a heterojunction solar cell having the configuration shown in FIG. 1 was manufactured. Specifically, an amorphous oxide semiconductor layer having a low Ga content (thickness 9 nm) and an amorphous oxide semiconductor layer having a high Ga content (thickness 18 nm) are formed on a cleaned silicon wafer. And a transparent electrode (thickness: 100 nm) made of ITO were sequentially formed. Next, a back electrode (aluminum) was formed on the back side of the silicon wafer, and a surface electrode (silver) was formed on the amorphous oxide semiconductor layer having a high Ga content. Thereafter, annealing was performed at 280 ° C.
DCマグネトロンスパッタリング法により、Ga含有率の低い非晶質酸化物半導体層とGa含有率の高い非晶質酸化物半導体層とを形成した。Ga含有率の低い非晶質酸化物半導体層のターゲットとしてはInGaZnO(In:Ga:Zn=1:1:1(原子比))を使用し、Ga含有率の高い非晶質酸化物半導体層のターゲットとしてはInGaZnO(In:Ga:Zn=1:2:1(原子比))を使用し、成膜ガスとしてはArとO2とを用いた。二次イオン質量分析法を用いて、形成された非晶質酸化物半導体層における深さ方向の元素分析を行った。p型シリコン層側に設けられた非晶質酸化物半導体層のGa含有率がp型シリコン層から遠い位置に設けられた非晶質酸化物半導体層のGa含有率に比べて低いことを確認した。 An amorphous oxide semiconductor layer having a low Ga content and an amorphous oxide semiconductor layer having a high Ga content were formed by a DC magnetron sputtering method. InGaZnO (In: Ga: Zn = 1: 1: 1 (atomic ratio)) is used as a target of the amorphous oxide semiconductor layer having a low Ga content, and the amorphous oxide semiconductor layer having a high Ga content is used. As a target, InGaZnO (In: Ga: Zn = 1: 2: 1 (atomic ratio)) was used, and as a film forming gas, Ar and O 2 were used. Elemental analysis in the depth direction of the formed amorphous oxide semiconductor layer was performed using secondary ion mass spectrometry. Confirmed that the Ga content of the amorphous oxide semiconductor layer provided on the p-type silicon layer side is lower than the Ga content of the amorphous oxide semiconductor layer provided far from the p-type silicon layer. did.
このようにして製造されたヘテロ接合太陽電池に対してAM1.5Gの擬似太陽光を照射してセル特性を測定したところ、光電変換効率は2.1%であった。 When the heterojunction solar cell thus manufactured was irradiated with AM1.5G pseudo-sunlight and the cell characteristics were measured, the photoelectric conversion efficiency was 2.1%.
<実施例2>
厚さが17nmであるGa含有率の低い非晶質酸化物半導体層を形成したことを除いては上記実施例1と同様にして、実施例2の太陽電池を製造した。
<Example 2>
A solar cell of Example 2 was manufactured in the same manner as in Example 1 except that an amorphous oxide semiconductor layer with a low Ga content having a thickness of 17 nm was formed.
具体的には、洗浄されたシリコンウェハ上に、Ga含有率の低い非晶質酸化物半導体層(厚さが17nm)とGa含有率の高い非晶質酸化物半導体層(厚さが18nm)とITOからなる透明電極(厚さが100nm)とを順次形成した。次に、シリコンウェハの裏面側に裏面電極(アルミニウム)を形成し、Ga含有率の高い非晶質酸化物半導体層上に表面電極(銀)を形成した。その後、280℃でアニールを行った。 Specifically, an amorphous oxide semiconductor layer with a low Ga content (thickness: 17 nm) and an amorphous oxide semiconductor layer with a high Ga content (with a thickness of 18 nm) are formed on a cleaned silicon wafer. And a transparent electrode (thickness: 100 nm) made of ITO were sequentially formed. Next, a back electrode (aluminum) was formed on the back side of the silicon wafer, and a surface electrode (silver) was formed on the amorphous oxide semiconductor layer having a high Ga content. Thereafter, annealing was performed at 280 ° C.
DCマグネトロンスパッタリング法により、Ga含有率の低い非晶質酸化物半導体層とGa含有率の高い非晶質酸化物半導体層とを形成した。Ga含有率の低い非晶質酸化物半導体層のターゲットとしてはInGaZnO(In:Ga:Zn=1:1:1(原子比))を使用し、Ga含有率の高い非晶質酸化物半導体層のターゲットとしてはInGaZnO(In:Ga:Zn=1:2:1(原子比))を使用し、成膜ガスとしてはArとO2とを用いた。二次イオン質量分析法を用いて、形成された非晶質酸化物半導体層における深さ方向の元素分析を行った。p型シリコン層側に設けられた非晶質酸化物半導体層のGa含有率がp型シリコン層から遠い位置に設けられた非晶質酸化物半導体層のGa含有率に比べて低いことを確認した。 An amorphous oxide semiconductor layer having a low Ga content and an amorphous oxide semiconductor layer having a high Ga content were formed by a DC magnetron sputtering method. InGaZnO (In: Ga: Zn = 1: 1: 1 (atomic ratio)) is used as a target of the amorphous oxide semiconductor layer having a low Ga content, and the amorphous oxide semiconductor layer having a high Ga content is used. As a target, InGaZnO (In: Ga: Zn = 1: 2: 1 (atomic ratio)) was used, and as a film forming gas, Ar and O 2 were used. Elemental analysis in the depth direction of the formed amorphous oxide semiconductor layer was performed using secondary ion mass spectrometry. Confirmed that the Ga content of the amorphous oxide semiconductor layer provided on the p-type silicon layer side is lower than the Ga content of the amorphous oxide semiconductor layer provided far from the p-type silicon layer. did.
このようにして製造されたヘテロ接合太陽電池に対してAM1.5Gの擬似太陽光を照射してセル特性を測定したところ、光電変換効率は1.8%であった。 When the heterojunction solar cell thus manufactured was irradiated with AM1.5G pseudo-sunlight and the cell characteristics were measured, the photoelectric conversion efficiency was 1.8%.
<比較例1>
Ga含有率の低いInGaZnO層を形成することなく太陽電池を製造したことを除いては上記実施例1と同様にして、比較例1のヘテロ接合型太陽電池を製造した。
<Comparative Example 1>
A heterojunction solar cell of Comparative Example 1 was manufactured in the same manner as in Example 1 except that the solar cell was manufactured without forming an InGaZnO layer having a low Ga content.
具体的には、洗浄されたシリコンウェハ上に、Ga含有率の高い非晶質酸化物半導体層(厚さが18nm)とITOからなる透明電極(厚さが100nm)とを形成した。次に、シリコンウェハの裏面側に裏面電極(アルミニウム)を形成し、Ga含有率の高い非晶質酸化物半導体層上に表面電極(銀)を形成した。その後、280℃でアニールを行った。 Specifically, an amorphous oxide semiconductor layer having a high Ga content (thickness: 18 nm) and a transparent electrode (thickness: 100 nm) made of ITO were formed on a cleaned silicon wafer. Next, a back electrode (aluminum) was formed on the back side of the silicon wafer, and a surface electrode (silver) was formed on the amorphous oxide semiconductor layer having a high Ga content. Thereafter, annealing was performed at 280 ° C.
DCマグネトロンスパッタリング法により、Ga含有率の高い非晶質酸化物半導体層を形成した。ターゲットとしてはInGaZnO(In:Ga:Zn=1:2:1(原子比))を使用し、成膜ガスとしてはArとO2とを用いた。 An amorphous oxide semiconductor layer having a high Ga content was formed by a DC magnetron sputtering method. InGaZnO (In: Ga: Zn = 1: 2: 1 (atomic ratio)) was used as the target, and Ar and O 2 were used as the film forming gas.
このようにして製造されたヘテロ接合太陽電池に対してAM1.5Gの擬似太陽光を照射してセル特性を測定したところ、光電変換効率は1.3%であった。 When the heterojunction solar cell manufactured as described above was irradiated with AM1.5G pseudo-sunlight and measured for cell characteristics, the photoelectric conversion efficiency was 1.3%.
<考察>
実施例1〜2の太陽電池の光電変換効率は、比較例1の太陽電池の光電変換効率よりも高かった。その理由として次に示すことが考えられる。実施例1〜2の太陽電池では、シリコンウェハとGa含有率の高い非晶質酸化物半導体層との間にGa含有率の低い非晶質酸化物半導体層が設けられているので、ヘテロ界面におけるキャリア再結合が抑制される。一方、比較例1の太陽電池では、シリコンウェハとGa含有率の高い非晶質酸化物半導体層との間にGa含有率の低い非晶質酸化物半導体層が設けられていないので、ヘテロ界面におけるキャリア再結合が抑制されず、よって、光電変換効率が低下した。
<Discussion>
The photoelectric conversion efficiency of the solar cells of Examples 1 and 2 was higher than the photoelectric conversion efficiency of the solar cell of Comparative Example 1. The following can be considered as the reason. In the solar cells of Examples 1 and 2, since the amorphous oxide semiconductor layer having a low Ga content is provided between the silicon wafer and the amorphous oxide semiconductor layer having a high Ga content, the heterointerface Carrier recombination in is suppressed. On the other hand, in the solar cell of Comparative Example 1, since the amorphous oxide semiconductor layer having a low Ga content is not provided between the silicon wafer and the amorphous oxide semiconductor layer having a high Ga content, the heterointerface The carrier recombination in was not suppressed, and thus the photoelectric conversion efficiency was lowered.
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be understood that the embodiments and examples disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
10 太陽電池、11 裏面電極、12 p型シリコン層、13 Ga含有率の低い非晶質酸化物半導体層、14 Ga含有率の高い非晶質酸化物半導体層、15 表面電極。 10 solar cell, 11 back electrode, 12 p-type silicon layer, amorphous oxide semiconductor layer with low 13 Ga content, amorphous oxide semiconductor layer with high 14 Ga content, 15 surface electrode.
Claims (3)
前記p型シリコン層上に設けられ、InとGaとZnとを含み、Ga含有率が異なる2以上の非晶質酸化物半導体層とを備えた太陽電池であって、
前記p型シリコン層側に設けられた非晶質酸化物半導体層におけるGa含有率は、前記p型シリコン層から遠い位置に設けられた非晶質酸化物半導体層におけるGa含有率よりも低い太陽電池。 a p-type silicon layer;
A solar cell provided on the p-type silicon layer, comprising two or more amorphous oxide semiconductor layers containing In, Ga, and Zn and having different Ga contents;
The Ga content in the amorphous oxide semiconductor layer provided on the p-type silicon layer side is lower than the Ga content in the amorphous oxide semiconductor layer provided at a position far from the p-type silicon layer. battery.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012196320A JP5980060B2 (en) | 2012-09-06 | 2012-09-06 | Solar cell |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012196320A JP5980060B2 (en) | 2012-09-06 | 2012-09-06 | Solar cell |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014053421A JP2014053421A (en) | 2014-03-20 |
JP5980060B2 true JP5980060B2 (en) | 2016-08-31 |
Family
ID=50611642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012196320A Expired - Fee Related JP5980060B2 (en) | 2012-09-06 | 2012-09-06 | Solar cell |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5980060B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI469380B (en) * | 2013-11-08 | 2015-01-11 | Ind Tech Res Inst | Hit solar cell structure |
US10566483B2 (en) * | 2015-03-17 | 2020-02-18 | Lg Electronics Inc. | Solar cell |
CN116313216B (en) * | 2022-12-28 | 2024-02-02 | 广州市儒兴科技股份有限公司 | Aluminum paste and solar cell |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5138163B2 (en) * | 2004-11-10 | 2013-02-06 | キヤノン株式会社 | Field effect transistor |
TWI513014B (en) * | 2008-05-19 | 2015-12-11 | Tatung Co | High performance optoelectronic device |
JP2011086770A (en) * | 2009-10-15 | 2011-04-28 | Idemitsu Kosan Co Ltd | Photoelectric conversion element and method of manufacturing the same |
-
2012
- 2012-09-06 JP JP2012196320A patent/JP5980060B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014053421A (en) | 2014-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6329660B2 (en) | Photoelectric conversion device | |
US20210313120A1 (en) | MXene-Modified Hybrid Photoconverter | |
Minami et al. | Cu2O-based heterojunction solar cells with an Al-doped ZnO/oxide semiconductor/thermally oxidized Cu2O sheet structure | |
US20170271622A1 (en) | High efficiency thin film tandem solar cells and other semiconductor devices | |
Pandey et al. | Numerical simulations: Toward the design of 18.6% efficient and stable perovskite solar cell using reduced cerium oxide based ETL | |
US10056507B2 (en) | Photovoltaic device with a zinc magnesium oxide window layer | |
EP2201611A1 (en) | Photovoltaic devices including heterojunctions | |
JP6328018B2 (en) | Photoelectric conversion element and solar cell | |
CA2744342A1 (en) | Photovoltaic devices including heterojunctions | |
TWI557930B (en) | Quantum well structured solar cells and method for manufacturing the same | |
JP5980060B2 (en) | Solar cell | |
US20160372620A1 (en) | Silicon heterojunction solar cell | |
WO2014134515A1 (en) | High-efficiency, low-cost silicon-zinc oxide heterojunction solar cells | |
Shirakata et al. | Photoluminescence of Cu (In, Ga) Se2 in the solar cell preparation process | |
WO2011123117A1 (en) | Photovoltaic cells with improved electrical contact | |
US20130180577A1 (en) | Photoelectric conversion device | |
JP5980059B2 (en) | Solar cell | |
Yang et al. | Cr-doped ZnS for intermediate band solar cells | |
WO2012153640A1 (en) | Photoelectric conversion element and solar cell | |
Shiratori et al. | Characterization of sputtered nanocrystalline gallium nitride for electron selective contact of crystalline silicon solar cell | |
JP2013229506A (en) | Solar cell | |
KR101276888B1 (en) | Solar cell | |
TW201801339A (en) | Photovoltaic element | |
JP5710369B2 (en) | Photoelectric conversion element and solar cell | |
JP2012084559A (en) | Method of manufacturing photoelectric conversion device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150701 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160726 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5980060 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |