JP5537787B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP5537787B2 JP5537787B2 JP2008224178A JP2008224178A JP5537787B2 JP 5537787 B2 JP5537787 B2 JP 5537787B2 JP 2008224178 A JP2008224178 A JP 2008224178A JP 2008224178 A JP2008224178 A JP 2008224178A JP 5537787 B2 JP5537787 B2 JP 5537787B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide semiconductor
- oxygen
- film
- layer
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 227
- 238000000034 method Methods 0.000 title claims description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000001301 oxygen Substances 0.000 claims description 129
- 229910052760 oxygen Inorganic materials 0.000 claims description 129
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 119
- 238000004544 sputter deposition Methods 0.000 claims description 64
- 239000012298 atmosphere Substances 0.000 claims description 33
- 239000007789 gas Substances 0.000 claims description 26
- 238000009832 plasma treatment Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 15
- 229910001882 dioxygen Inorganic materials 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 4
- 239000010408 film Substances 0.000 description 259
- 239000010410 layer Substances 0.000 description 230
- 239000010409 thin film Substances 0.000 description 72
- 230000015572 biosynthetic process Effects 0.000 description 64
- 239000000758 substrate Substances 0.000 description 63
- 238000010438 heat treatment Methods 0.000 description 36
- 230000002950 deficient Effects 0.000 description 35
- 239000013078 crystal Substances 0.000 description 31
- 230000008569 process Effects 0.000 description 31
- 238000012545 processing Methods 0.000 description 29
- 229910052782 aluminium Inorganic materials 0.000 description 21
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 21
- 239000001257 hydrogen Substances 0.000 description 20
- 229910052739 hydrogen Inorganic materials 0.000 description 20
- 229910052733 gallium Inorganic materials 0.000 description 18
- 229910052738 indium Inorganic materials 0.000 description 18
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 16
- 229910052725 zinc Inorganic materials 0.000 description 16
- 239000011701 zinc Substances 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 239000010936 titanium Substances 0.000 description 15
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 14
- 229910052719 titanium Inorganic materials 0.000 description 14
- 238000012546 transfer Methods 0.000 description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 150000004767 nitrides Chemical class 0.000 description 10
- 239000012299 nitrogen atmosphere Substances 0.000 description 10
- 230000002829 reductive effect Effects 0.000 description 10
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 229910052786 argon Inorganic materials 0.000 description 8
- 229910052750 molybdenum Inorganic materials 0.000 description 8
- 239000011733 molybdenum Substances 0.000 description 8
- -1 oxynitride Chemical class 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 238000002441 X-ray diffraction Methods 0.000 description 7
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 229910052736 halogen Inorganic materials 0.000 description 6
- 150000002367 halogens Chemical class 0.000 description 6
- 230000036961 partial effect Effects 0.000 description 6
- 238000009751 slip forming Methods 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000001755 magnetron sputter deposition Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 238000002156 mixing Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 239000011787 zinc oxide Substances 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000001552 radio frequency sputter deposition Methods 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 3
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000013081 microcrystal Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 206010021143 Hypoxia Diseases 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 150000002926 oxygen Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 208000024891 symptom Diseases 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 229910017947 MgOx Inorganic materials 0.000 description 1
- 238000006124 Pilkington process Methods 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 239000005354 aluminosilicate glass Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001784 detoxification Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000000414 obstructive effect Effects 0.000 description 1
- 150000007524 organic acids Chemical class 0.000 description 1
- 238000007500 overflow downdraw method Methods 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000010583 slow cooling Methods 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Dram (AREA)
Description
本発明は酸化物半導体を用いた半導体素子、例えば薄膜トランジスタ、該薄膜トランジスタを用いた半導体装置又は表示装置に関する。 The present invention relates to a semiconductor element using an oxide semiconductor, for example, a thin film transistor, a semiconductor device using the thin film transistor, or a display device.
液晶表示装置に代表されるように、ガラス基板等の平板に形成される薄膜トランジスタは、アモルファスシリコン、多結晶シリコンによって作製されている。アモルファスシリコンを用いた薄膜トランジスタは、電界効果移動度が低いもののガラス基板の大面積化に対応することができ、一方、結晶シリコンを用いた薄膜トランジスタは電界効果移動度は高いものの、レーザアニール等の結晶化工程が必要であり、ガラス基板の大面積化には必ずしも適応しないといった特性を有している。 As represented by a liquid crystal display device, a thin film transistor formed on a flat plate such as a glass substrate is made of amorphous silicon or polycrystalline silicon. A thin film transistor using amorphous silicon can cope with an increase in the area of a glass substrate although the field effect mobility is low, while a thin film transistor using crystalline silicon has a high field effect mobility, but a crystal such as laser annealing. Therefore, it has a characteristic that it is not necessarily adapted to increase the area of the glass substrate.
これに対し、酸化物半導体を用いて薄膜トランジスタを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛（ＺｎＯ）や、ＩｎＧａＯ３（ＺｎＯ）ｍを用いて薄膜トランジスタを作製し、画像表示装置のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
酸化物半導体をチャネル形成領域とする薄膜トランジスタは、アモルファスシリコンを用いた薄膜トランジスタよりも動作速度が速く、多結晶シリコンを用いた薄膜トランジスタよりも製造工程が簡単であるといった特性を有している。一方、酸化物半導体をチャネル形成領域とする薄膜トランジスタは、オフ電流が増大してしまうといった問題を有している。ここでオフ電流とはトランジスタがオフ状態にあるときに、ソースとドレイン間に流れる電流をいう。 A thin film transistor using an oxide semiconductor as a channel formation region has characteristics such that an operation speed is higher than that of a thin film transistor using amorphous silicon and a manufacturing process is simpler than that of a thin film transistor using polycrystalline silicon. On the other hand, a thin film transistor using an oxide semiconductor as a channel formation region has a problem in that off-state current increases. Here, off-state current refers to current that flows between a source and a drain when a transistor is in an off state.
そこで本発明は、酸化物半導体をチャネル形成領域とする薄膜トランジスタのオフ電流を低減することを目的の一とする。 Thus, an object of the present invention is to reduce off-state current of a thin film transistor in which an oxide semiconductor is used as a channel formation region.
本発明の例示的な一態様は、酸化物半導体層をチャネル形成領域とする薄膜トランジスタであって、該酸化物半導体層のゲート絶縁層とは反対側（バックチャネル側）であって、保護膜である絶縁膜と接する面の酸素濃度を制御することを要旨とする。すなわち、当該酸化物半導体層のバックチャネル側の面の酸素濃度を高くして、オフ電流の低減を図らんとするものである。酸化物半導体の酸素濃度を高くすることで微結晶の生成が抑制され非晶質化する。酸化物半導体において酸素濃度が高く非晶質化した領域は高抵抗化するので、電流は流れにくくなる。 One exemplary embodiment of the present invention is a thin film transistor in which an oxide semiconductor layer is used as a channel formation region, the oxide semiconductor layer being on a side opposite to a gate insulating layer (a back channel side), The gist is to control the oxygen concentration of the surface in contact with a certain insulating film. That is, the oxygen concentration of the surface on the back channel side of the oxide semiconductor layer is increased to reduce off-state current. By increasing the oxygen concentration of the oxide semiconductor, formation of microcrystals is suppressed and the oxide semiconductor becomes amorphous. In an oxide semiconductor, a region where the oxygen concentration is high and amorphous is increased in resistance, so that current hardly flows.
本発明の例示的な一態様は、酸化物半導体層をチャネル形成領域とする薄膜トランジスタであって、該酸化物半導体層のゲート絶縁層とは反対側（バックチャネル側）であって、保護膜である絶縁膜と接する面に酸素ラジカル処理を行うことを要旨とする。すなわち、当該酸化物半導体層のバックチャネル側の面に酸素プラズマ処理を行うことで、該酸化物半導体の酸素濃度を高くして、オフ電流の低減を図らんとするものである。代表的な酸素プラズマ処理は、酸素ガスのグロー放電プラズマで生成されたラジカルで酸化物半導体の表面を処理することであるが、プラズマを生成するガスとしては酸素のみでなく、酸素ガスと希ガスの混合ガスであってもよい。 One exemplary embodiment of the present invention is a thin film transistor in which an oxide semiconductor layer is used as a channel formation region, the oxide semiconductor layer being on a side opposite to a gate insulating layer (a back channel side), The gist is to perform oxygen radical treatment on a surface in contact with a certain insulating film. In other words, oxygen plasma treatment is performed on the surface of the oxide semiconductor layer on the back channel side so that the oxygen concentration of the oxide semiconductor is increased and the off-state current is reduced. A typical oxygen plasma treatment is to treat the surface of an oxide semiconductor with radicals generated by glow discharge plasma of oxygen gas. As a gas for generating plasma, not only oxygen but also oxygen gas and rare gas are used. The mixed gas may be used.
酸化物半導体として、代表的にはインジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物半導体膜が適用される。他の材料として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）のいずれか一をタングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）と置換したものも含まれる。
なお、以下の説明においてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用いて形成された半導体層を「ＩＧＺＯ半導体層」とも記す。
As the oxide semiconductor, an oxide semiconductor film containing indium (In), gallium (Ga), and zinc (Zn) is typically used. As another material, any one of indium (In), gallium (Ga), and zinc (Zn) is tungsten (W), molybdenum (Mo), titanium (Ti), nickel (Ni), and aluminum (Al). Substitutions are also included.
Note that in the following description, a semiconductor layer formed using an oxide semiconductor film containing In, Ga, and Zn is also referred to as an “IGZO semiconductor layer”.
酸化物半導体の酸素濃度を高くすることで微結晶の生成が抑制され非晶質化する。酸化物半導体において酸素濃度が高く非晶質化した領域は高抵抗化するので、電流が流れにくくなる。すなわち、バックチャネル側であって保護膜である絶縁膜と接する領域の酸素濃度を高めることで、オフ電流を低減することができる。 By increasing the oxygen concentration of the oxide semiconductor, formation of microcrystals is suppressed and the oxide semiconductor becomes amorphous. In an oxide semiconductor, a region where the oxygen concentration is high and amorphous is increased in resistance, so that current hardly flows. That is, the off-state current can be reduced by increasing the oxygen concentration in a region on the back channel side and in contact with the insulating film which is a protective film.
本発明は、薄膜トランジスタのチャネルを形成する半導体層として酸素過剰型の酸化物半導体層を用い、ソース領域及びドレイン領域として酸素欠乏型の酸化物半導体層を用いる。ソース領域及びドレイン領域の酸素欠乏酸化物半導体層は結晶粒を有している。 In the present invention, an oxygen-rich oxide semiconductor layer is used as a semiconductor layer for forming a channel of a thin film transistor, and an oxygen-deficient oxide semiconductor layer is used as a source region and a drain region. The oxygen-deficient oxide semiconductor layer in the source region and the drain region has crystal grains.
酸素欠乏型の酸化物半導体層は微結晶粒を有し、これをソース領域またはドレイン領域として積極的に設けることにより、金属層であるソース電極層またはドレイン電極層と、酸化物半導体層との間を良好な接合としてショットキー接合に比べて熱的にも安定動作を有せしめる。 An oxygen-deficient oxide semiconductor layer has microcrystalline grains, and is provided as a source region or a drain region so that a source electrode layer or a drain electrode layer that is a metal layer and an oxide semiconductor layer are provided. Compared to a Schottky junction, it provides stable operation even when the gap is good.
また、チャネルのキャリアを供給する（ソース側）、またはチャネルのキャリアを安定して吸収する（ドレイン側）、または抵抗成分をソース電極層（またはドレイン電極層）との界面に作らないためにも積極的に微結晶粒を有するソース領域またはドレイン領域を設けることは価値がある。また、高いドレイン電圧でも良好な移動度を保持するためにも低抵抗化は重要である。 In addition, in order not to supply channel carriers (source side), to absorb channel carriers stably (drain side), or to create a resistance component at the interface with the source electrode layer (or drain electrode layer) It is worth providing a source region or a drain region having positive microcrystal grains positively. In addition, low resistance is important in order to maintain good mobility even at a high drain voltage.
ここで、酸素過剰型の酸化物半導体層と、酸素欠乏型の酸化物半導体層の例を示す。サンプルはガラス基板上にＤＣスパッタ法によって４００ｎｍの酸化物半導体膜を成膜し、ＸＲＤ（Ｘ線解析）測定を行った。成膜条件は、圧力を０．４Ｐａとし、電力を５００Ｗとし、成膜温度を室温とし、アルゴンガス流量を１０ｓｃｃｍとし、酸素流量を５ｓｃｃｍとし、ターゲットは、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１を混合、焼結したターゲットを用いた。 Here, examples of an oxygen-excess type oxide semiconductor layer and an oxygen-deficient type oxide semiconductor layer are described. As a sample, a 400 nm oxide semiconductor film was formed on a glass substrate by a DC sputtering method, and XRD (X-ray analysis) measurement was performed. The film formation conditions are as follows: the pressure is 0.4 Pa, the power is 500 W, the film formation temperature is room temperature, the argon gas flow rate is 10 sccm, the oxygen flow rate is 5 sccm, and the target is In 2 O 3 : Ga 2 O 3 : A target obtained by mixing and sintering ZnO = 1: 1: 1 was used.
図７は、そのＸＲＤ測定チャートである。成膜直後のチャートが図７中でａｓ−ｄｅｐｏと示したものに相当する。また、図７には、成膜後に窒素雰囲気３５０℃、１時間の熱処理後のチャートと、成膜後に窒素雰囲気５００℃、１時間の熱処理後のチャートと、成膜後に窒素雰囲気６００℃、１時間の熱処理後のチャートと、成膜後に窒素雰囲気７００℃、１時間の熱処理後のチャートとを見比べるために、便宜上、並べて図示している。７００℃の熱処理後の試料では、明確に結晶を示すピークが３０〜３５°の範囲と、５５〜６０°の範囲とで観察される。 FIG. 7 is an XRD measurement chart thereof. The chart immediately after film formation corresponds to that shown as as-depo in FIG. 7 shows a chart after heat treatment for 1 hour in a nitrogen atmosphere at 350 ° C. after film formation, a chart after heat treatment for 1 hour in a nitrogen atmosphere at 500 ° C. after film formation, and a nitrogen atmosphere at 600 ° C. In order to compare the chart after the heat treatment for the time with the chart after the heat treatment for 1 hour at 700 ° C. in the nitrogen atmosphere after the film formation, they are shown side by side for convenience. In the sample after heat treatment at 700 ° C., peaks clearly showing crystals are observed in the range of 30 to 35 ° and in the range of 55 to 60 °.
結晶粒の有無や、結晶粒の大きさや、結晶粒の分布状態を調べるため、ガラス基板上にＤＣスパッタ法により５０ｎｍの酸化物半導体膜を成膜し、ＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ ｂｅａｍ）により端面を切り出し、高分解能透過電子顕微鏡（日立製作所製「Ｈ９０００−ＮＡＲ」：ＴＥＭ）で加速電圧を３００ｋＶとし、断面観察を行った。 In order to investigate the presence / absence of crystal grains, the size of crystal grains, and the distribution state of crystal grains, an oxide semiconductor film of 50 nm was formed on a glass substrate by DC sputtering, and the end face was cut out by FIB (Focused Ion beam). Then, the cross section was observed with a high-resolution transmission electron microscope (“H9000-NAR”: TEM manufactured by Hitachi, Ltd.) at an acceleration voltage of 300 kV.
Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１を混合、焼結したターゲットを用い、アルゴンガス流量５ｓｃｃｍ、酸素流量４０ｓｃｃｍとして酸素過多条件としてスパッタ成膜を行った試料１と、酸素ガスを導入せずにアルゴンガス流量４０ｓｃｃｍのみとし、他の条件を同じとした酸素欠乏条件でスパッタ成膜を行った試料２とを用意してそれぞれ断面観察を行った。 Using a target obtained by mixing and sintering In 2 O 3 : Ga 2 O 3 : ZnO = 1: 1: 1, a sample 1 on which sputter film formation was performed under an oxygen-excess condition with an argon gas flow rate of 5 sccm and an oxygen flow rate of 40 sccm; Sample 2 was prepared by performing sputter film formation under oxygen-deficient conditions in which only oxygen gas flow rate was 40 sccm without introducing oxygen gas and other conditions were the same, and cross-section observation was performed.
試料１を５０万倍で観察した結果が図８であり、試料２を５０万倍で観察した結果が図９である。試料１においては、酸化物半導体膜中に結晶粒は確認できないが、試料２において酸化物半導体膜中に直径１ｎｍ〜１０ｎｍ、代表的には２ｎｍ〜４ｎｍ程度の結晶粒が散在していることが確認できる。 The result of observing Sample 1 at 500,000 times is FIG. 8, and the result of observing Sample 2 at 500,000 times is FIG. In Sample 1, crystal grains cannot be confirmed in the oxide semiconductor film, but in Sample 2, crystal grains having a diameter of 1 nm to 10 nm, typically about 2 nm to 4 nm, are scattered in the oxide semiconductor film. I can confirm.
また、試料１の成膜条件の後、さらに窒素雰囲気３５０℃、１時間の熱処理を行った試料３と、試料２の成膜条件の後、さらに窒素雰囲気３５０℃、１時間の熱処理を行った試料４とを用意してそれぞれ断面観察を行った。 In addition, after the film formation conditions for sample 1, sample 3 was further subjected to heat treatment at 350 ° C. for 1 hour in a nitrogen atmosphere, and after the film formation conditions for sample 2 were further subjected to heat treatment at 350 ° C. for 1 hour in nitrogen atmosphere. Sample 4 was prepared and cross-sectional observation was performed for each.
試料３を５０万倍で観察した結果が図１０であり、試料４を５０万倍で観察した結果が図１１である。また、試料３においては、ＩＧＺＯ膜中に結晶粒は確認できないが、試料４において酸化物半導体膜中に直径１ｎｍ〜１０ｎｍ程度、代表的には２ｎｍ〜４ｎｍ程度の結晶粒が散在していることが確認できる。 The result of observing Sample 3 at 500,000 times is FIG. 10, and the result of observing Sample 4 at 500,000 times is FIG. In Sample 3, crystal grains cannot be confirmed in the IGZO film, but in Sample 4, crystal grains having a diameter of about 1 nm to 10 nm, typically about 2 nm to 4 nm are scattered in the oxide semiconductor film. Can be confirmed.
また、試料１乃至４を用いてＸＲＤ測定を行ったところ、図７に示したａｓ−ｄｅｐｏと示したものと、窒素雰囲気３５０℃、１時間の熱処理を行った試料と、それぞれ同様に明確に結晶を示すピークが確認できない結果が得られた。 Further, when XRD measurement was performed using samples 1 to 4, the sample shown as as-depo shown in FIG. 7 and the sample subjected to heat treatment at 350 ° C. for 1 hour in a nitrogen atmosphere were clearly and similarly shown. The result which cannot confirm the peak which shows a crystal | crystallization was obtained.
このように、スパッタ成膜条件を酸素過多条件とした試料１では結晶粒がＴＥＭ写真で確認されず、酸素欠乏条件とした試料２ではＴＥＭ写真で結晶粒が確認された原因を以下に示す。 As described above, the reason why the crystal grains were not confirmed in the TEM photograph in the sample 1 in which the sputter film forming condition was the oxygen-excess condition, and the reason why the crystal grains were confirmed in the TEM photograph in the sample 2 in which the oxygen-deficient condition was satisfied is shown below.
酸素欠乏条件とした試料２では、スパッタターゲットをＡｒでたたいた時に本来結晶化する化学量論比の粒にＡｒイオンのプラズマエネルギーが与えられ、飛翔中（ターゲットから基板まで）に結晶化、または粒子成長が行われる。よって、成膜中の結晶粒は角部も観察される。また、３５０℃で熱処理すると、結晶粒の周辺のアモルファス成分の酸素と反応して、図１１に示すように図９に比べて結晶粒の粒界はぼける、即ち不明瞭になる傾向が観察されている。アモルファス成分内での結晶の秩序性が結晶粒より周辺に発展成長していっていると考えられる。 In Sample 2 under oxygen-deficient conditions, Ar ion plasma energy is applied to the stoichiometric grains that are originally crystallized when the sputtering target is struck with Ar, and crystallized during flight (from the target to the substrate). Or particle growth is performed. Therefore, the corners of the crystal grains during film formation are also observed. Further, when the heat treatment is performed at 350 ° C., it is observed that the grain boundary of the crystal grain reacts with the oxygen of the amorphous component around the crystal grain and the grain boundary of the crystal grain is blurred as shown in FIG. ing. It is thought that the ordering of crystals within the amorphous component develops and grows around the crystal grains.
よって、酸素欠乏条件でより酸素濃度の少ない酸化物半導体膜が形成され、ｎ＋型がより高濃度キャリア領域をもって構成されると考えられる。この結晶粒の生成過程より、ターゲットの成分比、成膜圧力、反応性スパッタの成膜条件などを適宜調節することで結晶粒の密度や、直径サイズは、１ｎｍ〜１０ｎｍの範囲で調節されうると言える。 Therefore, it is considered that an oxide semiconductor film having a lower oxygen concentration is formed under oxygen-deficient conditions, and the n + type is configured with a higher concentration carrier region. From this crystal grain generation process, the density and diameter size of the crystal grains can be adjusted in the range of 1 nm to 10 nm by appropriately adjusting the target component ratio, film forming pressure, film forming conditions for reactive sputtering, and the like. It can be said.
一方、酸素過多条件とした試料１ではスパッタターゲットをたたいて飛翔中にプラズマエネルギーで結晶成長を生じたくても同時に酸素が過剰にあるため、各元素は酸素と反応が強く、酸化物半導体膜の結晶成長メカニズムをともなうことができず、ガラス状（アモルファス状）で基板上に全ての成分が成膜される。 On the other hand, in sample 1 with oxygen-excess conditions, even if it is desired to generate crystal growth with plasma energy during flight by hitting a sputter target, oxygen is excessive at the same time, so that each element has a strong reaction with oxygen, and the oxide semiconductor film The crystal growth mechanism cannot be accompanied, and all components are deposited on the substrate in a glassy (amorphous) form.
もちろん、酸素欠乏条件と酸素過多条件の中間の条件は、スパッタ成膜の酸素の混入の程度でプロセスが調節される。また、スパッタ法はターゲットに対して強いエネルギーをＡｒイオンで与えるため、本体、成膜された酸化物半導体中には強い歪エネルギーが内在すると考えられる。この歪エネルギーを解放するため２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行う。この熱処理により原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、成膜と熱処理（光アニールも含む）は重要である。なお、２００℃〜６００℃の熱処理は、７００℃を超えた熱処理のように、原子の大きな移動による単結晶成長までには至っていない。 Of course, the process between the oxygen deficient condition and the oxygen-excess condition is controlled by the degree of oxygen mixing in the sputter film formation. Further, since the sputtering method gives strong energy to the target by Ar ions, it is considered that strong strain energy is inherent in the main body and the oxide semiconductor film. In order to release the strain energy, heat treatment is performed at 200 ° C. to 600 ° C., typically 300 ° C. to 500 ° C. This heat treatment causes rearrangement at the atomic level. Film formation and heat treatment (including optical annealing) are important because strain that hinders carrier movement is released by this heat treatment. Note that the heat treatment at 200 ° C. to 600 ° C. does not reach the single crystal growth due to the large movement of atoms, unlike the heat treatment at over 700 ° C.
７００℃以上の加熱温度では明瞭な結晶成長が観察され、図７に示すようにＸＲＤでも結晶ピークが観察される。一方、酸素欠乏条件と酸素過多条件の両方とも、図７に示すように、ＸＲＤ測定では結晶成分またはその結晶の程度が少ないためか、結晶粒の大きさが小さいためか、その他の要因のためかは不明であるが、観測されない。 Clear crystal growth is observed at a heating temperature of 700 ° C. or higher, and a crystal peak is also observed by XRD as shown in FIG. On the other hand, both the oxygen-deficient condition and the oxygen-excess condition, as shown in FIG. 7, are due to other factors such as the crystal component or the degree of crystal in XRD measurement is small, the crystal grain size is small, or the like. It is unknown, but not observed.
図１２はスパッタリング法で、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１を混合、焼結したターゲットを用い、アルゴンと酸素の混合ガスをスパッタガスとして、酸素分圧を変化させて得られた酸化物半導体膜の導電率を示す。サンプルはいずれもスパッタ成膜後に３５０℃で熱処理を行ったものである。 FIG. 12 shows a sputtering method in which In 2 O 3 : Ga 2 O 3 : ZnO = 1: 1: 1 is mixed and sintered, and a mixed gas of argon and oxygen is used as a sputtering gas to change the oxygen partial pressure. The electrical conductivity of the oxide semiconductor film obtained by performing is shown. All samples were heat-treated at 350 ° C. after sputtering film formation.
図１２のグラフより、酸素分圧が０％のサンプルの導電率が高く、酸素分圧が１０〜４０％の領域では１×１０−４Ｓ／ｃｍ程度の導電率が得られている。この結果は、グラフの横軸をスパッタガスの酸素分圧で表しているが、酸素分圧の増加とともに酸化物半導体膜中に取り込まれる酸素の量も増加することから、酸化物半導体膜中の酸素濃度の増加と共に導電率が低下することを示している。すなわち、酸素欠乏型の酸化物半導体膜では、１×１０−１Ｓ／ｃｍ以上の導電率が得られ、酸素過剰型の酸化物半導体膜では概略１×１０−４Ｓ／ｃｍ程度かそれ以下の導電率となっている。この結果は、図８乃至図１１で示す電子顕微鏡写真の結果とも対応しており、酸素欠乏型の酸化物半導体膜では微結晶粒の存在により導電率が高くなっている。 From the graph of FIG. 12, the conductivity of the sample having an oxygen partial pressure of 0% is high, and the conductivity of about 1 × 10 −4 S / cm is obtained in the region where the oxygen partial pressure is 10 to 40%. In this result, the horizontal axis of the graph is represented by the oxygen partial pressure of the sputtering gas. Since the amount of oxygen taken into the oxide semiconductor film increases as the oxygen partial pressure increases, It shows that the conductivity decreases with increasing oxygen concentration. That is, a conductivity of 1 × 10 −1 S / cm or more is obtained with an oxygen-deficient oxide semiconductor film, and approximately 1 × 10 −4 S / cm or less with an oxygen-rich oxide semiconductor film. Conductivity. This result corresponds to the result of the electron micrographs shown in FIGS. 8 to 11, and in the oxygen-deficient oxide semiconductor film, the conductivity is high due to the presence of microcrystalline grains.
以下に、酸素濃度により導電率が変化する酸化物半導体膜の特性を利用した薄膜トランジスタの実施形態について示す。 Hereinafter, embodiments of a thin film transistor using characteristics of an oxide semiconductor film whose conductivity changes with oxygen concentration will be described.
なお、以下に示す実施の形態は、本発明を例示するものであり、以下の説明に限定されず本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。 The following embodiments are examples of the present invention, and the present invention is not limited to the following description, and various modifications can be made without departing from the spirit and scope of the present invention. Those skilled in the art will readily understand. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in structures of the present invention described below, the same portions or portions having similar functions are denoted by the same reference numerals in different drawings, and description thereof is not repeated.
（実施の形態１）
本形態は、酸化物半導体をチャネル形成領域とする薄膜トランジスタのオフ電流を低減することを目的とする。以下に例示的な一実施形態を図１、図２、図３、図５を用いて説明する。
(Embodiment 1)
An object of this embodiment is to reduce off-state current of a thin film transistor in which an oxide semiconductor is used as a channel formation region. An exemplary embodiment will be described below with reference to FIGS. 1, 2, 3, and 5.
図１（Ａ１）及び（Ａ２）は薄膜トランジスタ１７０ａの構成を示す。ここで図１（Ａ１）は平面図を示し、図１（Ａ２）は図１（Ａ１）における線Ａ１−Ａ２の断面図である。図１（Ａ１）及び（Ａ２）は、基板１００上に、ゲート電極層１０１、ゲート絶縁層１０２、酸化物半導体層１０３、ソース領域１０４ａ、ドレイン領域１０４ｂ、ソース電極層１０５ａ、ドレイン電極層１０５ｂ、保護膜として用いる絶縁層１０８を示す。この構成によれば、ゲート絶縁層１０２に接して設けられる酸化物半導体層１０３が薄膜トランジスタのチャネル形成領域を構成する。 1A1 and 1A2 illustrate a structure of the thin film transistor 170a. Here, FIG. 1A1 is a plan view, and FIG. 1A2 is a cross-sectional view taken along line A1-A2 in FIG. 1A1 and 1A2 illustrate a gate electrode layer 101, a gate insulating layer 102, an oxide semiconductor layer 103, a source region 104a, a drain region 104b, a source electrode layer 105a, a drain electrode layer 105b, An insulating layer 108 used as a protective film is shown. According to this structure, the oxide semiconductor layer 103 provided in contact with the gate insulating layer 102 forms a channel formation region of the thin film transistor.
酸化物半導体層１０３と、ソース領域１４０ａ及びドレイン領域１０４ｂは共に酸化物半導体で形成される。ここで、酸化物半導体層１０３として酸素過剰型の酸化物半導体を用い、ソース領域１４０ａ及びドレイン領域１４０ｂとして酸素欠乏型の酸化物半導体を用いる。 The oxide semiconductor layer 103, the source region 140a, and the drain region 104b are both formed of an oxide semiconductor. Here, an oxygen-rich oxide semiconductor is used as the oxide semiconductor layer 103, and an oxygen-deficient oxide semiconductor is used as the source region 140a and the drain region 140b.
酸化物半導体層１０３としてＩｎ、Ｇａ、及びＺｎを含む酸素過剰型酸化物半導体膜を用い、ソース電極層１０５ａ又はドレイン電極層１０５ｂと酸化物導体層１０３との間に、酸素欠乏型酸化物半導体でソース領域１０４ａ及びドレイン領域１０４ｂを意図的に設けることによってオーミック性のコンタクトを形成する。また、酸化物半導体層１０３、ソース領域１０４ａ又はドレイン領域１０４ｂとして、Ｉｎ、Ｇａ、及びＺｎのいずれか一をタングステン、モリブデン、チタン、ニッケル、アルミニウムと置換してもよい。 An oxygen-excess oxide semiconductor film containing In, Ga, and Zn is used as the oxide semiconductor layer 103, and the oxygen-deficient oxide semiconductor is provided between the source electrode layer 105a or the drain electrode layer 105b and the oxide conductor layer 103. Thus, an ohmic contact is formed by intentionally providing the source region 104a and the drain region 104b. Further, as the oxide semiconductor layer 103, the source region 104a, or the drain region 104b, any one of In, Ga, and Zn may be replaced with tungsten, molybdenum, titanium, nickel, or aluminum.
酸素過剰型の酸化物半導体は、微結晶粒を含まず抵抗が高いのでチャネル形成領域とするのに好適である。一方、酸素欠乏酸化物半導体は微結晶粒を有している。結晶粒を有する酸素欠乏酸化物半導体層をソース領域１４０ａまたはドレイン領域１４０ｂとして積極的に設けることにより、金属層であるソース電極層１５０ａ及びドレイン電極層１５０ｂと、酸化物半導体層１０３との間を良好な接合としてショットキー接合に比べて熱的にも安定動作を有せしめることが可能となる。 An oxygen-excess type oxide semiconductor is suitable for a channel formation region because it does not contain microcrystalline grains and has high resistance. On the other hand, an oxygen-deficient oxide semiconductor has microcrystalline grains. By actively providing an oxygen-deficient oxide semiconductor layer having crystal grains as the source region 140a or the drain region 140b, a space between the source electrode layer 150a and the drain electrode layer 150b which are metal layers and the oxide semiconductor layer 103 is formed. As a good junction, it is possible to have a thermally stable operation as compared with a Schottky junction.
また、チャネルのキャリアを供給する（ソース側）、またはチャネルのキャリアを安定して吸収する（ドレイン側）、または抵抗成分をソース電極層１５０ａ（またはドレイン電極層１５０ｂ）との界面に作らないためにも積極的に結晶粒を有するソース領域１４０ａ及びドレイン領域１４０ｂを設けることは重要である。高いドレイン電圧でも良好な移動度を保持するためにも低抵抗化は重要である。 In addition, channel carriers are supplied (source side), channel carriers are stably absorbed (drain side), or a resistance component is not formed at the interface with the source electrode layer 150a (or the drain electrode layer 150b). In addition, it is important to provide the source region 140a and the drain region 140b having positive crystal grains. Low resistance is important for maintaining good mobility even at high drain voltages.
酸化物半導体層１０３のゲート絶縁層１０２とは反対側の面であって、ソース領域１０４ａとドレイン領域１０４ｂの間の領域（チャネルエッチ部）には、酸素プラズマ処理によって形成された高抵抗域１０６を有している。同様に、酸素欠乏型の酸化物半導体で形成されるソース領域１４０ａ及びドレイン領域１４０ｂの内側側面部にも高抵抗領域１０７が酸素プラズマ処理によって形成される。代表的な酸素プラズマ処理は、酸素ガスのグロー放電プラズマで生成されたラジカルで酸化物半導体の表面を処理することであるが、プラズマを生成するガスとしては酸素のみでなく、酸素ガスと希ガスの混合ガスであってもよい。 A high resistance region 106 formed by oxygen plasma treatment is formed on the surface of the oxide semiconductor layer 103 opposite to the gate insulating layer 102 and between the source region 104a and the drain region 104b (channel etch portion). have. Similarly, the high resistance region 107 is also formed by oxygen plasma treatment on the inner side surfaces of the source region 140a and the drain region 140b formed of an oxygen-deficient oxide semiconductor. A typical oxygen plasma treatment is to treat the surface of an oxide semiconductor with radicals generated by glow discharge plasma of oxygen gas. As a gas for generating plasma, not only oxygen but also oxygen gas and rare gas are used. The mixed gas may be used.
図１（Ａ２）は、ソース領域１０４ａとドレイン領域１０４ｂとの間の酸化物半導体層１０３の一部がエッチングされたチャネルエッチ型の薄膜トランジスタであるが、チャネルエッチ部は、工程中に酸素が抜けて酸素欠乏型の酸化物半導体層となりやすい。そこで、酸素プラズマ処理によって酸化物半導体層１０３に形成される高抵抗領域１０６は、他の領域に比べて酸素濃度が同じか、むしろ高くなるようにする。酸化物半導体中に過剰な酸素が導入して高抵抗化を図るためである。 FIG. 1A2 illustrates a channel-etched thin film transistor in which part of the oxide semiconductor layer 103 between the source region 104a and the drain region 104b is etched. In the channel-etched portion, oxygen is released during the process. Thus, an oxygen-deficient oxide semiconductor layer is likely to be obtained. Therefore, the high resistance region 106 formed in the oxide semiconductor layer 103 by the oxygen plasma treatment is made to have the same or higher oxygen concentration than other regions. This is because excessive oxygen is introduced into the oxide semiconductor to increase resistance.
また、酸素欠乏型の酸化物半導体で形成されるソース領域１４０ａ及びドレイン領域１４０ｂは導電率が高いが、酸素プラズマ処理により膜中に酸素を含ませ、酸素過剰型の酸化物半導体とすることで、高抵抗化を図ることができる。すなわち、酸素プラズマ処理により、当初１×１０−１Ｓ／ｃｍ以上の導電率であったものが、１×１０−４Ｓ／ｃｍ程度にまで導電率を低減させることが可能となる。
これにより、ソースとドレイン間であって、チャネルエッチ部流れるリーク電流を低減させることができる。
In addition, although the source region 140a and the drain region 140b formed of an oxygen-deficient oxide semiconductor have high conductivity, oxygen is contained in the film by an oxygen plasma treatment to form an oxygen-excess oxide semiconductor. High resistance can be achieved. That is, the oxygen plasma treatment can reduce the conductivity from the initial conductivity of 1 × 10 −1 S / cm or higher to about 1 × 10 −4 S / cm.
As a result, the leakage current flowing between the source and the drain and flowing in the channel etch portion can be reduced.
絶縁層１０８は、酸化シリコン又は酸化アルミニウムで形成する。また、酸化シリコン又は酸化アルミニウム上に窒化シリコン、窒化アルミニウム、酸化窒化シリコン又は酸化窒化アルミニウムを積層することで、保護膜としてより機能を高めることができる。いずれにしても、酸化物半導体層１０３の高抵抗領域１０６と接する領域は酸化物による絶縁層１０８と接するようにすることが好ましい。高抵抗領域１０６の酸素欠乏を防ぐためである。
また、高抵抗領域１０６が窒化物による絶縁層と直接的に接しない構成とすることで、窒化物中の水素が拡散して高抵抗領域１０６、すなわち酸化物半導体層１０３に水酸基などに起因する欠陥を生成するのを防ぐことができる。
The insulating layer 108 is formed using silicon oxide or aluminum oxide. In addition, by stacking silicon nitride, aluminum nitride, silicon oxynitride, or aluminum oxynitride over silicon oxide or aluminum oxide, the function of the protective film can be further increased. In any case, the region in contact with the high resistance region 106 of the oxide semiconductor layer 103 is preferably in contact with the insulating layer 108 made of oxide. This is to prevent oxygen deficiency in the high resistance region 106.
Further, when the high resistance region 106 is not in direct contact with the nitride insulating layer, hydrogen in the nitride is diffused and the high resistance region 106, that is, the oxide semiconductor layer 103 is caused by a hydroxyl group or the like. Generation of defects can be prevented.
図１（Ａ１）及び（Ａ２）の薄膜トランジスタ１７０ａは、ソース領域１０４ａ及びドレイン領域１０４ｂとソース電極層１０５ａ及びドレイン電極層１０５ｂとを別のマスクを用いてエッチング加工した例であり、ソース領域１０４ａ及びドレイン領域１０４ｂとソース電極層１０５ａ及びドレイン電極層１０５ｂとは形状が異なる例を示す。 A thin film transistor 170a in FIGS. 1A1 and 1A2 is an example in which a source region 104a and a drain region 104b, and a source electrode layer 105a and a drain electrode layer 105b are etched using different masks. An example in which the drain region 104b, the source electrode layer 105a, and the drain electrode layer 105b are different in shape is shown.
図１（Ｂ１）及び（Ｂ２）は薄膜トランジスタ１７０ｂの構成を示す。ここで図１（Ｂ１）は平面図を示し、図１（Ｂ２）は図１（Ｂ１）における線Ｂ１−Ｂ２の断面図である。 1B1 and 1B2 illustrate the structure of the thin film transistor 170b. 1B1 is a plan view, and FIG. 1B2 is a cross-sectional view taken along line B1-B2 in FIG. 1B1.
図１（Ｂ１）及び（Ｂ２）の薄膜トランジスタ１７０ｂは、ソース領域１０４ａ及びドレイン領域１０４ｂとソース電極層１０５ａ及びドレイン電極層１０５ｂとを同じマスクを用いてエッチング加工した例であり、ソース領域１０４ａ及びドレイン領域１０４ｂとソース電極層１０５ａ及びドレイン電極層１０５ｂとは同様な形状を反映している例を示す。酸化物半導体層１０３の高抵抗領域１０６及び高抵抗領域１０７の構成は図１（Ａ２）と同様である。 A thin film transistor 170b in FIGS. 1B1 and 1B2 is an example in which the source region 104a and the drain region 104b, the source electrode layer 105a, and the drain electrode layer 105b are etched using the same mask. An example in which the region 104b, the source electrode layer 105a, and the drain electrode layer 105b reflect similar shapes is shown. The structures of the high resistance region 106 and the high resistance region 107 in the oxide semiconductor layer 103 are similar to those in FIG.
また、図１（Ａ１）、（Ａ２）、（Ｂ１）及び（Ｂ２）の薄膜トランジスタ１７０ａ、薄膜トランジスタ１７０ｂは、酸化物半導体層１０３上において、ソース電極層１０５ａ及びドレイン電極層１０５ｂの端部とソース領域１０４ａ及びドレイン領域１０４ｂの端部が一致せず、ソース領域１０４ｂ及びドレイン領域１０４ｂが一部露出している例である。 In addition, the thin film transistors 170a and 170b in FIGS. 1A1, 1A2, 1B1, and 2B are provided over the oxide semiconductor layer 103 and the end portions of the source electrode layer 105a and the drain electrode layer 105b and the source region. In this example, the end portions of 104a and the drain region 104b do not coincide with each other, and the source region 104b and the drain region 104b are partially exposed.
一方、図２（Ａ１）及び（Ａ２）の薄膜トランジスタ１７０ｃは、酸化物半導体層１０３とソース領域１０４ａ及びドレイン領域１０４ｂとを同じマスクを用いてエッチング加工する例であり酸化物半導体層１０３とソース領域１０４ａ及びドレイン領域１０４ｂの端部は一致している。なお、図２（Ａ１）及び（Ａ２）の薄膜トランジスタ１７０ｃは、酸化物半導体層１０３上において、ソース電極層１０５ａ及びドレイン電極層１０５ｂの端部とソース領域１０４ａ及びドレイン領域１０４ｂの端部も一致する例である。 On the other hand, the thin film transistor 170c in FIGS. 2A1 and 2A2 is an example in which the oxide semiconductor layer 103, the source region 104a, and the drain region 104b are etched using the same mask. The ends of 104a and drain region 104b are coincident. Note that in the thin film transistor 170c in FIGS. 2A1 and 2A2, the end portions of the source electrode layer 105a and the drain electrode layer 105b and the end portions of the source region 104a and the drain region 104b are aligned with each other over the oxide semiconductor layer 103. It is an example.
次に、図１（Ａ１）及び（Ａ２）の薄膜トランジスタ１７０ａの作製方法を図３の（Ａ）乃至（Ｇ）を用いて説明する。 Next, a method for manufacturing the thin film transistor 170a in FIGS. 1A1 and 1A2 is described with reference to FIGS.
基板１００上にゲート電極層１０１、ゲート絶縁層１０２、酸化物半導体膜１１１を形成する（図３（Ａ）参照。）。基板１００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。基板１００の大きさは、３２０ｍｍ×４００ｍｍ、３７０ｍｍ×４７０ｍｍ、５５０ｍｍ×６５０ｍｍ、６００ｍｍ×７２０ｍｍ、６８０ｍｍ×８８０ｍｍ、７３０ｍｍ×９２０ｍｍ、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３００ｍｍ、１５００ｍｍ×１８００ｍｍ、１９００ｍｍ×２２００ｍｍ、２１６０ｍｍ×２４６０ｍｍ、２４００ｍｍ×２８００ｍｍ、又は２８５０ｍｍ×３０５０ｍｍ等を用いることができる。 A gate electrode layer 101, a gate insulating layer 102, and an oxide semiconductor film 111 are formed over the substrate 100 (see FIG. 3A). The substrate 100 is a heat-resistant material that can withstand the processing temperature of this manufacturing process, in addition to an alkali-free glass substrate, a ceramic substrate, or the like manufactured by a fusion method or a float method, such as barium borosilicate glass, aluminoborosilicate glass, or aluminosilicate glass. A plastic substrate or the like having the above can be used. Alternatively, a substrate in which an insulating film is provided on the surface of a metal substrate such as a stainless alloy may be used. The size of the substrate 100 is 320 mm × 400 mm, 370 mm × 470 mm, 550 mm × 650 mm, 600 mm × 720 mm, 680 mm × 880 mm, 730 mm × 920 mm, 1000 mm × 1200 mm, 1100 mm × 1250 mm, 1150 mm × 1300 mm, 1500 mm × 1800 mm, 1900 mm × 2200 mm 2160 mm × 2460 mm, 2400 mm × 2800 mm, 2850 mm × 3050 mm, or the like can be used.
ゲート電極層１０１は、チタン、モリブデン、クロム、タンタル、タングステン、アルミニウムなどの金属材料またはその合金材料を用いて形成する。ゲート電極層１０１は、スパッタ法や真空蒸着法で基板１００上に導電膜を形成し、当該導電膜上にフォトリソグラフィ技術またはインクジェット法によりマスクを形成し、当該マスクを用いて導電膜をエッチングすることで、形成することができる。また、銀、金、銅などの導電性ナノペーストを用いてインクジェット法により吐出し焼成して、ゲート電極層１０１を形成することができる。なお、ゲート電極層１０１の密着性向上と基板や下地膜への拡散を防ぐバリアメタルとして、上記金属材料の窒化物膜を、基板１００及びゲート電極層１０１の間に設けてもよい。また、ゲート電極層１０１は単層構造としても積層構造としてもよく、例えば基板１００側からモリブデン膜とアルミニウム膜との積層、モリブデン膜とアルミニウムとネオジムとの合金膜との積層、チタン膜とアルミニウム膜との積層、チタン膜、アルミニウム膜及びチタン膜との積層などを用いることができる。 The gate electrode layer 101 is formed using a metal material such as titanium, molybdenum, chromium, tantalum, tungsten, or aluminum, or an alloy material thereof. For the gate electrode layer 101, a conductive film is formed over the substrate 100 by a sputtering method or a vacuum evaporation method, a mask is formed over the conductive film by a photolithography technique or an inkjet method, and the conductive film is etched using the mask. Thus, it can be formed. Alternatively, the gate electrode layer 101 can be formed by discharging a conductive nanopaste of silver, gold, copper, or the like by an inkjet method and baking. Note that a nitride film of the above metal material may be provided between the substrate 100 and the gate electrode layer 101 as a barrier metal that prevents adhesion to the gate electrode layer 101 and diffusion to the substrate or the base film. The gate electrode layer 101 may have a single-layer structure or a stacked structure. For example, a stack of a molybdenum film and an aluminum film, a stack of a molybdenum film, an alloy film of aluminum and neodymium, a titanium film and an aluminum film from the substrate 100 side. A laminate with a film, a laminate with a titanium film, an aluminum film, a titanium film, or the like can be used.
ゲート絶縁層１０２は、スパッタ法を用いて酸化シリコン膜などの絶縁膜で形成する。また、ゲート絶縁層１０２として、スパッタ法によりゲート電極層１０１上に窒化シリコン膜を形成し、窒化シリコン膜上にスパッタ法により酸化シリコン膜を積層してもよい。また、ゲート絶縁層１０２として、アルミニウム、イットリウム、又はハフニウムの酸化物、窒化物、酸化窒化物、又は窒化酸化物の一種又はそれらの化合物を少なくとも２種以上含む化合物を用いることもできる。また、ゲート絶縁層１０２に、塩素、フッ素などのハロゲン元素を含ませてもよい。ゲート絶縁層１０２中のハロゲン元素の濃度は、濃度ピークにおいて１×１０１５ａｔｏｍｓ／ｃｍ３以上１×１０２０ａｔｏｍｓ／ｃｍ３以下とすればよい。 The gate insulating layer 102 is formed using an insulating film such as a silicon oxide film by a sputtering method. Alternatively, as the gate insulating layer 102, a silicon nitride film may be formed over the gate electrode layer 101 by a sputtering method, and a silicon oxide film may be stacked over the silicon nitride film by a sputtering method. Alternatively, the gate insulating layer 102 can be formed using an oxide, nitride, oxynitride, or nitride oxide of aluminum, yttrium, or hafnium, or a compound containing at least two of these compounds. Further, the gate insulating layer 102 may contain a halogen element such as chlorine or fluorine. The concentration of the halogen element in the gate insulating layer 102 may be 1 × 10 15 atoms / cm 3 or more and 1 × 10 20 atoms / cm 3 or less at the concentration peak.
ゲート絶縁層に含まれる水素が酸化物半導体層の酸素と反応するとＨ２ＯやＯＨを作りやすく、キャリアキラーとしての阻害要因となり、信頼性の劣化を招く恐れがある。即ち、プラズマＣＶＤ法で水素を含む絶縁膜をゲート絶縁層として用いる場合、ゲート絶縁層の水素が、酸素過剰酸化物半導体層の酸素と反応してしまう恐れがあるため、好ましくない。従って、ゲート絶縁層の水素濃度は、ＳＩＭＳ（二次イオン質量分析計）を用いた分析により得られる濃度ピークが２×１０１９ｃｍ−３以下とすることが好ましい。 When hydrogen contained in the gate insulating layer reacts with oxygen in the oxide semiconductor layer, it is easy to form H 2 O or OH, which becomes an obstructive factor as a carrier killer and may cause deterioration in reliability. That is, when an insulating film containing hydrogen is used as a gate insulating layer by a plasma CVD method, hydrogen in the gate insulating layer may react with oxygen in the oxygen-excess oxide semiconductor layer, which is not preferable. Accordingly, the hydrogen concentration of the gate insulating layer is preferably 2 × 10 19 cm −3 or less at a concentration peak obtained by analysis using SIMS (secondary ion mass spectrometer).
ゲート絶縁層１０２中の水素をより少なくするため、ゲート絶縁層１０２を単結晶シリコンのターゲットを用いてアルゴンガスと酸素ガスを用い、スパッタリング法で成膜する。この成膜法によれば、ゲート絶縁層１０２に含まれる水素を少なくすることが出来、ゲート絶縁層１０２中の水素が拡散し、半導体膜１１１中の過剰な酸素と反応して欠陥を生成することを防ぐことができる。 In order to reduce hydrogen in the gate insulating layer 102, the gate insulating layer 102 is formed by a sputtering method using a single crystal silicon target with an argon gas and an oxygen gas. According to this film formation method, hydrogen contained in the gate insulating layer 102 can be reduced, hydrogen in the gate insulating layer 102 diffuses, and reacts with excess oxygen in the semiconductor film 111 to generate defects. Can be prevented.
そのため、スパッタリング装置のチャンバー内をクライオポンプなどで真空排気し、到達最低圧力を１×１０−７〜１×１０−１０Ｔｏｒｒ（約１×１０−５Ｐａ以上１×１０−８Ｐａ）の超高真空領域、所謂、ＵＨＶ領域中でスパッタを行うことが好ましい。また、ゲート絶縁層１０２と半導体膜１１１の界面を大気に触れさせないように連続的に積層する際、ゲート絶縁層１０２の表面に酸素ラジカル処理を行い、表面を酸素過剰領域とすることは、その後の工程での信頼性向上のための熱処理において、酸素の半導体膜１１１界面の改質のための供給源を作る上で有効である。 Therefore, the inside of the chamber of the sputtering apparatus is evacuated by a cryopump or the like, and the ultimate pressure is over 1 × 10 −7 to 1 × 10 −10 Torr (about 1 × 10 −5 Pa or more and 1 × 10 −8 Pa). It is preferable to perform sputtering in a high vacuum region, so-called UHV region. In addition, when the interface between the gate insulating layer 102 and the semiconductor film 111 is continuously stacked so as not to be exposed to the atmosphere, oxygen radical treatment is performed on the surface of the gate insulating layer 102 so that the surface becomes an oxygen-excess region. In the heat treatment for improving the reliability in this step, it is effective to create a supply source for modifying the interface of the oxygen semiconductor film 111.
連続成膜をして、ゲート絶縁層１０２と半導体膜１１１の界面に水分を付着させないことも重要である。そのために、ゲート絶縁層１０２及び酸化物半導体膜１１１はマルチチャンバ構成のスパッタリング装置を用いることで、大気に曝さずに連続的に形成することができる。連続して成膜すると、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができる。 It is also important that the film is continuously formed so that moisture does not adhere to the interface between the gate insulating layer 102 and the semiconductor film 111. Therefore, the gate insulating layer 102 and the oxide semiconductor film 111 can be continuously formed without being exposed to the air by using a sputtering apparatus having a multi-chamber structure. When the films are continuously formed, each stacked interface can be formed without being contaminated by atmospheric components or contaminating impurity elements floating in the atmosphere.
アクティブマトリクス型の表示装置においては、回路を構成する薄膜トランジスタの電気特性が重要であり、この電気特性が表示装置の性能を左右する。特に、薄膜トランジスタの電気特性のうち、しきい値電圧（Ｖｔｈ）が重要である。電界効果移動度が高くともしきい値電圧値が高い、或いはしきい値電圧値がマイナスであると、回路として制御することが困難である。しきい値電圧値が高く、しきい値電圧の絶対値が大きい薄膜トランジスタの場合には、駆動電圧が低い状態では薄膜トランジスタとしてのスイッチング機能を果たすことができず、負荷となる恐れがある。また、しきい値電圧値がマイナスであると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりやすい。 In an active matrix display device, the electrical characteristics of the thin film transistors constituting the circuit are important, and the electrical characteristics affect the performance of the display device. In particular, the threshold voltage (Vth) is important among the electrical characteristics of thin film transistors. Even if the field effect mobility is high, if the threshold voltage value is high or the threshold voltage value is negative, it is difficult to control the circuit. In the case of a thin film transistor having a high threshold voltage value and a large absolute value of the threshold voltage, the switching function as the thin film transistor cannot be achieved in a state where the drive voltage is low, which may cause a load. Further, when the threshold voltage value is negative, a so-called normally-on state where a current flows between the source electrode and the drain electrode even when the gate voltage is 0 V is likely to occur.
ｎチャネル型の薄膜トランジスタの場合、ゲート電圧に正の電圧を印加してはじめてチャネルが形成されて、ドレイン電流が流れ出すトランジスタが望ましい。駆動電圧を高くしないとチャネルが形成されないトランジスタや、負の電圧状態でもチャネルが形成されてドレイン電流が流れるトランジスタは、回路に用いる薄膜トランジスタとしては不向きである。よって、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用いる薄膜トランジスタのゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成されることが望ましい。 In the case of an n-channel thin film transistor, a transistor in which a channel is formed and drain current flows only after a positive voltage is applied to the gate voltage is desirable. A transistor in which a channel is not formed unless the driving voltage is increased or a transistor in which a channel is formed and a drain current flows even in a negative voltage state is not suitable as a thin film transistor used in a circuit. Therefore, it is desirable that a channel be formed with a positive threshold voltage where the gate voltage of a thin film transistor using an oxide semiconductor film containing In, Ga, and Zn is as close to 0 V as possible.
薄膜トランジスタのしきい値電圧は、酸化物半導体層の界面、即ち、酸化物半導体層とゲート絶縁層の界面に大きく影響すると考えられる。そこで、これらの界面を清浄な状態で形成することによって、薄膜トランジスタの電気特性を向上させるとともに、製造工程の複雑化を防ぐことができ、量産性と高性能の両方を備えた薄膜トランジスタを実現する。 The threshold voltage of the thin film transistor is considered to greatly affect the interface between the oxide semiconductor layer, that is, the interface between the oxide semiconductor layer and the gate insulating layer. Therefore, by forming these interfaces in a clean state, the electrical characteristics of the thin film transistor can be improved and the manufacturing process can be prevented from becoming complicated, and a thin film transistor having both mass productivity and high performance is realized.
特に酸化物半導体膜１１１とゲート絶縁層１０２との界面に大気中の水分が存在すると、薄膜トランジスタの電気的特性の劣化、しきい値電圧のばらつき、ノーマリーオンになりやすいといった問題を招く。酸化物半導体層とゲート絶縁層とを連続成膜することで、このような水素化合物を排除することができる。 In particular, when moisture in the air exists at the interface between the oxide semiconductor film 111 and the gate insulating layer 102, problems such as deterioration of electrical characteristics of the thin film transistor, variation in threshold voltage, and normally on are likely to occur. Such a hydrogen compound can be eliminated by continuously forming the oxide semiconductor layer and the gate insulating layer.
酸化物半導体膜１１１としては、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を形成する。例えば、酸化物半導体膜１１１として、スパッタリング法を用いて、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜１１１を膜厚５０ｎｍで形成する。具体的な条件例としては、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットを用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン又は酸素雰囲気下で成膜することができる。また、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。 As the oxide semiconductor film 111, an oxide semiconductor film containing In, Ga, and Zn is formed. For example, as the oxide semiconductor film 111, the oxide semiconductor film 111 containing In, Ga, and Zn is formed to a thickness of 50 nm by a sputtering method. As a specific condition example, using an oxide semiconductor target containing In, Ga, and Zn having a diameter of 8 inches, the distance between the substrate and the target is 170 mm, the pressure is 0.4 Pa, and the direct current (DC) power source is 0. The film can be formed in an atmosphere of 0.5 kW, argon or oxygen. A pulse direct current (DC) power supply is preferable because dust can be reduced and the film thickness can be uniform.
Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットを用いて、希ガス雰囲気下、または酸素雰囲気下で成膜する。ここでは酸素を限りなく多く酸化物半導体膜１１１に含ませるために、ターゲットとしてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体を用い、酸素のみの雰囲気下、または酸素が９０％以上、且つ、Ａｒが１０％以下の雰囲気下でパルスＤＣスパッタ法のスパッタリングを行い、酸素過剰の酸化物半導体膜１１１を形成する。 A film is formed in a rare gas atmosphere or an oxygen atmosphere using an oxide semiconductor target containing In, Ga, and Zn. Here, an oxide semiconductor containing In, Ga, and Zn is used as a target to contain oxygen as much as possible in the oxide semiconductor film 111, and the atmosphere contains only oxygen or oxygen is 90% or more, and Ar Is performed by pulse DC sputtering under an atmosphere of 10% or less to form an oxygen-excess oxide semiconductor film 111.
大気に触れることなくゲート絶縁層１０２と酸素過剰の酸化物半導体膜１１１とを連続成膜することにより、酸素過剰の膜同士のため界面状態を安定させ、薄膜トランジスタの信頼性を向上させることができる。酸化物半導体膜１１１の成膜前に基板が大気に触れた場合、水分などが付着し、界面状態に悪影響を与え、しきい値のバラツキや、電気特性の劣化、ノーマリーオンの薄膜トランジスタになってしまう恐れがある。水分は水素化合物であり、大気に触れることなく、連続成膜することによって、水素化合物が界面に存在することを排除することができる。従って、連続成膜することにより、しきい値のバラツキの低減や、電気特性の劣化の防止や、薄膜トランジスタがノーマリーオン側にシフトすることを低減、望ましくはシフトをなくすことができる。 By continuously forming the gate insulating layer 102 and the oxygen-excess oxide semiconductor film 111 without exposure to the air, the interface state can be stabilized because of the oxygen-excess films, and the reliability of the thin film transistor can be improved. . If the substrate is exposed to the atmosphere before the formation of the oxide semiconductor film 111, moisture or the like adheres to it, adversely affecting the interface state, resulting in variations in threshold values, deterioration in electrical characteristics, or a normally-on thin film transistor. There is a risk that. Moisture is a hydrogen compound, and the presence of a hydrogen compound at the interface can be excluded by continuously forming a film without exposure to the atmosphere. Accordingly, continuous film formation can reduce threshold variation, prevent deterioration of electrical characteristics, reduce the shift of the thin film transistor to the normally-on side, and can desirably eliminate the shift.
次に半導体膜１１１をマスク１１３を用いてエッチングにより加工し、酸化物半導体層１１２を形成する（図３（Ｂ）参照。）。酸化物半導体層１１２は、フォトリソグラフィ技術または液滴吐出法によりマスク１１３を形成し、当該マスク１１３を用いて半導体膜１１１をエッチングすることで、形成することができる。酸化物半導体層１１２の端部をテーパーを有する形状にエッチングすることで、段差形状による配線の段切れを防ぐことができる。 Next, the semiconductor film 111 is processed by etching with the use of the mask 113, so that the oxide semiconductor layer 112 is formed (see FIG. 3B). The oxide semiconductor layer 112 can be formed by forming the mask 113 by a photolithography technique or a droplet discharge method and etching the semiconductor film 111 using the mask 113. By etching the end portion of the oxide semiconductor layer 112 into a tapered shape, disconnection of the wiring due to the step shape can be prevented.
次に、ゲート絶縁層１０２、酸化物半導体層１１２上にＩｎ、Ｇａ、及びＺｎを含む酸素欠乏型の酸化物半導体膜である酸化物半導体膜１１４を形成する（図３（Ｃ）参照。）。酸化物半導体膜１１４上にマスク１１６を形成する。マスク１１６は、フォトリソグラフィ技術またはインクジェット法により形成する。酸化物半導体膜１１４をマスク１１６を用いてエッチングにより加工し、酸化物半導体膜１１５を形成する（図３（Ｄ）参照。）。酸化物半導体膜１１５は膜厚２〜１００ｎｍ（好ましくは２０〜５０ｎｍ）とすればよい。酸化物半導体膜１１４は希ガス（好ましくはアルゴン）雰囲気下で成膜する。 Next, an oxide semiconductor film 114 which is an oxygen-deficient oxide semiconductor film containing In, Ga, and Zn is formed over the gate insulating layer 102 and the oxide semiconductor layer 112 (see FIG. 3C). . A mask 116 is formed over the oxide semiconductor film 114. The mask 116 is formed by a photolithography technique or an inkjet method. The oxide semiconductor film 114 is processed by etching with the use of the mask 116, so that the oxide semiconductor film 115 is formed (see FIG. 3D). The oxide semiconductor film 115 may have a thickness of 2 to 100 nm (preferably 20 to 50 nm). The oxide semiconductor film 114 is formed in a rare gas (preferably argon) atmosphere.
また、酸化物半導体層１１２及び酸化物半導体膜１１４は成膜後に加熱処理を行うことが好ましい。加熱処理は成膜後であればどの段階で行っても良い。また、他の加熱処理と兼ねて行ってもよい。また加熱温度は２００℃以上６００℃以下、好ましくは３００℃以上５００℃以下とすればよい。図２のように酸化物半導体層１０３及びソース領域１０４ａ及びドレイン領域１０４ｂを連続成膜する場合、積層した後に加熱処理を行ってもよい。加熱処理は酸化物半導体層１０３とソース領域１０４ａ及びドレイン領域１０４ｂと別工程で複数回行ってもよい。 The oxide semiconductor layer 112 and the oxide semiconductor film 114 are preferably subjected to heat treatment after formation. Heat treatment may be performed at any stage after film formation. Moreover, you may carry out combining with another heat processing. The heating temperature may be 200 ° C. or higher and 600 ° C. or lower, preferably 300 ° C. or higher and 500 ° C. or lower. In the case where the oxide semiconductor layer 103, the source region 104a, and the drain region 104b are successively formed as illustrated in FIG. 2, heat treatment may be performed after stacking. The heat treatment may be performed a plurality of times in different steps from the oxide semiconductor layer 103, the source region 104a, and the drain region 104b.
酸化物半導体膜１１１や酸化物半導体膜１１５などのエッチングには、クエン酸やシュウ酸などの有機酸をエッチング液として用いることができる。例えば、５０ｎｍの酸化物半導体膜１１１はＩＴＯ０７Ｎ（関東化学社製）を使い１５０秒でエッチング加工できる。 For etching the oxide semiconductor film 111 and the oxide semiconductor film 115, an organic acid such as citric acid or oxalic acid can be used as an etchant. For example, the 50 nm oxide semiconductor film 111 can be etched in 150 seconds using ITO07N (manufactured by Kanto Chemical Co., Inc.).
酸化物半導体膜１１５上に導電膜１１７を形成する（図３（Ｅ）参照。）。導電膜１１７は、アルミニウム、若しくは銅、シリコン、チタン、ネオジム、スカンジウム、モリブデンなどの耐熱性向上元素若しくはヒロック防止元素が添加されたアルミニウム合金の単層または積層で形成することが好ましい。また、ｎ型の導電型を有する半導体膜と接する側の膜を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としても良い。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で挟んだ積層構造としてもよい。導電膜１１７として、チタン膜、アルミニウム膜、チタン膜の積層を用いると低抵抗であり、かつアルミニウム膜にヒロックが発生しにくい。導電膜１１７は、スパッタ法や真空蒸着法で形成する。また、導電膜１７は、銀、金、銅などの導電性ナノペーストを用いてスクリーン印刷法、インクジェット法等を用いて吐出し焼成して形成しても良い。 A conductive film 117 is formed over the oxide semiconductor film 115 (see FIG. 3E). The conductive film 117 is preferably formed using a single layer or a stack of aluminum or an aluminum alloy to which a heat resistance improving element such as copper, silicon, titanium, neodymium, scandium, or molybdenum or a hillock preventing element is added. In addition, a stacked structure in which a film in contact with a semiconductor film having n-type conductivity is formed using titanium, tantalum, molybdenum, tungsten, or a nitride of these elements, and aluminum or an aluminum alloy is formed thereover. Also good. Furthermore, a laminated structure in which the upper and lower surfaces of aluminum or an aluminum alloy are sandwiched between titanium, tantalum, molybdenum, tungsten, or nitrides of these elements may be employed. When a stack of a titanium film, an aluminum film, and a titanium film is used as the conductive film 117, resistance is low and hillocks are hardly generated in the aluminum film. The conductive film 117 is formed by a sputtering method or a vacuum evaporation method. Alternatively, the conductive film 17 may be formed by discharging and baking using a conductive nanopaste such as silver, gold, or copper, using a screen printing method, an inkjet method, or the like.
次に、導電膜１１７上にマスク１１８を形成する。マスク１１８を用いて導電膜１１７をエッチングし分離して、ソース電極層１０５ａ及びドレイン電極層１０５ｂを形成する（図３（Ｆ）参照。）。導電膜１１７をウエットエッチングすると、導電膜１１７は等方的にエッチングされるため、マスク１１８の端部と、ソース電極層１０５ａ及びドレイン電極層１０５ｂの端部はより一致せずより後退する。 Next, a mask 118 is formed over the conductive film 117. The conductive film 117 is etched and separated using the mask 118, so that the source electrode layer 105a and the drain electrode layer 105b are formed (see FIG. 3F). When the conductive film 117 is wet-etched, the conductive film 117 is isotropically etched, so that the end portion of the mask 118 and the end portions of the source electrode layer 105a and the drain electrode layer 105b do not coincide with each other and recede more.
次に、マスク１１８を用いてｎ型の導電型を有する酸化物半導体膜１１５をエッチングして、ソース領域１０４ａ及びドレイン領域１０４ｂを形成する（図３（Ｇ）参照。）。 Next, the oxide semiconductor film 115 having n-type conductivity is etched using the mask 118, so that the source region 104a and the drain region 104b are formed (see FIG. 3G).
なお、エッチング条件にもよるが酸化物半導体膜１１５のエッチング工程において、酸化物半導体層１１２の露出領域も一部エッチングされ、酸化物半導体層１０３となる。よってソース領域１０４ａ及びドレイン領域１０４ｂの間の酸化物半導体層１０３のチャネル領域は図３（Ｇ）に示すように膜厚の薄い領域となる。酸化物導体層１０３において、薄い膜厚の領域が、２ｎｍ以上２００ｎｍ以下、好ましくは２０ｎｍ以上１５０ｎｍ以下とする。 Note that although depending on the etching conditions, in the etching step of the oxide semiconductor film 115, part of the exposed region of the oxide semiconductor layer 112 is also etched, whereby the oxide semiconductor layer 103 is formed. Therefore, the channel region of the oxide semiconductor layer 103 between the source region 104a and the drain region 104b is a thin region as illustrated in FIG. In the oxide conductor layer 103, the region with a small thickness is 2 nm to 200 nm, preferably 20 nm to 150 nm.
ソース電極層１０５ａ及びドレイン電極層１０５ｂの端部と、ソース領域１０４ａ及びドレイン領域１０４ｂの端部は一致せずずれており、ソース電極層１０５ａ及びドレイン電極層１０５ｂの端部の外側に、ソース領域１０４ａ及びドレイン領域１０４ｂの端部が形成される。 The ends of the source electrode layer 105a and the drain electrode layer 105b are not aligned with the ends of the source region 104a and the drain region 104b, and the source region is located outside the ends of the source electrode layer 105a and the drain electrode layer 105b. The ends of 104a and drain region 104b are formed.
その後、酸化物半導体層１０３に酸素プラズマ処理を行う（図４（Ａ）参照）。露出している酸化物導体層１０３に酸素プラズマ処理を行うことによって、半導体層表面を酸素過剰領域とする高抵抗層１０６が形成される（図４（Ｂ）参照）。 After that, oxygen plasma treatment is performed on the oxide semiconductor layer 103 (see FIG. 4A). By performing oxygen plasma treatment on the exposed oxide conductor layer 103, a high-resistance layer 106 whose surface is an excess oxygen region is formed (see FIG. 4B).
半導体層表面を酸素過剰領域とすることによって、水素の半導体層への混入を防ぐ、またバックチャネルが酸素欠乏領域となりソースドレイン間の導通が起きることを防ぎオフ電流を下げることができる。このようにバックチャネル部の半導体層も酸素過剰領域とすることができるため、ゲート絶縁層への酸素ラジカル処理と同様に、バックチャネル部の半導体層の酸素ラジカル処理を行うことは有効である。 By making the surface of the semiconductor layer an oxygen-excess region, mixing of hydrogen into the semiconductor layer can be prevented, and conduction between the source and drain can be prevented by preventing the back channel from becoming an oxygen-deficient region, thereby reducing the off current. As described above, since the semiconductor layer in the back channel portion can also be an oxygen excess region, it is effective to perform the oxygen radical treatment on the semiconductor layer in the back channel portion in the same manner as the oxygen radical treatment on the gate insulating layer.
酸化物半導体層１０３に高抵抗層１０６を形成した後、保護膜として用いる絶縁層１０８を形成する（図４（Ｃ）参照）。絶縁層１０８は、スパッタリング法により、酸化シリコン又は酸化アルミニウムで形成することが好ましい。また、酸化シリコン又は酸化アルミニウム上に窒化シリコン、窒化アルミニウム、酸化窒化シリコン又は酸化窒化アルミニウムを積層することで、保護膜としてより機能を高めることができる。いずれにしても、酸化物半導体層１０３の高抵抗領域１０６と接する領域は酸化物による絶縁層１０８と接するようにすることが好ましい。高抵抗領域１０６の酸素欠乏を防ぐためである。高抵抗領域１０６が窒化物による絶縁層と直接的に接しない構成とすることで、窒化物中の水素が拡散して高抵抗領域１０６、すなわち酸化物半導体層１０３に水酸基などに起因する欠陥を生成するのを防ぐことができる。 After the high-resistance layer 106 is formed over the oxide semiconductor layer 103, an insulating layer 108 used as a protective film is formed (see FIG. 4C). The insulating layer 108 is preferably formed using silicon oxide or aluminum oxide by a sputtering method. In addition, by stacking silicon nitride, aluminum nitride, silicon oxynitride, or aluminum oxynitride over silicon oxide or aluminum oxide, the function of the protective film can be further increased. In any case, the region in contact with the high resistance region 106 of the oxide semiconductor layer 103 is preferably in contact with the insulating layer 108 made of oxide. This is to prevent oxygen deficiency in the high resistance region 106. By adopting a structure in which the high resistance region 106 is not in direct contact with the insulating layer made of nitride, hydrogen in the nitride diffuses and defects due to a hydroxyl group or the like are generated in the high resistance region 106, that is, the oxide semiconductor layer 103. Generation can be prevented.
また、絶縁層１０８を形成する前にスパッタ装置の処理室内で、真空ベークを行っても良い。真空ベークにより、酸化物半導体層１０３に付着した水分を除去することができる。 Alternatively, vacuum baking may be performed in the treatment chamber of the sputtering apparatus before the insulating layer 108 is formed. The moisture attached to the oxide semiconductor layer 103 can be removed by vacuum baking.
以上の工程により、図１（Ａ１）及び（Ａ２）で示す薄膜トランジスタ１７０ａを形成することができる。 Through the above steps, the thin film transistor 170a illustrated in FIGS. 1A1 and 1A2 can be formed.
次に図１（Ｂ１）及び（Ｂ２）に示す薄膜トランジスタ１７０ｂの作製工程を図５に示す。 Next, a manufacturing process of the thin film transistor 170b illustrated in FIGS. 1B1 and 1B2 is illustrated in FIGS.
図５（Ａ）は図３（Ｂ）の工程においてマスク１１３を除去した状態である。酸化物半導体層１１２上に酸化物半導体膜１１４と導電膜１２１とを順に積層する（図５（Ｂ）参照）。この場合、酸化物半導体膜１１４と導電膜１２１とを大気に曝さないでスパッタ法で連続的に成膜することができる。 FIG. 5A shows a state where the mask 113 is removed in the process of FIG. An oxide semiconductor film 114 and a conductive film 121 are sequentially stacked over the oxide semiconductor layer 112 (see FIG. 5B). In this case, the oxide semiconductor film 114 and the conductive film 121 can be continuously formed by a sputtering method without being exposed to the air.
酸化物半導体膜１１４と導電膜１２１上にマスク１２２を形成し、マスク１２２を用いて導電膜１２１をウエットエッチング加工してソース電極層１０５ａ及びドレイン電極層１０５ｂを形成する（図５（Ｃ）参照）。 A mask 122 is formed over the oxide semiconductor film 114 and the conductive film 121, and the conductive film 121 is wet-etched using the mask 122 to form the source electrode layer 105a and the drain electrode layer 105b (see FIG. 5C). ).
次に、酸化物半導体膜１１４をドライエッチング加工してソース領域１１４ａ及びドレイン領域１０４ｂを形成する（図５（Ｄ）参照）。同工程で酸化物半導体層１１２の一部もエッチングされ、酸化物半導体層１０３となる。 Next, the source region 114a and the drain region 104b are formed by dry etching the oxide semiconductor film 114 (see FIG. 5D). In the same step, part of the oxide semiconductor layer 112 is also etched, whereby the oxide semiconductor layer 103 is formed.
その後、図４（Ａ）乃至（Ｃ）と同様に酸素プラズマ処理を行うことで、酸化物半導体層１０３に高抵抗領域１０６が形成され、絶縁層１０８が形成される（図５（Ｅ）参照）。 After that, oxygen plasma treatment is performed in a manner similar to FIGS. 4A to 4C, whereby the high-resistance region 106 is formed in the oxide semiconductor layer 103 and the insulating layer 108 is formed (see FIG. 5E). ).
なお、絶縁層１０８はゲート絶縁層と同様に形成することができる。なお、絶縁層１０８は大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。例えば、絶縁層１０８として酸化膜（酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜）と窒化膜（窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜）との積層を形成すればよい。酸化シリコン膜はシリコンターゲットを用いて窒素及びアルゴン雰囲気下でＤＣスパッタ法によって形成すればよく、窒化アルミニウム膜、酸化窒化アルミニウム膜は窒化アルミニウムのターゲットを用いてＲＦスパッタ法によって形成すればよく、酸化アルミニウム膜は酸化アルミニウムのターゲットを用いてＲＦスパッタ法によって形成すればよい。また、保護膜を形成する前に真空ベークを行ってもよい。 Note that the insulating layer 108 can be formed in a manner similar to that of the gate insulating layer. Note that the insulating layer 108 is for preventing entry of contaminant impurities such as organic substances, metal substances, and water vapor floating in the air, and is preferably a dense film. For example, as the insulating layer 108, an oxide film (a silicon oxide film, a silicon oxynitride film, an aluminum oxide film, an aluminum oxynitride film) and a nitride film (a silicon nitride film, a silicon nitride oxide film, an aluminum nitride film, an aluminum nitride oxide film) May be formed. The silicon oxide film may be formed by a DC sputtering method using a silicon target in a nitrogen and argon atmosphere, and the aluminum nitride film and the aluminum oxynitride film may be formed by an RF sputtering method using an aluminum nitride target. The aluminum film may be formed by an RF sputtering method using an aluminum oxide target. Further, vacuum baking may be performed before forming the protective film.
図５で示す工程のように、ソース領域１０４ａ及びドレイン領域１０４ｂとソース電極層１０５ａ及びドレイン電極層１０５ｂとを形成するエッチングに同じマスクを用いると、マスク数を減らすことができるため、工程簡略化、低コスト化が計れる。 When the same mask is used for etching for forming the source region 104a and the drain region 104b and the source electrode layer 105a and the drain electrode layer 105b as in the step illustrated in FIG. 5, the number of masks can be reduced, so that the process is simplified. Cost reduction can be achieved.
図５（Ａ）乃至（Ｂ）で示す工程によれば、ソース電極層１０５ａ及びドレイン電極層１０５ｂの端部と、ソース領域１０４ａ及びドレイン領域１０４ｂの端部は一致せずずれた形状となることで、ソース電極層１０５ａ及びドレイン電極層１０５ｂの端部の距離が離れるため、ソース電極層１０５ａ及びドレイン電極層１０５ｂ間のリーク電流やショートを防止することができる。このため、信頼性が高く、且つ耐圧の高い薄膜トランジスタを作製することができる。 5A to 5B, the end portions of the source electrode layer 105a and the drain electrode layer 105b are not aligned with the end portions of the source region 104a and the drain region 104b. Thus, the distance between the end portions of the source electrode layer 105a and the drain electrode layer 105b is increased, so that leakage current or a short circuit between the source electrode layer 105a and the drain electrode layer 105b can be prevented. Therefore, a thin film transistor with high reliability and high withstand voltage can be manufactured.
また、図２（Ａ１）及び（Ａ２）の薄膜トランジスタ１７０ｃのようにソース領域１０４ａ及びドレイン領域１０４ｂの端部とソース電極層１０５ａ及びドレイン電極層１０５ｂの端部を一致する形状としてもよい。このような形状であっても、酸化物半導体層１０３のチャネルエッチ部に形成される高抵抗領域１０６の酸素プラズマ処理時に、ソース領域１０４ａ及びドレイン領域１０４ｂの端部も酸素プラズマの効果が及び、高抵抗領域１０７が形成される。ソース電極層１０５ａ及びドレイン電極層１０５ｂを形成するためのエッチング及びソース領域１０４ａ及びドレイン領域１０４ｂを形成するためのエッチングをドライエッチングで行うと図２（Ａ１）（Ａ２）の薄膜トランジスタ１７０ｃのような形状にすることができる。また、ｎ型の導電型を有する酸化物半導体膜をソース電極層１０５ａ及びドレイン電極層１０５ｂをマスクとしてエッチングし、ソース領域１０４ａ及びドレイン領域１０４ｂを形成しても図２（Ａ１）及び（Ａ２）の薄膜トランジスタ１７０ｃのような形状にすることができる。 Alternatively, as in the thin film transistor 170c in FIGS. 2A1 and 2A2, the ends of the source region 104a and the drain region 104b may be aligned with the ends of the source electrode layer 105a and the drain electrode layer 105b. Even in such a shape, when oxygen plasma treatment is performed on the high resistance region 106 formed in the channel etch portion of the oxide semiconductor layer 103, the end portions of the source region 104a and the drain region 104b are also affected by oxygen plasma. A high resistance region 107 is formed. When etching for forming the source electrode layer 105a and the drain electrode layer 105b and etching for forming the source region 104a and the drain region 104b are performed by dry etching, a shape like a thin film transistor 170c in FIGS. 2A1 and 2A2 is obtained. Can be. 2A1 and 2A2 can also be used when the oxide semiconductor film having n-type conductivity is etched using the source electrode layer 105a and the drain electrode layer 105b as masks to form the source region 104a and the drain region 104b. The thin film transistor 170c can be formed into a shape.
本形態では、ゲート電極層、ゲート絶縁層、半導体層（Ｉｎ、Ｇａ、及びＺｎを含む酸素過剰酸化物半導体層）、ソース領域又はドレイン領域（Ｉｎ、Ｇａ、及びＺｎを含む酸素欠乏酸化物半導体層）、ソース電極層及びドレイン電極層という積層構造を有する薄膜トランジスタとし、ゲート絶縁層表面を酸素ラジカル処理で改質することによって、半導体層の膜厚を薄膜にしたままで、かつ寄生容量を抑制できる。なお、薄膜であっても、ゲート絶縁層に対する割合が十分であるため寄生容量は十分に抑制される。 In this embodiment, a gate electrode layer, a gate insulating layer, a semiconductor layer (an oxygen-excess oxide semiconductor layer containing In, Ga, and Zn), a source region or a drain region (an oxygen-deficient oxide semiconductor containing In, Ga, and Zn) Layer), a thin film transistor having a stacked structure of a source electrode layer and a drain electrode layer, and by modifying the surface of the gate insulating layer by oxygen radical treatment, the semiconductor layer remains thin and the parasitic capacitance is suppressed. it can. Even in the case of a thin film, the parasitic capacitance is sufficiently suppressed because the ratio to the gate insulating layer is sufficient.
本形態によって、オフ電流が小さく、オンオフ比の高い薄膜トランジスタを得ることができ、良好な動特性を有する薄膜トランジスタを作製できる。よって、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置を提供することができる。 According to this embodiment, a thin film transistor having a small off-state current and a high on / off ratio can be obtained, and a thin film transistor having favorable dynamic characteristics can be manufactured. Thus, a semiconductor device including a thin film transistor with high electrical characteristics and high reliability can be provided.
（実施の形態２）
本形態は、少なくともゲート絶縁層と酸素過剰酸化物半導体層の積層を大気に触れることなく、連続成膜を行う逆スタガ型の薄膜トランジスタの作製例を以下に示す。ここでは、連続成膜を行う工程までの工程を示し、その後の工程は、実施の形態１に従って薄膜トランジスタを作製すればよい。
(Embodiment 2)
In this embodiment, an example of manufacturing an inverted staggered thin film transistor in which continuous deposition is performed without exposing at least a stack of a gate insulating layer and an oxygen-excess oxide semiconductor layer to the air is described below. Here, steps up to a step of performing continuous film formation are shown, and the subsequent steps may be performed by manufacturing a thin film transistor according to Embodiment Mode 1.
本明細書中で連続成膜とは、スパッタ法で行う第１の成膜工程からスパッタ法で行う第２の成膜工程までの一連のプロセス中、被処理基板の置かれている雰囲気が大気等の汚染雰囲気に触れることなく、常に真空中または不活性ガス雰囲気（窒素雰囲気または希ガス雰囲気）で制御されていることを言う。連続成膜を行うことにより、清浄化された被処理基板の水分等の再付着を回避して成膜を行うことができる。 In this specification, continuous film formation refers to an atmosphere in which a substrate to be processed is placed in a series of processes from a first film formation process performed by a sputtering method to a second film formation process performed by a sputtering method. It means that it is always controlled in a vacuum or in an inert gas atmosphere (nitrogen atmosphere or rare gas atmosphere) without touching the contaminated atmosphere. By performing continuous film formation, film formation can be performed while avoiding redeposition of moisture or the like of the cleaned substrate to be processed.
同一チャンバー内で第１の成膜工程から第２の成膜工程までの一連のプロセスを行うことは本明細書における連続成膜の範囲にあるとする。 It is assumed that performing a series of processes from the first film formation process to the second film formation process in the same chamber is within the range of continuous film formation in this specification.
また、異なるチャンバーで第１の成膜工程から第２の成膜工程までの一連のプロセスを行う場合、第１の成膜工程を終えた後、大気にふれることなくチャンバー間を基板搬送して第２の成膜を施すことも本明細書における連続成膜の範囲にあるとする。 In the case where a series of processes from the first film formation process to the second film formation process is performed in different chambers, the substrate is transported between the chambers without touching the atmosphere after the first film formation process is completed. It is assumed that the second film formation is also within the range of continuous film formation in this specification.
なお、第１の成膜工程と第２の成膜工程の間に、基板搬送工程、アライメント工程、徐冷工程、または第２の工程に必要な温度とするため基板を加熱または冷却する工程等を有しても、本明細書における連続成膜の範囲にあるとする。
ただし、洗浄工程、ウエットエッチング、レジスト形成といった液体を用いる工程が第１の成膜工程と第２の成膜工程の間にある場合、本明細書でいう連続成膜の範囲には当てはまらないとする。
In addition, the process of heating or cooling the substrate to obtain a temperature necessary for the substrate transport process, the alignment process, the slow cooling process, or the second process between the first film forming process and the second film forming process, etc. It is assumed that it is within the range of continuous film formation in this specification.
However, in the case where a process using a liquid such as a cleaning process, wet etching, or resist formation is between the first film forming process and the second film forming process, it does not apply to the range of continuous film forming in this specification. To do.
大気に触れることなく連続成膜を行う場合、図６に示すようなマルチチャンバー型の製造装置を用いることが好ましい。 In the case where continuous film formation is performed without exposure to the air, it is preferable to use a multi-chamber manufacturing apparatus as shown in FIG.
製造装置の中央部には、基板を搬送する搬送機構（代表的には搬送ロボット８１）を備えた搬送室８０が設けられ、搬送室８０には、搬送室内へ搬入および搬出する基板を複数枚収納するカセットケースをセットするカセット室８２が連結されている。また、搬送室には、それぞれゲートバルブ８３を介して複数の処理室が連結される。ここでは、上面形状が六角形の搬送室８０に５つの処理室を連結する例を示す。 A transport chamber 80 having a transport mechanism (typically a transport robot 81) for transporting the substrate is provided in the central portion of the manufacturing apparatus. The transport chamber 80 includes a plurality of substrates that are carried into and out of the transport chamber. A cassette chamber 82 for setting a cassette case to be stored is connected. A plurality of processing chambers are connected to the transfer chamber via gate valves 83, respectively. Here, an example is shown in which five processing chambers are connected to a transfer chamber 80 having a hexagonal top shape.
５つの処理室のうち、少なくとも１つの処理室はスパッタリングを行うスパッタチャンバーとする。スパッタチャンバーは、少なくともチャンバー内部に、スパッタターゲット、ターゲットをスパッタするための電力印加機構やガス導入手段、所定位置に基板を保持する基板ホルダー等が設けられている。また、スパッタチャンバー内を減圧状態とするため、チャンバー内の圧力を制御する圧力制御手段がスパッタチャンバーに設けられている。 Of the five processing chambers, at least one processing chamber is a sputtering chamber for performing sputtering. The sputtering chamber is provided with at least a sputtering target, a power application mechanism for sputtering the target, a gas introduction unit, a substrate holder for holding the substrate at a predetermined position, and the like. Moreover, in order to make the inside of a sputter chamber into a pressure-reduced state, the pressure control means which controls the pressure in a chamber is provided in the sputter chamber.
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合に用いられる。 Sputtering methods include an RF sputtering method using a high frequency power source as a sputtering power source and a DC sputtering method, and also a pulsed DC sputtering method that applies a bias in a pulsed manner. The RF sputtering method is mainly used when an insulating film is formed, and the DC sputtering method is mainly used when a metal film is formed.
材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ法を用いるスパッタ装置がある。 There is also a multi-source sputtering apparatus that can install a plurality of targets made of different materials. In the multi-source sputtering apparatus, different material films can be stacked in the same chamber, or a plurality of types of materials can be discharged simultaneously in the same chamber. Further, there is a sputtering apparatus using a magnetron sputtering method having a magnet mechanism inside a chamber, and a sputtering apparatus using an ECR sputtering method using plasma generated using microwaves without using glow discharge.
成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法もある。 As a film formation method, there are a reactive sputtering method in which a target material and a sputtering gas component are chemically reacted during film formation to form a compound thin film thereof, and a bias sputtering method in which a voltage is applied to the substrate during film formation.
５つの処理室のうち、他の処理室の一つはスパッタリングの前に基板の予備加熱などを行う加熱チャンバー、スパッタリング後に基板を冷却する冷却チャンバー、或いはプラズマ処理を行うチャンバーとする。 Of the five processing chambers, one of the other processing chambers is a heating chamber for preheating the substrate before sputtering, a cooling chamber for cooling the substrate after sputtering, or a chamber for performing plasma processing.
次に製造装置の動作の一例について説明する。被成膜面を下向きとした基板９４を収納した基板カセットをカセット室８２にセットして、カセット室８２に設けられた真空排気手段によりカセット室を減圧状態とする。なお、予め、各処理室および搬送室８０内部をそれぞれに設けられた真空排気手段により減圧しておく。こうしておくことで、各処理室間を基板が搬送されている間、大気に触れることなく清浄な状態を維持することができる。 Next, an example of the operation of the manufacturing apparatus will be described. A substrate cassette containing a substrate 94 with the film formation surface facing downward is set in the cassette chamber 82, and the cassette chamber is decompressed by a vacuum exhaust means provided in the cassette chamber 82. In addition, each process chamber and the inside of the transfer chamber 80 are depressurized in advance by vacuum evacuation means provided respectively. In this way, a clean state can be maintained without exposure to the atmosphere while the substrate is being transferred between the processing chambers.
被成膜面を下向きとした基板９４は、少なくともゲート電極が予め設けられている。そして、ゲートバルブ８３を開いて搬送ロボット８１により１枚目の基板９４をカセットから抜き取り、ゲートバルブ８４を開いて第１の処理室８９内に搬送し、ゲートバルブ８４を閉める。第１の処理室８９では、加熱ヒータやランプ加熱で基板を加熱して基板９４に付着している水分などを除去する。特に、ゲート絶縁層に水分が含まれると薄膜トランジスタの電気特性が変化する恐れがあるため、スパッタ成膜前の加熱は有効である。なお、カセット室８２に基板をセットした段階で十分に水分が除去されている場合には、この加熱処理は不要である。 The substrate 94 with the deposition surface facing downward is provided with at least a gate electrode in advance. Then, the gate valve 83 is opened, the first substrate 94 is extracted from the cassette by the transfer robot 81, the gate valve 84 is opened and transferred into the first processing chamber 89, and the gate valve 84 is closed. In the first treatment chamber 89, the substrate is heated by a heater or lamp heating to remove moisture and the like attached to the substrate 94. In particular, if moisture is contained in the gate insulating layer, the electrical characteristics of the thin film transistor may change, so that heating before sputtering film formation is effective. It should be noted that this heat treatment is not required when moisture has been sufficiently removed at the stage where the substrate is set in the cassette chamber 82.
次いで、ゲートバルブ８４を開いて搬送ロボット８１により基板を搬送室８０に搬送し、ゲートバルブ８５を開いて第２の処理室９０内に搬送し、ゲートバルブ８５を閉める。ここでは、第２の処理室９０は、ＲＦマグネトロンスパッタ法を用いたスパッタチャンバーとする。 Next, the gate valve 84 is opened and the substrate is transferred to the transfer chamber 80 by the transfer robot 81, the gate valve 85 is opened and transferred into the second processing chamber 90, and the gate valve 85 is closed. Here, the second processing chamber 90 is a sputtering chamber using an RF magnetron sputtering method.
第２の処理室９０では、１層目のゲート絶縁層として窒化シリコン膜の成膜を行う。窒化シリコン膜の成膜後、大気に触れることなく、ゲートバルブ８５を開いて搬送ロボット８１により基板を搬送室８０に搬送し、ゲートバルブ８６を開いて第３の処理室９１内に搬送し、ゲートバルブ８６を閉める。第３の処理室９１は、ＲＦマグネトロンスパッタ法を用いたスパッタチャンバーとする。 In the second treatment chamber 90, a silicon nitride film is formed as the first gate insulating layer. After the silicon nitride film is formed, the gate valve 85 is opened and the substrate is transferred to the transfer chamber 80 by the transfer robot 81 without touching the atmosphere, and the gate valve 86 is opened and transferred into the third processing chamber 91. The gate valve 86 is closed. The third processing chamber 91 is a sputtering chamber using an RF magnetron sputtering method.
第３の処理室９１では、２層目のゲート絶縁層として酸化シリコン膜の成膜を行う。ゲート絶縁層として、酸化シリコン膜の他に、酸化アルミニウム膜（Ａｌ２Ｏ３膜）、酸化マグネシウム膜（ＭｇＯｘ膜）、窒化アルミニウム膜（ＡｌＮｘ膜）、酸化イットリウム膜（ＹＯｘ膜）などを用いることができる。 In the third treatment chamber 91, a silicon oxide film is formed as the second gate insulating layer. As the gate insulating layer, in addition to the silicon oxide film, an aluminum oxide film (Al 2 O 3 film), a magnesium oxide film (MgOx film), an aluminum nitride film (AlNx film), an yttrium oxide film (YOx film), or the like is used. Can do.
ゲート絶縁層中の水素をより少なくするため、ゲート絶縁層を単結晶シリコンのターゲットを用いてアルゴンガスと酸素ガスを用い、スパッタ成膜する。このゲート絶縁層中の水素が拡散し、酸化物半導体膜中の過剰な酸素と反応してＨ２Ｏ成分になることはチャネルのＩ型化を防ぐ上では極めて重要である。連続成膜をして、ゲート絶縁層と酸化物半導体膜の界面に水分を付着させないことも重要である。従って、チャンバー内をクライオポンプなどで真空排気し、到達最低圧力を１×１０−７〜１×１０−１０Ｔｏｒｒ（約１×１０−５Ｐａ以上１×１０−８Ｐａ）の超高真空領域、所謂、ＵＨＶ領域中でスパッタを行うことが好ましい。また、ゲート絶縁層と酸化物半導体膜の界面を大気に触れさせないように連続的に積層する際、ゲート絶縁層の表面に酸素プラズマ処理を行い、表面を酸素過剰領域とすることは、その後の工程での信頼性向上のための熱処理において、酸素の酸化物半導体膜界面の改質のための供給源を作る上で有効である。 In order to reduce the amount of hydrogen in the gate insulating layer, the gate insulating layer is formed by sputtering using a single crystal silicon target and using argon gas and oxygen gas. The diffusion of hydrogen in the gate insulating layer and reaction with excess oxygen in the oxide semiconductor film to become a H 2 O component is extremely important in preventing channel I-type formation. It is also important that the film is continuously formed so that moisture does not adhere to the interface between the gate insulating layer and the oxide semiconductor film. Therefore, the inside of the chamber is evacuated by a cryopump or the like, and the ultimate pressure is 1 × 10 −7 to 1 × 10 −10 Torr (about 1 × 10 −5 Pa or more and 1 × 10 −8 Pa) ultrahigh vacuum region. It is preferable to perform sputtering in the so-called UHV region. In addition, when the interface between the gate insulating layer and the oxide semiconductor film is continuously stacked so as not to be exposed to the air, oxygen plasma treatment is performed on the surface of the gate insulating layer to make the surface an oxygen-excess region. In the heat treatment for improving the reliability in the process, it is effective to create a supply source for modifying the interface of oxygen oxide semiconductor film.
また、ゲート絶縁層に酸素ラジカル処理を行って酸素過剰領域を設けることによって、ゲート絶縁層の内部の酸素濃度と比較して酸化物半導体膜側の表面の酸素濃度が高濃度となる。また、酸素ラジカル処理を行わない場合と比べて、酸素ラジカル処理を行った場合は、ゲート絶縁層と酸化物半導体膜の界面における酸素濃度が高くなる。 In addition, by performing oxygen radical treatment on the gate insulating layer to provide an oxygen-excess region, the oxygen concentration on the surface on the oxide semiconductor film side becomes higher than the oxygen concentration inside the gate insulating layer. In addition, when oxygen radical treatment is performed, the oxygen concentration at the interface between the gate insulating layer and the oxide semiconductor film is higher than when oxygen radical treatment is not performed.
ゲート絶縁層に酸素ラジカル処理を行って酸化物半導体膜を積層し、熱処理を行えば、酸化物半導体膜のゲート絶縁層側の酸素濃度も高濃度となる。 When an oxide semiconductor film is stacked by performing oxygen radical treatment on the gate insulating layer and heat treatment is performed, the oxygen concentration on the gate insulating layer side of the oxide semiconductor film is also increased.
また、ゲート絶縁層にハロゲン元素、例えばフッ素、塩素などを膜中に少量添加し、ナトリウム等の可動イオンの固定化をさせてもよい。その方法としては、チャンバー内にハロゲン元素を含むガスを導入してスパッタリングを行う。ただし、ハロゲン元素を含むガスを導入する場合にはチャンバーの排気手段に除害設備を設ける必要がある。ゲート絶縁層に含ませるハロゲン元素の濃度は、ＳＩＭＳ（二次イオン質量分析計）を用いた分析により得られる濃度ピークが１×１０１５ｃｍ−３以上１×１０２０ｃｍ−３以下の範囲内とすることが好ましい。 Alternatively, a small amount of a halogen element such as fluorine or chlorine may be added to the gate insulating layer in the film to fix mobile ions such as sodium. As the method, sputtering is performed by introducing a gas containing a halogen element into the chamber. However, when introducing a gas containing a halogen element, it is necessary to provide a detoxification facility in the exhaust means of the chamber. The concentration of the halogen element contained in the gate insulating layer is such that the concentration peak obtained by analysis using SIMS (secondary ion mass spectrometer) is in the range of 1 × 10 15 cm −3 to 1 × 10 20 cm −3 . It is preferable that
酸化シリコンの成膜後、大気に触れることなく、ゲートバルブ８６を開いて搬送ロボット８１により基板を搬送室８０に搬送し、ゲートバルブ８７を開いて第４の処理室９２内に搬送し、ゲートバルブ８７を閉める。 After the silicon oxide film is formed, the gate valve 86 is opened and the substrate is transferred to the transfer chamber 80 by the transfer robot 81 and the gate valve 87 is opened and transferred into the fourth processing chamber 92 without being exposed to the atmosphere. The valve 87 is closed.
第４の処理室９２は、ＤＣマグネトロンスパッタ法を用いたスパッタチャンバーとする。第４の処理室９２では、ゲート絶縁層表面への酸素ラジカル処理と、半導体層として酸素過剰型の酸化金属層、並びにソース領域及びドレイン領域として酸素欠乏型の酸化物半導体層の成膜を行う。 The fourth processing chamber 92 is a sputtering chamber using a DC magnetron sputtering method. In the fourth treatment chamber 92, an oxygen radical treatment is performed on the surface of the gate insulating layer, and an oxygen-excess metal oxide layer is formed as a semiconductor layer, and an oxygen-deficient oxide semiconductor layer is formed as a source region and a drain region. .
ゲート絶縁層表面の酸素ラジカル処理としては、プラズマ処理や逆スパッタを行えばよい。逆スパッタとは、ターゲット側に電圧を印加せずに、酸素、又は酸素及びアルゴン雰囲気下で基板側に電圧を印加して基板にプラズマを形成して表面を改質する方法である。また、ゲート絶縁層に窒化処理を行ってもよく、窒素雰囲気下でプラズマ処理、又は逆スパッタを行えばよい。 As the oxygen radical treatment on the surface of the gate insulating layer, plasma treatment or reverse sputtering may be performed. Reverse sputtering is a method of modifying the surface by forming a plasma on a substrate by applying a voltage to the substrate side in an oxygen or oxygen and argon atmosphere without applying a voltage to the target side. Further, nitriding treatment may be performed on the gate insulating layer, and plasma treatment or reverse sputtering may be performed in a nitrogen atmosphere.
Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットを用いて、希ガス雰囲気下、または酸素雰囲気下で成膜することができる。ここでは酸素を限りなく多く酸化物半導体膜中に含ませるために、ターゲットとしてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体を用い、酸素のみの雰囲気下、または酸素が９０％以上、且つ、Ａｒが１０％以下の雰囲気下でパルスＤＣスパッタ法のスパッタリングを行い、酸素過剰型の酸化物半導体膜を形成する。 The oxide semiconductor target containing In, Ga, and Zn can be used to form a film in a rare gas atmosphere or an oxygen atmosphere. Here, an oxide semiconductor containing In, Ga, and Zn is used as a target in order to include an unlimited amount of oxygen in the oxide semiconductor film. Is sputtered by pulse DC sputtering under an atmosphere of 10% or less to form an oxygen-excess type oxide semiconductor film.
このように、大気に触れることなく、酸素過剰の酸化シリコン膜と酸素過剰の酸化物半導体膜とを連続成膜することにより、酸素過剰の膜同士のため界面状態を安定させ、薄膜トランジスタの信頼性を向上させることができる。酸化物半導体膜の成膜前に基板が大気に触れた場合、水分などが付着し、界面状態に悪影響を与え、しきい値のバラツキや、電気特性の劣化、ノーマリーオンの薄膜トランジスタなってしまう症状などを引き起こす恐れがある。水分は水素化合物であり、大気に触れることなく、連続成膜することによって、水素化合物が界面に存在することを排除することができる。従って、連続成膜することにより、しきい値のバラツキの低減や、電気特性の劣化の防止や、薄膜トランジスタがノーマリーオン側にシフトすることを低減、望ましくはシフトをなくすことができる。 In this way, by continuously forming an oxygen-excess silicon oxide film and an oxygen-excess oxide semiconductor film without exposure to the atmosphere, the interface state is stabilized because of the oxygen-excess films, and the reliability of the thin film transistor Can be improved. If the substrate is exposed to the atmosphere before the oxide semiconductor film is formed, moisture and the like adhere to it, adversely affecting the interface state, resulting in variations in threshold values, deterioration of electrical characteristics, and normally-on thin film transistors. May cause symptoms. Moisture is a hydrogen compound, and the presence of a hydrogen compound at the interface can be excluded by continuously forming a film without exposure to the atmosphere. Accordingly, continuous film formation can reduce threshold variation, prevent deterioration of electrical characteristics, reduce the shift of the thin film transistor to the normally-on side, and can desirably eliminate the shift.
また、第３の処理室９１のスパッタチャンバーに人工石英のターゲットと、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットとの両方を設置し、シャッターを用いて順次積層して連続成膜することによって同一チャンバー内で積層を行うこともできる。シャッターは、ターゲットと基板の間に設け、成膜を行うターゲットはシャッターを開け、成膜を行わないターゲットはシャッターにより閉じる。同一チャンバー内で積層する利点としては、使用するチャンバーの数を減らせる点と、異なるチャンバー間を基板搬送する間にパーティクル等が基板に付着することを防止できる点である。 In addition, both an artificial quartz target and an oxide semiconductor target containing In, Ga, and Zn are placed in the sputtering chamber of the third treatment chamber 91, and sequentially deposited by using a shutter. Can also be stacked in the same chamber. The shutter is provided between the target and the substrate, the target for film formation is opened, and the target not for film formation is closed by the shutter. Advantages of stacking in the same chamber are that the number of chambers to be used can be reduced and that particles and the like can be prevented from adhering to the substrate while the substrates are transported between different chambers.
グレートーンマスクを用いる工程でなければ、この段階で製造装置からカセット室を介して基板を搬出し、フォトリソグラフィ技術を用いて酸素過剰の酸化物半導体膜のパターニングを行うが、グレートーンマスクを用いる工程であれば引き続き、以下に示す連続成膜を行う。 If the process is not a process using a gray tone mask, the substrate is unloaded from the manufacturing apparatus through the cassette chamber at this stage, and the oxygen-excess oxide semiconductor film is patterned using a photolithography technique. If it is a process, the following continuous film formation is performed.
引き続き、第４の処理室９２にて、希ガスのみの雰囲気下でパルスＤＣスパッタ法のスパッタリングを行い、酸素過剰型の酸化物半導体膜上に接して酸素欠乏型の酸化物半導体膜を形成する。この酸素欠乏型の酸化物半導体膜は酸素過剰型の酸化物半導体膜よりも膜中の酸素濃度が低い。この酸素欠乏型の酸化物半導体膜はソース領域またはドレイン領域として機能する。 Subsequently, in the fourth treatment chamber 92, sputtering by pulse DC sputtering is performed in an atmosphere containing only a rare gas, and an oxygen-deficient oxide semiconductor film is formed in contact with the oxygen-excess oxide semiconductor film. . This oxygen-deficient oxide semiconductor film has a lower oxygen concentration than the oxygen-rich oxide semiconductor film. This oxygen-deficient oxide semiconductor film functions as a source region or a drain region.
次いで、大気に触れることなく、ゲートバルブ８７を開いて第４の処理室９２内に搬送し、ゲートバルブ８７を閉める。そして、大気に触れることなく、ゲートバルブ８７を開いて搬送ロボット８１により基板を搬送室８０に搬送し、ゲートバルブ８８を開いて第５の処理室９３内に搬送し、ゲートバルブ８８を閉める。 Next, the gate valve 87 is opened and conveyed into the fourth processing chamber 92 without being exposed to the atmosphere, and the gate valve 87 is closed. Without touching the atmosphere, the gate valve 87 is opened and the substrate is transferred to the transfer chamber 80 by the transfer robot 81, the gate valve 88 is opened and transferred into the fifth processing chamber 93, and the gate valve 88 is closed.
ここでは、第５の処理室９３は、ＤＣマグネトロンスパッタ法を用いたスパッタチャンバーとする。第５の処理室９３では、ソース電極層またはドレイン電極層となる金属多層膜（導電膜）の成膜を行う。第５の処理室９３のスパッタチャンバーにチタンのターゲットと、アルミニウムのターゲットとの両方を設置し、シャッターを用いて順次積層して連続成膜することによって同一チャンバー内で積層を行う。ここでは、チタン膜上にアルミニウム膜を積層し、さらにアルミニウム膜上にチタン膜を積層する。 Here, the fifth processing chamber 93 is a sputtering chamber using a DC magnetron sputtering method. In the fifth treatment chamber 93, a metal multilayer film (conductive film) to be a source electrode layer or a drain electrode layer is formed. Lamination is performed in the same chamber by placing both a titanium target and an aluminum target in the sputtering chamber of the fifth treatment chamber 93 and sequentially laminating them using a shutter. Here, an aluminum film is stacked over the titanium film, and a titanium film is further stacked over the aluminum film.
このように、グレートーンマスクを用いる場合、大気に触れることなく、酸素過剰型の酸化シリコン膜と酸素過剰型の酸化物半導体膜と酸素欠乏型の酸化物半導体膜と金属多層膜とを連続成膜することができる。特に、酸素過剰型の酸化物半導体膜の界面状態がより安定し、薄膜トランジスタの信頼性を向上させることができる。酸化物半導体膜の成膜前後に基板が大気に触れた場合、水分などが付着し、界面状態に悪影響を与え、しきい値のバラツキや、電気特性の劣化、ノーマリーオンの薄膜トランジスタになってしまう症状などを引き起こす恐れがある。水分は水素化合物であり、大気に触れることなく、連続成膜することによって、水素化合物が酸化物半導体膜の界面に存在することを排除することができる。従って、４層を連続成膜することにより、しきい値のバラツキの低減や、電気特性の劣化の防止や、薄膜トランジスタがノーマリーオン側にシフトすることを低減、望ましくはシフトをなくすことができる。 As described above, when a gray-tone mask is used, an oxygen-rich silicon oxide film, an oxygen-rich oxide semiconductor film, an oxygen-deficient oxide semiconductor film, and a metal multilayer film are continuously formed without being exposed to the atmosphere. Can be membrane. In particular, the interface state of the oxygen-excess type oxide semiconductor film is more stable, and the reliability of the thin film transistor can be improved. If the substrate is exposed to the atmosphere before and after the formation of the oxide semiconductor film, moisture will adhere to it, adversely affecting the interface state, resulting in threshold variations, electrical characteristics degradation, and normally-on thin film transistors. May cause symptoms. Moisture is a hydrogen compound, and it can be excluded that the hydrogen compound is present at the interface of the oxide semiconductor film by continuous film formation without exposure to the air. Therefore, by continuously forming the four layers, it is possible to reduce variations in threshold values, prevent deterioration of electrical characteristics, reduce the shift of the thin film transistor to the normally-on side, and preferably eliminate the shift. .
また、大気に触れることなく、酸素欠乏型の酸化物半導体膜とソース電極層及びドレイン電極層となる金属多層膜の成膜とを連続成膜することにより、酸素欠乏の酸化物半導体膜と金属多層膜との間で良好な界面状態を実現でき、接触抵抗を低減できる。 In addition, an oxygen-deficient oxide semiconductor film and a metal can be formed by continuously forming an oxygen-deficient oxide semiconductor film and a metal multilayer film serving as a source electrode layer and a drain electrode layer without exposure to the atmosphere. A good interface state can be realized with the multilayer film, and the contact resistance can be reduced.
また、第３の処理室９１のスパッタチャンバーに人工石英のターゲットと、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットとの両方を設置し、シャッターを用いて順次導入するガスを切り替えて３層を連続成膜することによって同一チャンバー内で積層を行うこともできる。同一チャンバー内で積層する利点としては、使用するチャンバーの数を減らせる点と、異なるチャンバー間を基板搬送する間にパーティクル等が基板に付着することを防止できる点である。 In addition, both the artificial quartz target and the oxide semiconductor target containing In, Ga, and Zn are installed in the sputtering chamber of the third treatment chamber 91, and the gas sequentially introduced is switched using a shutter to change the three layers. It is also possible to perform lamination in the same chamber by continuously forming a film. Advantages of stacking in the same chamber are that the number of chambers to be used can be reduced and that particles and the like can be prevented from adhering to the substrate while the substrates are transported between different chambers.
以上の工程を繰り返してカセットケース内の基板に成膜処理を行って複数の基板の処理を終えた後、カセット室の真空を大気に開放して、基板およびカセットを取り出す。 After the above steps are repeated to form a film on the substrate in the cassette case and the plurality of substrates are processed, the vacuum in the cassette chamber is opened to the atmosphere, and the substrate and the cassette are taken out.
また、第１の処理室８９で、酸素過剰型の酸化物半導体膜及び酸素欠乏型の酸化物半導体膜の成膜後の加熱処理、具体的には２００℃〜６００℃の加熱処理、好ましくは３００℃〜５００℃の加熱処理を行うことができる。この加熱処理を行うことにより逆スタガ型の薄膜トランジスタの電気特性を向上させることができる。この加熱処理は、酸素過剰型の酸化物半導体膜及び酸素欠乏型の酸化物半導体膜の成膜後であれば特に限定されず、例えば、酸素過剰型の酸化物半導体膜及び酸素欠乏型の酸化物半導体膜の成膜直後や、金属多層膜成膜直後に行うことができる。 In the first treatment chamber 89, heat treatment after the formation of the oxygen-excess oxide semiconductor film and the oxygen-deficient oxide semiconductor film, specifically, heat treatment at 200 ° C. to 600 ° C., preferably Heat treatment at 300 ° C. to 500 ° C. can be performed. By performing this heat treatment, the electrical characteristics of the inverted staggered thin film transistor can be improved. This heat treatment is not particularly limited as long as it is after the formation of the oxygen-rich oxide semiconductor film and the oxygen-deficient oxide semiconductor film. For example, the oxygen-rich oxide semiconductor film and the oxygen-deficient oxidation semiconductor film This can be performed immediately after the formation of the physical semiconductor film or immediately after the formation of the metal multilayer film.
次いで、グレートーンマスクを用いて各積層膜をエッチング加工する。ドライエッチングやウェットエッチングを用いて形成してもよいし、複数回のエッチングに分けてそれぞれ選択的にエッチングしてもよい。 Next, each laminated film is etched using a gray tone mask. It may be formed by dry etching or wet etching, or may be selectively etched by dividing into a plurality of etchings.
半導体層、ソース領域、ドレイン領域、ソース電極層及びドレイン電極層をエッチング加工により形成した後、保護膜を形成する前に真空ベークを行ってもよい。 After the semiconductor layer, the source region, the drain region, the source electrode layer, and the drain electrode layer are formed by etching, vacuum baking may be performed before forming the protective film.
また、半導体層、ソース領域、ドレイン領域、ソース電極層及びドレイン電極層をエッチング加工により形成した後、保護膜を形成する前に酸素ラジカル処理を行ってもよい。露出している半導体層のチャネル形成領域に酸素ラジカル処理を行うことによって、半導体層表面を酸素過剰領域とすることができる。 In addition, after the semiconductor layer, the source region, the drain region, the source electrode layer, and the drain electrode layer are formed by etching, oxygen radical treatment may be performed before forming the protective film. By performing oxygen radical treatment on the exposed channel formation region of the semiconductor layer, the surface of the semiconductor layer can be made an oxygen-excess region.
半導体層表面を酸素過剰領域とすることによって、水素の半導体層への混入を防ぐ、またバックチャネルが酸素欠乏領域となりソースドレイン間の導通が起きることを防ぎオフ電流を下げることができる。このようにバックチャネル部の半導体層も酸素過剰領域とすることができるため、ゲート絶縁層への酸素ラジカル処理と同様に、バックチャネル部の半導体層の酸素ラジカル処理を行うことは有効である。 By making the surface of the semiconductor layer an oxygen-excess region, mixing of hydrogen into the semiconductor layer can be prevented, and conduction between the source and drain can be prevented by preventing the back channel from becoming an oxygen-deficient region, thereby reducing the off current. As described above, since the semiconductor layer in the back channel portion can also be an oxygen excess region, it is effective to perform the oxygen radical treatment on the semiconductor layer in the back channel portion in the same manner as the oxygen radical treatment on the gate insulating layer.
以降の工程は、上述した実施の形態１乃至実施の形態４のいずれか一に従えば、逆スタガ型の薄膜トランジスタが作製できる。 In the subsequent steps, according to any one of Embodiment Modes 1 to 4, the inverted staggered thin film transistor can be manufactured.
ここではマルチチャンバー方式の製造装置を例に説明を行ったが、スパッタチャンバーを直列に連結するインライン方式の製造装置を用いて大気に触れることなく連続成膜を行ってもよい。 Although a multi-chamber manufacturing apparatus is described here as an example, continuous film formation may be performed without exposure to the atmosphere using an in-line manufacturing apparatus in which sputtering chambers are connected in series.
また、図６に示す装置は被成膜面を下向きに基板をセットする、所謂フェイスダウン方式の処理室としたが、基板を垂直に立て、縦置き方式の処理室としてもよい。縦置き方式の処理室は、フェイスダウン方式の処理室よりもフットプリントが小さいメリットがあり、さらに基板の自重により撓む恐れのある大面積の基板を用いる場合に有効である。 The apparatus shown in FIG. 6 is a so-called face-down type processing chamber in which the substrate is set with the deposition surface facing downward, but the substrate may be set up vertically to form a vertical processing chamber. The vertical processing chamber has an advantage of a smaller footprint than the face-down processing chamber, and is effective when a large-area substrate that may be bent by its own weight is used.
１００ 基板
１０１ ゲート電極層
１０２ ゲート絶縁層
１０３ 酸化物半導体層
１０４ａ ソース領域
１０４ｂ ドレイン領域
１０５ａ ソース電極層
１０５ｂ ドレイン電極層
１０６ 高抵抗領域
１０７ 高抵抗領域
１０８ 絶縁膜
１１１ 酸化物半導体膜
１１２ 酸化物半導体層
１１３ マスク
１１４ 酸化物半導体膜
１１５ 酸化物半導体膜
１１６ マスク
１１７ 導電膜
１１８ マスク
１２１ 導電膜
１２２ マスク
１７０ａ 薄膜トランジスタ
１７０ｂ 薄膜トランジスタ
１７０ｃ 薄膜トランジスタ
８０ 搬送室
８１ 搬送ロボット
８２ カセット室
８３ ゲートバルブ
８４ ゲートバルブ
８５ ゲートバルブ
８６ ゲートバルブ
８７ ゲートバルブ
８８ ゲートバルブ
８９ 第１の処理室
９０ 第２の処理室
９１ 第３の処理室
９２ 第４の処理室
９３ 第５の処理室
９４ 基板
100 substrate 101 gate electrode layer 102 gate insulating layer 103 oxide semiconductor layer 104a source region 104b drain region 105a source electrode layer 105b drain electrode layer 106 high resistance region 107 high resistance region 108 insulating film 111 oxide semiconductor film 112 oxide semiconductor layer 113 mask 114 oxide semiconductor film 115 oxide semiconductor film 116 mask 117 conductive film 118 mask 121 conductive film 122 mask 170a thin film transistor 170b thin film transistor 170c thin film transistor 80 transfer chamber 81 transfer robot 82 cassette chamber 83 gate valve 84 gate valve 85 gate valve 86 gate Valve 87 Gate valve 88 Gate valve 89 First processing chamber 90 Second processing chamber 91 Third processing chamber 92 Fourth processing chamber 93 Fifth processing chamber 94 Substrate
Claims (4)
前記ゲート絶縁層上に第１の酸化物半導体層と第２の酸化物半導体層とを順次形成し、
前記第２の酸化物半導体層に接する、一対のソース電極層及びドレイン電極層を形成し、
前記ソース電極層及びドレイン電極層をマスクとして、前記第２の酸化物半導体層及び前記第１の酸化物半導体層の一部をエッチングし、
前記エッチングにより露出した前記第２の酸化物半導体層及び前記第１の酸化物半導体層の表面に酸素プラズマ処理を行い、前記第１の酸化物半導体層のうち前記酸素プラズマ処理を行った領域を、前記第１の酸化物半導体層のうち前記酸素プラズマ処理を行っていない領域に比べて高抵抗化することを特徴とする半導体装置の作製方法。 Forming a gate insulating layer on the gate electrode;
A first oxide semiconductor layer and a second oxide semiconductor layer are sequentially formed on the gate insulating layer;
Forming a pair of source and drain electrode layers in contact with the second oxide semiconductor layer;
Etching a part of the second oxide semiconductor layer and the first oxide semiconductor layer using the source electrode layer and the drain electrode layer as a mask,
The performed oxygen plasma treatment on the surface of the exposed second oxide semiconductor layer and the first oxide semiconductor layer by etching, the region subjected to the oxygen plasma treatment of the first oxide semiconductor layer A method for manufacturing a semiconductor device is characterized in that the resistance of the first oxide semiconductor layer is increased as compared with a region where the oxygen plasma treatment is not performed.
前記酸素プラズマ処理は、酸素ガス又は酸素ガスと希ガスの混合ガスによるグロー放電プ
ラズマで行うことを特徴とする半導体装置の作製方法。 In claim 1,
The method for manufacturing a semiconductor device, wherein the oxygen plasma treatment is performed by glow discharge plasma using oxygen gas or a mixed gas of oxygen gas and rare gas.
前記ゲート絶縁層、前記第１の酸化物半導体層、前記第２の酸化物半導体層、前記ソース電極層及び前記ドレイン電極層をスパッタリング法で形成することを特徴とする半導体装置の作製方法。 In claim 1,
A method for manufacturing a semiconductor device, wherein the gate insulating layer, the first oxide semiconductor layer, the second oxide semiconductor layer, the source electrode layer, and the drain electrode layer are formed by a sputtering method.
前記ゲート絶縁層、前記第１の酸化物半導体層、前記第２の酸化物半導体層、前記ソース電極層及び前記ドレイン電極層の各層をスパッタリング法で大気に触れさせることなく連続して形成することを特徴とする半導体装置の作製方法。 In claim 1,
Each of the gate insulating layer, the first oxide semiconductor layer, the second oxide semiconductor layer, the source electrode layer, and the drain electrode layer is formed continuously without being exposed to the atmosphere by a sputtering method. A method for manufacturing a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008224178A JP5537787B2 (en) | 2008-09-01 | 2008-09-01 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008224178A JP5537787B2 (en) | 2008-09-01 | 2008-09-01 | Method for manufacturing semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014092255A Division JP2014158049A (en) | 2014-04-28 | 2014-04-28 | Semiconductor device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010062229A JP2010062229A (en) | 2010-03-18 |
| JP2010062229A5 JP2010062229A5 (en) | 2011-09-29 |
| JP5537787B2 true JP5537787B2 (en) | 2014-07-02 |
Family
ID=42188742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008224178A Active JP5537787B2 (en) | 2008-09-01 | 2008-09-01 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5537787B2 (en) |
Families Citing this family (73)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011001880A1 (en) | 2009-06-30 | 2011-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR101610606B1 (en) | 2009-07-03 | 2016-04-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor device |
| KR101820176B1 (en) | 2009-07-10 | 2018-01-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor device |
| CN102576677B (en) | 2009-09-24 | 2015-07-22 | 株式会社半导体能源研究所 | Semiconductor element and method for manufacturing the same |
| KR20120084751A (en) | 2009-10-05 | 2012-07-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and manufacturing method thereof |
| KR101928402B1 (en) | 2009-10-30 | 2018-12-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and method for manufacturing the same |
| WO2011074407A1 (en) | 2009-12-18 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| WO2011114905A1 (en) | 2010-03-19 | 2011-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device |
| KR101761966B1 (en) * | 2010-03-31 | 2017-07-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Power supply device and driving method thereof |
| US20110240462A1 (en) * | 2010-04-02 | 2011-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Deposition apparatus and method for manufacturing semiconductor device |
| US9196739B2 (en) | 2010-04-02 | 2015-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including oxide semiconductor film and metal oxide film |
| KR101706081B1 (en) * | 2010-04-06 | 2017-02-15 | 삼성디스플레이 주식회사 | Thin film transistor, method for manufacturing the same, and liquid crystal display including this |
| WO2011125456A1 (en) | 2010-04-09 | 2011-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101881729B1 (en) * | 2010-04-16 | 2018-07-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Deposition method and method for manufacturing semiconductor device |
| KR101904445B1 (en) * | 2010-04-16 | 2018-10-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
| WO2011132625A1 (en) | 2010-04-23 | 2011-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| KR101974927B1 (en) * | 2010-04-23 | 2019-05-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor device |
| CN106057907B (en) | 2010-04-23 | 2019-10-22 | 株式会社半导体能源研究所 | The manufacturing method of semiconductor device |
| KR101636008B1 (en) * | 2010-04-23 | 2016-07-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and manufacturing method thereof |
| KR102344452B1 (en) | 2010-04-23 | 2021-12-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor device |
| WO2011132591A1 (en) | 2010-04-23 | 2011-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| WO2011135987A1 (en) | 2010-04-28 | 2011-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8890555B2 (en) * | 2010-04-28 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for measuring transistor |
| JP5557595B2 (en) * | 2010-05-14 | 2014-07-23 | 富士フイルム株式会社 | Electronic device manufacturing method, thin film transistor, electro-optical device, and sensor |
| US9490368B2 (en) | 2010-05-20 | 2016-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| WO2011145484A1 (en) | 2010-05-21 | 2011-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US20130112970A1 (en) * | 2010-06-07 | 2013-05-09 | Yoshinobu Miyamoto | Thin film transistor substrate and fabrication method for the same |
| US8552425B2 (en) | 2010-06-18 | 2013-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| WO2012002104A1 (en) | 2010-06-30 | 2012-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8441010B2 (en) * | 2010-07-01 | 2013-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN102959713B (en) * | 2010-07-02 | 2017-05-10 | 株式会社半导体能源研究所 | Semiconductor device |
| KR20230003647A (en) * | 2010-07-02 | 2023-01-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and manufacturing method thereof |
| KR101885691B1 (en) | 2010-07-27 | 2018-08-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and method of manufacturing the same |
| JP2012033778A (en) * | 2010-07-30 | 2012-02-16 | Dainippon Printing Co Ltd | Thin film transistor and manufacturing method of the same, thin film transistor array and manufacturing method of the same and display device |
| TWI509707B (en) * | 2010-08-16 | 2015-11-21 | Semiconductor Energy Lab | Manufacturing method of semiconductor device |
| US9129703B2 (en) * | 2010-08-16 | 2015-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving semiconductor memory device |
| JP5727892B2 (en) * | 2010-08-26 | 2015-06-03 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US8487844B2 (en) * | 2010-09-08 | 2013-07-16 | Semiconductor Energy Laboratory Co., Ltd. | EL display device and electronic device including the same |
| US8835917B2 (en) | 2010-09-13 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, power diode, and rectifier |
| JP5886491B2 (en) * | 2010-11-12 | 2016-03-16 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| US8816425B2 (en) * | 2010-11-30 | 2014-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8823092B2 (en) | 2010-11-30 | 2014-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9443984B2 (en) | 2010-12-28 | 2016-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TWI525614B (en) | 2011-01-05 | 2016-03-11 | 半導體能源研究所股份有限公司 | Storage element, storage device, and signal processing circuit |
| CN102157565A (en) * | 2011-01-18 | 2011-08-17 | 北京大学深圳研究生院 | Manufacturing method of thin-film transistor |
| US8709920B2 (en) * | 2011-02-24 | 2014-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9236496B2 (en) | 2011-03-11 | 2016-01-12 | Sharp Kabushiki Kaisha | Thin film transistor and display device |
| US8760903B2 (en) | 2011-03-11 | 2014-06-24 | Semiconductor Energy Laboratory Co., Ltd. | Storage circuit |
| CN105931967B (en) | 2011-04-27 | 2019-05-03 | 株式会社半导体能源研究所 | The manufacturing method of semiconductor device |
| US8709922B2 (en) * | 2011-05-06 | 2014-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR102081792B1 (en) | 2011-05-19 | 2020-02-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Arithmetic circuit and method of driving the same |
| US8900914B2 (en) | 2011-06-06 | 2014-12-02 | Sharp Kabushiki Kaisha | TFT substrate and method for manufacturing same |
| TWI604609B (en) | 2012-02-02 | 2017-11-01 | 半導體能源研究所股份有限公司 | Semiconductor device |
| KR102068956B1 (en) * | 2012-02-15 | 2020-01-23 | 엘지디스플레이 주식회사 | Thin film transistor, thin film transistor array substrate, and method of fabricating the same |
| JP2013191265A (en) * | 2012-02-17 | 2013-09-26 | Semiconductor Energy Lab Co Ltd | Memory device, driving method of memory device, and electronic apparatus including the memory device |
| JP6257900B2 (en) * | 2012-02-23 | 2018-01-10 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| JP6259575B2 (en) * | 2012-02-23 | 2018-01-10 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| KR101947808B1 (en) * | 2012-02-29 | 2019-04-25 | 엘지디스플레이 주식회사 | Thin film transistor array substrate and method for manufacturing of the same |
| CN104285302B (en) * | 2012-05-10 | 2017-08-22 | 株式会社半导体能源研究所 | Semiconductor device |
| CN102751240B (en) * | 2012-05-18 | 2015-03-11 | 京东方科技集团股份有限公司 | Thin film transistor array substrate, manufacturing method thereof, display panel and display device |
| US8873308B2 (en) | 2012-06-29 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Signal processing circuit |
| US9083327B2 (en) | 2012-07-06 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving semiconductor device |
| US9054678B2 (en) | 2012-07-06 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| JP6329843B2 (en) | 2013-08-19 | 2018-05-23 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP6501385B2 (en) * | 2014-10-22 | 2019-04-17 | 日本放送協会 | Thin film transistor and method of manufacturing the same |
| JP6448311B2 (en) | 2014-10-30 | 2019-01-09 | 株式会社ジャパンディスプレイ | Semiconductor device |
| JP2016111040A (en) | 2014-12-02 | 2016-06-20 | 株式会社ジャパンディスプレイ | Semiconductor device |
| JP2016115760A (en) | 2014-12-12 | 2016-06-23 | 株式会社ジャパンディスプレイ | Semiconductor device |
| JP2017017208A (en) | 2015-07-02 | 2017-01-19 | 株式会社ジャパンディスプレイ | Semiconductor device |
| JP2017041536A (en) | 2015-08-20 | 2017-02-23 | 株式会社ジャパンディスプレイ | Semiconductor device and method of manufacturing the same |
| CN107204362B (en) | 2016-03-18 | 2021-01-29 | 株式会社日本显示器 | Semiconductor device with a plurality of semiconductor chips |
| JP6283710B2 (en) * | 2016-05-17 | 2018-02-21 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| KR101706090B1 (en) * | 2016-08-16 | 2017-02-15 | 삼성디스플레이 주식회사 | Thin film transistor, method for manufacturing the same, and liquid crystal display including this |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5138163B2 (en) * | 2004-11-10 | 2013-02-06 | キヤノン株式会社 | Field effect transistor |
| JP4609797B2 (en) * | 2006-08-09 | 2011-01-12 | Ｎｅｃ液晶テクノロジー株式会社 | Thin film device and manufacturing method thereof |
-
2008
- 2008-09-01 JP JP2008224178A patent/JP5537787B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010062229A (en) | 2010-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5537787B2 (en) | Method for manufacturing semiconductor device | |
| JP7507285B2 (en) | Liquid crystal displays and electroluminescent displays | |
| US9224839B2 (en) | Method for manufacturing semiconductor device | |
| JP2024107294A (en) | Semiconductor Device | |
| US20160053362A1 (en) | Film formation apparatus and film formation method | |
| TWI541903B (en) | Method for manufacturing oxide semiconductor film and method for manufacturing semiconductor device | |
| US8643007B2 (en) | Semiconductor device | |
| JP2016174186A (en) | Manufacturing method of semiconductor device | |
| JP2014158049A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110620 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110817 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110817 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130920 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140311 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140331 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5537787 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140428 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |