JP5096583B2 - マルチセルの保護回路及び方法 - Google Patents

Description

本発明はセルの保護分野に関し、特にマルチセルの保護回路及び方法に関する。

セルを充電する時、セルの充電電圧がセルの上限値を超えると、セルの過充電を引き起こす。セルの放電電圧がセルの下限値を下回ると、セルの過放電を引き起こす。リチウムイオンセルを例として、リチウムイオンセルが過充電された場合に、セルの内圧の上昇を引き起こし、セルが変形し、液漏れなどの不良現象が発生し、酷い場合は、セルの爆発するまた燃える可能性がある。リチウムイオンセルが過放電された場合に、セルの内圧が上昇し、電解液が分解されてコア容量（core capacity）特性及び耐久性を劣化させ、従って、リチウムイオンセルの電力供給可能時間がだんだん短くなる。その外のセル（例え鉄イオンセル）も過充電或は過放電されると、同様にセル特性を劣化させ、セルの使用寿命が短縮される。セルの保護回路は上述したセルの過充電或は過放電の発生を避けるためであり、更にセルの劣化を防ぐためである。電子機器の小型化の傾向と伴い、セル保護に専用する集積回路も時運に応じて現れた。現在まで、単体のセル保護集積回路は４段或は４段以下のセルの直列接続しか保護できない。４段より多くのセルの直列接続時に、複数のセル保護集積回路を複雑な周辺回路で繋ぐことによりでセルへの保護を実現する。この方法の不足は、コストが高く、周辺回路がかなり複雑で、実際応用における拡張可能性とテスト可能性が低く、拡張素子が多すぎ、パッケージが大きくて、システムの集積に影響を与え、直列接続セル間の電力消耗量の不均一を引き起こしやすいなどのところにある。

図１に示すように、一種の代表的な七つの単体セルの保護回路であり、一つの周辺回路で七つの独立するセル保護集積回路を繋ぐことにより保護の目的を実現している。

セル保護集積回路の動作原理は、以下どおりである。セル保護集積回路のCo端は充電制御用のNMOSTETゲート接続端子であり、Do端は放電制御用のNMOSTETゲート接続端子である。正常な状態では、Do端とCo端は何れもハイレベルであり、外接される充放電を制御するNMOSTETはいずれもオンになり、セルは充電可能及び放電可能な状態にある。セルの充電電圧がセルの上限値に達し、かつ一定の遅延時間を経た場合に、Co端の出力レベルがハイレベルからローレベルになり、それによって外接される充電用NMOSTETをオフにさせ、即ち充電回路をオフにする。セルの放電電圧がセルの下限値に達し、且つ一定の遅延時間を経た場合に、Do端の出力レベルがハイレベルからローレベルになり、それによって外接される放電用のNMOSTETをオフにさせ、即ち放電回路をオフにする。

この周辺回路で接続されることにより、セルの過充電と過放電は分けられ、それぞれ独立して処理され、セルの過充電と過放電を実現する原理は以下のようである。

正常な状態で、各単体セルの保護集積回路の出力端CoとDoは何れもハイレベルであり、放電制御用のNMOSトランジスタV５、V６及びV７と充電用のNMOSトランジスタV８は何れもオンになり、全体のセル組は充電可能と放電可能な状態にある。

放電時、任意の単体セルの保護集積回路がそれに相応するセルの過放電状態が検出され、一定の遅延時間を経た後、そのDo端はローレベルになり、それによって外接されるPMOSトランジスタV２（V2A、V2B…或はV2G）をオンにさせ、グランドに対するハイレベルである電位をNMOSトランジスタV４へ伝送し、V４をオンにさせ、グランド電位を外接される並列接続制御放電回路のNMOSトランジスタV５、V６及びV７へ伝送し、それをオンの状態からオフの状態にさせ、放電回路を遮断することにより、過放電保護を実現する。

充電時、任意の一個の単体セル保護集積回路がそれに相応するセルの過充電状態が検出され、一定の遅延時間を経た後、そのCo端はローレベルになり、それによって外接されるPMOSトランジスタV１（V１A、V１B…或はV１G）をオンにさせ、充電器のマイナス端に対するハイレベルである電位をNMOSトランジスタV３へ伝送し、V３をオンにさせ、充電器のマイナス端の電位は最終外接される放電回路を制御するNMOSトランジスタV８へ伝送され、それをオンの状態からオフの状態にさせ、充電回路が遮断されることにより、過充電保護を実現する。

上述した電気回路は７セルの直列接続に対する保護目的をすでに実現している。その不足は、周辺回路が複雑で、素子が多くて、レベルシフトに対して二段階処理を採用することにより、電気回路のコストが増加されるとともに、テストの難しさも増やされた。充電と放電回路の分けで応用の複雑性を増加させた。周辺回路の存在により、過充電或は過放電保護した後、電気回路の電力消耗は正常動作時よりも大きい。特に、周辺回路のMOSFET素子には高耐圧素子を選択しなければならず、より多い段で拡張接続応用する時には、素子の耐圧問題を考えなければならず、電気回路がもっと複雑になってしまうなどのところにある。

本発明はマルチセルの保護回路を提供することを目的とする。既存技術における４段以上のセルの保護回路の課題、例えコストが高く、周辺回路が複雑で、外部素子が多すぎ、システムの集積に影響を与え、拡張可能性とテスト可能性が低い課題を解決しようとすることにある。

本発明の技術案は、下記のように実現された。一つ或は複数のマルチセル保護チップ、充電制御スイッチと放電制御スイッチを有し、それぞれのマルチセル保護チップはマルチセル組の直列接続保護集積回路モジュールと拡張接続モジュールを含み、前記マルチセル組の直列接続保護集積回路モジュールは入力端が相応する単体のセルの正極及び負極と接続され、その出力端がそれぞれ前記拡張接続モジュールの内部信号入力端と接続され、前記拡張接続モジュールの拡張信号入力端は当該マルチセル保護チップと隣接するマルチセル保護チップの拡張接続モジュールの拡張信号出力端と接続され、前記拡張接続モジュールの拡張信号出力端はそれぞれ前記充電制御スイッチと放電制御スイッチと接続されているマルチ直列接続セル組の保護回路。

本発明はマルチ直列接続セル組の保護法方を提供することをもう一つの目的とする。前記方法は下記のステップを含み、
マルチセル保護チップのそれぞれはモニターするセルの状態に基づいてセル状態を表す内部出力信号を発生するステップと、
マルチセル保護チップのそれぞれはその内部出力信号、その拡張選択制御信号及びそれと隣接するマルチセル保護チップの拡張出力状態を示す拡張出力信号に基づいて逐一に論理判断を行うステップと、
最後のマルチセル保護チップの論理判断の結果に基づいてセルの充放電回路のオン・オフをコントロールするステップ。

本発明で提供した技術案は、それぞれのマルチセル保護チップのマルチセル組の直列接続保護集積回路に一つの拡張接続モジュールを配置することによって、マルチセル保護チップの拡張を実現する。それぞれのマルチセル保護チップは自分のモニターするセルの状態及びそれと隣接するマルチセル保護チップの拡張出力状態だけに対して論理演算を行い、過充電であるか或は過放電であるかを決定し、当該論理演算は最初の一個のマルチセル保護チップから、段ごとに演算を行い、最後の一個のマルチセル保護チップの論理演算の結果によりセルの充放電回路のオン・オフをコントロールし、任意段数のセルの過充電と過放電の保護を実現する。また、当該セル保護回路はコストを低減させ、システムの信頼性を向上させた。当該セル保護回路は周辺の素子を必要としないから、周辺回路のコストが削減された同時に、周辺回路の複雑な設置によるテストと拡張性に関する課題も避けられた。それぞれのセル保護チップは自分のモニターする電圧状態と隣接するセル保護チップのモニターする電圧状態だけに対して論理処理を行うので、その処理の電位範囲が減縮され、耐高圧の課題も解決された。

図１は、既存技術が提供する７段の直列接続セルの保護回路の接続図である。 図２は、本発明が提供する拡張接続モジュールの構造図である。 図３ａは、本発明の第一実施例が提供する信号の伝送方向がアップ方式である拡張接続モジュールの好ましい電気回路接続図である。 図３ｂは、本発明の第一実施例が提供する信号の伝送方向がダウン方式である拡張接続モジュールの好ましい回路接続図である。 図４ａは、本発明の第二実施例が提供する信号の伝送方向がアップ方式（upstream）である拡張接続モジュールの電気回路接続図である。 図４ｂは、本発明の第二実施例が提供する信号の伝送方向がダウン方式（downstream）である拡張接続モジュールの電気回路接続図である。 図５ａは、本発明の第三実施例が提供する信号の伝送方向がアップ方式である拡張接続モジュールの電気回路接続図である。 図５ｂは、本発明の第三実施例が提供する信号の伝送方向がダウン方式である拡張接続モジュールの電気回路接続図である。 図６ａは、本発明の実施例が提供する信号の伝送方向がアップ方式であるセル保護集積回路の電気回路接続図である。 図６ｂは、本発明の実施例が提供する信号の伝送方向がダウン方式であるセル保護集積回路の電気回路接続図である。

本発明の目的、技術案及び優れているところをもっと明らかにするために、以下では図面及び実施例を参照しながら、本発明に対してさらに詳しく説明する。理解すべきことは、ここで記述する具体的な実施例は本発明の解釈に用いられるだけで、本発明の限定には用いられない。

本発明の実施例の中では、それぞれのマルチセル組の保護集積回路モジュールに一つの拡張接続モジュールが配置されることによって、一つのマルチセル保護チップが構成され、複数の当該マルチセル保護チップがその拡張接続モジュールを介して接続されたることによりセル保護集積回路が構成される。それぞれのマルチセル保護チップは隣接するマルチセル保護チップの拡張出力信号及び自体の内部入力信号について論理演算を行い、過充電或は過放電が発生したことがあるかどうかを判断し、最上層にあるセル保護チップ或は最下層にあるセル保護チップから論理判断結果を出力し、外接される充電制御スイッチ及び放電制御スイッチのオン・オフをコントロールすることにより、セルの充放電回路をコントロールし、マルチセルの過充電及び過放電に対する保護を実現する。

本発明の実施例の中では、MOSトランジスタをセル保護集積回路の充電制御スイッチと放電制御スイッチとして採用しているが、もちろん、ほかの素子を充電制御スイッチと放電制御スイッチとして採用することもできる。マルチセル保護集積回路は信号の伝送方向によってアップ方式とダウン方式に分けられ、これにより拡張接続モジュールの具体化電気回路がアップ方式とダウン方式に分けられ、信号の伝送方向がアップ方式である拡張接続モジュールは外側にPMOSトランジスタを接続させて、セルの充放電回路を制御するのに適合し、信号の伝送方向がダウン方式である拡張接続モジュールは外側にNMOSトランジスタを接続させて、セルの充放電回路を制御するのに適合している。

本発明のマルチセル組の直列接続保護集積回路モジュールの入力端は直列接続マルチセルの中の対応する単体のセルの正及び負極と接続されており、セルの状態の検出に用いられ、出力端Co及びDoは検出されるセルの状態を示す内部入力信号を出力する（ここで、当該信号を内部入力信号と言うのは記述の簡略化のためであり、それは拡張接続モジュールの入力信号であるが、集積回路モジュールの出力モジュールである）。当該集積回路モジュールは前述集積回路モジュールと一致し（技術背景の紹介を参照）、ここでは更に詳しく説明する必要がない。

これからは本発明の拡張接続モジュールに関する複数の実施方式を紹介する。図２では本発明の実施例が提供する拡張接続モジュールの構造を示しているが、説明の便利のため、本発明の実施例に関係する部分だけを示している。当該拡張接続モジュールはマルチセル組の直列接続保護集積回路モジュールと一緒に一つのセル保護チップ（IC）の中に集積され、その中で、当該ICのピンの数は機能を示すだけで、ICの実際のピンの数を表しない。

当該拡張接続モジュールは一個の拡張処理モジュール、一個のK信号処理モジュール１３、一個の論理処理モジュール１４及び一個の出力段階モジュール（out stage module）１５を含む。拡張処理モジュールの出力端、K信号処理モジュール及びマルチセル直列接続保護集積回路（図２には描かれていない）モジュールは論理処理モジュール１４の入力端にそれぞれと接続されている。論理処理モジュール１４の出力端は出力段階モジュール１５の入力端及び出力端にそれぞれと接続されており、その中で出力段階モジュール１５の出力端は拡張接続モジュールの拡張信号出力端として用いられる。

当該拡張信号処理モジュールは当該拡張入力信号を処理するとともに当該拡張入力信号をICで識別できる拡張入力信号に転換する。当該拡張信号処理モジュールは一個の拡張充電信号処理モジュール１１（拡張Co信号処理モジュールとも称す）及び一個の拡張放電信号処理モジュール１２（拡張Do信号処理モジュールとも称す）を含む。当該拡張入力信号は隣接するICの拡張出力信号であり、そのため、拡張入力信号を処理するというのは隣接するICの拡張出力信号を本ICで識別できる拡張入力信号に転換することである。当該拡張入力信号は一個の拡張充電入力信号及び一個の拡張放電入力信号を含む。拡張Co信号処理モジュール１１は拡張充電入力信号に対して処理を行い、即ち隣接する集積回路の拡張充電出力信号（拡張Co出力信号とも称す）に対して処理を行い、それの対応する端子はexterior_coであり、本発明の実施例の中では、exterior_co端を拡張充電信号の入力端子と称す。拡張Do処理モジュール１２は拡張放電入力信号に対して処理を行い、即ち隣接する集積回路の拡張放電出力信号（拡張Do出力信号とも称す）に対して処理を行い、それの対応する端子はexterior_doであり、本発明の実施例の中では、exterior_do端子を拡張放電信号の入力端子と称す。拡張Co信号処理モジュール１１と拡張Do処理モジュール１２の電気回路の原理及び処理方式は同じものである。詰り、隣接する集積回路の拡張出力信号を本集積回路で識別できる拡張入力信号に転換するプロセスは下記のようである。

プルアップ抵抗により、隣接する集積回路の拡張出力信号の高インピーダンス状態をハイレベルに転換し、或はプルダウン抵抗により、隣接する集積回路の拡張出力信号の高インピーダンス状態をローレベルに転換し、それからレベルシフトにより、隣接する集積回路の拡張出力信号のローレベルを本集積回路のローレベルに転換し、或はレベルシフトにより、隣接する集積回路の拡張出力信号のハイレベルを本集積回路のハイレベルに転換し、それにより隣接する集積回路の拡張出力信号を本集積回路で識別できる拡張出力信号に転換する。本発明の実施例の中で、ハイレベルは論理１で表され、ローレベルは論理０で表される。

K信号処理モジュール１３は拡張選択制御信号に対して処理を行い、それの対応する端子はKであり、本発明の実施例の中で、k端子は拡張選択制御端子と称す。拡張選択制御信号はハイレベル、ローレベル或はフロートの高インピーダンス状態である。K信号処理モジュール１３は電気回路の設計の必要によって、プルダウン抵抗により、拡張選択制御信号のフロートの高インピーダンス状態をローレベルに転換し、或はプルアップ抵抗により、拡張選択制御信号のフロートの高インピーダンス状態をハイレベルに転換することによってマルチセル保護チップの拡張選択制御信号をマルチセル保護チップで識別できる拡張選択制御信号に転換する。本発明の実施例では拡張選択制御信号の状態に基づいて集積回路を拡張状態と非拡張の二種の状態に分ける。この二種の状態は以下の方式で予め設定される。即ち、K信号処理モジュール１３の出力が１である時に、集積回路は拡張状態にあり、K信号処理モジュール１３の出力が０である時に、集積回路は非拡張状態にある。

論理処理モジュール１４は拡張入力信号（即ち拡張入力信号処理モジュールの処理を経た後の拡張入力信号）、内部入力信号及び拡張選択制御信号（即ちK信号処理モジュール１３の処理を経た後の拡張選択制御信号）に対して論理判断を行い、出力段階モジュール１５を介して当該判断結果を出力し、外接されるMOSトランジスタのオン・オフをコントロールし、それにより充放電回路のオン・オフをコントロールし、セルの過充電、過放電及び過電流の保護を実現する。内部入力信号は一個の内部Co入力信号及び一個の内部Do入力信号を含む。その中で内部Co入力信号に対応する端子はDcoであり、内部Do入力信号に対応する端子はDdoである。拡張出力信号は一個の拡張Co出力信号及び一個の拡張Do出力信号を含む。その中で拡張Co出力信号に対応する端子はCo'であり、拡張Do出力信号に対応する端子はDo'である。

本発明の実施例の中で、信号の伝送方向がアップ方式である時に、当該集積回路はPMOSトランジスタと外接されて充放電回路のオン・オフをコントロールする。過放電保護制御の過程で、集積回路が正常状態にある時、入力信号exterior_do端子は高インピーダンス状態と接続され、Ddo端子はハイレベルと接続され、当該集積回路が拡張状態にある時、即ちk端子がハイレベルと接続される時、出力信号Do'は高インピーダンス状態であり、当該集積回路が非拡張状態にある時、即ちK端子がローレベルと接続される時、出力信号Do'はローレベルであり、 集積回路が保護状態にある時、入力信号exterior_do端子がローレベルと接続され、又はDdo端子がローレベルと接続され、或はexterior_ｄo端子がローレベルと接続され、同時にDdo端子はローレベル接続され、当該集積回路が拡張状態にある時、即ちk端子がハイレベルと接続される時に、出力信号Do'はローレベルであり、当該集積回路が非拡張状態にある時に、即ちk端子がローレベルに接続され或はフロートである時、出力信号Do'はハイレベルであると定義する。上述の入力信号の予め定義に基づいて、拡張接続モジュールは拡張入力信号、内部入力信号及び拡張選択制御信号に基づいて論理判断を行って、以下のような出力信号の対照表を得た。

過充電保護制御の過程で、集積回路が正常状態にある時、入力信号exterior_co端子は高インピーダンス状態と接続され、Dco端子はハイレベルと接続され、当該集積回路が拡張状態にある時、即ちk端子がハイレベルと接続される時、出力信号Ｃo'は高インピーダンス状態であり、当該集積回路が非拡張状態にある時、即ちK端子がローレベルと接続される時、出力信号Ｃo'はローレベルであり、集積回路が保護状態にある時、入力信号exterior_co端子がローレベルと接続され、又はDｃo端子がローレベルと接続され、又はexterior_co端子がローレベルと接続され、同時にDco端子がローレベルと接続され、当該集積回路が拡張状態にある時、即ちk端子がハイレベルと接続される時、出力信号Ｃo'はローレベルであり、当該集積回路が非拡張状態にある時、即ちk端子がローレベルに接続され或はフロートである時、出力信号Ｃo'は高インピーダンス状態であると定義する。拡張接続モジュールは入力信号に基づいて、図２に示しているような出力信号の論理処理の対照表を得た。当該集積回路が非拡張状態にあり、且つ集積回路が保護状態に入った時、Co'の出力信号に基づいて外接されるPMOSトランジスタをオフにすることができることを保証するために、当該集積回路のCo'端子の高インピーダンス状態を一つのレベル転換装置、例えばプルアップ抵抗などにより、ハイレベルに転換する。

信号の伝送方向がダウン方式である時、当該集積回路はNMOSトランジスタと外接され、充放電回路のオン・オフをコントロールする。ここで、集積回路が正常状態にある時、入力信号exterior_do端子は高インピーダンス状態と接続され、Ddo端子はハイレベルと接続され、当該集積回路が拡張状態にある時、即ちk端子がハイレベルと接続される時、出力信号Do'は高インピーダンス状態であり、当該集積回路が非拡張状態にある時、即ちK端子がローレベルと接続される時、出力信号Do'はハイレベルであり、集積回路が保護状態にある時、入力信号exterior_do端子はハイレベルと接続され、或はDdo端子はローレベルと接続され、又はexterior_ｄo端子はハイレベルと接続され、同時にDdo端子はローレベルと接続され、当該集積回路が拡張状態にある時、即ちk端子がハイレベルと接続される時、出力信号Do'はハイレベルであり、当該集積回路が非拡張状態にある時、即ちk端子がローレベルに接続され或はフロートである時、出力信号Do'はローレベルであると定義する。上述の入力信号の予め定義に基づいて、過放電保護制御の過程に、拡張接続モジュールは拡張入力信号、内部入力信号及び拡張選択制御信号によって論理判断を行って、以下の表３で示すような出力信号の対照表を得た。

過充電保護制御の過程に、集積回路が正常状態にある時、入力信号exterior_co端子は高インピーダンス状態と接続され、Dco端子はハイレベルと接続され、当該集積回路が拡張状態にある時、即ちk端子がハイレベルと接続される時、出力信号Ｃo'は高インピーダンス状態であり、当該集積回路が非拡張状態にある時、即ちK端子がローレベルと接続される時、出力信号Ｃo'はローレベルであり、集積回路が保護状態にある時、入力信号exterior_co端子はローレベルと接続され、又はDｃo端子はローレベルと接続され、或はexterior_co端子はローレベルと接続され、同時にDco端子はローレベルと接続され、当該集積回路が拡張状態にある時、即ちk端子がハイレベルと接続される時、出力信号Ｃo'はローレベルであり、当該集積回路が非拡張状態にある時、即ちk端子がローレベルに接続され或はフロートである時、出力信号Ｃo'は高インピーダンス状態であると定義する。拡張接続モジュールは入力信号によって、図４に示す出力信号の論理処理の対照表を得、当該集積回路が非拡張状態にあり、且つ集積回路が保護状態に入った時、Co'の出力信号に基づいて外接されるNMOSトランジスタをオフにすることができることを保障するために、当該集積回路のCo'端子の高インピーダンス状態を一つのレベル転換装置、例えばプルダウン抵抗などにより、ローベルに転換する。

図３ａは本発明の第一実施例が提供する信号の伝送方向がアップ方式である拡張接続モジュールの好ましい電気回路を示し、過充電と過放電の電気回路が似ており、信号の論理処理方式が一致しているため、ここでは過放電保護回路を例として、本発明の第一実施例が提供する拡張接続モジュールの好ましい回路実装の動作原理を説明する。

その論理処理はNANDゲートを採用して、そのパスは伝送ゲートで構成された２のうち１を選択するパスセレクターを採用する。

集積回路が正常状態にある時、拡張接続モジュールの各入力端に対する予め定義に基づいて、拡張放電信号の入力端子exterior_doの入力は高インピーダンス状態であり、プルアップ抵抗R１によりハイレベルにプルアップされ、PMOSトランジスタ、NMOSトランジスタ及びインバーターで構成されたレベルシフト装置によってレベルシフトを完成してから、ハイレベルを出力する。集積回路が拡張状態にある時、即ち拡張選択制御端子Kがハイレベルである時、Do'出力端子と接続される二つのMOSトランジスタのうちのPMOSトランジスタＭ５はオフ状態であり、論理演算はNAND演算と選択し、即ちexterior_do端子のハイレベルとセル保護チップの内部Do信号入力端子Ddo（正常状態はハイレベルである）が論理NAND演算を行ってからローレベルを出力して、それがコントロールしているNMOSトランジスタＭ３がオフになり、それによってDo'出力端子の出力が高インピーダンス状態になる。集積回路が非拡張状態にある時、即ち拡張選択制御端子Kがローレベルであり或はフロートである時、論理演算はNAND演算を選択し、Do'出力端子と接続される二つのMOSトランジスタのうちのPMOSトランジスタＭ５のゲートがクランプされておらず、exterior_do端子のハイレベルとセル保護チップの内部Do信号入力端子Ddo（正常状態はハイレベルである）が論理NAND演算を行ってからローレベルを出力し、インバーターで位相反転してから、ハイレベルを出力し、それがコントロールしているNMOSトランジスタＭ３がオンになり、それによってDo'出力端子の出力がローレベルになる。

集積回路が保護状態にある時、即ち集積回路の内部信号入力端子Ddo、或は集積回路拡張放電信号入力端子exterior_doのうちの任意の一つがローレベルである時、セル保護集積回路は過放電保護状態に入る。内部Do信号入力端子Ddoがローレベルであり、或は拡張放電信号入力端子exterior_doがローレベルであることにより、セル保護集積回路が過放電保護状態に入る原理が同じであるため、ここでは拡張放電信号入力端子exterior_doがローレベルであり、セル保護集積回路が過放電保護状態に入ることを例として、集積回路が保護状態にある原理を説明する。

拡張放電信号入力端子exterior_doの入力がローレベルで、PMOSトランジスタ、NMOSトランジスタとインバーターで構成されたレベルシフト装置によってレベルシフトを完成してから、ローレベルを出力する。集積回路が拡張状態にある時、即ち拡張選択制御端子Kがハイレベルである時、論理演算はNAND演算を選択して、即ちexterior_do端子のローレベルと集積回路の内部Do信号入力端子Ddo（ハイレベル）が論理NAND演算を行ってからハイレベルを出力して、それがコントロールしているNMOSトランジスタＭ３がオンになり、それによってDo'出力端子の出力がローレベルになる。セル保護チップが非拡張状態にある時、即ち拡張選択制御端子kがローレベルでありまたはフロートである時、論理演算はAND演算を選択して、即ちexterior_do端子のローレベルと集積回路の内部Do信号入力端子Ddoが論理AND演算を行ってからハイレベルを出力して、インバーターで位相反転してから、ローレベルを出力して、それがコントロールしているPMOSトランジスタＭ５がオンになり、それによってDo'出力端子の出力がハイレベルになる。

図３ｂは本発明の第一実施例が提供する信号の伝送方向がダウン方式である拡張接続モジュールの好ましい電気回路を示している。それと図３ａで示す信号の伝送方式がアップ方式である電気回路と比べると、その違いは拡張入力信号のレベルシフトと拡張出力信号の電位の選択にある。ダウン方式の中で、拡張入力信号の高インピーダンス状態に対してプルダウン抵抗R１を採用してローレベルにプルダウンさせる。ダウン方式の時に、当該拡張接続モジュールはNMOSトランジスタと外接され、セル充放電回路のオン・オフをコントロールし、拡張出力信号の電位の選択時、集積回路が拡張状態にある時には、AND演算を選択して、それの正常状態の出力を高インピーダンスの出力に調整し、集積回路が非拡張状態にある時は、NAND演算を選択し、それの正常状態の出力をハイレベルの出力に調整し、それによってセルの過充電、過放電及び過電流の保護を達成する。

その電気回路の原理はアップ方式と同じなので、ここでは詳しく述べない。

図４ａは本発明の第二実施例が提供する信号の伝送方向がアップ方式である拡張接続モジュールの電気回路を示し、当該電気回路を図３ａで示す電気回路と比べると、その違いは、プルアップ抵抗R１を採用して拡張入力信号の高インピーダンス状態をハイレベルにプルアップさせてから、PMOSトランジスタ、NMOSトランジスタで構成されたレベルシフト装置によってレベルシフトを完成してから、ローレベルを出力し、論理処理はNORを採用して、そのパスは一つのMOSトランジスタを選択していることにあり、その電気回路の原理と図３ａに示している電気回路の原理が類似しているから、ここではその電気回路の原理だけを簡単に説明する。

集積回路が正常状態にある時、拡張放電信号の入力端子exterior_doの入力は高インピーダンス状態であり、プルアップ抵抗R１を通じてその高インピーダンス状態をハイレベルにプルアップし、PMOSトランジスタ、NMOSトランジスタで構成されたレベルシフト装置によってレベルシフトを完成してから、ローレベルを出力する。集積回路が拡張状態にある時、即ち拡張選択制御端子Kがハイレベルである時、論理演算はOR演算を採用して、PMOSトランジスタＭ５はずっとオフ状態であり、即ちexterior_do端子のローレベルと集積回路内部Do信号入力端子Ddo（正常状態はハイレベルである）が位相反転されたローレベルに対して論理OR演算を行ってからローレベルを出力し、それがコントロールしているNMOSトランジスタＭ３がオンにならなく、それによってDo'出力端子の出力が高インピーダンス状態になり、集積回路が非拡張状態にある時、即ち拡張選択制御端子Kがローレベルである或はフロートである時、論理演算はNOR演算を選択し、即ちexterior_do端子のローレベルと集積回路内部Do信号入力端子Ddo（正常状態はハイレベルである）が位相反転されたローレベルがNOR論理演算を行ってから、ハイレベルを出力し、NMOSトランジスタＭ３がオンになり、それによってDo'出力端子の出力がローレベルになる。

集積回路が保護状態にある時、即ち集積回路の内部Do信号入力端子Ddo、或は集積回路拡張放電信号入力端子exterior_doのうちの任意の一つがローレベルである時、セル保護集積回路は過放電保護状態に入る。内部Do信号入力端子Ddoがローレベルであることにより、セル保護集積回路が過放電保護状態に入る原理と拡張放電信号入力端子exterior_doがローレベルであることにより、セル保護集積回路が過放電保護状態に入る原理が同じであるため、ここでは拡張放電信号入力端子exterior_doがローレベルであり、セル保護集積回路が過放電保護状態に入ることを例として、集積回路が保護状態にある原理を説明する。

拡張放電信号入力端子exterior_doの入力がローレベルで、PMOSトランジスタ、NMOSトランジスタ及びインバーターで構成されたレベルシフト装置によってレベルシフトを完成してから、ハイレベルを出力する。集積回路が拡張状態にある時、即ち拡張選択制御端子Kがハイレベルである時、論理演算はOR演算を選択し、PMOSトランジスタM５はずっとオフ状態であり、即ちexterior_do端子のハイレベルと内部Do信号入力端子Ddoはインバーターで位相反転してからOR論理演算を行って、ハイレベルを出力し、それがコントロールするNMOSトランジスタＭ３がオンになり、それによってDo'出力端子の出力がローレベルになる。集積回路が非拡張状態にある時、即ち拡張選択制御端子kがローレベルである又はフロートである時、論理演算はNOR演算を選択し、即ちexterior_do端子のハイレベルと内部Do信号入力端子Ddoが論理NOR演算を行ってから、ローレベルを出力し、PMOSトランジスタＭ５がオンになり、NMOSトランジスタＭ３がオフになり、それによってDo'出力端子の出力がハイレベルになる。

図４ｂは本発明の第二実施例が提供する信号の伝送方向がダウン方式である拡張接続モジュールの電気回路を示している。それと図４ａで示す信号の伝送方式がアップ方式である電気回路と比べると、その違いは拡張入力信号のレベルシフトと拡張出力信号の電位の選択にある。ダウン方式の中で、拡張入力信号の高インピーダンス状態に対してプルダウン抵抗R１を採用してローレベルにプルダウンさせる。ダウン方式の時に、当該拡張接続モジュールはNMOSトランジスタと外接され、セル充放電回路のオン・オフをコントロールし、集積回路が拡張状態にある時には、AND演算を選択し、それの正常状態の出力を高インピーダンスの出力に調整し、集積回路が非拡張状態にある時は、NAND演算を選択して、それの正常状態の出力をハイレベルの出力に調整し、それによってセルの過充電、過放電及び過電流の保護を達成する。

その電気回路の原理は図４ａで示す信号の伝送方式がアップ方式の電気回路の原理と同じなので、ここでは詳しく述べない。

図５ａは本発明の第三実施例が提供する信号の伝送方向がアップ方式である拡張接続モジュールの具体的実現回路を示している過充電及び過放電の電気回路と似ており、信号の論理処理方式は一致しているため、ここでは過放電保護を例として説明をする。

拡張接続モジュールの四つの入力端子exterior_co、 k1 、 k2及びexterior_doがいずれもフロートでり、即ち入力がすべて高インピーダンス状態である時に、セル保護集積回路では単体の集積回路しかセル充放電保護をしておらず、内部電気回路の各プルアップ抵抗を通じて四つの入力端子をすべてハイレベルにし、このとき、K1端子がインバーターで位相反転されてから、ローレベルを出力しており、論理ゲート１と２の出力がずっとハイレベルになり、それによってCo'出力端子とDo'出力端子の出力が内部入力信号DcoとDdoのコントロールしか受けないようになり、それで単体の集積回路の応用を変えないまま、セルの過充電、過放電と過電流に対して保護を行うことが保証される。

複数の集積回路が直列接続されて使われる時、K1とK２が互いに協力して集積回路が拡張状態或は非拡張状態にあるようにコントロールする。信号の伝送方向がアップ方式である場合に、最下層の一個の集積回路のK１はハイレベルに接続され或はフロートであり、その外の集積回路のK１はローレベルに接続され、最上層の一個の集積回路のK２はハイレベルに接続され或はフロートであり、その外の集積回路のK２はローレベルに接続され、この時、最上層の一個の集積回路は非拡張状態にあり、その外の集積回路は拡張状態にあり、信号の伝送方式がダウン方式である場合に、最上層の一個の集積回路のK１はハイレベル接続され或はフロートであり、その外の集積回路のK１はローレベルに接続され、最下層の一個の集積回路のK２はハイレベルに接続され或はフロートであり、その外の集積回路のK２はローレベルに接続され、この時、最下層の一個の集積回路は非拡張状態にあり、その外の集積回路は拡張状態にある。

信号の伝送方向がアップ方式であるとき、最上層にある集積回路はPMOSトランジスタと外接され、充放電回路のオン・オフをコントロールする。過放電の論理処理の時、集積回路が正常状態にある時に、入力信号exterior_do端子はローレベルに接続され、Ddo端子はハイレベルに接続され、当該集積回路が拡張状態にある時に、Do'はローレベルを出力し、当該集積回路が非拡張状態にある時に、Do'はローレベルを出力し、集積回路が保護状態にある時に、入力信号exterior_do端子は高インピーダンス状態に接続され、或はDdo端子はローレベルに接続され、或はexterior_do端子は高インピーダンス状態に接続され、同時にDdo端子はローレベルに接続され、当該集積回路が拡張状態にある時に、Do'は高インピーダンス状態を出力し、当該集積回路が非拡張状態にある時に、Do'はハイレベルを出力すると定義する。上述の定義に基づいて、集積回路正常状態と保護状態の時の入力信号と出力信号の対照表は表５で示すようである。

過充電の論理処理の時、集積回路が正常状態にある時、入力信号exterior_co端子はローレベルに接続され、Dco端子はハイレベルに接続され、当該集積回路が拡張状態にある時に、Co'はローレベルを出力し、当該集積回路が非拡張状態にある時に、Co'はローレベルを出力し、集積回路が保護状態にある時に、入力信号exterior_co端子が高インピーダンス状態に接続され、またはDco端子がローレベルに接続され、或はexterior_co端子が高インピーダンス状態に接続され、同時にDco端子がローレベルに接続され、当該集積回路が拡張状態にある時に、Co'は高インピーダンス状態を出力し、当該集積回路が非拡張状態にある時に、Co'は高インピーダンス状態を出力すると定義する。上述の定義に基づいて、集積回路正常状態と保護状態の時の入力信号と出力信号の対照表は表６に示しているようであり、当該集積回路が非拡張状態にあり、且つ当該集積回路が保護状態に入る時に、Co'の出力信号に基づいて外接されるPMOSトランジスタをオフにすることができることを保障するために、当該集積回路のCo'端子の高インピーダンス状態を一個のレベルシフト装置、例えばプルアップ抵抗などを通じて、ハイレベルに転換する。

集積回路が正常状態にある時、拡張放電信号入力端子exterior_doの入力はローレベルで、PMOSトランジスタ、NMOSトランジスタ及びインバーターで構成されたレベルシフト装置によってレベルシフトを完成してから、ローレベルを出力する。同時に集積回路が拡張状態にある時、K１端子はローレベルに接続され、当該集積回路がセル保護集積回路の最上層にある時、そのK２端子はフロートであり或いはハイレベルに接続され、そうでない場合に、K２端子はローレベルに接続されている。K１端子のローレベルはインバーターで位相反転してから、ハイレベルを出力し、当該ハイレベルとexterior_do端子が転換されたローレベルとはNAND論理演算を行ってから、ハイレベルを出力し、続いて内部Do信号入力端子Ddo（正常状態はハイレベルである）と論理NAND演算を行ってから、ローレベルを出力し、更にインバーターでハイレベルを出力し、それがコントロールするNMOSトランジスタＭ３がオンになり、それによってDo'出力端子がローレベルを出力する。同様に、Co'出力端子はローレベルを出力する。集積回路が非拡張状態にある時に、K１端子はフロートであり又はハイレベルに接続され、K２端子はローレベルに接続されている。K２端子を通じて当該集積回路の出力をCMOS出力にコントロールし、即ちK２端子のローレベルによりPMOSトランジスタＭ５がオフになり、同時にK１端子のハイレベルはインバーターで位相反転してから、ローレベルを出力し、当該ローレベルとexterior_do端子が転換されたローレベルとはNAND論理演算を行ってから、ハイレベルを出力し、続いて内部Do信号入力端子Ddo（正常状態はハイレベルである）と論理NAND演算を行ってから、ローレベルを出力し、それからインバーターによりハイレベルを出力し、それがコントロールするNMOSトランジスタＭ３がオンになり、それによってDo'出力端子がローレベルを出力する。

集積回路が保護状態にある時に、即ち集積回路内部Do信号入力端子Ddoがローレベルである時に、或は集積回路拡張放電信号入力端子exterior_doが高インピーダンス状態である時に、セル保護集積回路は過放電保護状態に入り、集積回路の内部Co信号入力端子Dcoがローレベルであり、或は集積回路拡張充電信号入力端子exterior_coが高インピーダンス状態にある時に、セル保護集積回路は過充電保護状態に入る。電気回路の過充電保護状態に入る原理と電気回路の過放電保護状態に入る原理が同じであり、且つ内部Do信号入力端子Ddoがローレベルであることでセル保護集積回路が保護状態に入る原理と拡張放電信号入力端子exterior_doが高インピーダンス状態であることでセル保護集積回路が保護状態に入る原理が同じであるため、ここでは拡張放電信号入力端子exterior_doが高インピーダンス状態にあり、セル保護集積回路が過放電保護状態に入ることを例として、集積回路の保護状態の原理を説明する。

拡張放電信号入力端子exterior_doの入力は高インピーダンス状態であり、プルアップ抵抗R１を通じてハイレベルに変換させ、続いてPMOSトランジスタ、NMOSトランジスタ及びインバーターで構成されたレベルシフト装置によってレベルシフトを完成してから、ハイレベルを出力する。集積回路が拡張状態である時、K１端子はローレベルに接続され、当該集積回路がセル保護集積回路の最上層にある時、そのK２端子はフロートであり又はハイレベルに接続され、そうでないと、K２端子はローレベルに接続されている。K１端子のローレベルはインバーターで位相反転してから、ハイレベルを出力し、当該ハイレベルとexterior_do端子が転換されたハイレベルとはNAND論理演算を行ってから、ローレベルを出力し、続いて当該ローレベルと内部Do信号入力端子Ddoは論理NAND演算を行ってから、ハイレベルを出力し、続いてインバーターによりローレベルを出力し、それがコントロールするNMOSトランジスタＭ３がオフになり、それによってDo'出力端子が高インピーダンス状態を出力する。同様に、Co'出力端子の出力は高インピーダンス状態である。当該集積回路が非拡張状態にある時、K１端子はフロートであり或いはハイレベルに接続され、K２端子はローレベルに接続され、その原理は上記と同じであるのでここでは詳しく述べない。

図５ｂは本発明の第二実施例が提供する信号の伝送方向がダウン方式である拡張接続モジュールの具体的な実現回路を示している。

信号の伝送方式がダウン方式である時に、外接されるNMOSトランジスタのオン・オフは最下層にある集積回路の出力でコントロールされており、集積回路が正常状態にある時に、入力信号exterior_ｄｏ端子はハイレベルに接続され、Ddo端子はハイレベルに接続され、当該集積回路が拡張状態にある時に、Do'はハイレベルを出力し、当該集積回路が非拡張状態にある時に、Do'はハイレベルを出力し、集積回路が保護状態にある時に、入力信号exterior_do端子は高インピーダンス状態に接続され、或はDdo端子がローレベルに接続され、或はexterior_do端子が高インピーダンス状態に接続され、同時にDdo端子がローレベルに接続され、当該集積回路が拡張状態にある時に、Do'は高インピーダンス状態を出力し、集積回路が非拡張状態にある時に、Do'はローレベルを出力すると定義する。上述の定義に基づいて、過放電論理処理の時に、集積回路正常状態と保護状態の入力信号と出力信号の対照表は表７で示すようである。

過充電論理処理の時、集積回路が正常状態にある時に、入力信号exterior_co端子はハイレベルに接続され、Dco端子はハイレベルに接続され、当該集積回路が拡張状態にある時に、Co'はハイレベルを出力し、当該集積回路が非拡張状態にある時に、Co'はハイレベルを出力し、集積回路が保護状態にある時に、入力信号exterior_co端子が高インピーダンス状態に接続され、Dco端子がローレベルに接続され、或はexterior_co端子が高インピーダンス状態に接続され、同時にDco端子がローレベルに接続され、当該集積回路が拡張状態にある時に、Co'は高インピーダンス状態を出力し、当該集積回路が非拡張状態にある時に、Co'は高インピーダンス状態を出力すると定義する。上述の定義に基づいて、集積回路正常状態と保護状態の時の入力信号と出力信号の対照表は表８で示すようであり、当該集積回路が非拡張状態にある場合に、当該集積回路が保護状態に入る時に、Co'の出力信号に基づいて外接されるNMOSトランジスタをオフにすることができることを保証するために、当該集積回路のCo'端子の高インピーダンス状態を一個のレベルシフト装置、例えばプルダウン抵抗などにより、ローレベルに転換する。

集積回路が正常状態の時、拡張放電信号入力端子exterior_doの入力はハイレベルであり、PMOSトランジスタ、NMOSトランジスタで構成されたレベルシフト装置によってレベルシフトを完成してから、ローレベルを出力する。当該集積回路が拡張状態である時、K１端子はローレベルに接続され、当該集積回路がセル保護集積回路の最上層にある時、そのK２端子はフロートであり又はハイレベルに接続され、そうでないと、K２端子はローレベルに接続される。K１端子のローレベルはインバーターで位相反転されてから、ハイレベルを出力し、当該ハイレベルとexterior_do端子が転換されたローレベルはNAND論理演算を行ってから、ハイレベルを出力し、続いて当該ハイレベルと内部Do信号入力端子Ddo（正常状態はハイレベルである）は論理NAND演算を行ってから、ローレベルを出力し、それがコントロールするPMOS トランジスタＭ５がオンになり、それによってDo'出力端子がハイレベルを出力する。同様に、Co'出力端子はハイレベルを出力する。当該集積回路が非拡張状態にある時、K１端子はフロートであり又はハイレベルに接続され、K２端子はローレベルに接続される。その原理は上記と同じであるため、ここでは更に詳しく述べない。

集積回路が保護状態にある時に、すなわち、集積回路の内部Do信号入力端子Ddoがローレベルであり、或は集積回路拡張放電信号入力端子exterior_doが高インピーダンス状態である時に、セル保護集積回路は過放電保護状態に入る。集積回路の内部Co信号入力端子Dcoがローレベルであり、或は集積回路拡張充電信号入力端子exterior_coが高インピーダンス状態にある時に、セル保護集積回路は過充電保護状態に入る。電気回路の過充電保護状態に入る原理と電気回路の過放電保護状態に入る原理が同じであり、且つ内部Do信号入力端子Ddoがローレベルであることでセル保護集積回路が保護状態に入る原理と拡張放電信号入力端子exterior_doが高インピーダンス状態であることでセル保護集積回路が保護状態に入る原理が同じであるため、ここでは拡張放電信号入力端子exterior_doが高インピーダンス状態にあることにより、セル回路が過放電保護状態に入ることを例として、集積回路の保護状態にある原理を説明する。

拡張放電信号入力端子exterior_doの入力は高インピーダンス状態であり、プルダウン抵抗R１を通じてローレベルに変換させ、更にPMOSトランジスタ、NMOSトランジスタで構成されたレベルシフト装置によってレベルシフトを完成してから、ハイレベルを出力する。当該集積回路が拡張状態にある時に、K１端子はローレベルに接続され、当該集積回路がセル保護集積回路の最上層にある時に、そのK２端子はフロートであり又はハイレベルに接続され、そうでないと、K２端子はローレベルに接続される。K１端子のローレベルはインバーターで位相反転されてから、ハイレベルを出力し、当該ハイレベルとexterior_do端子が転換されたハイレベルはNAND論理演算を行ってから、ローレベルを出力し、それから当該ハイレベルと内部Do信号入力端子Ddoは論理NAND演算を行ってから、ハイレベルを出力し、それがコントロールするPMOSトランジスタＭ５がオフになり、それによってDo'出力端子が高インピーダンス状態を出力する。同様に、Co'出力端子の出力は高インピーダンス状態である。当該集積回路が非拡張状態にある時、K１端子はフロートであり又はハイレベルに接続され、K２端子はローレベルに接続され、その原理は上記と同じであるから、ここでは詳しく述べない。

図６ａは本発明の実施例が提供する信号の伝送方向がアップ方式であるセル保護集積回路の拡張接続原理を示している。一つの４セル組直列保護集積回路に一つの拡張接続モジュールが配置される集積回路と一つの３セル組直列保護集積回路に一つの拡張回路が接続される集積回路を例として詳しく説明する。

３セル組直列保護集積回路のco端、do端は自分と接続している拡張接続モジュールDco端、Ddo端とそれぞれ接続され、３セル組直列保護回路モジュールとそれに接続されている拡張接続モジュールで一つの３セル組保護集積回路を構成する。当該３セル組保護集積回路のピンVC１、ピンVC2、ピンVC3はそれぞれとセル１、セル２、セル３と接続され、各セルの充電電圧或は放電電圧を採集することに用いられる。ピンCo１とピンDo１はそれぞれ充放電回路をコントロールするMOSトランジスタと外接され、ピンCo１とピンDo１の出力により充放電回路のオン・オフをコントロールし、セルの過充電と過放電の保護を実現する。信号の伝送方式がアップ方式である時に、ピンCo１とピンDo１はPMOSトランジスタと外接されることにより充放電回路をコントロールする。同時にピンCo１は抵抗を介して電源の正極に接続され、Co１端子の高インピーダンス状態をハイレベルにプルアップさせる。ピンK１は当該３セル組保護集積回路の上にある一つのマルチセル保護集積回路の拡張選択制御端子であり、この例では、当該３セル組保護集積回路上に他のセル保護集積回路がないので、当該３セル組保護集積回路は非拡張状態にあることを示しており、ピンk１がローレベルに接続されており、又はフロートであることに相当する。ピンVM１は当該３セル組保護集積回路の過流検出端子であり、それは正の電源と接続されている。ピンVCC１は３セル組保護集積回路の正電源入力端子であり、それは正電源と接続されている。

4セル組直列保護集積回路のco端、do端はそれぞれ自分と接続している拡張接続モジュールのDco端、Ddo端と接続され、４セル組直列応用保護回路モジュールとそれと接続する拡張接続モジュールで一つの４セル保護集積回路を構成する。当該４セル組保護集積回路のピンVC1、ピンVC2、ピンVC3、ピンVC４はそれぞれセル４、セル５、セル６、セル７と接続され、各セルの充電電圧或は放電電圧を採集するのに用いられる。ピンVCCは当該４セル組の保護集積回路の正の電源入力端子である。ピンK１は当該４セル組保護集積回路上にある一つのマルチセル保護集積回路（この例の中では上述の３セル組の保護集積回路である）の拡張選択制御端子であり、即ち当該４セル組保護集積回路は拡張状態にあり、ピンkがハイレベルに接続されていることに相当する。ピンVM は当該４セル組保護集積回路の過流検出端子である。ピンexterior_do とピンexterior_coはそれぞれ４セル組保護集積回路下にある一つのマルチセル保護集積回路の過放電拡張応用入力端子と過充電拡張応用入力端子であり、この例の中では、当該４セル組保護集積回路下に他のセル保護集積回路が存在しないので、当該ピンexterior_doとピンexterior_coの入力は何れも高インピーダンス状態である。４セル組保護集積回路の拡張応用放電制御出力端子Doと拡張応用充電制御出力端子Coはそれぞれ３セル組保護集積回路の拡張応用入力端子exterior_do１と拡張応用入力端子exterior_co１と接続され、当該４セル組保護集積回路の状態が３セル組保護集積回路へ伝送するようにし、３セル組保護集積回路の拡張接続モジュールは拡張信号入力端子のピンexterior_co１とピンexterior_do１の状態、内部信号入力端子Dcoと端子Ddoの状態及びK１入力端子の状態に基づいて、論理判断を行い、論理判断の結果を通じて外接されるPMOSトランジスタのオン/オフをコントロールして、それにより充放電回路のオン/オフをコントロールし、過充電、過放電及び過電流の保護を実現する。

本例の中で、３セル組保護集積回路と４セル組保護集積回路がそれぞれに接続されているモジュールにより接続された後、過放電保護のとき、各入力端子の状態に基づいて、論理判断を経た出力状態の対照表は図９に示すようである。

その中で、Ddoは４セル組保護集積回路の拡張接続モジュールのDdo端子であり、Ddo１は３セル組保護集積回路の拡張接続モジュールのDdo端子である。

同様に、過充電保護の時、各入力端子の状態に基づいて、論理判断を経た出力状態の対照表は図１０で示すようであり、Co１の出力が高インピーダンス状態である時に、Co１と電源の正極の間のプルアップ抵抗により、Co１端子が出力した高インピーダンス状態をハイレベルに転換し、外接されるPMOSトランジスタをオフにする。

その中でDcoは４セル組保護集積回路の拡張接続モジュールのDco端子であり、Dco１は３セル組保護集積回路の拡張接続モジュールのDco端子である。

過充電保護と過放電保護の電気回路の原理が同じであるから、ここでは過放電の電気回路の原理で本発明の実施例の提供するセル保護回路について説明を行う。

いずれか一段のセルの電圧が過充電検出電圧の定額値に達していない時に、当該セル保護回路は正常状態にある。この時、K入力端子は１であり、exterior_do端子はフロートであり、高インピーダンス状態であり、―つのDdo端子は１であり、４セル組保護集積回路は上述の入力に基づいて論理判断を行い、拡張出力端子Doが高インピーダンス状態であるようにし、拡張入力端子exterior_do１が高インピーダンス状態であるようにし、K１端子が０であり、Ddo１端子が１であるようにし、３セル組保護集積回路は上述の入力に基づいて論理判断を行い、拡張出力端子Do１がローレベルであるようにし、それによりそれに外接されているPMOSトランジスタがオンになり、正常なセル放電を行う。

４セル組保護集積回路がモニターしているいずれか一段のセルの電圧が過充電検出電圧の定額値に達する時、当該セル保護回路は保護状態にある。この時、K入力端子は１であり、exterior_do端子はフロートであり、高インピーダンス状態であり、Ddo端子は０であり、４セル組保護集積回路は上述の入力に基づいて論理判断を行い、拡張出力端子Doが0であり、それにより拡張入力端子exterior_do１が０になるようにする。同時に３セル組保護集積回路がモニターしているいずれか一段のセルの電圧が過充電検出電圧の定額値に達していない時、K１端子が０であり、Ddo１端子が１であり、３セル組保護集積回路は拡張入力端子exterior_do１、K１端子及びDdo１端子の入力に対して論理判断を行い、拡張出力端子Do１がハイレベルであり、それに外接されているPMOSトランジスタをオフにし、それによりセル保護回路の放電回路がオフになり、セル放電保護を実現する。

４セル組保護集積回路がモニターしているいずれか一段のセルの電圧が過充電検出電圧の定額値に達していないが、３セル組保護集積回路がモニターしているいずれか一段のセルの電圧が過充電検出電圧の定額値に達した時に、或は４セル組保護集積回路がモニターしているいずれか一段のセルの電圧が過充電検出電圧の定額値に達し、且つ３セル組保護集積回路がモニターしているいずれか一段のセルの電圧が過充電検出電圧の定額値に達した時に、上述の論理判断原理に基づいて、拡張入力端子Do１はハイレベルであり、それに外接されているPMOSトランジスタをオフにし、それによりセル保護回路の放電回路がオフになり、セルの過放電保護を実現する。

図６ｂは本発明の実施例が提供する信号の伝送方向がダウン方式である一つの４セル組直列保護集積回路に一つの拡張接続モジュールが配置される集積回路と一つの３セル組直列保護集積回路に一つの拡張回路が接続される集積回路で構成されるセル保護集積回路の拡張接続原理を示している。

信号の伝送方式がダウン方式であるから、３セル組保護集積回路は拡張状態にあり、その拡張選択制御端子K１はハイレベルに接続され、その拡張応用入力端子Exterior_do１とExterior_co１はフロートであり、高インピーダンス状態であり、その拡張出力端子Do１とCo１はそれぞれ４セル組保護集積回路の拡張応用入力端子Exterior_doとExterior_coに接続され、その他のピンの接続方式は信号の伝送方式がアップ方式であるピンの接続方式と同じである。４セル組保護集積回路が非拡張状態にあり、その拡張選択制御端子Kはローレベルに接続され、その拡張出力端子DoとCoには一つの充放電回路をコントロールするNMOSトランジスタが外接される。同時にピンCoは抵抗を介して電源の正極と接続され、Co端子の高インピーダンス状態をローレベルにプルダウンする。その動作原理は信号の伝送方式がアップ方式と同じであるから、ここでは詳しく述べない。

理解できるのは、実際応用においては、必要に応じて異なる種類の上述の拡張接続モジュール付きの集積回路を選んで接続することができ、任意段数のセル直列接続組の保護を実現する。

本発明の実施例では、それぞれのマルチセル直列接続保護集積回路に一つの拡張接続モジュールが配置されることで一つのマルチセル保護集積回路を構成し、複数のこのようなマルチセル保護集積回路を接続してセル保護集積回路を構成し、それぞれのセル保護集積回路はその内部入力信号、拡張入力信号及び拡張選択制御信号に対して論理演算を行い、順次に行い、最後には当該セル保護集積回路の最上層の一つのマルチセル保護集積回路或は最下層の一つのマルチセル保護集積回路の拡張出力によって外接されているMOSトランジスタのオン・オフをコントロールし、セルの充放電回路のオン・オフをコントロールするようにし、これにより任意段数のセルの保護を実現する。

以上の記述は本発明の好ましい実施例だけであり、本発明の限定を構成せず、本発明の精神と原則の下で行われたすべての修正、同等の入替えと改良などは、いずれも本発明の保護範囲内に含まれる。
以下に、本願出願時の特許請求の範囲に記載された発明を付記する。
［１］一つ或は複数のマルチセル保護チップと、充電制御スイッチと放電制御スイッチを有し、
それぞれのマルチセル保護チップはマルチセル組の直列接続保護集積回路モジュールと拡張接続モジュールを含み、前記マルチセル組の直列接続保護集積回路モジュールはその入力端が相応する単体のセルの正極及び負極との接続に用いられ、その出力端がそれぞれ前記拡張接続モジュールの内部信号入力端と接続され、拡張接続モジュールの拡張信号入力端は当該マルチセル保護チップと隣接するマルチセル保護チップの拡張接続モジュールの拡張信号出力端と接続され、これにより複数のマルチセル保護チップが接続されており、前記拡張接続モジュールの拡張信号出力端はそれぞれ前記充電制御スイッチと放電制御スイッチに接続されているマルチ直列接続セル組の保護回路。
［２］拡張接続モジュールは、
当該マルチセル保護チップと隣接するマルチセル保護チップの拡張出力信号を前記マルチセル保護チップで識別できる拡張入力信号に処理する拡張信号処理モジュールと、
前記マルチセル保護チップの拡張選択制御信号を前記マルチセル保護チップで識別できる拡張選択制御信号に処理する拡張選択制御信号処理モジュールと、
前記内部入力信号、拡張入力信号及び拡張選択制御信号を論理演算する論理処理モジュールと、
前記論理処理モジュールの論理演算結果に基づいて拡張出力信号を出力する出力段階モジュールとを含む［１］に記載のマルチ直列接続セル組の保護回路。
［３］拡張信号処理モジュールは、
当該マルチセル保護チップと隣接するマルチセル保護チップの拡張充電出力信号を前記マルチセル保護チップで識別できる拡張充電入力信号に処理する拡張充電信号処理モジュールと、
前記マルチセル保護チップと隣接するマルチセル保護チップの拡張放電出力信号を前記マルチセル保護チップで識別できる拡張放電入力信号に処理する拡張放電信号処理モジュールとを含む［２］に記載のマルチ直列接続セル組の保護回路。
［４］前記複数のマルチセル保護チップはそれぞれの拡張接続モジュールを介して接続される時に信号アップ方式或は信号ダウン方式で接続され、信号アップ方式で接続される時に、前記充電制御スイッチと放電制御スイッチはPMOSトランジスタを採用し、且つ最上層のマルチセル保護チップと接続され、信号ダウン方式で接続される時に、前記充電制御スイッチと放電制御スイッチはNMOSトランジスタを採用し、且つ最下層のマルチセル保護チップと接続される［２］に記載のマルチ直列接続セル組の保護回路。
［５］前記複数のマルチセル保護チップがそれぞれの拡張接続モジュールを介して信号アップ方式で接続される時に、
前記拡張信号処理モジュールはプルアップ抵抗とレベルシフト装置により、前記マルチセル保護チップと隣接するマルチセル保護チップの拡張出力信号の高インピーダンス状態をハイレベルにプルアップし、
論理処理モジュールは伝送ゲートで構成されたパスセレクターによりパスを選択し、NANDゲート或はANDゲートで前記内部入力信号、拡張出力信号及び拡張選択制御信号に対して論理演算を行う［４］に記載のマルチ直列接続セル組の保護回路。
［６］前記複数のマルチセル保護チップがそれぞれの拡張接続モジュールを介して信号ダウン方式で接続される時に、
前記拡張信号処理モジュールはプルアップ抵抗とレベルシフト装置により、前記マルチセル保護チップと隣接するマルチセル保護チップの拡張出力信号の高インピーダンス状態をローレベルにプルダウンし、
論理処理モジュールは伝送ゲートで構成されたパスセレクターによりパスを選択し、NORゲート或はORゲートで前記内部入力信号、拡張出力信号及び拡張選択制御信号に対して論理演算を行う［４］に記載のマルチ直列接続セル組の保護回路。
［７］前記複数のマルチセル保護チップがそれぞれの拡張接続モジュールを介して、信号アップ方式で接続される時に、
前記拡張信号処理モジュールはプルアップ抵抗とレベルシフト装置により、前記マルチセル保護チップと隣接するマルチセル保護チップの拡張出力信号の高インピーダンス状態をハイレベルにプルアップし、
論理処理モジュールはMOSトランジスタで構成されたパスセレクターによりパスを選択し、NORゲート或はORゲートで前記内部入力信号、拡張出力信号及び拡張選択制御信号に対して論理演算を行う［４］に記載のマルチ直列接続セル組の保護回路。
［８］前記複数のマルチセル保護チップがそれぞれの拡張接続モジュールを介して信号ダウン方式で接続される時に、
前記拡張信号処理モジュールはプルダウン抵抗とレベルシフト装置により、前記マルチセル保護チップの隣接するマルチセル保護チップの拡張出力信号の高インピーダンス状態をローレベルにプルダウンし、
論理処理モジュールはMOSトランジスタで構成されたパスセレクターによりパスを選択し、NORゲート或はORゲートで前記内部入力信号、拡張出力信号及び拡張選択制御信号に対して論理演算を行う［４］に記載のマルチ直列接続セル組の保護回路。
［９］前記複数のマルチセル保護チップがそれぞれの拡張接続モジュールを介して信号アップ方式で接続される時に
前記拡張選択制御信号処理モジュールは第一入力端と第二入力端を有し、最下層のマルチセル保護チップの第一入力端はハイレベルに接続され、或はフロートであり、その外のマルチセル保護チップの第一入力端はローレベルに接続され、最上層のマルチセル保護チップの第二入力端はハイレベルに接続され、或はフロートであり、その外のマルチセル保護チップの第二入力端はローレベルに接続され、
前記拡張信号処理モジュールはプルアップ抵抗とレベルシフト装置により、前記マルチセル保護チップと隣接するマルチセル保護チップの拡張出力信号の高インピーダンス状態をハイレベルにプルアップし、
論理処理モジュールはNANDゲート或はANDゲートで前記内部入力信号、拡張出力信号及び拡張選択制御信号に対して論理演算を行う［４］に記載のマルチ直列接続セル組の保護回路。
［１０］前記複数のマルチセル保護チップがそれぞれの拡張接続モジュールを介して信号ダウン方式で接続される時に、
前記拡張選択制御信号処理モジュールは第一入力端と第二入力端を有し、前記最上層のマルチセル保護チップの第一入力端はハイレベルに接続され、或はフロートであり、その外のマルチセル保護チップの第一入力端はローレベルに接続され、前記最下層のマルチセル保護チップの第二入力端はハイレベルに接続され、或はフロートであり、その外のマルチセル保護チップの第二入力端はローレベルに接続され、
前記拡張信号処理モジュールはプルダウン抵抗とレベルシフト装置により、前記マルチセル保護チップと隣接するマルチセル保護チップの拡張出力信号の高インピーダンス状態をローレベルにプルダウンし、
前記論理処理モジュールはNANDゲート或はANDゲートで前記内部入力信号、拡張出力信号及び拡張選択制御信号に対して論理演算を行う［４］に記載のマルチ直列接続セル組の保護回路。
［１１］マルチセル保護チップのそれぞれはモニターするセルの状態に基づいてセル状態を表す内部出力信号を発生するステップと、
マルチセル保護チップのそれぞれはその内部出力信号、その拡張選択制御信号及びそれと隣接するマルチセル保護チップの拡張出力信号に基づいて逐一に論理判断を行うステップと、
最後のマルチセル保護チップの論理判断の結果に基づいてセルの充放電回路のオン・オフをコントロールするステップとを有することを特徴とするマルチ直列接続セル組の保護方法。

Claims (10)

1. 一つ或は複数のマルチセル保護チップと、充電制御スイッチと放電制御スイッチを有し、
   それぞれのマルチセル保護チップはマルチセル組の直列接続保護集積回路モジュールと拡張接続モジュールを含み、前記マルチセル組の直列接続保護集積回路モジュールはその入力端が相応する単体のセルの正極及び負極との接続に用いられ、その出力端がそれぞれ前記拡張接続モジュールの内部信号入力端と接続され、拡張接続モジュールの拡張信号入力端は当該マルチセル保護チップと隣接するマルチセル保護チップの拡張接続モジュールの拡張信号出力端と接続され、これにより複数のマルチセル保護チップが接続されており、前記拡張接続モジュールの拡張信号出力端はそれぞれ前記充電制御スイッチと放電制御スイッチに接続されており、
   拡張接続モジュールは、
   当該マルチセル保護チップと隣接するマルチセル保護チップの拡張出力信号を前記マルチセル保護チップで識別できる拡張入力信号に処理する拡張信号処理モジュールと、
   前記マルチセル保護チップの拡張選択制御信号を前記マルチセル保護チップで識別できる拡張選択制御信号に処理する拡張選択制御信号処理モジュールと、
   前記内部入力信号、拡張入力信号及び拡張選択制御信号を論理演算する論理処理モジュールと、
   前記論理処理モジュールの論理演算結果に基づいて拡張出力信号を出力する出力段階モジュールとを含むマルチ直列接続セル組の保護回路。
2. 拡張信号処理モジュールは、
   当該マルチセル保護チップと隣接するマルチセル保護チップの拡張充電出力信号を前記マルチセル保護チップで識別できる拡張充電入力信号に処理する拡張充電信号処理モジュールと、
   前記マルチセル保護チップと隣接するマルチセル保護チップの拡張放電出力信号を前記マルチセル保護チップで識別できる拡張放電入力信号に処理する拡張放電信号処理モジュールとを含む請求項１に記載のマルチ直列接続セル組の保護回路。
3. 前記複数のマルチセル保護チップはそれぞれの拡張接続モジュールを介して接続される時に信号アップ方式或は信号ダウン方式で接続され、信号アップ方式で接続される時に、前記充電制御スイッチと放電制御スイッチはPMOSトランジスタを採用し、且つ最上層のマルチセル保護チップと接続され、信号ダウン方式で接続される時に、前記充電制御スイッチと放電制御スイッチはNMOSトランジスタを採用し、且つ最下層のマルチセル保護チップと接続される請求項１に記載のマルチ直列接続セル組の保護回路。
4. 前記複数のマルチセル保護チップがそれぞれの拡張接続モジュールを介して信号アップ方式で接続される時に、
   前記拡張信号処理モジュールはプルアップ抵抗とレベルシフト装置により、前記マルチセル保護チップと隣接するマルチセル保護チップの拡張出力信号の高インピーダンス状態をハイレベルにプルアップし、
   論理処理モジュールは伝送ゲートで構成されたパスセレクターによりパスを選択し、NANDゲート或はANDゲートで前記内部入力信号、拡張出力信号及び拡張選択制御信号に対して論理演算を行う請求項３に記載のマルチ直列接続セル組の保護回路。
5. 前記複数のマルチセル保護チップがそれぞれの拡張接続モジュールを介して信号ダウン方式で接続される時に、
   前記拡張信号処理モジュールはプルアップ抵抗とレベルシフト装置により、前記マルチセル保護チップと隣接するマルチセル保護チップの拡張出力信号の高インピーダンス状態をローレベルにプルダウンし、
   論理処理モジュールは伝送ゲートで構成されたパスセレクターによりパスを選択し、NORゲート或はORゲートで前記内部入力信号、拡張出力信号及び拡張選択制御信号に対して論理演算を行う請求項３に記載のマルチ直列接続セル組の保護回路。
6. 前記複数のマルチセル保護チップがそれぞれの拡張接続モジュールを介して、信号アップ方式で接続される時に、
   前記拡張信号処理モジュールはプルアップ抵抗とレベルシフト装置により、前記マルチセル保護チップと隣接するマルチセル保護チップの拡張出力信号の高インピーダンス状態をハイレベルにプルアップし、
   論理処理モジュールはMOSトランジスタで構成されたパスセレクターによりパスを選択し、NORゲート或はORゲートで前記内部入力信号、拡張出力信号及び拡張選択制御信号に対して論理演算を行う請求項３に記載のマルチ直列接続セル組の保護回路。
7. 前記複数のマルチセル保護チップがそれぞれの拡張接続モジュールを介して信号ダウン方式で接続される時に、
   前記拡張信号処理モジュールはプルダウン抵抗とレベルシフト装置により、前記マルチセル保護チップの隣接するマルチセル保護チップの拡張出力信号の高インピーダンス状態をローレベルにプルダウンし、
   論理処理モジュールはMOSトランジスタで構成されたパスセレクターによりパスを選択し、NORゲート或はORゲートで前記内部入力信号、拡張出力信号及び拡張選択制御信号に対して論理演算を行う請求項３に記載のマルチ直列接続セル組の保護回路。
8. 前記複数のマルチセル保護チップがそれぞれの拡張接続モジュールを介して信号アップ方式で接続される時に
   前記拡張選択制御信号処理モジュールは第一入力端と第二入力端を有し、最下層のマルチセル保護チップの第一入力端はハイレベルに接続され、或はフロートであり、その外のマルチセル保護チップの第一入力端はローレベルに接続され、最上層のマルチセル保護チップの第二入力端はハイレベルに接続され、或はフロートであり、その外のマルチセル保護チップの第二入力端はローレベルに接続され、
   前記拡張信号処理モジュールはプルアップ抵抗とレベルシフト装置により、前記マルチセル保護チップと隣接するマルチセル保護チップの拡張出力信号の高インピーダンス状態をハイレベルにプルアップし、
   論理処理モジュールはNANDゲート或はANDゲートで前記内部入力信号、拡張出力信号及び拡張選択制御信号に対して論理演算を行う請求項３に記載のマルチ直列接続セル組の保護回路。
9. 前記複数のマルチセル保護チップがそれぞれの拡張接続モジュールを介して信号ダウン方式で接続される時に、
   前記拡張選択制御信号処理モジュールは第一入力端と第二入力端を有し、前記最上層のマルチセル保護チップの第一入力端はハイレベルに接続され、或はフロートであり、その外のマルチセル保護チップの第一入力端はローレベルに接続され、前記最下層のマルチセル保護チップの第二入力端はハイレベルに接続され、或はフロートであり、その外のマルチセル保護チップの第二入力端はローレベルに接続され、
   前記拡張信号処理モジュールはプルダウン抵抗とレベルシフト装置により、前記マルチセル保護チップと隣接するマルチセル保護チップの拡張出力信号の高インピーダンス状態をローレベルにプルダウンし、
   前記論理処理モジュールはNANDゲート或はANDゲートで前記内部入力信号、拡張出力信号及び拡張選択制御信号に対して論理演算を行う請求項３に記載のマルチ直列接続セル組の保護回路。
10. マルチセル保護チップのそれぞれはモニターするセルの状態に基づいてセル状態を表す内部出力信号を発生するステップと、
    マルチセル保護チップのそれぞれはその内部出力信号、その拡張選択制御信号及びそれと隣接するマルチセル保護チップの拡張出力信号に基づいて逐一に論理判断を行うステップと、
    最後のマルチセル保護チップの論理判断の結果に基づいてセルの充放電回路のオン・オフをコントロールするステップとを有することを特徴とするマルチ直列接続セル組の保護方法。

Images