JP5094085B2 - 半導体装置のデータ入出力マルチプレクサ - Google Patents
半導体装置のデータ入出力マルチプレクサ Download PDFInfo
- Publication number
- JP5094085B2 JP5094085B2 JP2006269850A JP2006269850A JP5094085B2 JP 5094085 B2 JP5094085 B2 JP 5094085B2 JP 2006269850 A JP2006269850 A JP 2006269850A JP 2006269850 A JP2006269850 A JP 2006269850A JP 5094085 B2 JP5094085 B2 JP 5094085B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- multiplexer
- data
- gio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 15
- 102100033029 Carbonic anhydrase-related protein 11 Human genes 0.000 description 6
- 101000867841 Homo sapiens Carbonic anhydrase-related protein 11 Proteins 0.000 description 6
- 101001075218 Homo sapiens Gastrokine-1 Proteins 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 2
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 2
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 2
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 2
- 101150070189 CIN3 gene Proteins 0.000 description 1
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
- G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1069—I/O lines read out arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1096—Write circuits, e.g. I/O line write drivers
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Electronic Switches (AREA)
Description
本発明は、半導体設計技術に関し、特に入出力データをマルチプレクスするマルチプレクサに関する。
最近では、データ伝送速度を上げるために、データオプションモードに応じてマルチビット構造の入出力経路を設計している。データオプションモード（例えば、×４、×８、×１６）は、１回のアドレッシング（ａｄｄｒｅｓｓｉｎｇ）により同時に読み出し又は書き込みをするデータの個数を表し、同じ容量を有する半導体装置でも異なる構成を有することができる。言い換えれば、「×４」、「×８」、「×１６」動作モードは、各４ビット、８ビット、１６ビット構造の半導体装置を意味する。そのため、半導体装置は「×４」、「×８」及び「×１６」動作モードを全て満足することができるように設計製作された後、オプション処理を施して最終的に「×４」、「×８」、「×１６」動作モードで動作するように構成する。
図１Ａ〜図１Ｃは、通常の「×４」、「×８」、「×１６」動作モードに応じてマルチプレクスされるデータの流れを説明するためのフローチャートである。
説明の便宜上、グローバル入出力ラインＧＩＯ＿Ｌ<０：７>、ＧＩＯ＿Ｕ<０：７>を上側と下側に分けて、ＧＩＯ＿Ｌ<０：７>を下側グローバル入出力ラインとし、ＧＩＯ＿Ｕ<０：７>を上側グローバル入出力ラインとして説明する。また、データ入出力パッドＬＤＱ<０：７>、ＵＤＱ<０：７>も、上側データ入出力パッドＵＤＱ<０：７>と下側データ入出力パッドＬＤＱ<０：７>に分けて説明し、ローカル入出力ラインＬＩＯ＿Ｌ<０：７>、ＬＩＯ＿Ｕ<０：７>も、下側ローカル入出力ラインＬＩＯ＿Ｌ<０：７>と上側ローカル入出力ラインＬＩＯ＿Ｕ<０：７>に分けて説明する。
図１Ａ〜図１Ｃに示すように、半導体装置に入出力されるデータは「×４」、「×８」、「×１６」動作モードに応じてデータの経路が変えられて伝達される。図１Ａに示すように、「×１６」動作モードでデータを入力する場合、データは、各データ入出力パッドＬＤＱ<０：７>、ＵＤＱ<０：７>に対応する各グローバル入出力ラインＧＩＯ＿Ｌ<０：７>、ＧＩＯ＿Ｕ<０：７>を介して、対応する各ローカル入出力ラインＬＩＯ＿Ｌ<０：７>、ＬＩＯ＿Ｕ<０：７>にデータを伝達する。また、「×１６」動作モードでデータを出力する場合、各ローカル入出力ラインＬＩＯ＿Ｌ<０：７>、ＬＩＯ＿Ｕ<０：７>のデータは、対応する各グローバル入出力ラインＧＩＯ＿Ｌ<０：７>、ＧＩＯ＿Ｕ<０：７>を介して、対応する各データ入出力パッドＬＤＱ<０：７>、ＵＤＱ<０：７>に出力される。
図１Ｂに示すように、「×８」動作モードでデータを入力する場合、下側データ入出力パッドＬＤＱ<０：７>を介して入力される８ビットのデータは、ローアドレス信号（Ｒｏｗ Ａｄｄｒｅｓｓ）ＲＡ<１３>により下側グローバル入出力ラインＧＩＯ＿Ｌ<０：７>又は上側グローバル入出力ラインＧＩＯ＿Ｕ<０：７>に印加される。そして、下側グローバル入出力ラインＧＩＯ＿Ｌ<０：７>又は上側グローバル入出力ラインＧＩＯ＿Ｕ<０：７>に印加されたデータは、それぞれ対応するローカル入出力ラインＬＩＯ＿Ｌ<０：７>又はＬＩＯ＿Ｕ<０：７>に伝達される。また、「×８」動作モードでデータを出力する場合、下側ローカル入出力ラインＬＩＯ＿Ｌ<０：７>又は上側ローカル入出力ラインＬＩＯ＿Ｕ<０：７>に印加された８ビットのデータは、対応する各グローバル入出力ラインＧＩＯ＿Ｌ<０：７>又はＧＩＯ＿Ｕ<０：７>に印加されて、下側データ入出力パッドＬＤＱ<０：７>に出力される。
図１Ｃに示すように、「×４」動作モードでデータを入力する場合、４ビットのデータは、ローアドレス信号ＲＡ<１３>とカラムアドレス信号（Ｃｏｌｕｍｎ Ａｄｄｒｅｓｓ）ＣＡ<１１>により、それぞれのグローバル入出力ラインＧＩＯ＿Ｌ<０：３>又はＧＩＯ＿Ｌ<４：７>又はＧＩＯ＿Ｕ<０：３>又はＧＩＯ＿Ｕ<４：７>に印加でき、それぞれのグローバル入出力ラインを介して、対応するそれぞれのローカル入出力ラインＬＩＯ＿Ｌ<０：３>又はＬＩＯ＿Ｌ<４：７>又はＬＩＯ＿Ｕ<０：３>又はＬＩＯ＿Ｕ<４：７>に伝達される。また、「×４」動作モードでデータを出力する場合、それぞれのローカル入出力ラインＬＩＯ＿Ｌ<０：３>又はＬＩＯ＿Ｌ<４：７>又はＬＩＯ＿Ｕ<０：３>又はＬＩＯ＿Ｕ<４：７>に印加された４ビットのデータは、該当するそれぞれのグローバル入出力ラインＧＩＯ＿Ｌ<０：３>又はＧＩＯ＿Ｌ<４：７>又はＧＩＯ＿Ｕ<０：３>又はＧＩＯ＿Ｕ<４：７>に印加され、下側データ入出力パッドＬＤＱ<０：３>に出力される。
図２Ａは、従来の技術に係る入力マルチプレクサ１０を説明するための図である。
同図に示すように、データオプションモード、すなわち「×４」、「×８」、「×１６」動作モードに応じて４ビット、８ビット、１６ビットで入力されるデータは、データ入出力パッドＬＤＱ<０：７>、ＵＤＱ<０：７>を介して入力マルチプレクサ１０に入力される。入力マルチプレクサ１０は、データを所望のグローバル入出力ラインＬＩＯ＿Ｌ<０：７>、ＬＩＯ＿Ｕ<０：７>に印加し、各グローバル入出力ラインＧＩＯ＿Ｌ<０：７>、ＧＩＯ＿Ｕ<０：７>を介して、それぞれ対応するローカル入出力ラインＬＩＯ＿Ｌ<０：７>、ＬＩＯ＿Ｕ<０：７>に伝達する。
図２Ｂは、従来の技術に係る出力マルチプレクサ２０を説明するための図である。
同図に示すように、ローカル入出力ラインＬＩＯ＿Ｌ<０：７>、ＬＩＯ＿Ｕ<０：７>から４ビット、８ビット、１６ビットで出力されるデータは、ローカル入出力ラインＬＩＯ＿Ｌ<０：７>、ＬＩＯ＿Ｕ<０：７>と対応させて接続したグローバル入出力ラインＧＩＯ＿Ｌ<０：７>、ＧＩＯ＿Ｕ<０：７>に印加される。出力マルチプレクサ２０は、データが印加されたグローバル入出力ラインＧＩＯ＿Ｌ<０：７>、ＧＩＯ＿Ｕ<０：７>を選択して、対応するデータ入出力パッドＬＤＱ<０：７>、ＵＤＱ<０：７>を介して出力される。
図３は、図２Ａの入力マルチプレクサ１０を説明するための図である。同図には、入力マルチプレクサ１０の代表部分のみを示している。すなわち、下側データ入出力パッドＬＤＱ<０：７>のうち、ＬＤＱ<０>パッドに対応する入力マルチプレクサ１１と、ＬＤＱ<４>パッドに対応する入力マルチプレクサ１２と、上側データ入出力パッドＵＤＱ<０：７>のうち、ＵＤＱ<０>とＵＤＱ<４>とに対応するドライバーＤＲＶ７、ＤＲＶ８が示されている。ここで、ＬＤＱ<０>パッドに対応する入力マルチプレクサ１１は、ＬＤＱ<１：３>パッドに対応する入力マルチプレクサ（図示せず）と同じ構成であるが、互いに異なるグローバル入出力ラインに接続される。すなわち、ＬＤＱ<０>パッドに対応する入力マルチプレクサ１１の出力は、ＧＩＯ＿Ｌ<０>、ＧＩＯ＿Ｌ<４>、ＧＩＯ＿Ｕ<０>、ＧＩＯ＿Ｕ<４>であるグローバル入出力ラインに接続されており、ＬＤＱ<１>パッドに対応する入力マルチプレクサ（図示せず）の出力は、ＧＩＯ＿Ｌ<１>、ＧＩＯ＿Ｌ<５>、ＧＩＯ＿Ｕ<１>、ＧＩＯ＿Ｕ<５>であるグローバル入出力ラインに接続されており、ＬＤＱ<２>パッドに対応する入力マルチプレクサ（図示せず）の出力は、ＧＩＯ＿Ｌ<２>、ＧＩＯ＿Ｌ<６>、ＧＩＯ＿Ｕ<２>、ＧＩＯ＿Ｕ<６>であるグローバル入出力ラインに接続されており、ＬＤＱ<３>パッドに対応する入力マルチプレクサ（図示せず）の出力は、ＧＩＯ＿Ｌ<３>、ＧＩＯ＿Ｌ<７>、ＧＩＯ＿Ｕ<３>、ＧＩＯ＿Ｕ<７>であるグローバル入出力ラインに接続されている。
また、ＬＤＱ<４>パッドに対応する入力マルチプレクサ１２は、ＬＤＱ<５：７>パッドに対応する入力マルチプレクサ（図示せず）と同じ構成であるが、互いに異なるグローバル入出力ラインに接続される。すなわち、ＬＤＱ<４>パッドに対応する入力マルチプレクサ１２の出力は、ＧＩＯ＿Ｌ<４>、ＧＩＯ＿Ｕ<４>であるグローバル入出力ラインに接続されており、ＬＤＱ<５>パッドに対応する入力マルチプレクサ（図示せず）の出力は、ＧＩＯ＿Ｌ<５>、ＧＩＯ＿Ｕ<５>であるグローバル入出力ラインに接続されており、ＬＤＱ<６>パッドに対応する入力マルチプレクサ（図示せず）の出力は、ＧＩＯ＿Ｌ<６>、ＧＩＯ＿Ｕ<６>であるグローバル入出力ラインに接続されており、ＬＤＱ<７>パッドに対応する入力マルチプレクサ（図示せず）の出力は、ＧＩＯ＿Ｌ<７>、ＧＩＯ＿Ｕ<７>であるグローバル入出力ラインに接続される。また、上側データ入出力パッドＵＤＱ<０：７>に対応するドライバーの出力は、それぞれ対応する上側グローバル入出力ラインＧＩＯ＿Ｕ<０：７>に接続されている。
ＬＤＱ<０>に対応する入力マルチプレクサ１１は、制御信号Ａ、Ｂ、Ｃ、Ｄをそれぞれ受信する４個のドライバーＤＲＶ１、ＤＲＶ２、ＤＲＶ３、ＤＲＶ４で構成され、制御信号Ａ、Ｂ、Ｃ、Ｄによりグローバル入出力ラインのうち１ラインＧＩＯ＿Ｌ<０>又はＧＩＯ＿Ｌ<４>又はＧＩＯ＿Ｕ<０>又はＧＩＯ＿Ｕ<４>にデータを印加する。すなわち、ＬＤＱ<０>パッドに入力される入力データは、制御信号Ａによりグローバル入出力ラインＧＩＯ＿Ｌ<０>に印加され、制御信号Ｂによりグローバル入出力ラインＧＩＯ＿Ｌ<４>に印加され、制御信号Ｃによりグローバル入出力ラインＧＩＯ＿Ｕ<０>に印加され、制御信号Ｄによりグローバル入出力ラインＧＩＯ＿Ｕ<４>に印加される。
ＬＤＱ<４>に対応する入力マルチプレクサ１２は、制御信号Ｅ、Ｆをそれぞれ受信する２個のドライバーＤＲＶ５、ＤＲＶ６で構成され、制御信号Ｅ、Ｆによりグローバル入出力ラインのうち１ラインＧＩＯ＿Ｌ<４>又はＧＩＯ＿Ｕ<４>にデータを印加する。すなわち、ＬＤＱ<４>パッドに入力されるデータは、制御信号Ｅによりグローバル入出力ラインＧＩＯ＿Ｌ<４>に印加され、制御信号Ｆによりグローバル入出力ラインＧＩＯ＿Ｕ<４>に印加される。
また、上側データ入出力パッドＵＤＱ<０：７>に対応するドライバー（ＤＲＶ７、ＤＲＶ８のみを図示し、残りは図示せず）は、データオプションモードに応じるデータオプション信号である「×１６」を受信して、それぞれの対応する上側グローバル入出力ラインＧＩＯ＿Ｕ<０：７>にデータを印加する。
表１と表２は、データオプション信号×４、×８、×１６、ローアドレス信号ＲＡ<１３>、及びカラムアドレス信号ＣＡ<１１>により生成される制御信号Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆの論理レベル状態を表す。
以下、表１と表２を参照して、データ入力動作を説明する。例えば、「×８」動作モードの場合、８ビットのデータが下側データ入出力パッドＬＤＱ<０：７>を介して、対応するデータ入力感知増幅器３０に入力される。増幅されたデータは、それぞれ対応する入力マルチプレクサ１１、１２に入力され、制御信号Ａ、Ｅにより下側グローバル入出力ラインＧＩＯ＿Ｌ<０：７>に印加されるか、又は制御信号Ｃ、Ｆにより上側グローバル入出力ラインＧＩＯ＿Ｕ<０：７>に印加される。このように印加された８ビットのデータは、グローバル入出力ラインＧＩＯ＿Ｌ<０：７>又はＧＩＯ＿Ｕ<０：７>に該当する書き込みドライバー４０を介して下側ローカル入出力ラインＬＩＯ＿Ｌ<０：７>に伝達されるか、又は上側ローカル入出力ラインＬＩＯ＿Ｕ<０：７>に伝達される。
一方、「×１６」及び「×４」動作モードの入力動作は、「×８」動作モードと似ているため、その説明は省略する。
図４は、図２Ｂの出力マルチプレクサ２０を説明するための図である。同図には、出力マルチプレクサ２０の代表部分のみを示している。すなわち、下側データ入出力パッドＬＤＱ<０：７>のうち、ＬＤＱ<０>に対応する出力マルチプレクサ２１と、上側データ入出力パッドＵＤＱ<０：７>のうち、ＬＤＱ<４>に対応する出力マルチプレクサ２２が代表として示されている。ここで、ＬＤＱ<０>パッドに対応する出力マルチプレクサ２１は、ＬＤＱ<１：３>パッドに対応する出力マルチプレクサ（図示せず）と同じ構成であるが、互いに異なるグローバル入出力ラインに接続される。すなわち、ＬＤＱ<０>パッドに対応する出力マルチプレクサ２１は、ＧＩＯ＿Ｌ<０>、ＧＩＯ＿Ｌ<４>、ＧＩＯ＿Ｕ<０>、ＧＩＯ＿Ｕ<４>であるグローバル入出力ラインを入力とし、ＬＤＱ<１>パッドに対応する出力マルチプレクサ（図示せず）は、ＧＩＯ＿Ｌ<１>、ＧＩＯ＿Ｌ<５>、ＧＩＯ＿Ｕ<１>、ＧＩＯ＿Ｕ<５>であるグローバル入出力ラインを入力とし、ＬＤＱ<２>パッドに対応する出力マルチプレクサ（図示せず）は、ＧＩＯ＿Ｌ<２>、ＧＩＯ＿Ｌ<６>、ＧＩＯ＿Ｕ<２>、ＧＩＯ＿Ｕ<６>であるグローバル入出力ラインを入力とし、ＬＤＱ<３>パッドに対応する出力マルチプレクサ（図示せず）は、ＧＩＯ＿Ｌ<３>、ＧＩＯ＿Ｌ<７>、ＧＩＯ＿Ｕ<３>、ＧＩＯ＿Ｕ<７>であるグローバル入出力ラインを入力とする。
また、ＬＤＱ<４>パッドに対応する出力マルチプレクサ２２は、ＬＤＱ<４：７>パッドに対応する出力マルチプレクサ（図示せず）と同じ構成であるが、互いに異なるグローバル入出力ラインを入力とする。すなわち、ＬＤＱ<４>パッドに対応する出力マルチプレクサ２２は、ＧＩＯ＿Ｌ<４>、ＧＩＯ＿Ｕ<４>であるグローバル入出力ラインを入力とし、ＬＤＱ<５>パッドに対応する出力マルチプレクサ（図示せず）は、ＧＩＯ＿Ｌ<５>、ＧＩＯ＿Ｕ<５>であるグローバル入出力ラインを入力とし、ＬＤＱ<６>パッドに対応する出力マルチプレクサ（図示せず）は、ＧＩＯ＿Ｌ<６>、ＧＩＯ＿Ｕ<６>であるグローバル入出力ラインを入力とし、ＬＤＱ<７>パッドに対応する出力マルチプレクサ（図示せず）は、ＧＩＯ＿Ｌ<７>、ＧＩＯ＿Ｕ<７>であるグローバル入出力ラインを入力とする。
ＬＤＱ<０>パッドに対応する出力マルチプレクサ２１は、データオプション信号×４、×８、×１６、ローアドレス信号ＲＡ１３、及びカラムアドレス信号ＣＡ１１を受信する４−入力マルチプレクサＭＵＸ１で構成され、制御信号に応じて、ＧＩＯ＿Ｌ<０>、ＧＩＯ＿Ｌ<４>、ＧＩＯ＿Ｕ<０>、ＧＩＯ＿Ｕ<４>であるグローバル入出力ラインのうちのいずれかを出力する。
また、ＬＤＱ<４>パッドに対応する出力マルチプレクサ２２は、データオプション信号×４、×８、×１６、ローアドレス信号ＲＡ１３、及びカラムアドレス信号ＣＡ１１を受信する２−入力マルチプレクサＭＵＸ２で構成され、制御信号に応じて、ＧＩＯ＿Ｌ<４>、ＧＩＯ＿Ｕ<４>であるグローバル入出力ラインのうちのいずれかを出力する。
表３は、出力マルチプレクサ２１を制御するデータオプション信号×４、×８、×１６、ローアドレス信号ＲＡ１３、及びカラムアドレス信号ＣＡ１１に応じて選択されるグローバル入出力ライン（ＧＩＯ＿Ｌ<０>、ＧＩＯ＿Ｌ<４>、ＧＩＯ＿Ｕ<０>、ＧＩＯ＿Ｕ<４>のうちのいずれか）を表している。
表４は、出力マルチプレクサ２２を制御するデータオプション信号×４、×８、×１６、ローアドレス信号ＲＡ１３、及びカラムアドレス信号ＣＡ１１に応じて選択されるグローバル入出力ラインＧＩＯ＿Ｌ<４>、ＧＩＯ＿Ｕ<４>のうちのいずれかを表している。
以下、表３及び表４を参照して、データ出力動作を説明する。
ローカル入出力ラインＬＩＯ＿Ｌ<０：７>、ＬＩＯ＿Ｕ<０：７>から出力されるデータは、感知増幅器５０で増幅されてそれぞれのドライバー６０に入力される。このとき、それぞれのドライバー６０は、データオプション信号×１６、×８、×４、ローアドレス信号ＲＡ<１３>、及びカラムアドレス信号ＣＡ<１１>を受信して、該当のグローバル入出力ラインＧＩＯ＿Ｌ<０：７>、ＧＩＯ＿Ｕ<０：７>に出力データを印加し、出力マルチプレクサ２０は、データオプション信号の×１６、×８、×４、ローアドレス信号ＲＡ<１３>、及びカラムアドレス信号ＣＡ<１１>に応じて、所望のグローバル入出力ラインＧＩＯ＿Ｌ<０：７>、ＧＩＯ＿Ｕ<０：７>に印加されたデータを選択して出力する。このように出力されたデータは、対応するパイプラッチ７０にラッチされてから、該当のデータ入出力パッドＬＤＱ<０：７>、ＵＤＱ<０：７>に出力される。
例えば、８ビットのデータが出力される「×８」動作モードの場合、下側ローカル入出力ラインＬＩＯ＿Ｌ<０：７>又は上側ローカル入出力ラインＬＩＯ＿Ｕ<０：７>のうちのいずれかから出力される８ビットのデータは、ドライバー６０に入力されるデータオプション信号×４、×８、×１６、ローアドレス信号ＲＡ１３、及びカラムアドレス信号ＣＡ１１に応じて、上側グローバル入出力ラインＧＩＯ＿Ｕ<０：７>又は下側グローバル入出力ラインＧＩＯ＿Ｌ<０：７>に印加される。出力マルチプレクサ２０は、データオプション信号×４、×８、×１６、ローアドレス信号ＲＡ１３、及びカラムアドレス信号ＣＡ１１に応じて、下側グローバル入出力ラインＧＩＯ＿Ｌ<０：７>又は上側グローバル入出力ラインＧＩＯ＿Ｕ<０：７>を選択して、下側データ入出力パッドＬＤＱ<０：７>に８ビットのデータを出力する。
一方、「×１６」及び「×４」動作モードの出力動作は、「×８」動作モードと似ているため、その説明は省略する。
従来の技術の問題点を説明するために、再び図３を参照すれば、下側データ入出力パッドのＬＤＱ<４：０>パッドに対応するそれぞれの入力マルチプレクサ１１の場合、４個のドライバーＤＲＶ１、ＤＲＶ２、ＤＲＶ３、ＤＲＶ４で構成される。こうした構成は、相対的に他のデータ入出力パッドに比べてレイアウト面積を増加させる。ＤＤＲ２ ＳＤＲＡＭやＤＤＲ３ＳＤＲＡＭの場合、プリフェッチ個数の増加により、レイアウトの負担はより大きくなるであろう。例えば、ＤＤＲ３ ＳＤＲＡＭの場合、８ビットのプリフェッチをするため、ＬＤＱ<０：３>パッドに対応するそれぞれの入力マルチプレクサ１１のドライバー個数は、４（入力マルチプレクサ１１一つ当たりのドライバー数）×８（プリフェッチ数）個、すなわち、各パッドＬＤＱ<０：３>当たり３２個のドライバーを備えなければならない。
また、図４のＬＤＱ<０>パッドの周囲には、４−入力マルチプレクサＭＵＸ１が必要である。同様に、ＬＤＱ<０>パッドの周囲には、相対的にレイアウト面積により、さらに大きな負担が生じる。
言い換えれば、下位データ入出力パッドのうち、ＬＤＱ＿Ｌ<０：３>パッドの周囲に４個のドライバーＤＲＶ１、ＤＲＶ２、ＤＲＶ３、ＤＲＶ４（プリフェッチを考慮していない）と、４−入力マルチプレクサＭＵＸ１の集中度が大きいため、設計時のレイアウトの負担が大きくなる。また、プリフェッチを考慮すれば、設計時のレイアウトの負担はより大きくなるはずであり、その結果、チップのサイズが大きくなる危険要素として作用する。
特開２００２−２６９９８６号公報
本発明は、上述の問題を解決するためになされたものであって、その目的は、特定のデータ入出力パッドの周辺に稠密に具現される回路を分散させて、設計時のレイアウトの負担を低減できる入出力マルチプレクサを提供することにある。
上記の目的を達成すべく、本発明に係るマルチプレクサによれば、グローバル入出力ラインに入出力されるデータをマルチプレクスするマルチプレクサにおいて、前記データを第１次マルチプレクスして、前記グローバル入出力ラインに印加する第１マルチプレクサと、前記グローバル入出力ラインを基準に前記第１マルチプレクサに対向して形成され、前記グローバル入出力ラインに印加されたデータを第２次マルチプレクスする第２マルチプレクサとを備える。
また、上記の目的を達成すべく、本発明に係る半導体装置によれば、外部からデータを受信するデータ入出力パッドと、前記データ入出力パッドとグローバル入出力ラインとの間に形成され、前記パッドを介して入力されたデータを第１次マルチプレクスして、前記グローバル入出力ラインに印加する第１入力マルチプレクサと、前記グローバル入出力ラインとローカル入出力ラインとの間に形成され、前記グローバル入出力ラインに印加されたデータを第２次マルチプレクスして、前記ローカル入出力ラインに提供する第２入力マルチプレクサとを備える。
また、上記の目的を達成すべく、本発明に係る半導体装置によれば、複数のセルからデータを受信するローカル入出力ラインと、該ローカル入出力ラインとグローバル入出力ラインとの間に形成され、前記ローカル入出力ラインに入力されたデータを第１次マルチプレクスして、前記グローバル入出力ラインに印加する第１出力マルチプレクサと、前記グローバル入出力ラインとパッドとの間に形成され、前記グローバル入出力ラインに印加されたデータを第２次マルチプレクスして、データ入出力パッドに提供する第２出力マルチプレクサとを備える。
すなわち、第一の発明としては、グローバル入出力ラインに入出力されるデータをマルチプレクスするマルチプレクサにおいて、前記データを第１次マルチプレクスして、前記グローバル入出力ラインに印加する第１マルチプレクサと、前記グローバル入出力ラインを基準に前記第１マルチプレクサに対向して形成され、前記グローバル入出力ラインに印加されたデータを第２次マルチプレクスする第２マルチプレクサとを備えることを特徴とするマルチプレクサを提供する。
第二の発明としては、第一の発明にかかり、前記第１マルチプレクサを制御する第１マルチプレクサ制御信号生成手段をさらに備えることを特徴とするマルチプレクサを提供する。
第三の発明としては、第二の発明にかかり、前記第２マルチプレクサが、データオプション信号が含まれた信号を制御信号として受信して駆動することを特徴とするマルチプレクサを提供する。
第四の発明としては、外部からデータを受信するデータ入出力パッドと、前記データ入出力パッドとグローバル入出力ラインとの間に形成され、前記パッドを介して入力されたデータを第１次マルチプレクスして、前記グローバル入出力ラインに印加する第１入力マルチプレクサと、前記グローバル入出力ラインとローカル入出力ラインとの間に形成され、前記グローバル入出力ラインに印加されたデータを第２次マルチプレクスして、前記ローカル入出力ラインに提供する第２入力マルチプレクサとを備えることを特徴とする半導体装置を提供する。
第五の発明としては、第四の発明にかかり、前記第１入力マルチプレクサを制御する第２マルチプレクサ制御信号生成手段をさらに備えることを特徴とする半導体装置を提供する。
第六の発明としては、第五の発明にかかり、前記第２入力マルチプレクサが、データオプション信号を制御信号として受信して駆動することを特徴とする半導体装置を提供する。
第七の発明としては、第四の発明にかかり、前記パッドに印加された信号を感知増幅して、前記第１入力マルチプレクサに提供するデータ入力感知増幅器をさらに備えることを特徴とする半導体装置を提供する。
第八の発明としては、第四の発明にかかり、前記第２入力マルチプレクサの出力を駆動して、前記ローカル入出力ラインに提供する書き込みドライバーをさらに備えることを特徴とする半導体装置を提供する。
第九の発明としては、複数のセルからデータを受信するローカル入出力ラインと、該ローカル入出力ラインとグローバル入出力ラインとの間に形成され、前記ローカル入出力ラインに入力されたデータを第１次マルチプレクスして、前記グローバル入出力ラインに印加する第１出力マルチプレクサと、前記グローバル入出力ラインとパッドとの間に形成され、前記グローバル入出力ラインに印加されたデータを第２次マルチプレクスして、データ入出力パッドに提供する第２出力マルチプレクサとを備えることを特徴とする半導体装置を提供する。
第十の発明としては、第九の発明にかかり、前記第１出力マルチプレクサを制御する第３マルチプレクサ制御信号生成手段をさらに備えることを特徴とする半導体装置を提供する。
第十一の発明としては、第十の発明にかかり、前記第２出力マルチプレクサが、データオプション信号が含まれた信号を制御信号として受信して駆動することを特徴とする半導体装置を提供する。
第十二の発明としては、第九の発明にかかり、前記ローカル入出力ラインに印加された信号を感知増幅して、前記第１出力マルチプレクサに提供する感知増幅器をさらに備えることを特徴とする半導体装置を提供する。
第十三の発明としては、第九の発明にかかり、前記第２入力マルチプレクサの出力をラッチして、前記パッドに提供するパイプラッチをさらに備えることを特徴とする半導体装置を提供する。
第十四の発明としては、第四の発明にかかり、前記第１入力マルチプレクサを制御する第１マルチプレクサ制御信号生成手段をさらに備えることを特徴とする半導体装置を提供する。
第十五の発明としては、第四の発明にかかり、前記パッドに印加された信号を感知増幅して、前記第１マルチプレクサに提供するデータ入力感知増幅器をさらに備えることを特徴とする半導体装置を提供する。
第十六の発明としては、第九の発明にかかり、前記第１出力マルチプレクサを制御する第１マルチプレクサ制御信号生成手段をさらに備えることを特徴とする半導体装置を提供する。
本発明によれば、グローバル入出力ラインを中心に両方に第１及び第２入出力マルチプレクサで構成し、設計の際のレイアウト面積を減少させることで、半導体チップのサイズを減らすことができ、チップの内部回路に適切な間隔を維持することができるため、内部回路間の干渉を防止して誤作動を防止するという効果を奏する。
以下、本発明の好ましい実施の形態を、添付図面に基づき詳細に説明する。
図５は、本発明に係る第１及び第２入力マルチプレクサ１００ａ、１００ｂを説明するための図である。
同図には、第１及び第２入力マルチプレクサ１００ａ、１００ｂの代表部分のみを示している。第１入力マルチプレクサ１００ａの場合、下側データ入出力パッドＬＤＱ<０：７>のうち、ＬＤＱ<０>パッドに対応する第１入力マルチプレクサ１１０ａと、ＬＤＱ<４>パッドに対応する第１入力マルチプレクサ１２０ａと、上側データ入出力パッドＵＤＱ<０>、ＵＤＱ<４>に対応するドライバーＤＲＶ１５、ＤＲＶ１６が代表として示されている。
ここで、ＬＤＱ<０>に対応する第１入力マルチプレクサ１１０ａは、制御信号Ａを受信するドライバーＤＲＶ１１と、制御信号Ｂを受信するドライバーＤＲＶ１２とで構成され、ＬＤＱ<１：３>パッドに対応する第１入力マルチプレクサ（図示せず）も、同様に構成されるが、互いに異なるグローバル入出力ラインに接続される。すなわち、ＬＤＱ<０>パッドに対応する第１入力マルチプレクサ１１０ａの出力は、ＧＩＯ＿Ｌ<０>、ＧＩＯ＿Ｕ<０>に接続されており、ＬＤＱ<１>パッドに対応する第１入力マルチプレクサ（図示せず）は、ＧＩＯ＿Ｌ<１>、ＧＩＯ＿Ｕ<１>に接続されており、ＬＤＱ<２>パッドに対応する第１入力マルチプレクサ（図示せず）は、ＧＩＯ＿Ｌ<２>、ＧＩＯ＿Ｕ<２>に接続されており、ＬＤＱ<３>パッドに対応する第１入力マルチプレクサ（図示せず）は、ＧＩＯ＿Ｌ<３>、ＧＩＯ＿Ｕ<３>に接続される。そして、ＬＤＱ<４>パッドに対応する第１入力マルチプレクサ１２０ａは、制御信号Ｃを受信するドライバーＤＲＶ１３と、制御信号Ｄを受信するドライバーＤＲＶ１４とで構成され、ＬＤＱ<５：７>パッドに対応する第１入力マルチプレクサ（図示せず）も、同様に構成されるが、互いに異なるグローバル入出力ラインに接続される。すなわち、ＬＤＱ<４>パッドに対応する第１入力マルチプレクサ１２０ａの出力信号は、ＧＩＯ＿Ｌ<４>、ＧＩＯ＿Ｕ<４>に接続されており、ＬＤＱ<５>パッドに対応する第１入力マルチプレクサ（図示せず）は、ＧＩＯ＿Ｌ<５>、ＧＩＯ＿Ｕ<５>に接続されており、ＬＤＱ<６>パッドに対応する第１入力マルチプレクサ（図示せず）は、ＧＩＯ＿Ｌ<６>、ＧＩＯ＿Ｕ<６>に接続されており、ＬＤＱ<７>パッドに対応する第１入力マルチプレクサ（図示せず）は、ＧＩＯ＿Ｌ<７>、ＧＩＯ＿Ｕ<７>に接続される。また、上側データ入出力パッドＵＤＱ<０：７>に対応するドライバー（ＤＲＶ１５、ＤＲＶ１６は図示し、残りは図示せず）は、それぞれ対応する上側グローバル入出力ラインＧＩＯ＿Ｕ<０：７>に接続されている。
また、第２入力マルチプレクサ１００ｂの場合、下側ローカル入出力ラインＬＩＯ＿Ｌ<０：７>のうち、ＬＩＯ＿Ｌ<４>ラインに対応する第２入力マルチプレクサ１１０ｂと、上側ローカル入出力ラインＬＩＯ＿Ｕ<０：７>のうち、ＬＩＯ＿Ｕ<４>ラインに対応する第２入力マルチプレクサ１２０ｂが代表として示されている。
ここで、第２入力マルチプレクサ１１０ａ、１２０ｂは、「×４」データオプション信号に応答する２−入力マルチプレクサＭＵＸ１１、ＭＵＸ１２で構成され、互いに異なるグローバル入出力ラインに接続される。すなわち、ＬＩＯ＿Ｌ<４>ラインに対応する２−入力マルチプレクサＭＵＸ１１は、ＧＩＯ＿Ｌ<０>、ＧＩＯ＿Ｌ<４>であるグローバル入出力ラインに接続されており、ＬＩＯ＿Ｌ<５>ラインに対応する２−入力マルチプレクサ（図示せず）は、ＧＩＯ＿Ｌ<１>、ＧＩＯ＿Ｌ<５>であるグローバル入出力ラインに接続されており、ＬＩＯ＿Ｌ<６>ラインに対応する２−入力マルチプレクサ（図示せず）は、ＧＩＯ＿Ｌ<２>、ＧＩＯ＿Ｌ<６>であるグローバル入出力ラインに接続されており、ＬＩＯ＿Ｌ<７>ラインに対応する２−入力マルチプレクサ（図示せず）は、ＧＩＯ＿Ｌ<３>、ＧＩＯ＿Ｌ<７>であるグローバル入出力ラインに接続されている。
また、ＬＩＯ＿Ｕ<４>ラインに対応する２−入力マルチプレクサＭＵＸ１１は、ＧＩＯ＿Ｕ<０>、ＧＩＯ＿Ｕ<４>であるグローバル入出力ラインに接続されており、ＬＩＯ＿Ｕ<５>ラインに対応する２−入力マルチプレクサ（図示せず）は、ＧＩＯ＿Ｕ<１>、ＧＩＯ＿Ｕ<５>であるグローバル入出力ラインに接続されており、ＬＩＯ＿Ｕ<６>ラインに対応する２−入力マルチプレクサ（図示せず）は、ＧＩＯ＿Ｕ<２>、ＧＩＯ＿Ｕ<６>であるグローバル入出力ラインに接続されており、ＬＩＯ＿Ｕ<７>ラインに対応する２−入力マルチプレクサ（図示せず）は、ＧＩＯ＿Ｕ<３>、ＧＩＯ＿Ｕ<７>であるグローバル入出力ラインに接続されている。
表５は、データオプション信号×４、×８、×１６、ローアドレス信号ＲＡ<１３>、及びカラムアドレス信号ＣＡ<１１>に応じて生成される制御信号Ａ、Ｂ、Ｃ、Ｄの論理レベル状態を表している。
以下、表６は、データオプション信号×４、×８、×１６、ローアドレス信号ＲＡ<１３>、及びカラムアドレス信号ＣＡ<１１>に応じて、第２入力マルチプレクサ１００ｂにおいて選択されるグローバル入出力ラインＧＩＯ＿Ｌ<０：７>、ＧＩＯ＿Ｕ<０：７>を表している。
表５及び表６を参照して、データ入力動作を説明すれば、例えば、「×８」動作モードの場合、８ビットのデータは、下側データ入出力パッドＬＤＱ<０：７>を介して対応するデータ入力増幅器３００で増幅される。増幅されたデータは、第１入力マルチプレクサ１００ａに入力され、制御信号Ａ、Ｃにより下側グローバル入出力ラインＧＩＯ＿Ｌ<０：７>に印加されるか、又は制御信号Ｂ、Ｄにより上側グローバル入出力ラインＧＩＯ＿Ｕ<０：７>に印加される。第２入力マルチプレクサ１００ｂは、グローバル入出力ラインＧＩＯ＿Ｌ<０：７>又はＧＩＯ＿Ｕ<０：７>に印加された８ビットのデータを「×４」制御信号に応じて下側グローバル入出力ラインＧＩＯ＿Ｌ<０：７>を介して、下側ローカル入出力ラインＬＩＯ＿Ｌ<０：７>に伝達するか、又は上側グローバル入出力ラインＧＩＯ＿Ｕ<０：７>を介して、上側ローカル入出力ラインＬＩＯ＿Ｕ<０：７>に伝達する。
例えば、「×４」動作モードの場合、４ビットのデータが下側データ入出力パッドＬＤＱ<０：７>のうち、ＬＤＱ<０：３>であるデータ入出力パッドを介して、第１入力マルチプレクサ１１０ａに入力され、制御信号Ａ、ＢによりＧＩＯ＿Ｌ<０：３>又はＧＩＯ＿Ｕ<０：３>であるグローバル入出力ラインに印加される。
このとき、制御信号ＡによりＧＩＯ＿Ｌ<０：３>に印加された４ビットのデータは、ＬＩＯ＿Ｌ<０：３>に対応する書き込みドライバー４００を介して、ＬＩＯ＿Ｌ<０：３>であるローカル入出力ラインに伝達されるか、又は第２入力マルチプレクサ１１０ｂである２−入力マルチプレクサＭＵＸ１１を介して、ＬＩＯ＿Ｌ<４：７>であるローカル入出力ラインに伝達されることができる。
また、制御信号ＢによりＧＩＯ＿Ｕ<０：３>に印加された４ビットのデータは、ＬＩＯ＿Ｕ<０：３>に対応する書き込みドライバー４００を介して、ＬＩＯ＿Ｕ<０：３>であるローカル入出力ラインに伝達されるか、又は第２入力マルチプレクサ１２０ｂである２−入力マルチプレクサＭＵＸ１２を介して、ＬＩＯ＿Ｕ<４：７>であるローカル入出力ラインに伝達されることができる。「×１６」動作モードの場合は、省略する。
図６は、図５の第１入力マルチプレクサ１００ａに入力される制御信号Ａ、Ｂ、Ｃ、Ｄを生成する制御信号生成部を説明するための回路図である。
同図に示すように、制御信号生成部は、データオプション信号×１６及びローアドレス信号ＲＡ<１３>を受信して制御信号Ｂを出力するＮＯＲゲートＮＯＲ１、制御信号Ｂを反転させて前記制御信号Ａを出力するインバータＩＮＶ１、ローアドレス信号ＲＡ<１３>及びデータオプション信号×８を受信するＡＮＤゲートＡＮＤ１、ＡＮＤゲートＡＮＤ１の出力信号及びデータオプション信号×１６を受信して制御信号Ｃを出力するＯＲゲートＯＲ１、ローアドレス信号ＲＡ<１３>を受信して反転させるインバータＩＮＶ２、及びインバータＩＮＶ２の出力信号及びデータオプション信号×８を受信して、制御信号Ｄを出力するＡＮＤゲートＡＮＤ２で構成される。
図７Ａ〜７Ｂは、図５の第２入力マルチプレクサ１００ｂを説明するために示す回路図である。
図７Ａに示すローカル入出力ラインＬＩＯ＿Ｌ<４>に対応する第２入力マルチプレクサ１１０ｂは、データオプション信号×４を受信して反転させるインバータＩＮＶ３、グローバル入出力ラインＧＩＯ＿Ｌ<４>のデータを受信して、データオプション信号×４の制御を受けるトランスファーゲートＴＧ１、及びグローバル入出力ラインＧＩＯ＿Ｌ<０>のデータを受信して、データオプション信号×４の制御を受けるトランスファーゲートＴＧ２で構成される。
図７Ｂに示すローカル入出力ラインＬＩＯ＿Ｕ<４>に接続した第２入力マルチプレクサ１２０ｂは、データオプション信号×４を受信して反転させるインバータＩＮＶ４、グローバル入出力ラインＧＩＯ＿Ｕ<４>のデータを受信して、データオプション信号×４の制御を受けるトランスファーゲートＴＧ３、及びグローバル入出力ラインＧＩＯ＿Ｕ<０>のデータを受信して、データオプション信号×４の制御を受けるトランスファーゲートＴＧ４を備える。
図８は、本発明に係る第１及び第２出力マルチプレクサ２００ａ、２００ｂを説明するための図である。
同図には、第１及び第２出力マルチプレクサ２００ａ、２００ｂの代表部分のみを示している。すなわち、第１出力マルチプレクサ２００ａの場合、上側ローカル入出力ラインＬＩＯ＿Ｕ<０：７>のうち、ＬＩＯ＿Ｕ<０>ローカル入出力ラインに対応する第１出力マルチプレクサ２２０ａ、ＬＩＯ＿Ｕ<４>ローカル入出力ラインに対応する第１出力マルチプレクサ２１０ａ、下側ローカル入出力ラインＬＩＯ＿Ｌ<０>、ＬＩＯ＿Ｌ<４>に対応するドライバーＤＲＶ１６、ＤＲＶ１５が代表として示されている。
ここで、ＬＩＯ＿Ｕ<０>グローバル入出力ラインに対応する第１出力マルチプレクサ２２０ａは、制御信号Ｇに応答するドライバーＤＲＶ１４及び制御信号Ｈに応答するドライバーＤＲＶ１３で構成され、ＬＩＯ＿Ｕ<１：３>に対応する第１出力マルチプレクサ（図示せず）も、同じ構成であるが、互いに異なるグローバル入出力ラインに接続される。すなわち、ＬＩＯ＿Ｕ<０>であるローカル入出力ラインと対応する第１出力マルチプレクサ２２０ａの出力は、ＧＩＯ＿Ｌ<０>、ＧＩＯ＿Ｕ<０>に接続され、ＬＩＯ＿Ｕ<１>であるローカル入出力ラインに対応する第１出力マルチプレクサ（図示せず）の出力は、ＧＩＯ＿Ｌ<１>、ＧＩＯ＿Ｕ<１>に接続され、ＬＩＯ＿Ｕ<２>であるローカル入出力ラインに対応する第１出力マルチプレクサ（図示せず）の出力は、ＧＩＯ＿Ｌ<２>、ＧＩＯ＿Ｕ<２>に接続され、ＬＩＯ＿Ｕ<３>であるローカル入出力ラインに対応する第１出力マルチプレクサ（図示せず）の出力は、ＧＩＯ＿Ｌ<３>、ＧＩＯ＿Ｕ<３>に接続される。
そして、ＬＩＯ＿Ｕ<４>であるグローバル入出力ラインと対応する第１出力マルチプレクサ２１０ａは、制御信号Ｉに応答するドライバーＤＲＶ１２及び制御信号Ｊに応答するドライバーＤＲＶ１１で構成され、ＬＩＯ＿Ｕ<５：７>に対応する第１出力マルチプレクサ（図示せず）も、同じ構成であるが、互いに異なるグローバル入出力ラインに接続される。すなわち、ＬＩＯ＿Ｕ<４>であるローカル入出力ラインと対応する第１出力マルチプレクサ２１０ａの出力は、ＧＩＯ＿Ｌ<４>、ＧＩＯ＿Ｕ<４>に接続され、ＬＩＯ＿Ｕ<５>であるローカル入出力ラインに対応する第１出力マルチプレクサ（図示せず）の出力は、ＧＩＯ＿Ｌ<５>、ＧＩＯ＿Ｕ<５>に接続され、ＬＩＯ＿Ｕ<６>であるローカル入出力ラインに対応する第１出力マルチプレクサ（図示せず）の出力は、ＧＩＯ＿Ｌ<６>、ＧＩＯ＿Ｕ<６>に接続され、ＬＩＯ＿Ｕ<７>であるローカル入出力ラインに対応する第１出力マルチプレクサ（図示せず）の出力は、ＧＩＯ＿Ｌ<７>、ＧＩＯ＿Ｕ<７>に接続される。そして、下側ローカル入出力ラインＬＩＯ＿Ｌ<０：７>に対応するドライバー（ＤＲＶ１５、ＤＲＶ１６のみを示し、残りは図示せず）は、それぞれ対応する下側グローバル入出力ラインＧＩＯ＿Ｌ<０：７>に接続される。
また、第２出力マルチプレクサ２００ｂの場合、ＬＤＱ<０>パッドに対応する第２出力マルチプレクサ２１０ｂが代表として示されており、第２出力マルチプレクサ２１０ｂは、カラムアドレス信号ＣＡ<１１>及びデータオプション信号×４の制御を受ける２−入力マルチプレクサＭＵＸ３３で構成されている。
ここで、ＬＤＱ<０>パッドに対応する第２出力マルチプレクサ２１０ｂは、ＬＤＱ<１：３>パッドに対応する第２出力マルチプレクサ（図示せず）と同じ構成を有するが、互いに異なるグローバル入出力ラインに接続されている。すなわち、ＬＤＱ<０>パッドに対応する第２出力マルチプレクサ２１０ｂは、ＧＩＯ＿Ｌ<０>、ＧＩＯ＿Ｌ<４>であるグローバル入出力ラインに接続され、ＬＤＱ<１>パッドに対応する第２出力マルチプレクサ（図示せず）は、ＧＩＯ＿Ｌ<１>、ＧＩＯ＿Ｌ<５>であるグローバル入出力ラインに接続され、ＬＤＱ<２>パッドに対応する第２出力マルチプレクサ（図示せず）は、ＧＩＯ＿Ｌ<２>、ＧＩＯ＿Ｌ<６>であるグローバル入出力ラインに接続され、ＬＤＱ<３>パッドに対応する第２出力マルチプレクサ（図示せず）は、ＧＩＯ＿Ｌ<３>、ＧＩＯ＿Ｌ<７>であるグローバル入出力ラインに接続される。
表７は、データオプション信号×４、×８、×１６、ローアドレス信号ＲＡ<１３>、及びＣＡＳアドレス信号ＣＡ<１１>に応じて生成されるＧ、Ｈ、Ｉ、Ｊの論理レベル状態を表している。第１出力マルチプレクサ２００ａは、Ｇ、Ｈ、Ｉ、Ｊに応じて、所望のグローバル入出力ラインを選択してデータを印加できる。
表８は、第２出力マルチプレクサ２００ｂを制御する「×４」データオプション信号及びカラムアドレス信号ＣＡ<１１>に応じて選択されるグローバル入出力ライン（ＧＩＯ＿Ｌ<４>又はＧＩＯ＿Ｌ<０>のうちのいずれか）を表す。
表７及び表８を参照して、データ出力動作を説明すれば、例えば、８ビットのデータが出力される「×８」動作モードの場合、下側ローカル入出力ラインＬＩＯ＿Ｌ<０：７>又は上側ローカル入出力ラインＬＩＯ＿Ｕ<０：７>の８ビットのデータは、対応する感知増幅器９０により増幅される。ここで、８ビットのデータが下側ローカル入出力ラインＬＩＯ＿Ｌ<０：７>に印加された場合、データは、下側ローカル入出力ラインＬＩＯ＿Ｌ<０：７>に対応するドライバーＤＲＶ１５、ＤＲＶ１６により下側グローバル入出力ラインＧＩＯ＿Ｌ<０：７>に印加される。第２マルチプレクサ２００ｂによりＧＩＯ＿Ｌ<０：３>は選択されて、対応するパイプラッチ１１０に入力され、ＧＩＯ＿Ｌ<４：７>は対応するパイプラッチ１１０に入力される。パイプラッチ１１０は、対応する下側データ入出力パッドＬＤＱ<０：７>にデータを出力する。また、８ビットのデータが上側ローカル入出力ラインＬＩＯ＿Ｕ<０：７>に印加された場合、８ビットのデータは、第１出力マルチプレクサ２００ａにより下側グローバル入出力ラインＧＩＯ＿Ｌ<０：７>に印加され、同じ経路を介して下側データ入出力パッドＬＤＱ<０：７>に出力される。
さらに、「×４」動作モードの場合を詳細に説明すれば、ローカル入出力ラインＬＩＯ＿Ｌ<０：３>又はＬＩＯ＿Ｌ<４：７>又はＬＩＯ＿Ｕ<０：３>又はＬＩＯ＿Ｕ<４：７>から出力される４ビットのデータは、第１及び第２出力マルチプレクサ２００ａ、２００ｂにより下位データ入出力パッドＬＤＱ<０：３>に出力される。例えば、ＬＩＯ＿Ｌ<０：３>であるローカル入出力ラインから出力される４ビットのデータは、ドライバーＤＲＶ１６を介してＧＩＯ＿Ｌ<０：３>であるグローバル入出力ラインに印加され、第２マルチプレクサである２−入力マルチプレクサＭＵＸ３３により選択されて、対応するパイプラッチ１１０を介してＬＤＱ<０：３>であるデータ入出力パッドに出力されることができる。また、ＬＩＯ＿Ｌ<４：７>であるローカル入出力ラインから出力される４ビットのデータは、ドライバーＤＲＶ１５を介してＧＩＯ＿Ｌ<４：７>であるグローバル入出力ラインに印加され、２−入力マルチプレクサＭＵＸ３３により選択されて、対応するパイプラッチ１１０を介してＬＤＱ<０：３>であるデータ入出力パッドに出力されることができる。また、ＬＩＯ＿Ｕ<０：３>であるローカル入出力ラインから出力される４ビットのデータは、制御信号Ｇに応答するドライバーＤＲＶ１４を介してＧＩＯ＿Ｌ<０：３>であるグローバル入出力ラインに印加され、２−入力マルチプレクサＭＵＸ３３により選択されて、対応するパイプラッチ１１０を介してＬＤＱ<０：３>であるデータ入出力パッドに出力されることができる。また、ＬＩＯ＿Ｕ<４：７>であるローカル入出力ラインから出力される４ビットのデータは、制御信号Ｉに応答するドライバーＤＲＶ１２を介してＧＩＯ＿Ｌ<４：７>であるグローバル入出力ラインに印加され、対応するパイプラッチ１１０を介して２−入力マルチプレクサＭＵＸ３３により選択されて、ＬＤＱ<０：３>であるデータ入出力パッドに出力されることができる。
「×１６」動作モードは、上述した「×４」、「×８」動作モードにより、当業者が十分に理解できるため、その説明は省略する。
図９は、図８の第１出力マルチプレクサ２００ａに入力される制御信号Ｇ、Ｈ、Ｉ、Ｊを生成する制御信号生成部を説明するために示す回路図である。
同図に示すように、出力制御信号生成部は、カラムアドレス信号ＣＡ<１１>を反転させるインバータＩＮＶ５、インバータＩＮＶ５の出力信号及びデータオプション信号×４を受信するＡＮＤゲートＡＮＤ３、ＡＮＤゲートＡＮＤ３の出力信号及びデータオプション信号×８を受信するＯＲゲートＯＲ２、ローアドレス信号ＲＡ<１３>を反転させるインバータＩＮＶ６、ＯＲゲートＯＲ２及びインバータＩＮＶ６の出力信号を受信して、制御信号Ｇを出力するＡＮＤゲートＡＮＤ４、カラムアドレス信号ＣＡ<１１>及びデータオプション信号×４を受信するＡＮＤゲートＡＮＤ５、ＡＮＤゲートＡＮＤ５の出力信号及びデータオプション信号×８を受信するＯＲゲートＯＲ３、ローアドレス信号ＲＡ<１３>を反転させるインバータＩＮＶ７、及びインバータＩＮＶ７の出力信号及びＯＲゲートＯＲ３の出力信号を受信して、制御信号Ｉを出力するＡＮＤゲートＡＮＤ６で構成され、データオプション信号×１６は、制御信号ＨとＪとなる。
図１０は、図８の第２出力マルチプレクサ２００ｂを説明するために示す回路図である。
同図に示すように、ＧＩＯ＿Ｌ<０>、ＧＩＯ＿Ｌ<４>であるグローバル入出力ラインに接続した第２出力マルチプレクサ２００ｂは、データオプション信号×４及びカラムアドレス信号ＣＡ<１１>を受信するＡＮＤゲートＡＮＤ６、ＡＮＤゲートＡＮＤ６の出力信号を反転させるインバータＩＮＶ８、ＡＮＤゲートＡＮＤ６の出力信号及びインバータＩＮＶ８の出力信号に応答して、ＧＩＯ＿Ｌ<０>であるグローバル入出力ラインに印加されたデータを出力するトランスファーゲートＴＧ６、及びＧＩＯ＿Ｌ<４>であるグローバル入出力ラインに印加されたデータを出力するトランスファーゲートＴＧ７で構成される。
上述したように、本発明に係る入出力マルチプレクサは、グローバル入出力ラインを中心に、両方に第１及び第２入出力マルチプレクサを備える。それにより、従来、特定のデータ入出力パッドに稠密に形成された入出力マルチプレクサが、本発明では、適切な間隔を維持して形成できる。
すなわち、再び図５を参照すれば、ＬＤＱ<０：３>データ入出力パッドに対応するそれぞれの第１入力マルチプレクサ１１０ａの場合、２個のドライバーＤＲＶ１１、ＤＲＶ１２で構成される。このような構成は、従来、４個のドライバーで構成される従来の場合より、レイアウト面積を半分以上減少させる。また、図８を参照すれば、ＬＤＱ<０：３>パッドに対応するそれぞれの第２出力マルチプレクサ２１０ｂの場合、従来、４−入力マルチプレクサから２−入力マルチプレクサＭＵＸ３３で構成できるため、レイアウト面積を減少させることができる。
なお、本発明は、上記の実施形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
９０ 感知増幅器
１１０ パイプラッチ
１００ａ 第１入力マルチプレクサ
１００ｂ 第２入力マルチプレクサ
２００ａ 第１出力マルチプレクサ
２００ｂ 第２出力マルチプレクサ
３００ データ入力感知増幅器
４００ 書き込みドライバー
１１０ パイプラッチ
１００ａ 第１入力マルチプレクサ
１００ｂ 第２入力マルチプレクサ
２００ａ 第１出力マルチプレクサ
２００ｂ 第２出力マルチプレクサ
３００ データ入力感知増幅器
４００ 書き込みドライバー
Claims (13)
- 複数のグローバル入出力ラインと、
２つ以上の前記グローバル入出力ラインと接続される１つ以上のマルチプレクサを含み、
データを第１次マルチプレクスして、前記複数のグローバル入出力ラインに印加する第１マルチプレクサと、
前記複数のグローバル入出力ラインを基準に前記第１マルチプレクサに対向して形成され、２つ以上の前記グローバル入出力ラインと接続される１つ以上のマルチプレクサを含み、前記複数のグローバル入出力ラインに印加されたデータを第２次マルチプレクスする第２マルチプレクサと
を備えることを特徴とする半導体装置。 - 前記第１マルチプレクサを制御する第１マルチプレクサ制御信号生成手段をさらに備えることを特徴とする請求項１に記載の半導体装置。
- 前記第２マルチプレクサが、データオプション信号が含まれた信号を制御信号として受信して駆動することを特徴とする請求項２に記載の半導体装置。
- 複数のデータ入出力パッドと、
複数のグローバル入出力ラインと、
複数のローカル入出力ラインと、
前記複数のデータ入出力パッドと前記複数のグローバル入出力ラインとの間に形成され、１つの前記データ入出力パッド及び２つ以上の前記グローバル入出力ラインと接続される１つ以上の入力マルチプレクサを含み、前記複数のデータ入出力パッドを介して入力されたデータを第１次マルチプレクスして、前記グローバル入出力ラインに印加する第１入力マルチプレクサと、
前記複数のグローバル入出力ラインと前記複数のローカル入出力ラインとの間に形成され、２つ以上の前記グローバル入出力ライン及び１つの前記ローカル入出力ラインと接続される１つ以上の入力マルチプレクサを含み、前記複数のグローバル入出力ラインに印加されたデータを第２次マルチプレクスして、前記複数のローカル入出力ラインに提供する第２入力マルチプレクサと
を備えることを特徴とする半導体装置。 - 前記第１入力マルチプレクサを制御する第２マルチプレクサ制御信号生成手段をさらに備えることを特徴とする請求項４に記載の半導体装置。
- 前記第２入力マルチプレクサが、データオプション信号を制御信号として受信して駆動することを特徴とする請求項５に記載の半導体装置。
- 前記複数のデータ入出力パッドに印加された信号を感知増幅して、前記第１入力マルチプレクサに提供するデータ入力感知増幅器をさらに備えることを特徴とする請求項４に記載の半導体装置。
- 前記第２入力マルチプレクサの出力を駆動して、前記複数のローカル入出力ラインに提供する書き込みドライバーをさらに備えることを特徴とする請求項４に記載の半導体装置。
- 複数のセルからデータを受信するローカル入出力ラインと、
複数のグローバル入出力ラインと、
複数のデータ入出力パッドと、
該複数のローカル入出力ラインと前記複数のグローバル入出力ラインとの間に形成され、１つの前記ローカル入出力ライン及び２つ以上の前記グローバル入出力ラインと接続される１つ以上の出力マルチプレクサを含み、前記複数のローカル入出力ラインに入力されたデータを第１次マルチプレクスして、前記複数のグローバル入出力ラインに印加する第１出力マルチプレクサと、
前記複数のグローバル入出力ラインと前記複数のデータ入出力パッドとの間に形成され、２つ以上の前記グローバル入出力ライン及び１つの前記データ入出力パッドと接続される１つ以上の出力マルチプレクサを含み、前記複数のグローバル入出力ラインに印加されたデータを第２次マルチプレクスして、前記複数のデータ入出力パッドに提供する第２出力マルチプレクサと
を備えることを特徴とする半導体装置。 - 前記第１出力マルチプレクサを制御する第３マルチプレクサ制御信号生成手段をさらに備えることを特徴とする請求項９に記載の半導体装置。
- 前記第２出力マルチプレクサが、データオプション信号が含まれた信号を制御信号として受信して駆動することを特徴とする請求項１０に記載の半導体装置。
- 前記複数のローカル入出力ラインに印加された信号を感知増幅して、前記第１出力マルチプレクサに提供する感知増幅器をさらに備えることを特徴とする請求項９に記載の半導体装置。
- 前記第２入力マルチプレクサの出力をラッチして、前記複数のデータ入出力パッドに提供するパイプラッチをさらに備えることを特徴とする請求項９に記載の半導体装置。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2005-0091548 | 2005-09-29 | ||
| KR20050091548 | 2005-09-29 | ||
| KR1020060049113A KR100719148B1 (ko) | 2005-09-29 | 2006-05-31 | 반도체 장치의 데이터 입출력 멀티플렉서 |
| KR10-2006-0049113 | 2006-05-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007095287A JP2007095287A (ja) | 2007-04-12 |
| JP5094085B2 true JP5094085B2 (ja) | 2012-12-12 |
Family
ID=37909321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006269850A Expired - Fee Related JP5094085B2 (ja) | 2005-09-29 | 2006-09-29 | 半導体装置のデータ入出力マルチプレクサ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7577038B2 (ja) |
| JP (1) | JP5094085B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100642436B1 (ko) * | 2004-12-22 | 2006-11-02 | 주식회사 하이닉스반도체 | 향상된 구조를 가지는 멀티-비트 프리페치 타입 반도체메모리 장치의 파이프 래치 회로 |
| KR100719148B1 (ko) * | 2005-09-29 | 2007-05-18 | 주식회사 하이닉스반도체 | 반도체 장치의 데이터 입출력 멀티플렉서 |
| KR100956783B1 (ko) * | 2008-10-14 | 2010-05-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| US20120235729A1 (en) * | 2011-03-15 | 2012-09-20 | Stmicroelectronics S.R.L. | Integrated device and method of reducing voltage drops on a supply distribution metal path of a device |
| US10031825B2 (en) | 2013-09-18 | 2018-07-24 | Nxp Usa, Inc. | Electronic device having multiplexed input/output terminals |
| KR102605637B1 (ko) * | 2018-07-27 | 2023-11-24 | 에스케이하이닉스 주식회사 | 반도체 장치 및 데이터 처리 시스템 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02116084A (ja) * | 1988-10-25 | 1990-04-27 | Nec Corp | 半導体記憶装置 |
| JPH0476890A (ja) * | 1990-07-19 | 1992-03-11 | Nec Corp | 半導体メモリ |
| US5371684A (en) * | 1992-03-31 | 1994-12-06 | Seiko Epson Corporation | Semiconductor floor plan for a register renaming circuit |
| US6525971B2 (en) * | 1995-06-30 | 2003-02-25 | Micron Technology, Inc. | Distributed write data drivers for burst access memories |
| US5706292A (en) * | 1996-04-25 | 1998-01-06 | Micron Technology, Inc. | Layout for a semiconductor memory device having redundant elements |
| KR100505598B1 (ko) | 1998-03-25 | 2005-10-19 | 삼성전자주식회사 | 반도체 메모리 장치 |
| US6020776A (en) * | 1998-06-22 | 2000-02-01 | Xilinx, Inc. | Efficient multiplexer structure for use in FPGA logic blocks |
| US6157560A (en) * | 1999-01-25 | 2000-12-05 | Winbond Electronics Corporation | Memory array datapath architecture |
| US6356485B1 (en) * | 1999-02-13 | 2002-03-12 | Integrated Device Technology, Inc. | Merging write cycles by comparing at least a portion of the respective write cycle addresses |
| KR20020002133A (ko) * | 2000-06-29 | 2002-01-09 | 박종섭 | 컬럼 리던던시 회로 |
| KR100382740B1 (ko) | 2001-04-27 | 2003-05-09 | 삼성전자주식회사 | 주변 제어신호라인의 데이터 입출력라인에 대한 신호의간섭을 차폐하도록 배선한 반도체 메모리 장치. |
| KR100400313B1 (ko) | 2001-06-20 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 데이터 입출력 회로 |
| KR100413774B1 (ko) * | 2002-02-22 | 2004-01-03 | 삼성전자주식회사 | 래이 아웃 면적을 감소시키는 반도체 메모리 장치 |
| KR100495917B1 (ko) * | 2002-11-20 | 2005-06-17 | 주식회사 하이닉스반도체 | 고속 데이터 출력을 위한 파이프래치 회로 |
| KR100706226B1 (ko) * | 2003-06-19 | 2007-04-11 | 삼성전자주식회사 | 어드레스 제어를 이용한 8배속/16배속 동작이 가능한비휘발성 반도체 메모리 장치 |
| JP2005038526A (ja) | 2003-07-16 | 2005-02-10 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| KR100605600B1 (ko) * | 2004-07-27 | 2006-07-28 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 |
| KR100611511B1 (ko) | 2004-09-03 | 2006-08-11 | 삼성전자주식회사 | 반도체 메모리 장치 및 반도체 메모리 장치의 센스 앰프제어 방법 |
-
2006
- 2006-09-29 JP JP2006269850A patent/JP5094085B2/ja not_active Expired - Fee Related
- 2006-09-29 US US11/529,286 patent/US7577038B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20070070712A1 (en) | 2007-03-29 |
| US7577038B2 (en) | 2009-08-18 |
| JP2007095287A (ja) | 2007-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4852692B2 (ja) | 複数アドレス、データ及びコマンドバスを有するメモリデバイス及び方法 | |
| JP5094085B2 (ja) | 半導体装置のデータ入出力マルチプレクサ | |
| KR100711100B1 (ko) | 메모리 모듈 및 이를 구비하는 메모리 시스템 | |
| JP4415298B2 (ja) | 多重プリフェッチｉ／ｏ構成を備えるデータパスを有するメモリデバイスおよび方法 | |
| JP5165915B2 (ja) | 半導体記憶装置のデータ出力回路およびデータ出力制御方法 | |
| KR20150007507A (ko) | 반도체 장치 및 그의 구동방법 | |
| KR100753099B1 (ko) | 반도체 메모리 장치 | |
| JP2006018984A (ja) | 入出力回路 | |
| JP2010272168A (ja) | 半導体装置 | |
| KR100800160B1 (ko) | 반도체 메모리 장치의 데이터 출력 회로 | |
| JP2010055736A (ja) | データ入力回路及びこれを備える半導体メモリ装置 | |
| KR100719148B1 (ko) | 반도체 장치의 데이터 입출력 멀티플렉서 | |
| JP5431624B2 (ja) | 半導体記憶装置 | |
| JP4727241B2 (ja) | 半導体メモリ装置、並びに、この装置のデータ書込み及び読出し方法 | |
| JP2011159375A (ja) | 半導体メモリ装置 | |
| US7593283B2 (en) | Semiconductor memory device | |
| KR102685463B1 (ko) | 반도체 장치 | |
| JP2005339674A (ja) | 半導体記憶装置 | |
| US7843759B2 (en) | Semiconductor memory device having reduced current consumption during data mask function | |
| JP2004362756A (ja) | 集積回路装置及びその動作方法 | |
| TW469436B (en) | Semiconductor memory device | |
| KR100798773B1 (ko) | 반도체 메모리 장치 | |
| US7940576B2 (en) | Semiconductor device | |
| KR100596450B1 (ko) | 동작모드에 따라 데이터 스트로브 타입을 선택적으로사용할 수 있는 반도체 메모리 장치 | |
| JP2022043338A (ja) | サブアンプ、スイッチング装置、及び、半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090925 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120502 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120516 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120918 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |