KR100596450B1 - 동작모드에 따라 데이터 스트로브 타입을 선택적으로사용할 수 있는 반도체 메모리 장치 - Google Patents

동작모드에 따라 데이터 스트로브 타입을 선택적으로사용할 수 있는 반도체 메모리 장치 Download PDF

Info

Publication number
KR100596450B1
KR100596450B1 KR1020030090081A KR20030090081A KR100596450B1 KR 100596450 B1 KR100596450 B1 KR 100596450B1 KR 1020030090081 A KR1020030090081 A KR 1020030090081A KR 20030090081 A KR20030090081 A KR 20030090081A KR 100596450 B1 KR100596450 B1 KR 100596450B1
Authority
KR
South Korea
Prior art keywords
output
control signal
signal
input
circuit
Prior art date
Application number
KR1020030090081A
Other languages
English (en)
Other versions
KR20050057870A (ko
Inventor
박덕하
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030090081A priority Critical patent/KR100596450B1/ko
Priority to US11/009,167 priority patent/US7106634B2/en
Publication of KR20050057870A publication Critical patent/KR20050057870A/ko
Application granted granted Critical
Publication of KR100596450B1 publication Critical patent/KR100596450B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Abstract

동작모드에 따라 데이터 스트로브 타입을 선택적으로 사용할 수 있는 반도체 메모리 장치가 개시되어 있다. 반도체 메모리 장치는 메모리 셀 어레이, 입출력 패드, 버퍼선택 회로, 출력버퍼, 및 입력버퍼를 구비한다. 버퍼선택 회로는 버퍼선택 회로는 리드 신호, 라이트 신호, 및 내부 정보에 응답하여 제 1 동작모드와 제 2 동작모드 중 하나를 선택하고 이 선택된 동작모드에 따라 상태가 결정되는 출력버퍼 제어신호와 입력버퍼 제어신호를 발생시킨다. 내부 정보로는 동작모드에 관련된 정보를 지닌 MRS 신호를 사용할 수 있고, 동작모드는 다양한 데이터의 비트구조를 포함한다. 따라서, 반도체 메모리 장치는 2 개 이상의 데이터 스트로브 타입의 데이터 전송이 가능하므로 칩 설계 비용을 절감할 수 있다.

Description

동작모드에 따라 데이터 스트로브 타입을 선택적으로 사용할 수 있는 반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE THAT CAN USE DATA STROBE TYPES SELECTIVELY ACCORDING TO OPERATING MODES}
도 1은 메모리 장치와 메모리 컨트롤러 사이에 양방향 스트로브 타입의 데이터 전송을 나타내는 개념도이다.
도 2는 메모리 장치와 메모리 컨트롤러 사이에 단방향 스트로브 타입의 데이터 전송을 나타내는 개념도이다.
도 3은 양방향 스트로브 타입과 단방향 스트로브 타입의 데이터 전송이 모두 가능한 본 발명의 하나의 실시예에 따른 반도체 메모리 장치의 회로도이다.
도 4는 양방향 스트로브 타입과 단방향 스트로브 타입의 데이터 전송이 모두 가능한 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 회로도이다.
*도면의 주요부분에 대한 부호의 설명*
30, 80 : 버퍼선택 회로 31, 81 : 비트구조 선택회로
40 : 출력버퍼 50 : 입력버퍼
60 : 입출력 패드 70 : 메모리 셀 어레이
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 동작모드에 따라 데이터 스트로브 타입을 선택적으로 사용할 수 있는 반도체 메모리 장치에 관한 것이다.
사용자들의 다양한 요구를 만족시키기 위하여, 반도체 메모리 장치는 데이터 스트로브 타입이 다른 여러 동작모드에서 사용할 수 있어야 한다. 여러 동작모드에서 사용하기 위해, 종래에는 데이터 스트로브 타입별로 반도체 메모리 장치의 설계를 달리 해야 했다.
따라서, 종래에는 동일한 기능을 하는 반도체 메모리 장치를 데이터 스트로브 타입에 따라 다르게 설계하였기 때문에, 칩 설계 비용이 많이 들었다.
본 발명은 상술한 종래의 문제점을 해결하고자 고안된 발명으로서, 본 발명의 목적은 동작모드에 따라 양방향 스트로브 타입의 데이터 전송과 단방향 스트로브 타입의 데이터 전송을 선택적으로 수행할 수 있는 반도체 메모리 장치를 제공하는 것이다.
본 발명의 다른 목적은 비트구조(Bit Organization)에 따라 양방향 스트로브 타입의 데이터 전송과 단방향 스트로브 타입의 데이터 전송을 선택적으로 수행할 수 있는 반도체 메모리 장치를 제공하는 것이다.
본 발명의 다른 목적은 동작모드에 따라 양방향 스트로브 타입의 데이터 전송과 단방향 스트로브 타입의 데이터 전송을 선택적으로 수행할 수 있는 반도체 메모리 장치의 데이터 입출력 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 제 1 실시형태에 따른 반도체 메모리 장치는 메모리 셀 어레이, 입출력 패드, 버퍼선택 회로, 출력버퍼, 및 입력버퍼를 구비한다.
버퍼선택 회로는 리드 신호, 라이트 신호, 및 내부 정보에 응답하여 제 1 동작모드와 제 2 동작모드 중 하나를 선택하고 이 선택된 동작모드에 따라 상태가 결정되는 출력버퍼 제어신호와 입력버퍼 제어신호를 발생시키고, 상기 출력버퍼 제어신호를 제 1 노드에 출력하고 상기 입력버퍼 제어신호를 제 2 노드에 출력한다.
출력버퍼는 상기 제 1 노드로부터 상기 출력버퍼 제어신호를 수신하고 상기 출력버퍼 제어신호에 응답하여 메모리 셀 어레이에 저장된 데이터를 읽고 버퍼링하여 입출력 패드로 출력한다.
입력버퍼는 상기 제 2 노드로부터 상기 입력버퍼 제어신호를 수신하고 상기입력버퍼 제어신호에 응답하여 입출력 패드로부터 입력 데이터를 수신하여 버퍼링하고 메모리 셀 어레이에 상기 입력 데이터를 기록한다.
버퍼선택 회로는 모드 선택회로, 인버터, 제 1 OR 회로, 제 2 OR 회로, 제 1 AND 회로, 및 제 2 AND 회로를 구비한다.
모드 선택회로는 내부 정보에 응답하여 제 1 동작모드와 제 2 동작모드 중 하나를 선택하고 제 1 모드 제어신호와 제 2 모드 제어신호를 발생시킨다. 인버터는 제 2 모드 제어신호를 반전시킨다. 제 1 OR 회로는 제 1 모드 제어신호와 상기 인버터의 출력신호를 수신하여 OR 연산을 수행한다. 제 2 OR 회로는 제 1 모드 제어신호와 제 2 모드 제어신호를 수신하여 OR 연산을 수행한다. 제 1 AND 회로는 리드 신호와 제 1 OR 회로의 출력신호를 수신하여 AND 연산을 수행한다. 제 2 AND 회 로는 라이트 신호와 상기 제 2 OR 회로의 출력신호를 수신하여 AND 연산을 수행한다.
본 발명의 제 1 실시형태에 따른 반도체 메모리 장치는 제 1 동작모드에서 동작할 경우, 리드 신호와 라이트 신호에 응답하여 출력버퍼 또는 입력버퍼를 선택하여, 데이터를 메모리 셀 어레이로부터 입출력 패드로 출력하거나 입출력 패드로부터 데이터를 수신하여 메모리 셀 어레이에 저장한다. 또한, 제 2 동작모드에서 동작할 경우, 리드 신호와 라이트 신호에 응답하여 입력버퍼가 선택되어, 입출력 패드로부터 데이터를 수신하여 상기 메모리 셀 어레이에 저장한다.
바람직하게는, 본 발명의 제 1 실시형태에 따른 반도체 메모리 장치에 있어서, 상기 내부 정보는 반도체 메모리 장치의 내부에서 발생되는 MRS 신호일 수 있다.
본 발명의 제 1 실시형태에 따른 반도체 메모리 장치에 있어서, 제 1 동작모드와 제 2 동작모드는 서로 다른 형태의 비트구조일 수 있다.
본 발명의 제 2 실시형태에 따른 반도체 메모리 장치는 메모리 셀 어레이, 입출력 패드, 버퍼선택 회로, 출력버퍼, 및 입력버퍼를 구비한다.
버퍼선택 회로는 모드 선택회로, 인버터, 제 1 OR 회로, 제 2 OR 회로, 제 1 AND 회로, 및 제 2 AND 회로를 구비한다.
모드 선택회로는 내부 정보에 응답하여 제 1 동작모드와 제 2 동작모드 중 하나를 선택하고 제 1 모드 제어신호와 제 2 모드 제어신호를 발생시킨다. 인버터는 제 2 모드 제어신호를 반전시킨다. 제 1 OR 회로는 제 1 모드 제어신호와 제 2 모드 제어신호를 수신하여 OR 연산을 수행한다. 제 2 OR 회로는 제 1 모드 제어신호와 상기 인버터의 출력신호를 수신하여 OR 연산을 수행한다. 제 1 AND 회로는 리드 신호와 제 1 OR 회로의 출력신호를 수신하여 AND 연산을 수행한다. 제 2 AND 회로는 라이트 신호와 상기 제 2 OR 회로의 출력신호를 수신하여 AND 연산을 수행한다.
본 발명의 제 2 실시형태에 따른 반도체 메모리 장치는 제 1 동작모드에서 동작할 경우, 리드 신호와 라이트 신호에 응답하여 출력버퍼 또는 입력버퍼를 선택하여, 데이터를 메모리 셀 어레이로부터 입출력 패드로 출력하거나 입출력 패드로부터 데이터를 수신하여 메모리 셀 어레이에 저장한다. 또한, 제 2 동작모드에서 동작할 경우, 리드 신호와 라이트 신호에 응답하여 출력버퍼가 선택되고, 데이터가 메모리 셀 어레이로부터 입출력 패드로 출력된다.
바람직하게는, 본 발명의 제 2 실시형태에 따른 반도체 메모리 장치에 있어서, 상기 내부 정보는 반도체 메모리 장치의 내부에서 발생되는 MRS 신호일 수 있다.
본 발명의 제 2 실시형태에 따른 반도체 메모리 장치에 있어서, 제 1 동작모드와 제 2 동작모드는 서로 다른 형태의 비트구조일 수 있다.
본 발명의 실시형태에 따른 반도체 메모리 장치의 데이터 입출력 방법은 리드 신호, 라이트 신호, 및 내부 정보에 응답하여 제 1 동작모드와 제 2 동작모드 중 하나를 선택하는 단계, 상기 선택된 동작모드에 따라 상태가 결정되는 출력버퍼 제어신호와 입력버퍼 제어신호를 발생시키는 단계, 상기 출력버퍼 제어신호에 응답하여 메모리 셀 어레이에 저장된 데이터를 읽고 버퍼링하여 입출력 패드로 출력하는 단계, 및 상기 입력버퍼 제어신호에 응답하여 상기 입출력 패드로부터 입력 데이터를 수신하여 버퍼링하고 상기 메모리 셀 어레이에 상기 입력 데이터를 쓰는 단계를 구비한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명하고자 한다.
도 1은 메모리 장치와 메모리 컨트롤러 사이에 양방향 스트로브 타입의 데이터 전송을 나타내는 개념도이고, 도 2는 메모리 장치와 메모리 컨트롤러 사이에 단방향 스트로브 타입의 데이터 전송을 나타내는 개념도이다.
도 1을 참조하면, 메모리 장치(10)는 상부 메모리(11)와 하부 메모리(13)로 구성되어 있다. 상부 메모리(11)는 양방향 스트로브 타입의 채널(UDQS)을 통하여 메모리 컨트롤러(20)와 데이터를 전송하고, 하부 메모리(13)는 양방향 스트로브 타입의 채널(LDQS)을 통하여 메모리 컨트롤러(20)와 데이터를 전송한다.
도 2를 참조하면, 상부 메모리(11)와 하부 메모리(13)는 입력 채널(DS)을 통하여 메모리 컨트롤러(20)로부터 데이터를 수신하고, 출력 채널(QS)을 통하여 메모리 컨트롤러(20)에 데이터를 송신한다.
반도체 메모리 장치에는 비트구조(Bit Organization)가 있다. 예를 들면, 16 Mbit ×8은 비트구조가 X8이고, 4 Mbit ×16은 비트구조가 X16이다. 현재 사용되고 있는 반도체 메모리 장치들 중 X8 비트구조와 X16 비트구조는 양방향 스트로브 타입, 즉 입력과 출력이 모두 가능한 핀 구조(DQS)를 가지고 있으며, X9, X18, 및 X36 비트구조는 단방향 스트로브 타입, 즉 입력만 가능한 핀(DS 핀) 구조이거나 출력만 가능한 핀(QS 핀) 구조를 갖는다.
따라서, 하나의 반도체 메모리 장치가 양방향 데이터 스트로브 타입과 단방향 데이터 스트로브 타입의 데이터 전송을 모두 구현할 필요가 생긴다.
도 3은 양방향 스트로브 타입과 단방향 스트로브 타입의 데이터 전송이 모두 가능한 본 발명의 하나의 실시예에 따른 반도체 메모리 장치의 회로도이다. 도 3에는 X16 비트구조와 X18 비트구조를 선택하여 양방향 스트로브 타입 또는 단방향 스트로브 타입을 결정할 수 있는 반도체 메모리 장치가 예로 도시되어 있다.
도 3을 참조하면, 반도체 메모리 장치는 메모리 셀 어레이(70), 입출력 패드(60), 버퍼선택 회로(30), 출력버퍼(40), 및 입력버퍼(50)를 구비한다.
메모리 셀 어레이(70)에는 데이터가 저장되고, 입출력 패드(60)는 메모리 셀 어레이(70)에 저장된 데이터를 출력버퍼(40)를 통해 수신하여 외부 핀(미도시)으로 전송하고, 외부 핀으로부터 데이터를 수신하여 입력버퍼(50)를 통하여 메모리 셀 어레이에 저장한다.
버퍼선택 회로(30)는 리드 신호(READ), 라이트 신호(WRITE), 및 모드 레지스터 셋(Mode Register Set; 이하 MRS) 신호를 수신하고, MRS 신호에 응답하여 비트구조가 선택되고 이 선택된 비트구조에 따라 상태가 결정되는 출력버퍼 제어신호(SQS)와 입력버퍼 제어신호(SDS)를 발생시킨다.
출력버퍼(40)는 출력버퍼 제어신호(SQS)의 제어하에 메모리 셀 어레이(70)에 저장된 데이터를 읽고(read) 버퍼링하여 입출력 패드(60)로 출력한다.
입력버퍼(50)는 입력버퍼 제어신호(SDS)의 제어하에 입출력 패드(60)로부터 데이터를 수신하여 버퍼링하고 메모리 셀 어레이(70)에 데이터를 기록한다.
버퍼선택 회로(30)는 비트구조 선택회로(31), 인버터(33), OR 회로(32), OR 회로(34), AND 회로(35), 및 AND 회로(36)를 구비한다.
비트구조 선택회로(31)는 MRS 신호에 응답하여 X16 비트구조와 X18 비트구조 중 하나를 선택하고 X16 제어신호(CSX16)와 X18 제어신호(CSX18)를 발생시킨다. 인버터(33)는 X18 제어신호(CSX18)를 반전시킨다. OR 회로(32)는 X16 제어신호(CSX16)와 인버터(33)의 출력신호를 수신하여 OR 연산을 수행한다. OR 회로(34)는 X16 제어신호(CSX16)와 X18 제어신호(CSX18)를 수신하여 OR 연산을 수행한다. AND 회로(35)는 리드 신호(READ)와 상기 OR 회로(32)의 출력신호를 수신하여 AND 연산을 수행하고 출력버퍼 제어신호(SQS)를 출력한다. AND 회로(36)는 라이트 신호(WRITE)와 상기 OR 회로(34)의 출력신호를 수신하여 AND 연산을 수행하고 입력버퍼 제어신호(SDS)를 출력한다.
도 3을 참조하여 본 발명의 제 1 실시예에 따른 반도체 메모리 장치의 동작을 설명한다.
먼저, 도 3의 반도체 메모리 장치를 X16 비트구조로 사용하는 경우에 대해 설명한다.
비트구조에 대한 정보를 갖고 있는 MRS 신호에 응답하여 X16 제어신호(CSX16)가 하이 상태로 되고 X18 제어신호(CSX18)는 로우 상태로 된다. 인버터(33)의 출력은 하이 상태가 된다. OR 회로(32)의 출력은 하이 상태가 되고, 리 드 커맨드가 발생하여 리드 신호(READ)가 하이 상태로 되면 AND 게이트(35)의 출력인 출력버퍼 제어신호(SQS)는 하이 상태로 된다. 이 때, 출력버퍼(40)가 인에이블되고 메모리 셀 어레이(70)에 저장되어 있던 데이터가 출력되고 출력버퍼(40)에서 버퍼링되어 입출력 패드(60)를 통해 외부 핀(미도시)으로 전달된다. 반도체 메모리 장치를 X16 비트구조로 사용하는 경우 OR 회로(34)의 출력은 하이 상태가 되고, 라이트 커맨드가 발생하여 라이트 신호(WRITE)가 하이 상태로 되면 AND 게이트(36)의 출력인 입력버퍼 제어신호(SDS)는 하이 상태로 된다. 이 때, 입력버퍼(50)가 인에이블되고 외부 핀으로부터 입출력 패드(60)를 통해 데이터가 수신되고 입력버퍼(50)에서 버퍼링되어 메모리 셀 어레이(70)에 저장된다.
이와 같이, 도 3의 반도체 메모리 장치를 X16 비트구조로 사용하는 경우에는 리드 신호(READ)와 라이트 신호(WRITE)의 상태에 따라 외부 핀을 통해 데이터의 입력 또는 출력 동작이 이루어진다. 즉, X16 비트구조로 사용하는 경우, 도 3의 반도체 메모리 장치는 양방향 스트로브 타입으로 동작한다.
다음으로, 도 3의 반도체 메모리 장치를 X18 비트구조로 사용하는 경우에 대해 설명한다.
비트구조에 대한 정보를 갖고 있는 MRS 신호에 응답하여 X18 제어신호(CSX18)가 하이 상태로 되고 X16 제어신호(CSX16)는 로우 상태로 된다. 인버터(33)의 출력은 로우 상태가 된다. OR 회로(32)의 출력은 로우 상태가 되므로 출력버퍼 제어신호(SQS)는 리드 신호(READ)의 상태에 무관하게 로우 상태로 된다. 이 때, 출력버퍼(40)가 디스에이블되어 데이터의 출력동작은 이루어지지 않는다. 반도체 메모리 장치를 X18 비트구조로 사용하는 경우 OR 회로(34)의 출력은 하이 상태가 되고, 라이트 커맨드가 발생하여 라이트 신호(WRITE)가 하이 상태로 되면 AND 게이트(36)의 출력인 입력버퍼 제어신호(SDS)는 하이 상태로 된다. 이 때, 입력버퍼(50)가 인에이블되고 외부 핀으로부터 입출력 패드(60)를 통해 데이터가 수신되고 입력버퍼(50)에서 버퍼링되어 메모리 셀 어레이(70)에 저장된다.
이와 같이, 도 3의 반도체 메모리 장치를 X18 비트구조로 사용하는 경우에는 라이트 신호(WRITE)의 상태에 따라 외부 핀을 통해 데이터의 입력 동작이 이루어지고 출력동작은 이루어지지 않는다. 즉, X18 비트구조로 사용하는 경우, 도 3의 반도체 메모리 장치는 데이터의 입력 동작만 가능한 단방향 스트로브 타입으로 동작한다.
도 4는 양방향 스트로브 타입과 단방향 스트로브 타입의 데이터 전송이 모두 가능한 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 회로도이다. 도 4의 회로는 도 3의 회로에 비해 버퍼선택 회로(30)의 구성이 다르다. 또한, 도 4의 회로는 도 3의 회로와 달리, X18 비트구조로 사용하는 경우 데이터의 출력 동작만 가능하다.
도 4를 참조하면, 반도체 메모리 장치는 메모리 셀 어레이(70), 입출력 패드(60), 버퍼선택 회로(80), 출력버퍼(40), 및 입력버퍼(50)를 구비한다.
버퍼선택 회로(80)는 리드 신호(READ), 라이트 신호(WRITE), 및 MRS 신호를 수신하고, MRS 신호에 응답하여 비트구조가 선택되고 이 선택된 비트구조에 따라 상태가 결정되는 출력버퍼 제어신호(SQS)와 입력버퍼 제어신호(SDS)를 발생시킨다.
버퍼선택 회로(80)는 비트구조 선택회로(81), 인버터(83), OR 회로(82), OR 회로(84), AND 회로(85), 및 AND 회로(86)를 구비한다.
비트구조 선택회로(81)는 MRS 신호에 응답하여 X16 비트구조와 X18 비트구조 중 하나를 선택하고 X16 제어신호(CSX16)와 X18 제어신호(CSX18)를 발생시킨다. 인버터(83)는 X18 제어신호(CSX18)를 반전시킨다. OR 회로(82)는 X16 제어신호(CSX16)와 X18 제어신호(CSX18)를 수신하여 OR 연산을 수행한다. OR 회로(84)는 X16 제어신호(CSX16)와 인버터(83)의 출력신호를 수신하여 OR 연산을 수행한다. AND 회로(85)는 리드 신호(READ)와 상기 OR 회로(82)의 출력신호를 수신하여 AND 연산을 수행하고 출력버퍼 제어신호(SQS)를 출력한다. AND 회로(86)는 라이트 신호(WRITE)와 상기 OR 회로(84)의 출력신호를 수신하여 AND 연산을 수행하고 입력버퍼 제어신호(SDS)를 출력한다.
도 4를 참조하여 본 발명의 제 2 실시예에 따른 반도체 메모리 장치의 동작을 설명한다.
먼저, 도 4의 반도체 메모리 장치를 X16 비트구조로 사용하는 경우에 대해 설명한다.
비트구조에 대한 정보를 갖고 있는 MRS 신호에 응답하여 X16 제어신호(CSX16)가 하이 상태로 되고 X18 제어신호(CSX18)는 로우 상태로 된다. 인버터(83)의 출력은 하이 상태가 된다. OR 회로(82)의 출력은 하이 상태가 되고, 리드 커맨드가 발생하여 리드 신호(READ)가 하이 상태로 되면 AND 게이트(85)의 출력인 출력버퍼 제어신호(SQS)는 하이 상태로 된다. 이 때, 출력버퍼(40)가 인에이블 되고 메모리 셀 어레이(70)에 저장되어 있던 데이터가 출력되고 출력버퍼(40)에서 버퍼링되어 입출력 패드(60)를 통해 외부 핀(미도시)으로 전달된다. 반도체 메모리 장치를 X16 비트구조로 사용하는 경우 OR 회로(84)의 출력은 하이 상태가 되고, 라이트 커맨드가 발생하여 라이트 신호(WRITE)가 하이 상태로 되면 AND 게이트(86)의 출력인 입력버퍼 제어신호(SDS)는 하이 상태로 된다. 이 때, 입력버퍼(50)가 인에이블되고 외부 핀으로부터 입출력 패드(60)를 통해 데이터가 수신되고 입력버퍼(50)에서 버퍼링되어 메모리 셀 어레이(70)에 저장된다.
이와 같이, 도 4의 반도체 메모리 장치를 X16 비트구조로 사용하는 경우에는 리드 신호(READ)와 라이트 신호(WRITE)의 상태에 따라 외부 핀을 통해 데이터의 입력 또는 출력 동작이 이루어진다. 즉, X16 비트구조로 사용하는 경우, 도 4의 반도체 메모리 장치는 양방향 스트로브 타입으로 동작한다.
다음으로, 도 4의 반도체 메모리 장치를 X18 비트구조로 사용하는 경우에 대해 설명한다.
비트구조에 대한 정보를 갖고 있는 MRS 신호에 응답하여 X18 제어신호(CSX18)가 하이 상태로 되고 X16 제어신호(CSX16)는 로우 상태로 된다. 인버터(83)의 출력은 로우 상태가 된다. OR 회로(82)의 출력은 하이 상태가 되고, 리드 커맨드가 발생하여 리드 신호(READ)가 하이 상태로 되면 AND 게이트(85)의 출력인 출력버퍼 제어신호(SQS)는 하이 상태로 된다. 이 때, 출력버퍼(40)가 인에이블되고 메모리 셀 어레이(70)에 저장되어 있던 데이터가 출력되고 출력버퍼(40)에서 버퍼링되어 입출력 패드(60)를 통해 외부 핀(미도시)으로 전달된다. 반도체 메모리 장치를 X18 비트구조로 사용하는 경우 OR 회로(84)의 출력은 로우 상태가 되고, 입력버퍼 제어신호(SDS)는 라이트 신호(WRITE)의 상태에 무관하게 로우 상태로 된다. 이 때, 입력버퍼(50)가 디스에이블되어 데이터의 입력동작은 이루어지지 않는다.
이와 같이, 도 4의 반도체 메모리 장치를 X18 비트구조로 사용하는 경우에는 리드 신호(READ)의 상태에 따라 외부 핀을 통해 데이터의 출력 동작이 이루어지고 데이터의 입력동작은 이루어지지 않는다. 즉, X18 비트구조로 사용하는 경우, 도 4의 반도체 메모리 장치는 데이터의 출력 동작만 가능한 단방향 스트로브 타입으로 동작한다.
도 3과 도 4의 실시예에서, MRS 신호에 의해 X16 비트구조와 X18 비트구조 중 하나를 선택하여 입력 및/또는 출력 동작이 가능한 반도체 메모리 장치에 대해 설명하였다. 하지만, 비트구조에 대한 정보를 지닌 신호라면 MRS 신호가 아니더라도 비트구조를 선택하는 데 사용할 수 있다.
도 3과 도4의 실시예에서, X16 비트구조와 X18 비트구조를 선택적으로 사용할 수 있는 반도체 메모리 장치에 대해 설명했지만, 본 발명은 다양한 비트구조를 갖는 반도체 메모리 장치에 적용할 수 있다. 또한, 본 발명은 비트구조뿐만 아니라 다양한 동작모드를 갖는 반도체 메모리 장치에서 동작모드를 선택적으로 사용할 수 있는 반도체 메모리 장치에도 적용할 수 있다.
실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 따른 반도체 메모리 장치는 동작모드에 따라 양방향 스트로브 타입의 데이터 전송과 단방향 스트로브 타입의 데이터 전송을 선택적으로 수행할 수 있다. 따라서, 본 발명의 반도체 메모리 장치는 2 개 이상의 데이터 스트로브 타입의 데이터 전송이 가능하므로 칩 설계 비용을 절감할 수 있다.

Claims (18)

  1. 메모리 셀 어레이;
    입출력 패드;
    리드 신호, 라이트 신호, 및 내부 정보에 응답하여 제 1 동작모드와 제 2 동작모드 중 하나를 선택하고 상기 선택된 동작모드에 따라 상태가 결정되는 출력버퍼 제어신호와 입력버퍼 제어신호를 발생시키고 상기 출력버퍼 제어신호를 제 1 노드에 출력하고 상기 입력버퍼 제어신호를 제 2 노드에 출력하는 버퍼선택 회로;
    상기 제 1 노드로부터 상기 출력버퍼 제어신호를 수신하고 상기 출력버퍼 제어신호에 응답하여 상기 메모리 셀 어레이에 저장된 데이터를 읽고 버퍼링하여 상기 입출력 패드로 출력하는 출력버퍼; 및
    상기 제 2 노드로부터 상기 입력버퍼 제어신호를 수신하고상기 입력버퍼 제어신호에 응답하여 상기 입출력 패드로부터 입력 데이터를 수신하여 버퍼링하고 상기 메모리 셀 어레이에 상기 입력 데이터를 기록하는 입력버퍼를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제 1 항에 있어서, 상기 내부 정보는 반도체 메모리 장치의 내부에서 발생되는 모드 레지스터 세트(MRS) 신호인 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 1 항에 있어서, 상기 버퍼선택 회로는
    상기 내부 정보에 응답하여 상기 제 1 동작모드와 상기 제 2 동작모드 중 하나를 선택하고 제 1 모드 제어신호와 제 2 모드 제어신호를 발생시키는 모드 선택 회로;
    상기 제 2 모드 제어신호를 반전시키는 인버터;
    상기 제 1 모드 제어신호와 상기 인버터의 출력신호를 수신하여 OR 연산을 수행하는 제 1 OR 회로;
    상기 제 1 모드 제어신호와 상기 제 2 모드 제어신호를 수신하여 OR 연산을 수행하는 제 2 OR 회로;
    상기 리드 신호와 상기 제 1 OR 회로의 출력신호를 수신하여 AND 연산을 수행하는 제 1 AND 회로; 및
    상기 라이트 신호와 상기 제 2 OR 회로의 출력신호를 수신하여 AND 연산을 수행하는 제 2 AND 회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 3 항에 있어서, 상기 반도체 메모리 장치는
    상기 제 1 동작모드에서 동작할 경우, 상기 리드 신호와 상기 라이트 신호에 응답하여 상기 출력버퍼 또는 상기 입력버퍼를 선택하여, 상기 메모리 셀 어레이에 저장된 데이터를 상기 입출력 패드로 출력하거나 상기 입출력 패드로부터 상기 입력 데이터를 수신하여 상기 메모리 셀 어레이에 저장하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 3 항에 있어서, 상기 반도체 메모리 장치는
    상기 제 2 동작모드에서 동작할 경우, 상기 리드 신호와 상기 라이트 신호에 응답하여 상기 입력버퍼가 선택되어, 상기 입출력 패드로부터 상기 입력 데이터를 수신하여 상기 메모리 셀 어레이에 저장하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제 1 항에 있어서, 상기 버퍼선택 회로는
    상기 내부 정보에 응답하여 상기 제 1 동작모드와 상기 제 2 동작모드 중 하나를 선택하고 제 1 모드 제어신호와 제 2 모드 제어신호를 발생시키는 모드 선택회로;
    상기 제 2 모드 제어신호를 반전시키는 인버터;
    상기 제 1 모드 제어신호와 상기 제 2 모드 제어신호를 수신하여 OR 연산을 수행하는 제 1 OR 회로;
    상기 제 1 모드 제어신호와 상기 인버터의 출력신호를 수신하여 OR 연산을 수행하는 제 2 OR 회로;
    상기 리드 신호와 상기 제 1 OR 회로의 출력신호를 수신하여 AND 연산을 수행하는 제 1 AND 회로; 및
    상기 라이트 신호와 상기 제 2 OR 회로의 출력신호를 수신하여 AND 연산을 수행하는 제 2 AND 회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제 6 항에 있어서, 상기 반도체 메모리 장치는
    상기 제 1 동작모드에서 동작할 경우, 상기 리드 신호와 상기 라이트 신호에 응답하여 상기 출력버퍼 또는 상기 입력버퍼를 선택하고, 상기 메모리 셀 어레이에 저장된 데이터를 상기 입출력 패드로 출력하거나 상기 입출력 패드로부터 상기 입력 데이터를 수신하여 상기 메모리 셀 어레이에 저장하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제 6 항에 있어서, 상기 반도체 메모리 장치는
    상기 제 2 동작모드에서 동작할 경우, 상기 리드 신호와 상기 라이트 신호에 응답하여 상기 출력버퍼가 선택되고, 상기 메모리 셀 어레이에 저장된 데이터가 상기 입출력 패드로 출력되는 것을 특징으로 하는 반도체 메모리 장치.
  9. 메모리 셀 어레이;
    입출력 패드;
    리드 신호, 라이트 신호, 및 내부 정보에 응답하여 제 1 비트구조와 제 2 비트구조 중 하나를 선택하고 상기 선택된 비트구조에 따라 상태가 결정되는 출력버퍼 제어신호와 입력버퍼 제어신호를 발생시키고, 상기 출력버퍼 제어신호를 제 1 노드에 출력하고 상기 입력버퍼 제어신호를 제 2 노드에 출력하는 버퍼선택 회로;
    상기 제 1 노드로부터 상기 출력버퍼 제어신호를 수신하고 상기 출력버퍼 제어신호에 응답하여 상기 메모리 셀 어레이에 저장된 데이터를 읽고(read) 버퍼링하여 상기 입출력 패드로 출력하는 출력버퍼; 및
    상기 제 2 노드로부터 상기 입력버퍼 제어신호를 수신하고 상기 입력버퍼 제어신호에 응답하여 상기 입출력 패드로부터 입력 데이터를 수신하여 버퍼링하고 상기 메모리 셀 어레이에 상기 입력 데이터를 쓰는(write) 입력버퍼를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제 9 항에 있어서, 상기 내부 정보는 반도체 메모리 장치의 내부에서 발생되는 모드 레지스터 세트(MRS) 신호인 것을 특징으로 하는 반도체 메모리 장치.
  11. 제 9 항에 있어서, 상기 버퍼선택 회로는
    상기 내부 정보에 응답하여 상기 제 1 비트구조와 상기 제 2 비트구조 중 하나를 선택하고 제 1 비트 제어신호와 제 2 비트 제어신호를 발생시키는 비트구조 선택회로;
    상기 제 2 비트 제어신호를 반전시키는 인버터;
    상기 제 1 비트 제어신호와 상기 인버터의 출력신호를 수신하여 OR 연산을 수행하는 제 1 OR 회로;
    상기 제 1 비트 제어신호와 상기 제 2 비트 제어신호를 수신하여 OR 연산을 수행하는 제 2 OR 회로;
    상기 리드 신호와 상기 제 1 OR 회로의 출력신호를 수신하여 AND 연산을 수행하는 제 1 AND 회로; 및
    상기 라이트 신호와 상기 제 2 OR 회로의 출력신호를 수신하여 AND 연산을 수행하는 제 2 AND 회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  12. 제 11 항에 있어서, 상기 반도체 메모리 장치는
    상기 제 1 비트구조에서 동작할 경우, 상기 리드 신호와 상기 라이트 신호에 응답하여 상기 출력버퍼 또는 상기 입력버퍼가 선택되고, 상기 메모리 셀 어레이에 저장된 데이터를 상기 입출력 패드로 출력하거나 상기 입출력 패드로부터 상기 입력 데이터를 수신하여 상기 메모리 셀 어레이에 저장하는 것을 특징으로 하는 반도체 메모리 장치.
  13. 제 11 항에 있어서, 상기 반도체 메모리 장치는
    상기 제 2 비트구조에서 동작할 경우, 상기 리드 신호와 상기 라이트 신호에 응답하여 상기 입력버퍼가 선택되고, 상기 입출력 패드로부터 상기 입력 데이터를 수신하여 상기 메모리 셀 어레이에 저장하는 것을 특징으로 하는 반도체 메모리 장치.
  14. 제 9 항에 있어서,
    상기 제 1 비트구조는 X8 또는 X16 타입의 비트구조이고, 상기 제 2 비트구조는 X9, X18, 또는 X36 타입의 비트구조인 것을 특징으로 하는 반도체 메모리 장치.
  15. 제 9 항에 있어서, 상기 버퍼선택 회로는
    상기 내부 정보에 응답하여 상기 제 1 비트구조와 상기 제 2 비트구조 중 하나를 선택하고 제 1 비트 제어신호와 제 2 비트 제어신호를 발생시키는 비트구조 선택회로;
    상기 제 2 비트 제어신호를 반전시키는 인버터;
    상기 제 1 비트 제어신호와 상기 제 2 비트 제어신호를 수신하여 OR 연산을 수행하는 제 1 OR 회로;
    상기 제 1 비트 제어신호와 상기 인버터의 출력신호를 수신하여 OR 연산을 수행하는 제 2 OR 회로;
    상기 리드 신호와 상기 제 1 OR 회로의 출력신호를 수신하여 AND 연산을 수행하는 제 1 AND 회로; 및
    상기 라이트 신호와 상기 제 2 OR 회로의 출력신호를 수신하여 AND 연산을 수행하는 제 2 AND 회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  16. 제 15 항에 있어서, 상기 반도체 메모리 장치는
    상기 제 1 비트구조에서 동작할 경우, 상기 리드 신호와 상기 라이트 신호에 응답하여 상기 출력버퍼 또는 상기 입력버퍼가 선택되고, 상기 메모리 셀 어레이에 저장된 데이터를 상기 입출력 패드로 출력하거나 상기 입출력 패드로부터 상기 입력 데이터를 수신하여 상기 메모리 셀 어레이에 저장하는 것을 특징으로 하는 반도체 메모리 장치.
  17. 제 15 항에 있어서, 상기 반도체 메모리 장치는
    상기 제 2 비트구조에서 동작할 경우, 상기 리드 신호와 상기 라이트 신호에 응답하여 상기 출력버퍼를 선택하고, 상기 메모리 셀 어레이에 저장된 데이터를 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  18. 리드 신호, 라이트 신호, 및 내부 정보에 응답하여 제 1 동작모드와 제 2 동작모드 중 하나를 선택하는 단계;
    상기 선택된 동작모드에 따라 상태가 결정되는 출력버퍼 제어신호와 입력버퍼 제어신호를 발생시키는 단계;
    상기 출력버퍼 제어신호에 응답하여 메모리 셀 어레이에 저장된 데이터를 읽고 버퍼링하여 입출력 패드로 출력하는 단계; 및
    상기 입력버퍼 제어신호에 응답하여 상기 입출력 패드로부터 입력 데이터를 수신하여 버퍼링하고 상기 메모리 셀 어레이에 상기 입력 데이터를 쓰는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 데이터 입출력 방법.
KR1020030090081A 2003-12-11 2003-12-11 동작모드에 따라 데이터 스트로브 타입을 선택적으로사용할 수 있는 반도체 메모리 장치 KR100596450B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030090081A KR100596450B1 (ko) 2003-12-11 2003-12-11 동작모드에 따라 데이터 스트로브 타입을 선택적으로사용할 수 있는 반도체 메모리 장치
US11/009,167 US7106634B2 (en) 2003-12-11 2004-12-10 Semiconductor memory device and method of inputting or outputting data in the semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030090081A KR100596450B1 (ko) 2003-12-11 2003-12-11 동작모드에 따라 데이터 스트로브 타입을 선택적으로사용할 수 있는 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20050057870A KR20050057870A (ko) 2005-06-16
KR100596450B1 true KR100596450B1 (ko) 2006-07-03

Family

ID=34651369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030090081A KR100596450B1 (ko) 2003-12-11 2003-12-11 동작모드에 따라 데이터 스트로브 타입을 선택적으로사용할 수 있는 반도체 메모리 장치

Country Status (2)

Country Link
US (1) US7106634B2 (ko)
KR (1) KR100596450B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100904741B1 (ko) * 2008-04-28 2009-06-26 주식회사 하이닉스반도체 데이터 출력 회로

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US34119A (en) * 1862-01-07 Improvement in railroad-switches
US5384745A (en) * 1992-04-27 1995-01-24 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device
US5686844A (en) 1996-05-24 1997-11-11 Microchip Technology Incorporated Integrated circuit pins configurable as a clock input pin and as a digital I/O pin or as a device reset pin and as a digital I/O pin and method therefor
KR19980016286A (ko) 1996-08-27 1998-05-25 김광호 반도체 테스트장치
US6057705A (en) 1998-05-28 2000-05-02 Microchip Technology Incorporated Programmable pin designation for semiconductor devices
DE19839105B4 (de) 1998-08-27 2006-04-06 Infineon Technologies Ag Integrierter Halbleiterspeicher mit Steuerungseinrichtung zum taktsynchronen Schreiben und Lesen
KR100360408B1 (ko) 2000-09-16 2002-11-13 삼성전자 주식회사 독출동작시 데이터 스트로브 신호와 동일한 신호를출력하는 데이터 마스킹핀을 갖는 반도체 메모리장치 및이를 구비하는 메모리 시스템
JP4141724B2 (ja) * 2002-04-05 2008-08-27 株式会社ルネサステクノロジ 半導体記憶装置

Also Published As

Publication number Publication date
US20050128817A1 (en) 2005-06-16
US7106634B2 (en) 2006-09-12
KR20050057870A (ko) 2005-06-16

Similar Documents

Publication Publication Date Title
US6459651B1 (en) Semiconductor memory device having data masking pin and memory system including the same
US5581512A (en) Synchronized semiconductor memory
US7327613B2 (en) Input circuit for a memory device
US7830728B2 (en) Semiconductor memory device
KR100851512B1 (ko) 메모리 장치 데이터 경로, 병렬-대-직렬 컨버터, 메모리 장치, 컴퓨터 시스템, 데이터 전달 방법, 데이터 결합 방법
US8270229B2 (en) Semiconductor memory apparatus
US8437209B2 (en) Integrated circuit
KR19990013547A (ko) 개선된 싱크로너스 디램과 로직이 하나의 칩에 병합된 반도체장치
KR100558492B1 (ko) 반도체 메모리 장치 및 이 장치의 테스트 패턴 데이터발생방법
KR19990056396A (ko) 동시 칼럼선택라인 활성화 회로를 구비하는 반도체 메모리장치 및 칼럼 선택 라인 제어방법
KR100596450B1 (ko) 동작모드에 따라 데이터 스트로브 타입을 선택적으로사용할 수 있는 반도체 메모리 장치
KR100321164B1 (ko) 메모리 소자의 데이터 기입 및 독출 제어방법 및 회로
US20040130952A1 (en) Circuit and method for transforming data input/output format in parallel bit test
KR100821571B1 (ko) 반도체 메모리 장치를 위한 입력 데이터 생성 장치
KR100594294B1 (ko) 메모리 장치 및 데이터 트레이닝 방법
US7643355B2 (en) Semiconductor memory device and method of inputting/outputting data
KR100444703B1 (ko) 네트워크 상 높은 버스 효율을 갖는 메모리 장치 및 그동작 방법, 그리고 이를 포함하는 메모리 시스템
KR100519877B1 (ko) 레이트 라이트 기능을 갖는 반도체 메모리 장치 및 그데이터 입출력방법
KR19990009107A (ko) 테스트 패드 병합수단을 구비하는 복합 반도체장치
US20050174858A1 (en) Semiconductor memory device and data read and write method of the same
US7298666B2 (en) Device for distributing input data for memory device
KR100213216B1 (ko) 동기식 반도체 메모리 장치(sdram)를 위한 병렬 비트 테스트(pbt) 제어 회로 및 그 제어 방법
KR100800133B1 (ko) 디큐 압축 테스트 모드를 위한 디큐 압축 방법 및 그 회로
US6529425B2 (en) Write prohibiting control circuit for a semiconductor device
KR0172427B1 (ko) 반도체 메모리 장치의 확장된 데이타 출력을 갖는 쿼드 카스 모드 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 14