KR100851512B1 - 메모리 장치 데이터 경로, 병렬-대-직렬 컨버터, 메모리 장치, 컴퓨터 시스템, 데이터 전달 방법, 데이터 결합 방법 - Google Patents

메모리 장치 데이터 경로, 병렬-대-직렬 컨버터, 메모리 장치, 컴퓨터 시스템, 데이터 전달 방법, 데이터 결합 방법 Download PDF

Info

Publication number
KR100851512B1
KR100851512B1 KR1020027015719A KR20027015719A KR100851512B1 KR 100851512 B1 KR100851512 B1 KR 100851512B1 KR 1020027015719 A KR1020027015719 A KR 1020027015719A KR 20027015719 A KR20027015719 A KR 20027015719A KR 100851512 B1 KR100851512 B1 KR 100851512B1
Authority
KR
South Korea
Prior art keywords
data
bits
bus
parallel
latches
Prior art date
Application number
KR1020027015719A
Other languages
English (en)
Other versions
KR20030028473A (ko
Inventor
키이쓰브렌트
존슨브라이언
맨닝트로이에이.
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20030028473A publication Critical patent/KR20030028473A/ko
Application granted granted Critical
Publication of KR100851512B1 publication Critical patent/KR100851512B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G11C7/1027—Static column decode serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled bit line addresses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/107—Serial-parallel conversion of data or prefetch

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Information Transfer Systems (AREA)

Abstract

메모리 장치는 고속 모드 또는 저속 모드 어느 쪽에서나 동작 가능하다. 어느 한쪽 모드에서, 두 어레이의 각각으로부터 32 비트의 데이터는 32 플립-플롭(120)의 각각의 세트로 프리페치된다. 고속 모드에서, 프리페치된 데이터 비트들은 병렬로 4 병렬-대-직렬 컨버터(150a)에 전달되고, 상기 컨버터는 병렬 데이터 비트들을 8 직렬 데이터 비트로 전환하고 상기 버스트를 4 데이터 버스 단자(160) 중 하나에 각각 인가한다. 저속 모드에서, 2 세트의 프리페치된 데이터 비트는 8 병렬로 병렬-대-직렬 컨버터(150a)로 전달되고, 상기 컨버터는 병렬 데이터 비트를 8 직렬 데이터 비트의 버스트로 전환하며 상기 버스트를 8 데이터 버스 단자(160)의 각각에 인가한다.
메모리 장치, 플립-플롭, 프리페치, 병렬-대-직렬 컨버터, 데이터 버스 단자, 버스트

Description

메모리 장치 데이터 경로, 병렬-대-직렬 컨버터, 메모리 장치, 컴퓨터 시스템, 데이터 전달 방법, 데이터 결합 방법{Memory device data path, parallel-to-serial converter, memory device, computer system, data transferring method, and data coupling method}
본 발명은 메모리 장치들에 관한 것으로, 보다 상세하게는 고속의 좁은 데이터 버스 모드 또는 저속의 넓은 데이터 모드 어느 한쪽에서 동작가능한 메모리 장치 데이터 경로 및 방법에 관한 것이다.
동적 랜덤 액세스 메모리들("DRAMs")과 같은 메모리 장치들은 다양한 성능 파라미터들을 갖는다. 이들 성능 파라미터들의 가장 중요한 것 중 하나는 메모리 장치가 데이터를 판독 및 기록할 수 있는 속도이다. 일반적으로, 고성능 메모리 장치들로 알려진, 보다 빠른 속도로 데이터를 판독 및 기록할 수 있는 메모리 장치들은 매우 비싸다. 역으로, 저성능 메모리 장치들로 알려진, 보다 낮은 속도로 단지 데이터에 액세스할 수 있는 메모리 장치들은 보다 저렴한 가격에 팔릴 것이다. 메모리 장치들의 동작 속도를 증가시키기 위한 시도에서, 더블 데이터("DDR") 속도 DRAM들이 개발되어왔다. DDR DRAM들은 각각의 클록 펄스의 각각의 전이 중 각각의 클록 사이클에 대해 두 개의 메모리 동작들을 수행하는 동기식 DRAM들이다. 통상적인 DDR DRAM에서, 동일 열 어드레스(column address)를 갖는 두 개의 인접한 열들에서의 메모리 셀들은 각각 클록 사이클을 판독한다.
메모리 장치들에 적용가능한 또 다른 성능 파라미터는 메모리 장치의 데이터 버스 폭이다. 주어진 속도로 동작하는 보다 넓은 데이터 버스들은 보다 넓은 대역폭을 가지며, 즉, 보다 많은 비트/초(bits/second)로 액세스될 수 있다. DRAM들과 같은 대부분의 메모리 장치들의 데이터 버스는 일반적으로 2의 여러가지 멱(power)들의 폭, 즉 4, 8, 16 등의 비트를 가진다.
다른 성능 파라미터를 가진 메모리 장치들을 제공하기 위한 필요성은 일반적으로 다양한 메모리 장치들을 설계 및 제조하기 위한 메모리 장치 제조자들을 요구한다. 예를 들어, 메모리 디바이스 제조자들은 고속으로 동작가능한 비교적 값비싼 메모리 장치들 및 비교적 저속으로만 동작가능한 상이한, 비교적 값싼 메모리 장치들을 설계 및 제조하여야 한다. 유감스럽게도, 메모리 장치를 각각 설계하고 메모리 장치를 제조하는데 요구되는 처리는 비싸다. 상이한 성능 파라미터들을 갖는 다양한 상이한 메모리 장치들을 설계 및 제조하는 비용은 보다 새로운 장치들이 예전에 비해 훨씬 빠른 속도로 도입되기 때문에 메모리 장치들의 빠른 쇠퇴(obsolescence)에 의해 악화된다.
그러므로, 고속의 좁은 데이터 버스 메모리 장치들 또는 저속의 넓은 데이터 버스 메모리 장치들 중 어느 하나를 작동시킬 수 있는, DRAM들과 같은 메모리 장치들이 요구된다.
삭제
데이터는 메모리 어레이로부터 데이터 버스 단자들로 제 1 동작 모드 어레이로부터의 2N개의 비트들의 병렬 데이터 및 제 2 동작 모드로 N개의 비트들의 병렬 데이터를 전달함으로써 결합된다. 병렬 데이터는 N개의 비트들의 폭을 가진 버스를 사용하여 어레이로부터 병렬-대-직렬 컨버터로 전달된다. 병렬-대-직렬 컨버터는 병렬 데이터 비트를 N/M개의 비트들을 포함한 직렬 데이터의 각각의 버스트로 전환하고, 제 1 동작 모드로 2M개의 데이터 버스 단자 및 제 2 동작 모드로 M개의 데이터 버스 단자에 그 버스트들을 인가한다. 데이터는 각각의 제 1 및 제 2 판독 동작에서, 어레이로부터 제 1 및 제 2 세트의 N개의 데이터 비트들을 전달함으로써 제 1 동작 모드로의 메모리 어레이로부터 전달될 수 있다. 대안적으로는, 2N개의 데이터 비트들이 단일 판독 동작에서의 메모리 어레이로부터 전송된다. 결과적으로, 데이터는 고성능 모드에서 비교적 고속으로 M개의 데이터 버스 단자들에 전달되거나, 저성능 모드에서 비교적 저속으로 2M개의 데이터 버스 단자들에 전달될 수 있다.
도 1은 본 발명의 일실시예에 따른 메모리 장치의 블록도.
도 2는 도 1의 메모리 장치에 사용된 메모리 어레이의 블록도.
도 3은 도 2의 메모리 어레이에 사용된 몇몇의 메모리 어레이 매트들 중 하나의 블록도.
도 4는 도 3의 메모리 어레이 매트에 사용된 몇몇의 메모리 서브 어레이의 블록도.
도 5는 도 1의 메모리 장치에 사용된 데이터 경로의 일부의 블록도.
도 6은 도 5에 도시된 데이터 경로의 일부에 사용된 몇몇의 병렬-대-직렬 컨버터 중 하나의 로직 및 블록도.
도 7은 도 1의 메모리 장치에 사용한 컴퓨터 시스템의 블록도.
본 발명의 일실시예에 따른 메모리 장치는 도 1에 도시된다. 여기에 도시된 메모리 장치는 비록 본 발명이 포켓화 DRAM 및 RAMBUS DRAM(RDRAM)과 같은 다른 형태의 DRAM뿐 아니라, 정적 랜덤 액세스 메모리("SRAM")와 같은 상이한 유형의 메모리 장치에서 구체화될 수 있지만, 동기화 동적 랜덤 액세스 메모리("SDRAM")(10)이다. SDRAM(10)은 어드레스 버스(14) 상에서의 행 어드레스 또는 열 어드레스 어느 한쪽을 수신하는 어드레스 레지스터(12)를 포함한다. 어드레스 버스(14)는 일반적으로 메모리 제어기(도 1에 도시되지 않음)에 결합된다. 통상적으로, 행 어드레스는 어드레스 레지스터(12)에 의해 처음에 수신되고 행 어드레스 멀티플렉서(18)에 인가된다. 행 어드레스 멀티플렉서(18)는 행 어드레스의 일부를 형성하는 뱅크 어드레스 비트의 상태에 따라 두 개의 메모리 뱅크들(20, 22) 중 어느 하나와 관련된 다수의 구성요소에 행 어드레스를 결합시킨다. 메모리 뱅크들(20, 22) 각각에는 행 어드레스를 저장하는 각각의 행 어드레스 래치(26), 및 저장된 행 어드레스의 함수로서 각각의 어레이(20 또는 22)에 다양한 신호를 인가하는 행 디코더(28)가 연결된다. 행 어드레스 멀티플렉서(18)는 어레이(20, 22)에서의 메모리 셀들을 리프레시하기 위해 행 어드레스 래치(26)에 행 어드레스를 결합시킨다. 행 어드레스는 리프레시 제어기(32)에 의해 제어되는, 리프레시 카운터(30)에 의해 리프레시 목적을 위해 생성된다.
행 어드레스가 어드레스 레지스터(12)에 인가되고 행 어드레스 래치(26)중 하나에 저장된 후, 열 어드레스는 어드레스 레지스터(12)에 인가된다. 어드레스 레지스터(12)는 열 어드레스를 열 어드레스 래치(40)에 결합한다. SDRAM(10)의 동작 모드에 따라, 열 어드레스는 버스트 카운터(42)를 통하여 열 어드레스 버퍼(44)에 결합되거나, 어드레스 레지스터(12)에 의해 출력된 열 어드레스에서 시작하는 열 어드레스 버퍼(44)에 인가하는 열 어드레스의 시퀀스를 버스트 카운터(42)에 결합된다. 어느 경우에서나, 열 어드레스 버퍼(44)는 다양한 신호를 각각의 감지 증폭기들 및 각각의 어레이들(20, 22)에 대한 관련된 열 회로들(50, 42)에 인가하는 열 디코더(48)에 열 어드레스를 인가한다.
어레이(20, 22)중 하나로부터 판독될 데이터는 어레이(20, 22)의 각각 하나에 대한 열 회로(50, 52)에 결합된다. 그 후, 데이터는 판독 데이터 경로(54)를 통하여 데이터 출력 레지스터(56)에 결합되고, 상기 레지스터는 상기 데이터를 데이터 버스(58)에 인가한다. 어레이(20, 22)중 하나에 기록될 데이터는 데이터 입력 레지스터(60) 및 기록 데이터 경로(62)를 통하여 데이터 버스(58)로부터 열 회로(50, 52)에 결합되고, 상기 열 회로는 어레이(20, 22)중 하나에 각각 전달된다. 마스크 레지스터(64)는 어레이(20, 22)로부터 판독될 데이터를 선택적으로 마스킹하는 것과 같이, 데이터 흐름을 열 회로(50, 52) 안팎으로 선택적으로 변경하기 위하여 사용될 수 있다.
상기된 SDRAM(10)의 동작은 제어 버스(70)상에 수신된 코맨드 신호에 응답하는 코맨드 디코더(68)에 의해 제어된다. 통상적으로 메모리 제어기(도 1에 도시되지 않음)에 의해 생성된 이들 고 레벨의 코맨드 신호는 클록 인에이블 신호(CKE*), 클록 신호(CLK), 칩 선택 신호(CS*), 기록 인에이블 신호(WE*), 행 어드레스 스트로브 신호(RAS*), 및 열 어드레스 스트로브 신호(CAS*)이고, 여기서 "*"는 활성 행으로서 신호를 나타낸다. 이들 신호의 다양한 결합은 판독 코맨드 또는 기록 코맨드와 같은 각각의 코맨드들로서 등록된다. 코맨드 디코더(68)는 코맨드 신호 각각에 의해 지정된 기능(예를 들어, 판독 또는 기록)을 수행하기 위하여 코맨드 신호에 응답하여 일련의 제어 신호들을 생성한다. 이들 코맨드 신호들, 및 각각의 기능을 달성하는 방식은 전통적이다. 그러므로, 간략화를 위해, 이들 제어 신호의 추가 설명은 생략될 것이다.
열 회로(50, 52)로부터 데이터 출력 레지스터(56)로의 판독 데이터 경로(54)는 각각의 어레이(20, 22)의 각각의 열에 대한 감지 증폭기(도시되지 않음)로부터의 데이터를 결합하는 하나 이상의 쌍의 컴플리먼트리 입/출력("I/O") 라인(도 1에 도시되지 않음)을 포함한다. 어드레스된 열에 대한 열 회로(50, 52)에서의 감지 증폭기는 한쌍의 컴플리먼트리 디지트 라인으로부터 컴플리먼트리 신호를 수신한다. 차례로 디지트 라인은 열 어드레싱 회로에 의해 한쌍의 컴플리먼트리 I/O 라인에 결합된다. I/O 라인들의 각 쌍은 한 쌍의 컴플리먼트리 데이터 라인에 의해 판독 데이터 경로(54)에 포함된 DC 감지 증폭기(도시되지 않음)의 컴플리먼트리 입력에 선택적으로 결합된다. 차례로 DC 감지 증폭기는 메모리 장치(10)의 출력 또는 "DQ" 단자에 결합된 데이터 출력 레지스터(56)에 데이터를 출력한다. 이하에 상세하게 설명될 바와 같이, 본 발명의 일실시예에 따른 SDRAM(10)은 16 DQ 단자를 포함하고, 상기 단자 중 8은 고속 모드에 사용되고, 단자 중 16은 저속 모드에 사용된다. 각각의 DQ 단자들은 8 비트의 버스트로 DRAM(10)에 또는 상기 DRAM으로부터 직렬 데이터를 결합한다.
메모리 어레이(20)들 중 하나는 도 2에 도시된다. 메모리 어레이(20)는 4 뱅크로 나뉘어진 8 메모리 어레이 "매트들(100a-h)"을 포함하고, 이는 도 2에 B0-B3로 표시된다. 그러나, 메모리 어레이 매트(100a-h)는 보다 많거나 적은 수의 뱅크에 배열될 수 있고 , 메모리 어레이(20)는 보다 많거나 적은 수의 메모리 어레이 매트(100)를 포함할 수 있음을 이해할 것이다. 판독 데이터 경로(54)(도 1)는 메모리 어레이 매트(100a, b, e, f)에 결합된 32쌍의 컴플리먼트리 I/O 라인을 가진 제 1 I/O 버스(104) 및 메모리 어레이 매트(100c,d,g,h)에 결합된 32쌍의 컴플리먼트리 I/O 라인을 가진 제 2 I/O 버스(106)를 포함한다.
본 발명의 일실시예에 따른 메모리 어레이(20)에 사용된 메모리 어레이 매트(100)들 중 하나는 도 3에 도시된다. 상기 매트(100)는 16 열 및 16 행에 배열된 256 서브 어레이(110)를 포함한다. 각각의 메모리 매트(100)들은 16 열 라인(114)을 포함하고, 그것의 각각은 활성화될 때 대응하는 열을 선택한다. 메모리 매트(100)는 또한 다수의 행 라인들(도시되지 않음)을 포함하고, 이는 활성화될 때, 서브 어레이(110)에서 각각의 행을 선택한다. 4 플립-플롭(120)의 세트는 메모리 매트(100)의 각각의 열 아래에 위치된다. 행 라인이 활성화될 때, 4 비트의 데이터는 각각의 열 라인들을 활성화함으로써 선택된 각 열로부터의 메모리 매트(100)로부터 결합된다. 각각의 열에 대한 4 비트의 데이터는 4개의 컴플리먼트리 디지트 라인들을 포함하는 각각의 디지트 라인 버스(122)를 통하여 메모리 매트(100)로부터 각각의 플립-플롭(120)들의 세트에 결합된다. 따라서, 8 열 라인(114)이 활성화될 때, 32 비트의 데이터는 각각의 활성화된 열 라인(114)에 해당하는 8 세트의 플립-플롭에 저장된다.
도 4에 도시된 바와 같이, 각각의 서브 어레이(110)는 행 및 열에 배열된 256k 메모리 셀(도시되지 않음)을 포함한다. 메모리 매트(100)의 행이 활성화되고 열 라인(114)이 선택될 때, 서브 어레이(110)의 4개 각각의 열에서 4개의 컴플리먼트리 디지트 라인(130)은 4개 각각의 플립-플롭(140)에 결합된다. 차례로 플립-플롭(120)은 I/O 라인(140)의 각각의 컴플리먼트리 쌍을 구동한다. 동작시, 각각의 메모리 매트(100)의 8개의 열들은 한번에 활성화되어 8개 각각의 활성 열들은 4비트의 데이터를 출력하도록 한다. 따라서, 각각의 메모리 어레이 매트(100)는 32 비트의 데이터를 제공하고, 이는 임시적으로 플립-플롭(120)에 저장된다. 두 개의 메모리 어레이 매트(100)가 각각의 뱅크에 사용되기 때문에, 각각의 뱅크(B0-B3)는 64 비트의 데이터를 출력한다. 동작시, 각각의 서브 어레이(110)로부터 결합된 4개의 데이터 비트는 하기에 더욱 상세히 설명될 바와 같이 DQ 단자(도 1) 이후에 결합하기 위하여 프리페치되고 플립-플롭(120)에 저장된다.
데이터 비트는 메모리 장치(10)가 고속 모드에서 동작하는지 저속 모드에서 동작하는지에 따라 두 모드 중 어느 하나에서의 플립-플롭(120)으로부터 전달된다. 고속 모드에서, 각각의 플립-플롭(120)에 저장된 8 비트의 데이터는 각각의 데이터 버스(DQ) 단자에 직렬로 전달된다. 플립-플롭(120)에 저장된 병렬 데이터가 직렬 데이터로 전환되는 방식은 도 5 및 6을 참조하여 설명될 것이다. 각각의 메모리 어레이 매트(100)에 대한 각각의 플립-플롭(120)에 저장된 32 비트가 있기 때문에, 32 비트는 고속 모드에서 8비트의 직렬 버스트로 4개의 데이터 버스 단자들 각각에 결합된다. 다른 메모리 어레이 매트(100)에 대한 플립-플롭(120)에 저장된 32 비트는 또한 8비트의 직렬 버스트로 4개의 데이터 버스 단자들 각각에 결합된다. 결과적으로, 고속 모드에서, 64 비트는 8비트의 직렬 버스트로 8개의 데이터 버스 단자들에 결합된다.
저속 모드에서, 플립-플롭(120)에 저장된 데이터 비트들은 또한 각각의 데이터 버스(DQ) 단자에 직렬로 전달된다. 그러나, 저속 모드에서, 데이터 비트는 16개의 데이터 버스 단자에 전달된다. 메모리 장치(10)와 인터페이싱하는 회로(도시되지 않음)는 16개 데이터 버스 단자의 각각으로부터 8 비트의 버스트로 데이터를 수신하기 위하여 사용된다. 각각의 메모리 어레이 매트(100)에 대해 각각의 플립-플롭(120)들의 각 세트에 저장된 32 비트가 있기 때문에, 양쪽 메모리 어레이 매트(100)에 대한 플립-플롭(120)에 저장된 64 비트는 요구된 수의 데이터 비트의 절반만을 제공한다. 그 결과, 저속 모드에서 64비트의 2 세트들은 프리페치된 데이터 비트들이 데이터 버스 단자에 결합되기 전에, 플립-플롭(120)에 프리페치되고 저장되어야 한다. 이런 동작 모드가 저속 모드에서 사용되는 이유는 고속 모드와 비교하여 저속 모드에서 각각의 메모리 어레이 매트(100)로부터 많은 데이터 비트의 두 배로 프리페치 및/또는 결합되기 위해 요구된 초과 시간 때문이다. 그러므로, 각각의 메모리 어레이 매트(100)로부터 64 비트를 프리페치하기 위하여, 메모리 장치는 단일 판독 동작보다 실질적으로 많은 시간을 요구하는 각각의 데이터 전달과 함께 2 개의 판독 동작을 수행하여야 한다. 그러나, 메모리 장치(10)의 대역폭은 양쪽 모드에서 다소 동일하다. 고속 모드는 저속 모드와 비교하여 데이터를 16개의 데이터 버스 단자들에 제공하기 위해 두 배만큼 많은 메모리 장치(10)가 요구되지만, 데이터는 두 배 빠르게 제공된다.
저속 모드에서 메모리 장치의 동작 속도를 유지하기 위하여, 메모리 장치(10)는 128 비트의 데이터를 제공하기 위해 두 번의 판독 동작을 수행하는 대신, 각각의 메모리 어레이 매트(110)에서의 모든 16 열을 동시에 활성화시킬 수 있다. 따라서, 각각의 메모리 어레이 매트(110)는 각각의 판독 동작 동안 64 비트(각각의 열로부터 4 비트)를 프리페치한다. 결과적으로, 도 3에 도시된 모두 64개의 플립-플롭(120)들은 64 프리페치된 비트를 저장하기 위하여 각각의 메모리 어레이 매트(110)에 요구된다.
삭제
동작시, 각각의 열로부터 프리페치되고 각각의 플립-플롭(120)에 저장된 4개의 데이터 비트는 각각의 판독 사이클의 제 1 부분 동안 각각의 쌍의 I/O 라인(140)을 통하여 결합되고, 다른 열로부터 프리페치되고 각각의 플립-플롭(120)에 저장된 4 데이터 비트는 각각의 판독 사이클의 제 2 부분 동안 동일한 쌍의 I/O 라인(140)을 통하여 결합된다. 따라서, 이런 대안적인 저속 모드에서, 양쪽 메모리 어레이 매트(110)에 대한 각각의 플립-플롭(120)에 저장된 128 비트의 데이터는 각각의 판독 동작 동안 64 비트의 컴플리먼트리 I/0 라인을 통하여 결합된다. 대조적으로, 상기된 고속 모드에서, 양쪽 메모리 어레이 매트(110)에 대한 각각의 플립-플롭(120)에 저장된 64 비트의 데이터는 64 쌍의 컴플리먼트리 I/0 라인을 통하여 결합된다. 결과적으로, 저속 모드에서, 두 배로 많은 데이터 비트는 동일한 시간 주기 동안 데이터 라인을 통하여 결합된다. 이러한 이유로, 이러한 동작 모드는 모든 판독 사이클 동안 2개의 판독 동작을 요구하지 않을지라도 저속 모드로 판독된다.
프리페치된 데이터 비트가 플립-플롭(120) 및 메모리 매트(100)중 하나에 대한 데이터 버스 단자 사이에 결합되는 방식은 도 5에 도시된다. 도 5에 도시된 회로는 두 개의 판독들이 모든 판독 동작 동안 수행되는 저속 동작 모드의 제 1 실시예에 사용되도록 채택된다. 그러나, 상기 회로는 각각의 메모리 어레이 매트(100)의 모든 열이 판독되고 두 배의 플립-플롭(120)이 제공되는 대안적인 실시예를 위해 쉽게 변형될 수 있다는 것이 이해된다.
도 5를 참조하여, 각각의 플립-플롭(120)에 저장된 프리페치된 32 데이터 비트는 I/O 라인(140)의 32개 각각의 컴플리먼트리 쌍을 통하여 결합된다. 4개의 I/O 라인 쌍들(140)의 8개 각각의 병렬-대-직렬 컨버터(150)에 결합되어 4쌍의 I/O 라인(140)이 각각의 컨버터(150)에 결합되도록 한다. 그러나, 4개의 컨버터(150a)는 4 쌍의 입력 라인들만을 포함하고, 각각의 그룹의 4 쌍의 I/O 라인들에 결합된다. 나머지 4개의 컨버터(150b)는 8개의 입력 라인들을 포함하고, 4개의 입력 컨버터들(150a)의 하나에 결합된 4 쌍의 I/O 라인들 및 각각의 그룹에 대한 4 쌍의 I/O 라인들(140)에 결합된다.
저속 모드에서, 4비트의 병렬 데이터는 각각의 판독 동작 동안 각각의 16 컨버터(150a, b)에 결합되고, 따라서 두 개의 판독 동작이 수행된 후, 8 비트는 16 병렬-대-직렬 컨버터(150)의 각각에 결합된다. 그 후, 컨버터(150)는 각각의 I/0 경로(134)를 통하여 16개 각각의 데이터 버스 단자(160)로 8 비트 버스트를 각각 출력한다. 고속 모드에서, 8 비트의 병렬 데이터는 각각 네 개의 8-입력 컨버터들(150b)에 결합되고, 그 후, 컨버터(150b)는 8 비트 버스트를 I/0 경로(134)를 통하여 8개 각각의 데이터 버스 단자(160)에 출력한다. 따라서, 고속 모드에서 네 개의 4-입력 컨버터들(150a) 및 상기 컨버터가 결합되는 데이터 버스 단자들(160)은 사용되지 않는다.
기록 동작 동안, 8 비트의 버스트는 SDRAM(10)이 각각 고속 모드에서 동작하는지 저속 모드에서 동작하는지에 따라 8 또는 16 데이터 버스 단자 각각에 인가된다. 각각의 직렬-대-병렬 컨버터(168)는 그 후, 8 비트 버스트를 8 비트의 병렬 데이터(고속 모드에서) 또는 2 세트의 4 비트의 병렬 데이터(저속 모드에서)로 전환한다. 메모리 매트의 각각의 열에 인가된 4 데이터 비트는 그 후, 기록 동작에서 각각의 서브 어레이(110)의 각각의 열에 결합된다.
8 비트 병렬-대-직렬 컨버터(150a)의 일 실시예는 도 6에 도시된다. 이미 설명된 바와 같이, 병렬-대-직렬 컨버터(150a)는 8 비트의 병렬 데이터를 수신하고 8 직렬 비트의 버스트를 출력하기 위하여 사용된다. 그러나, 4 비트 병렬-대-직렬 컨버터(150b)는 이하에서 설명될 바와 같이 실질적으로 동일하다. 병렬 데이터가 플립-플롭(120)으로부터 컨버터(150a)로 전달될 때, RinPar 신호 전이는 고이고, 따라서 로드 로직 회로(load logic circuit)(162)를 트리거한다. 로드 로직 회로(162)는 그 후, 4 입력 래치(164)에 인가되는 고 데이터 로드 O("DatLoad0") 출력을 출력한다. 래치(164)는 8 플립-플롭(120)에 선택적으로 결합된 4 비트 병렬 데이터 입력을 가진다. 따라서, 병렬-대-직렬 컨버터(150a)의 각각의 데이터 입력은 두 개의 플립-플롭(120)의 출력에 결합된다. 플립-플롭(120) 4의 출력들은 RinPar 신호의 저-고(low-to-high) 전이에서 각각의 데이터 입력 단자에 결합된다. 4 비트의 병렬 데이터는 이후 래치(164)에 저장된다.
래치(164)에 저장된 4비트의 데이터가 래치 밖으로 시프트될 때, Rin 신호 전이는 고이고, 따라서 인버터(168)은 NAND 게이트(174)를 사용하여 세트-리셋-플립-플롭(176)을 형성하는 NAND 게이트(170)에 저를 출력하게 한다. 플립-플롭(176)은 그 다음 세트되고, 따라서 NAND 게이트(170)는 활성 고 직렬 언로드(active high Serial Unload)("SerUld") 신호를 래치(164)에 출력하도록 한다. 고 SerUld 신호는 래치(164)가 활성 저 비지 신호(active low Busy signal)를 출력하게 하고, 직렬 클록("SerClk") 신호에 응답하여, 각각의 SerClk 전이에서 한번에 1 비트씩 래치의 밖으로 4비트의 저장된 데이터를 시프트한다.
래치(164)의 출력에서 직렬 데이터는 멀티플렉서(180)에 인가된다. 하기에 추가로 설명될 바와 같이, 인버터(182)의 출력은 처음에 저(low)이고 멀티플렉서(180)에 대한 다른 입력은 처음에 고(high)이다. 결과적으로, 멀티플렉서(180)는 래치(164)로부터 SerClk 신호 및 그것의 컴플리먼트에 의해 클록된 이중 에지 트리거 플립-플롭(184)으로 4 비트 버스트의 직렬 데이터를 결합한다. 따라서, 하나의 극성을 가진 SerClk 신호의 전이 중, 데이터의 각각의 비트는 이중 에지 트리거 플립-플롭(184)으로 시프트되고, 그 후, 데이터 비트는 반대 극성을 가진 SerClk 신호의 다음 전이에서 플립-플롭(184)의 밖으로 시프트된다.
래치(164)의 출력에서 고 비지 신호는 NAND 게이트(190)가 이중 에지 트리거 플립-플롭(184)과 동일한 클록 드라이버(194)에 고를 출력하도록 한다. 따라서, SerClk 신호의 각각의 전이에서, 드라이버(194)는 고 트리 상태("TS") 신호를 출력한다. TS 신호는 트리 상태(고 임피던스)로부터 활성 저 임피던스 상태로 판독 데이터 경로(54)(도 1)에서의 플립-플롭(184) 다운 스트림으로부터 직렬 데이터를 수신하는 회로(도시되지 않음)를 스위치하기 위하여 사용된다.
SerClk의 4 사이클이 끝나기 전에, 4 플립-플롭(120)의 제 2 세트는 각각의 데이터<0:3> 단자 및 Rin 신호 전이 저에 결합된다. Rin 신호의 고-저 전이는 로드 로직 회로(162)가 고 데이터 로드 1("DatLoad1") 출력을 출력하도록 하고, 따라서 제 2의 4-입력 래치(200)가 플립-플롭(120)으로부터 4 비트의 병렬 데이터를 저장하도록 한다.
래치(164)에 저장된 4 비트의 데이터가 SClk 신호의 2 주기에 응답하여 시프트될 때, 래치(164)는 저 DoneSync 신호를 출력한다. 저 DoneSync 신호는 플립-플롭(176)을 리셋하기 위해 NAND 게이트(174)에 사용되고, 따라서 NAND 게이트(170)는 래치가 추가적인 직렬 데이터를 추가로 출력하지 못하게 한다. 추가로 하기에 설명될 바와 같이, 저 DoneSync 신호는 또한, 그 후에 카운터가 리셋되도록 하기 위하여 로드 로직 회로(162)의 Done0에 인가된다. 마지막으로, Done0 신호는 NAND 게이트(206)를 사용하여 Done0 신호에 의해 세트되는 플립-플롭(208)을 형성하는 NAND 게이트(204)에 인가된다. 플립-플롭(208)이 세트될 때, 플립-플롭은 NAND 게이트(1206)가 고를 출력하도록 하고, 이것은 인버터(210)가 래치(200)의 직렬 언로드("SerUld")에 활성 고 신호를 인가하게 한다. 래치(200)는 그 후, 래치(164)에 대해 상기된 바와 같이, SerClk 신호에 응답하여 멀티플렉서(180)에 4 저장된 비트를 인가한다. 래치(200)의 SerUld 단자에 인가된 활성 고 신호는 또한 래치(164)가 활성 저 비지 신호를 NAND 게이트(190)에 인가하도록 한다. 그 후, NAND 게이트(190)는 이전에 설명된 바와 같이 NAND 게이트(190)가 고 TS 신호를 출력하도록 고를 구동기(194)에 인가한다.
플립-플롭(208)을 세트하는 것은 또한 NAND 게이트(204)가 저를 출력하도록 하고, 이것은 인버터(214)가 고를 인버터(182) 및 멀티플렉서(180)에 인가하게 한다. 그 다음 멀티플렉서(180)는 이중 에지 트리거 플립-플롭(184)에 래치(200)의 출력을 결합한다.
래치(200)에 저장된 4 비트의 데이터가 래치(200) 밖으로 시프트될 때, 래치(200)는 저 DoneSync 신호를 출력한다. 저 DoneSync 신호는 플립-플롭(208)을 리셋하기 위해 NAND 게이트(200)에 인가되고, 따라서 래치(200)가 추가로 직렬 데이터를 출력하지 못하게 한다. 저 DoneSync 신호는 또한 RinPar 신호의 추후 전이를 위한 준비시 로드 로직 회로(162)를 리셋하도록 로드 로직 회로(162)의 Donel 입력에 인가된다.
플립-플롭(176, 208) 및 로드 로직 회로(162)는 또한 활성 저 리셋 신호에 의해 리셋될 수 있고, 이것은 통상적으로 전원을 켤 때 생성된다.
이전에 언급된 바와 같이, 병렬-대-직렬 컨버터(150a)는 4 병렬 비트의 데이터의 2 로드들을 8 직렬 비트의 데이터의 버스트로 전환한다. 병렬-대-직렬 컨버터(150a)는 4 또는 8 병렬 비트의 데이터를 8 직렬 비트의 데이터의 버스트로 변환하는 컨버터(150b)를 실행하도록 쉽게 변형될 수 있다. 예를 들어, 컨버터(150b)는 8 비트의 병렬 로드를 래치하기 위해 4 래치의 세트(도시되지 않음)를 쉽게 부가함으로써 실행될 수 있다. 이들 래치들은 4 비트 모드일 때 동작 불가능하고, 컨버터(150b)는 상기된 바와 같은 컨버터(150a)와 같은 방식으로 동작한다.
도 7은 도 1의 SDRAM(10)을 포함하는 컴퓨터 시스템(300)을 도시한다. 컴퓨터 시스템(300)은 특정 계산 또는 임무를 수행하기 위하여 특정 소프트웨어를 실행하는 것과 같은 다양한 컴퓨팅 기능을 수행하기 위한 프로세서(302)를 포함한다. 프로세서(302)는 일반적으로 어드레스 버스, 제어 버스, 및 데이터 버스를 포함하는 프로세서 버스(304)를 포함한다. 게다가, 컴퓨터 시스템(300)은 연산자가 컴퓨터 시스템(300)과 인터페이스하도록 하기 위해 프로세서(302)에 결합된, 키보드 또는 마우스와 같은, 하나 이상의 입력 장치들(314)을 포함한다. 통상적으로, 컴퓨터 시스템(300)은 또한 일반적으로 프린터 또는 비디오 단자인 출력 장치들과 같이, 프로세서(302)에 결합된 하나 이상의 출력 장치들(316)을 포함한다. 하나 이상의 데이터 저장 장치(318)는 또한 프로세서가 내부 또는 외부 저장 매체(도시되지 않음)로부터의 데이터를 검색하고, 그 내부에 데이터를 저장하도록 하기 위해 통상적으로 프로세서에 결합된다. 통상적인 저장 장치들(318)의 예로는 하드 및 플로피 디스크들, 테이프 카세트들과 컴팩트 디스크 판독 메모리(CD-ROMs)를 포함한다. 프로세서(302)는 또한 일반적으로 정적 랜덤 액세스 메모리("SRAM")인 캐시 메모리(326), 및 메모리 제어기(330)를 통한 SDRAM(10)에 결합된다. 메모리 제어기(330)는 일반적으로 SDRAM(10)에 결합된 제어 버스(70) 및 어드레스 버스(14)를 포함한다. 데이터 버스(58)는 직접적으로(도시된 바와 같이), 메모리 제어기(330)를 통하여, 또는 몇몇 다른 수단에 의해 SDRAM(10)으로부터 프로세서 버스(304)에 결합된다.
상기로부터, 본 발명의 특정 실시예가 본 명세서에서 설명의 목적으로 기재되었지만, 다양한 변형들이 본 발명의 사상 및 범위로부터 벗어나지 않고 이루어질 수 있음을 이해해야 한다. 예를 들어, 비록 SDRAM(10)이 16 데이터 버스 단자들, 즉 16 DQ 단자들을 갖지만, 그 중 8은 고속 모드에서 사용되고, 그 중 16은 저속 모드에서 사용되며, 메모리 장치는 보다 적거나 많은 수의 DQ 단자들을 가질 수 있음이 이해될 것이다. 또한, 각각의 데이터 버스트는 본 명세서에 기재된 8-비트 버스트들보다 적거나 많은 수의 비트를 포함하고, 메모리 어레이 및 병렬-대-직렬 컨버터들 사이에 데이터를 결합하는 I/O 경로의 폭은 본 명세서에 기재된 I/O 경로 보다 넓거나 좁을 수 있다. 다른 변형들 또한 본 기술 분야의 숙련자에게 명백해 질 것이다. 따라서, 본 발명은 단지 첨부된 청구범위들에만 제한되는 것은 아니다.

Claims (72)

  1. 메모리 장치 데이터 경로에 있어서,
    N개의 비트들의 데이터를 저장하는 저장 장치와;
    상기 저장 장치에 결합된 N/2개의 비트들을 갖는 제 1 버스와;
    상기 저장 장치에 결합된 N/2개의 비트들을 갖는 제 2 버스와;
    상기 제 1 버스에 결합된 N/2M개의 병렬-대-직렬 컨버터들의 제 1 세트로서, 상기 제 1 세트에서의 각각의 병렬-대-직렬 컨버터들은 상기 제 1 버스로부터 각각 M개의 비트들을 수신하도록 결합된 M개의 입력 단자들을 가지고, 상기 제 1 세트에서의 병렬-대-직렬 컨버터들은 제 1 세트의 N/2M개의 각각의 데이터 버스 단자들에 결합된 각각의 직렬 출력 단자들을 가지며, 상기 제 1 세트에서의 병렬-대-직렬 컨버터들은 상기 제 1 버스를 통해 상기 저장 장치로부터 각각 M개의 비트들을 포함하는 2 세트의 병렬 데이터를 수신하고, 2M개의 비트들을 각각 포함하는 N/2M개의 버스트들을 상기 제 1 세트에서의 각각의 데이터 버스 단자들에 인가하기 위해서 제 1 동작 모드로 동작가능한, 상기 N/2M개의 병렬-대-직렬 컨버터들의 제 1 세트와;
    상기 제 1 버스 및 제 2 버스에 결합된 N/2M개의 병렬-대-직렬 컨버터들의 제 2 세트로서, 상기 제 2 세트에서의 각각의 병렬-대-직렬 컨버터들은 상기 제 1 버스로부터 각각 M개의 비트들 및 상기 제 2 버스로부터 각각 M개의 비트들을 수신하도록 결합된 M개의 입력 단자들을 가지고, 상기 제 2 세트에서의 병렬-대-직렬 컨버터들은 제 2 세트의 N/2M개의 각각의 데이터 버스 단자들에 결합된 각각의 직렬 출력 단자들을 가지며, 상기 제 2 세트에서의 병렬-대-직렬 컨버터들은 상기 제 2 버스를 통해 상기 저장 장치로부터 각각 M개의 비트들을 포함하는 2 세트의 병렬 데이터를 수신하고, 2M개의 비트들을 각각 포함하는 N/2M개의 버스트들을 상기 제 2 세트에서의 각각의 데이터 버스 단자들에 인가하기 위해서 상기 제 1 동작 모드로 동작가능하며, 상기 제 2 세트에서의 병렬-대-직렬 컨버터들은 상기 제 1 버스 및 제 2 버스를 통해 상기 저장 장치로부터 2M개의 비트들을 포함하는 병렬 데이터의 세트를 수신하고, 2M개의 비트들을 각각 포함하는 N/2M개의 버스트들을 상기 제 2 세트에서의 각각의 데이터 버스 단자들에 인가하기 위해서 제 2 동작 모드로 동작가능한, 상기 N/2M개의 병렬-대-직렬 컨버터들의 제 2 세트를 포함하는, 메모리 장치 데이터 경로.
  2. 제 1 항에 있어서,
    N은 32이고, M은 4인, 메모리 장치 데이터 경로.
  3. 제 1 항에 있어서,
    상기 저장 장치는 N개의 플립-플롭들을 포함하는, 메모리 장치 데이터 경로.
  4. 제 1 항에 있어서,
    상기 병렬-대-직렬 컨버터들은,
    상기 데이터 비트들을 수신하고 저장하기 위하여 상기 제 1 버스 및 제 2 버스 중 하나에 결합된 M개의 병렬 입력 단자들의 세트를 갖는 제 1 세트의 래치들로서, 상기 제 1 세트의 래치들은 각각의 데이터 버스 단자에 결합된 직렬 출력 단자, 클록 신호를 수신하는 직렬 클록 단자, 상기 데이터 비트들이 상기 클록 신호에 응답하여 상기 제 1 세트의 래치들 밖으로 시프트되도록 하는 시프트 제어 신호를 수신하는 제어 단자, 및 상기 제 1 세트의 래치들의 동작 상태를 나타내는 적어도 하나의 상태 신호를 생성하는 출력 단자를 더 포함하는, 상기 제 1 세트의 래치들과,
    개시 신호에 응답하여 세트되고, 상기 제 1 세트의 래치들에 저장된 모든 상기 데이터 비트들이 상기 클록 신호에 응답하여 상기 제 1 세트의 래치들 밖으로 시프트됨을 나타내는 상태 신호에 응답하여 리셋(reset)되는 플립-플롭으로서, 상기 플립-플롭은 상기 플립-플롭이 세트될 때, 상기 데이터 비트들이 상기 제 1 세트의 래치들 밖으로 시프트되도록 하는 시프트 제어 신호를 상기 제어 단자에 인가하기 위해 상기 제어 단자에 결합된 출력 단자를 갖는, 상기 플립-플롭을 포함하는, 메모리 장치 데이터 경로.
  5. 제 1 항에 있어서,
    상기 병렬-대-직렬 컨버터는,
    상기 데이터 비트들을 수신하고 저장하기 위하여 상기 제 1 버스에 결합된 M개의 병렬 입력 단자들의 세트를 갖는 제 1 세트의 래치들로서, 상기 제 1 세트의 래치들은 각각의 데이터 버스 단자에 결합된 직렬 출력 단자, 클록 신호를 수신하는 직렬 클록 단자, 상기 데이터 비트들이 상기 클록 신호에 응답하여 상기 제 1 세트의 래치들 밖으로 시프트되도록 하는 제 1 시프트 제어 신호를 수신하는 제 1 제어 단자, 및 상기 제 1 세트의 래치들의 동작 상태를 나타내는 적어도 하나의 제 1 상태 신호를 생성하는 출력 단자를 더 포함하는, 상기 제 1 세트의 래치들과,
    개시 신호에 응답하여 세트되고, 상기 제 1 세트의 래치들에 저장된 모든 상기 데이터 비트들이 상기 클록 신호에 응답하여 상기 제 1 세트의 래치들 밖으로 시프트됨을 나타내는 제 1 상태 신호에 응답하여 리셋되는 제 1 플립-플롭으로서, 상기 제 1 플립-플롭은 상기 제 1 플립-플롭이 세트될 때, 상기 데이터 비트들이 상기 제 1 세트의 래치들 밖으로 시프트되도록 하는 제 1 시프트 제어 신호를 상기 제 1 제어 단자에 인가하기 위해 상기 제 1 제어 단자에 결합된 출력 단자를 갖는, 상기 제 1 플립-플롭과,
    상기 데이터 비트들을 수신하고 저장하기 위하여 상기 제 2 버스에 결합된 M개의 병렬 입력 단자들의 세트를 갖는 제 2 세트의 래치들로서, 상기 제 2 세트의 래치들은 각각의 데이터 버스 단자에 결합된 직렬 출력 단자, 클록 신호를 수신하는 직렬 클록 단자, 상기 데이터 비트들이 상기 클록 신호에 응답하여 상기 제 2 세트의 래치들 밖으로 시프트되도록 하는 제 2 시프트 제어 신호를 수신하는 제 2 제어 단자, 및 상기 제 2 세트의 래치들의 동작 상태를 나타내는 적어도 하나의 제 2 상태 신호를 생성하는 출력 단자를 더 포함하는, 상기 제 2 세트의 래치들과,
    상기 제 1 세트의 래치들에 저장된 모든 상기 데이터 비트들이 상기 제 1 세트의 래치들 밖으로 시프트됨을 나타내는 상기 제 1 상태 신호에 응답하여 세트되고, 상기 제 2 세트의 래치들에 저장된 모든 상기 데이터 비트들이 상기 직렬 클록신호에 응답하여 상기 제 2 세트의 래치들 밖으로 시프트됨을 나타내는 상기 제 2 상태 신호에 응답하여 리셋되는 제 2 플립-플롭으로서, 상기 제 2 플립-플롭은 상기 제 2 플립-플롭이 세트될 때, 상기 데이터 비트들이 상기 제 2 세트의 래치들 밖으로 시프트되도록 하는 제 2 시프트 제어 신호를 상기 제 2 제어 단자에 인가하기 위해 상기 제 2 제어 단자에 결합된 출력 단자를 갖는, 상기 제 2 플립-플롭을 포함하는, 메모리 장치 데이터 경로.
  6. 제 1 항에 있어서,
    상기 저장 장치는 상기 제 1 동작 모드로 2N개의 비트들의 데이터 및 상기 제 2 동작 모드로 N개의 비트들의 데이터를 저장하는, 메모리 장치 데이터 경로.
  7. 병렬-대-직렬 컨버터에 있어서,
    M개의 데이터 비트들을 수신하고 저장하기 위하여 M개의 병렬 입력 단자들의 세트를 갖는 제 1 세트의 래치들로서, 상기 제 1 세트의 래치들은 각각의 데이터 출력 단자에 결합된 직렬 출력 단자, 클록 신호를 수신하는 직렬 클록 단자, 상기 데이터 비트들이 상기 클록 신호에 응답하여 상기 제 1 세트의 래치들 밖으로 시프트되도록 하는 시프트 제어 신호를 수신하는 제어 단자, 및 상기 제 1 세트의 래치들의 동작 상태를 나타내는 적어도 하나의 상태 신호를 생성하는 상태 출력 단자를 더 포함하는, 상기 제 1 세트의 래치들과,
    개시 신호에 응답하여 세트되고, 상기 제 1 세트의 래치들에 저장된 모든 상기 데이터 비트들이 상기 클록 신호에 응답하여 상기 제 1 세트의 래치들 밖으로 시프트됨을 나타내는 상태 신호에 응답하여 리셋되는 플립-플롭으로서, 상기 플립-플롭은 플립-플롭이 세트될 때, 상기 데이터 비트들이 상기 제 1 세트의 래치들 밖으로 시프트되도록 하는 시프트 제어 신호를 상기 제어 단자에 인가하기 위해 상기 제어 단자에 결합된 출력 단자를 갖는, 상기 플립-플롭을 포함하는, 병렬-대-직렬 컨버터.
  8. 병렬-대-직렬 컨버터에 있어서,
    M개의 데이터 비트들을 수신 및 저장하기 위하여 결합된 M개의 병렬 입력 단자들의 세트를 갖는 제 1 세트의 래치들로서, 상기 제 1 세트의 래치들은 각각의 데이터 출력 단자에 결합된 직렬 출력 단자, 클록 신호를 수신하는 직렬 클록 단자, 상기 데이터 비트들이 상기 클록 신호에 응답하여 상기 제 1 세트의 래치들 밖으로 시프트되도록 하는 제 1 시프트 제어 신호를 수신하는 제 1 제어 단자, 및 상기 제 1 세트의 래치들의 동작 상태를 나타내는 적어도 하나의 제 1 상태 신호를 생성하는 상태 출력 단자를 더 포함하는, 상기 제 1 세트의 래치들과,
    개시 신호에 응답하여 세트되고, 상기 제 1 세트의 래치들에 저장된 모든 상기 데이터 비트들이 상기 클록 신호에 응답하여 상기 제 1 세트의 래치들 밖으로 시프트됨을 나타내는 제 1 상태 신호에 응답하여 리셋되는 제 1 플립-플롭으로서, 상기 제 1 플립-플롭은 상기 제 1 플립-플롭이 세트될 때, 상기 데이터 비트들이 상기 제 1 세트의 래치들 밖으로 시프트되도록 하는 제 1 시프트 제어 신호를 상기 제 1 제어 단자에 인가하기 위해 상기 제 1 제어 단자에 결합된 출력 단자를 갖는, 상기 제 1 플립-플롭과,
    M개의 데이터 비트들을 수신 및 저장하기 위하여 결합된 M개의 병렬 입력 단자들의 세트를 갖는 제 2 세트의 래치들로서, 상기 제 2 세트의 래치들은 각각의 데이터 출력 단자에 결합된 직렬 출력 단자, 클록 신호를 수신하는 직렬 클록 단자, 상기 데이터 비트들이 상기 클록 신호에 응답하여 상기 제 2 세트의 래치들 밖으로 시프트되도록 하는 제 2 시프트 제어 신호를 수신하는 제 2 제어 단자, 및 상기 제 2 세트의 래치들의 동작 상태를 나타내는 적어도 하나의 제 2 상태 신호를 생성하는 상태 출력 단자를 더 포함하는, 상기 제 2 세트의 래치들과,
    상기 제 1 세트의 래치들에 저장된 모든 상기 데이터 비트들이 상기 제 1 세트의 래치들 밖으로 시프트됨을 나타내는 상기 제 1 상태 신호에 응답하여 세트되고, 상기 제 2 세트의 래치들에 저장된 모든 상기 데이터 비트들이 상기 직렬 클록신호에 응답하여 상기 제 2 세트의 래치들 밖으로 시프트됨을 나타내는 상기 제 2 상태 신호에 응답하여 리셋되는 제 2 플립-플롭으로서, 상기 제 2 플립-플롭은 상기 제 2 플립-플롭이 세트될 때, 상기 데이터 비트들이 상기 제 2 세트의 래치들 밖으로 시프트되도록 하는 제 2 시프트 제어 신호를 상기 제 2 제어 단자에 인가하기 위해 상기 제 2 제어 단자에 결합된 출력 단자를 갖는, 상기 제 2 플립-플롭을 포함하는, 병렬-대-직렬 컨버터.
  9. 메모리 장치에 있어서,
    행(row) 및 열(column)로 배열된 메모리 셀들의 어레이와;
    행 어드레스 신호를 수신하고 상기 어레이에서 메모리 셀들의 대응하는 행을 인에이블하도록 결합된 행 어드레스 디코더와;
    열 어드레스 신호를 수신하고 상기 어레이에서 메모리 셀들의 대응하는 열을 인에이블하도록 결합된 열 어드레스 디코더와;
    코맨드 버스로부터 메모리 코맨드들을 수신하고 각각의 메모리 코맨드들에 대응하는 제어 신호들을 생성하도록 동작가능한 코맨드 디코더와;
    판독 데이터 경로를 포함하고, 상기 판독 데이터 경로는,
    상기 어레이로부터 N/2개의 데이터 비트들을 수신하도록 결합된 제 1 버스와;
    상기 어레이로부터 N/2개의 데이터 비트들을 수신하도록 결합된 제 2 버스와;
    상기 제 1 버스에 결합된 제 1 세트의 N/2M개의 병렬-대-직렬 컨버터들로서, 상기 제 1 세트에서의 병렬-대-직렬 컨버터들의 각각은 상기 제 1 버스로부터 M개의 각각의 비트들을 수신하도록 결합된 M개의 입력 단자들을 갖고, 상기 제 1 세트에서의 병렬-대-직렬 컨버터들은 제 1 세트의 N/2M개의 각각의 데이터 버스 단자들에 결합된 각각의 직렬 출력 단자들을 가지며, 상기 제 1 세트에서의 각각의 N/2M개의 병렬-대-직렬 컨버터들은 M개의 비트들을 각각 포함하는 상기 어레이로부터 2 세트의 데이터를 판독하기 위해 제 1 동작 모드로 동작가능하고, 각 세트에서의 M개의 비트들은 상기 제 1 버스를 통해 결합되고, 상기 제 1 세트에서의 병렬-대-직렬 컨버터들은 2M개의 비트들을 각각 포함하는 N/2M개의 버스트들을 상기 제 1 세트에서의 각각의 데이터 버스 단자들에 인가하기 위해 제 1 동작 모드로 동작가능한, 상기 제 1 세트의 N/2M개의 병렬-대-직렬 컨버터들과;
    상기 제 1 버스 및 제 2 버스에 결합된 제 2 세트의 N/2M개의 병렬-대-직렬 컨버터들로서, 상기 제 2 세트에서의 각각의 병렬-대-직렬 컨버터들은 상기 제 1 버스로부터의 M개의 각각의 비트들 및 상기 제 2 버스로부터 M개의 각각의 비트들을 수신하도록 결합된 M개의 입력 단자들을 갖고, 상기 제 2 세트에서의 병렬-대-직렬 컨버터들은 제 2 세트의 N/2M개의 각각의 데이터 버스 단자들에 결합된 각각의 직렬 출력 단자들을 가지며, 상기 제 2 세트에서의 N/2M개의 병렬-대-직렬 컨버터들의 각각은 상기 제 2 버스를 통해 결합된 M개의 비트들을 각각 포함하는 상기 어레이로부터 2 세트의 데이터를 판독하기 위해 제 1 동작 모드로 동작가능하고, 상기 제 2 세트의 병렬-대-직렬 컨버터들은 상기 제 2 세트에서의 각각의 데이터 버스 단자들에 2M개의 비트들을 각각 포함하는 N/2M개의 버스트들을 인가하기 위해 상기 제 1 동작 모드로 동작가능하고, 상기 제 2 세트에서의 N/2M개의 병렬-대-직렬 컨버터들의 각각은 상기 제 1 및 제 2 버스들을 통해 결합된 2M개의 비트들을 포함하는 어레이로부터 데이터의 세트를 판독하기 위해 제 2 동작 모드로 동작가능하며, 상기 제 2 세트의 병렬-대-직렬 컨버터들은 상기 제 2 세트에서의 각각의 데이터 버스 단자들에 2M개의 비트들을 각각 포함하는 N/2M개의 버스트들을 인가하기 위해 상기 제 2 동작 모드로 더 동작가능한, 상기 제 2 세트의 N/2M개의 병렬-대-직렬 컨버터들을 포함하는, 메모리 장치.
  10. 제 9 항에 있어서,
    N은 32이고, M은 4인, 메모리 장치.
  11. 제 9 항에 있어서,
    상기 어레이에 결합된 저장 장치를 더 포함하고, 상기 저장 장치는 상기 어레이로부터 판독된 데이터 비트들을 일시적으로 저장하도록 동작가능한, 메모리 장치.
  12. 제 11 항에 있어서,
    상기 저장 장치는 제 1 동작 모드로 N개의 비트들의 데이터 및 제 2 동작 모드로 N개의 비트들의 데이터를 일시적으로 저장하도록 동작가능한, 메모리 장치.
  13. 제 11 항에 있어서,
    상기 저장 장치는 제 1 동작 모드로 2N개의 비트들의 데이터 및 제 2 동작 모드로 N개의 비트들의 데이터를 일시적으로 저장하도록 동작가능한, 메모리 장치.
  14. 제 9 항에 있어서,
    상기 병렬-대-직렬 컨버터들은,
    상기 데이터 비트들을 수신 및 저장하기 위해 제 1 버스 및 제 2 버스 중 하나에 결합된 M개의 병렬 입력 단자들의 세트를 갖는 제 1 세트의 래치들로서, 상기 제 1 세트의 래치들은 각각의 데이터 버스 단자에 결합된 직렬 출력 단자, 클록 신호를 수신하는 직렬 클록 단자, 상기 데이터 비트들이 상기 클록 신호에 응답하여 상기 제 1 세트의 래치들 밖으로 시프트되도록 하는 시프트 제어 신호를 수신하는 제어 단자, 및 상기 제 1 세트의 래치들의 동작 상태를 나타내는 적어도 하나의 상태 신호를 생성하는 출력 단자를 더 포함하는, 상기 제 1 세트의 래치들과,
    개시 신호에 응답하여 세트되고, 상기 제 1 세트의 래치들에 저장된 모든 상기 데이터 비트들이 상기 클록 신호에 응답하여 상기 제 1 세트의 래치들 밖으로 시프트됨을 나타내는 상태 신호에 응답하여 리셋되는 플립-플롭으로서, 상기 플립-플롭은 상기 플립-플롭이 세트될 때 상기 데이터 비트들이 상기 제 1 세트의 래치들 밖으로 시프트되도록 하는 시프트 제어 신호를 상기 제어 단자에 인가하기 위해 상기 제어 단자에 결합된 출력 단자를 갖는, 메모리 장치.
  15. 제 9 항에 있어서,
    상기 병렬-대-직렬 컨버터들은,
    데이터 비트들을 수신 및 저장하기 위해 상기 제 1 버스에 결합된 M개의 병렬 입력 단자들의 세트를 갖는 제 1 세트의 래치들로서, 상기 제 1 세트의 래치들은 각각의 데이터 버스 단자에 결합된 직렬 출력 단자, 클록 신호를 수신하는 직렬 클록 단자, 상기 데이터 비트들이 상기 클록 신호에 응답하여 상기 제 1 세트의 래치들 밖으로 시프트되도록 하는 제 1 시프트 제어 신호를 수신하는 제 1 제어 단자, 및 상기 제 1 세트의 래치들의 동작 상태를 나타내는 적어도 하나의 제 1 상태 신호를 생성하는 출력 단자를 더 포함하는, 상기 제 1 세트의 래치들과,
    개시 신호에 응답하여 세트되고, 상기 제 1 세트의 래치들에 저장된 모든 상기 데이터 비트들이 상기 클록 신호에 응답하여 상기 제 1 세트의 래치들 밖으로 시프트됨을 나타내는 제 1 상태 신호에 응답하여 리셋되는 제 1 플립-플롭으로서, 상기 제 1 플립-플롭은 상기 제 1 플립-플롭이 세트될 때 상기 데이터 비트들이 상기 제 1 세트의 래치들 밖으로 시프트되도록 하는 제 1 시프트 제어 신호를 제 1 제어 단자에 인가하기 위해 상기 제 1 제어 단자에 결합된 출력 단자를 갖는 상기 제 1 플립-플롭과,
    상기 데이터 비트들을 수신 및 저장하기 위하여 제 2 버스에 결합된 M개의 병렬 입력 단자들의 세트를 가진 제 2 세트의 래치들로서, 상기 제 2 세트의 래치들은 각각의 데이터 버스 단자에 결합된 직렬 출력 단자, 클록 신호를 수신하는 직렬 클록 단자, 상기 데이터 비트들이 상기 클록 신호에 응답하여 상기 제 2 세트의 래치들 밖으로 시프트되도록 하는 제 2 시프트 제어 신호를 수신하는 제 2 제어 단자, 및 상기 제 2 세트의 래치들의 동작 상태를 나타내는 적어도 하나의 제 2 상태 신호를 생성하는 출력 단자를 더 포함하는, 상기 제 2 세트의 래치들과,
    상기 제 1 세트의 래치들에 저장된 모든 상기 데이터 비트들이 상기 제 1 세트의 래치들 밖으로 시프트되는 것을 나타내는 상기 제 1 상태 신호에 응답하여 세트되고, 상기 제 2 세트의 래치들에 저장된 모든 상기 데이터 비트들이 상기 클록 신호에 응답하여 제 2 세트의 래치들 밖으로 시프트됨을 나타내는 제 2 상태 신호에 응답하여 리셋되는 제 2 플립-플롭으로서, 상기 제 2 플립-플롭은 상기 제 2 플립-플롭이 세트될 때 상기 데이터 비트들이 상기 제 2 세트의 래치들 밖으로 시프트되도록 하는 제 2 시프트 제어 신호를 상기 제 2 제어 단자에 인가하기 위하여 상기 제 2 제어 단자에 결합된 출력 단자를 갖는, 상기 제 2 플립-플롭을 포함하는, 메모리 장치.
  16. 제 9 항에 있어서,
    상기 메모리 장치는 동적 랜덤 액세스 메모리인, 메모리 장치.
  17. 제 16 항에 있어서,
    상기 동적 랜덤 액세스 메모리는 동기화 동적 랜덤 액세스 메모리를 포함하는, 메모리 장치.
  18. 메모리 장치에 있어서,
    행 및 열로 배열된 메모리 셀들의 어레이와;
    행 어드레스 신호를 수신하고 상기 어레이에서 메모리 셀들의 대응하는 행을 인에이블하도록 결합된 행 어드레스 디코더와;
    열 어드레스 신호를 수신하고 상기 어레이에서 메모리 셀들의 대응하는 열을 인에이블하도록 결합된 열 어드레스 디코더와;
    코맨드 버스로부터 메모리 코맨드들을 수신하고 각각의 메모리 코맨드들에 대응하는 제어 신호들을 생성하도록 동작가능한 코맨드 디코더와;
    판독 데이터 경로를 포함하고, 상기 판독 데이터 경로는,
    제 1 동작 모드로 2N개의 비트들의 데이터를 저장하고 제 2 동작 모드로 N개의 비트들의 데이터를 저장하도록 동작가능한 저장 장치와;
    상기 저장 장치에 결합된 N/2개의 비트들을 가진 제 1 버스와;
    상기 저장 장치에 결합된 N/2개의 비트들을 가진 제 2 버스와;
    상기 제 1 버스에 결합된 제 1 세트에서의 병렬-대-직렬 컨버터들로서, 상기 제 1 세트에서의 상기 병렬-대-직렬 컨버터들 각각은 상기 제 1 버스로부터 M개의 각각의 비트들을 수신하도록 결합된 M개의 입력 단자들을 갖고, 상기 제 1 세트에서의 상기 병렬-대-직렬 컨버터들은 제 1 세트의 N/2M개의 각각의 데이터 버스 단자들에 결합된 각각의 직렬 출력 단자들을 가지며, 상기 제 1 세트에서의 병렬-대-직렬 컨버터들은 상기 제 1 버스를 통해 상기 저장 장치로부터 M개의 비트들을 각각 포함하는 2 세트의 병렬 데이터를 수신하고 상기 제 1 세트에서의 각각의 데이터 버스 단자들에 2M개의 비트들을 각각 포함하는 N/2M개의 버스트들을 인가하기 위해 제 1 동작 모드로 동작가능한, 상기 제 1 세트에서의 병렬-대-직렬 컨버터들과;
    상기 제 1 버스 및 제 2 버스에 결합된 제 2 세트의 병렬-대-직렬 컨버터들로서, 상기 제 2 세트의 병렬-대-직렬 컨버터들 각각은 상기 제 1 버스로부터 M개의 각각의 비트들을 수신하고, 상기 제 2 버스로부터 M개의 각각의 비트들을 수신하도록 결합된 M개의 입력 단자들을 가지며, 상기 제 2 세트의 병렬-대-직렬 컨버터들은 제 2 세트의 N/2M개의 각각의 데이터 버스 단자들에 결합된 각각의 직렬 출력 단자들을 갖고, 상기 제 2 세트의 병렬-대-직렬 컨버터들은 상기 제 2 버스를 통해 상기 저장 장치로부터 M개의 비트들을 각각 포함하는 2 세트의 병렬 데이터를 수신하고, 상기 제 2 세트에서의 각각의 데이터 버스 단자들에 2M개의 비트들을 각각 포함하는 N/2M개의 버스트들을 인가하도록 상기 제 1 동작 모드로 동작가능하고, 상기 제 2 세트에서의 병렬-대-직렬 컨버터들은 상기 제 1 버스 및 제 2 버스를 통해 상기 저장 장치로부터 2M개의 비트들을 포함하는 병렬 데이터의 세트를 수신하고, 상기 제 2 세트에서의 각각의 데이터 버스 단자들에 2M개의 비트들을 각각 포함하는 N/2M개의 버스트들을 인가하도록 제 2 동작 모드로 동작가능한, 상기 제 2 세트의 병렬-대-직렬 컨버터들을 포함하는, 메모리 장치.
  19. 제 18 항에 있어서,
    N은 32이고 M은 4인, 메모리 장치.
  20. 제 18 항에 있어서,
    상기 저장 장치는 2N개의 플립-플롭들을 포함하고, 그 중 N은 상기 제 2 동작 모드로 사용되는, 메모리 장치.
  21. 제 18 항에 있어서,
    상기 병렬-대-직렬 컨버터들은,
    상기 데이터 비트들을 수신 및 저장하기 위해 상기 제 1 버스 및 제 2 버스 중 하나에 결합된 M개의 병렬 입력 단자들의 세트를 가진 제 1 세트의 래치들로서, 상기 제 1 세트의 래치들은 각각의 데이터 버스 단자들에 결합된 직렬 출력 단자, 클록 신호를 수신하는 직렬 클록 단자, 상기 데이터 비트들이 상기 클록 신호에 응답하여 상기 제 1 세트의 래치들 밖으로 시프트되도록 하는 시프트 제어 신호를 수신하는 제어 단자, 및 상기 제 1 세트의 래치들의 동작 상태를 나타내는 적어도 하나의 상태 신호를 생성하는 출력 단자를 더 포함하는, 상기 제 1 세트의 래치들과;
    개시 신호에 응답하여 세트되고, 상기 제 1 세트의 래치들에 저장된 모든 상기 데이터 비트들이 상기 클록 신호에 응답하여 상기 제 1 세트의 래치들 밖으로 시프트됨을 나타내는 상태 신호에 응답하여 리셋되는 플립-플롭으로서, 상기 플립-플롭은 상기 플립-플롭이 세트될 때 상기 데이터 비트들이 상기 제 1 세트의 래치들 밖으로 시프트되도록 하는 시프트 제어 신호를 제어 단자에 인가하기 위하여 상기 제어 단자에 결합된 출력 단자를 갖는, 상기 플립-플롭을 포함하는, 메모리 장치.
  22. 제 18 항에 있어서,
    상기 병렬-대-직렬 컨버터는,
    상기 데이터 비트들을 수신 및 저장하기 위해 제 1 버스에 결합된 M개의 병렬 입력 단자들의 세트를 갖는 제 1 세트의 래치들로서, 상기 제 1 세트의 래치들은 각각의 데이터 버스 단자에 결합된 직렬 출력 단자, 클록 신호를 수신하는 직렬 클록 단자, 상기 데이터 비트들이 상기 클록 신호에 응답하여 상기 제 1 세트의 래치들 밖으로 시프트되도록 하는 제 1 시프트 제어 신호를 수신하는 제 1 제어 단자, 및 상기 제 1 세트의 래치들의 동작 상태를 나타내는 적어도 하나의 제 1 상태 신호를 생성하는 출력 단자를 더 포함하는, 상기 제 1 세트의 래치들과;
    개시 신호에 응답하여 세트되고, 상기 제 1 세트의 래치들에 저장된 모든 상기 데이터 비트들이 상기 클록 신호에 응답하여 상기 제 1 세트의 래치들 밖으로 시프트되는 것을 나타내는 제 1 상태 신호에 응답하여 리셋되는 제 1 플립-플롭으로서, 상기 제 1 플립-플롭은 상기 제 1 플립-플롭이 세트될 때 상기 데이터 비트들이 상기 제 1 세트의 래치들 밖으로 시프트되도록 하는 제 1 시프트 제어 신호를 상기 제 1 제어 단자에 인가하기 위해 상기 제 1 제어 단자에 결합된 출력 단자를 갖는, 상기 제 1 플립-플롭과;
    상기 데이터 비트들을 수신 및 저장하기 위해 제 2 버스에 결합된 M개의 병렬 입력 단자들의 세트를 갖는 제 2 세트의 래치들로서, 상기 제 2 세트의 래치들은 각각의 데이터 버스 단자들에 결합된 직렬 출력 단자, 클록 신호를 수신하는 직렬 클록 단자, 상기 데이터 비트들이 상기 클록 신호에 응답하여 상기 제 2 세트의 래치들 밖으로 시프트되도록 하는 제 2 시프트 제어 신호를 수신하는 제 2 제어 단자, 및 상기 제 2 세트의 래치들의 동작 상태를 나타내는 적어도 하나의 제 2 상태 신호를 생성하는 출력 단자를 더 포함하는, 상기 제 2 세트의 래치들과;
    상기 제 1 세트의 래치들에 저장된 모든 상기 데이터 비트들이 상기 제 1 세트의 래치들 밖으로 시프트됨을 나타내는 제 1 상태 신호에 응답하여 세트되고 제 2 세트의 래치들에 저장된 모든 상기 데이터 비트들이 상기 클록 신호에 응답하여 상기 제 2 세트의 래치들 밖으로 시프트됨을 나타내는 제 2 상태 신호에 응답하여 리셋되는 제 2 플립-플롭으로서, 상기 제 2 플립-플롭은 상기 제 2 플립-플롭이 세트될 때 상기 데이터 비트들이 상기 제 2 세트의 래치들 밖으로 시프트되도록 하는 제 2 시프트 제어 신호를 상기 제 2 제어 단자에 인가하기 위해 상기 제 2 제어 단자에 결합된 출력 단자를 갖는, 상기 제 2 플립-플롭을 포함하는, 메모리 장치.
  23. 제 18 항에 있어서,
    상기 메모리 장치는 동적 랜덤 액세스 메모리를 포함하는, 메모리 장치.
  24. 제 23 항에 있어서,
    상기 동적 랜덤 액세스 메모리는 동기화 동적 랜덤 액세스 메모리를 포함하는, 메모리 장치.
  25. 메모리 장치에 있어서,
    복수의 메모리 어레이 뱅크들로서, 상기 메모리 어레이들 각각은 행 및 열로 배열된 복수의 서브 어레이들을 포함하고, 상기 서브 어레이들 각각은 행 및 열로 배열된 복수의 메모리 셀들을 포함하는, 상기 복수의 메모리 어레이 뱅크들과;
    행 어드레스 신호를 수신하고 상기 뱅크들 중 하나의 서브 어레이들 중 하나에서 메모리 셀들의 대응하는 행을 인에이블하도록 결합된 행 어드레스 디코더와;
    열 어드레스 신호를 수신하고 상기 뱅크들 중 하나의 서브 어레이들 중 하나에서 메모리 셀들의 대응하는 열을 인에이블하도록 결합된 열 어드레스 디코더와;
    코맨드 버스로부터 메모리 코맨드들을 수신하고 각각의 메모리 코맨드들에 대응하는 제어 신호들을 생성하도록 동작가능한 코맨드 디코더와;
    판독 데이터 경로를 포함하고, 상기 판독 데이터 경로는,
    서브 어레이들의 각각의 P개의 대응하는 열들로부터 수신된 데이터의 각각의 비트들을 저장하도록 각각 동작가능한 P*M개의 저장 장치들과;
    상기 저장 장치들의 P*M/2에 결합된 M*L/2개의 비트들을 갖는 제 1 버스와;
    상기 저장 장치들의 P*M/2에 결합된 M*L/2개의 비트들을 갖는 제 2 버스와;
    상기 제 1 버스에 결합된 제 1 세트의 L/2개의 병렬-대-직렬 컨버터들로서, 상기 제 1 세트에서의 병렬-대-직렬 컨버터들 각각은 상기 제 1 버스로부터 M개의 각각의 비트들을 수신하도록 결합된 M개의 입력 단자들을 갖고, 상기 제 1 세트에서의 병렬-대-직렬 컨버터들은 제 1 세트의 L/2개의 각각의 데이터 버스 단자들에 결합된 각각의 직렬 출력 단자들을 가지며, 상기 제 1 세트에서의 L/2개의 병렬-대-직렬 컨버터들 각각은 상기 제 1 버스를 통해 상기 저장 장치로부터 M*P/L개의 비트들을 각각 포함하는 2L/P개 세트의 병렬 데이터를 수신하고, 상기 제 1 세트에서의 각각의 데이터 버스 단자들에 2M개의 비트들을 각각 포함하는 L/2개의 버스트들을 인가하기 위하여 제 1 동작 모드로 동작가능한, 상기 제 1 세트의 L/2개의 병렬-대-직렬 컨버터들과;
    상기 제 1 버스 및 제 2 버스에 결합된 제 2 세트의 L/2개의 병렬-대-직렬 컨버터들로서, 상기 제 2 세트에서의 병렬-대-직렬 컨버터들 각각은 상기 제 1 버스로부터 M개의 각각의 비트들 및 상기 제 2 버스로부터 M개의 각각의 비트들을 수신하도록 결합된 M개의 입력 단자들을 갖고, 상기 제 2 세트의 병렬-대-직렬 컨버터들은 제 2 세트의 L/2개의 각각의 데이터 버스 단자들에 결합된 각각의 직렬 출력 단자들을 가지며, 상기 제 2 세트에서의 L/2개의 병렬-대-직렬 컨버터들 각각은 상기 제 2 버스를 통해 상기 저장 장치로부터 M*P/L개의 비트들을 각각 포함하는 2L/P개 세트의 병렬 데이터를 수신하고, 상기 제 2 세트에서의 각각의 데이터 버스 단자들에 2M개의 비트들을 각각 포함하는 L/2개의 버스트들을 인가하기 위하여 제 1 동작 모드로 동작가능하고, 상기 제 2 세트에서의 L/2개의 병렬-대-직렬 컨버터들 각각은 상기 제 1 및 제 2 버스를 통하여 상기 저장 장치로부터 2M*P/L개의 비트들을 포함하는 L/P개 세트의 병렬 데이터를 수신하고, 상기 제 2 세트에서의 각각의 데이터 버스 단자들에 2M개의 비트들을 각각 포함하는 L/2개의 버스트들을 인가하기 위하여 제 2 동작 모드로 동작가능한, 상기 제 2 세트의 L/2개의 병렬-대-직렬 컨버터들을 포함하는, 메모리 장치.
  26. 제 25 항에 있어서,
    상기 P는 8이고, 상기 L은 8이고, 상기 M은 4인, 메모리 장치.
  27. 제 25 항에 있어서,
    상기 L은 8이고 상기 M은 4이고, 상기 P는 상기 제 1 동작 모드로 16이고 상기 P는 상기 제 2 동작 모드로 8인, 메모리 장치.
  28. 제 25 항에 있어서,
    상기 P*M개의 저장 장치들은 P*M개의 플립-플롭들을 포함하는, 메모리 장치.
  29. 제 25 항에 있어서,
    상기 병렬-대-직렬 컨버터는,
    상기 데이터 비트들을 수신하고 저장하기 위해 제 1 버스 및 제 2 버스 중 하나에 결합된 M개의 병렬 입력 단자들의 세트를 갖는 제 1 세트의 래치들로서, 상기 제 1 세트의 래치들은 각각의 데이터 버스 단자에 결합된 직렬 출력 단자, 클록 신호를 수신하는 직렬 클록 단자, 상기 데이터 비트들이 상기 클록 신호에 응답하여 상기 제 1 세트의 래치들 밖으로 시프트되도록 하는 시프트 제어 신호를 수신하는 제어 단자, 및 상기 제 1 세트의 래치들의 동작 상태를 나타내는 적어도 하나의 상태 신호를 생성하는 출력 단자를 더 포함하는, 상기 제 1 세트의 래치들과;
    개시 신호에 응답하여 세트되고, 상기 제 1 세트의 래치들에 저장된 모든 상기 데이터 비트들이 상기 클록 신호에 응답하여 상기 제 1 세트의 래치들 밖으로 시프트됨을 나타내는 상태 신호에 응답하여 리셋되는 플립-플롭으로서, 상기 플립-플롭은 상기 플립-플롭이 세트될 때 상기 데이터 비트들이 상기 제 1 세트의 래치들 밖으로 시프트되도록 하는 시프트 제어 신호를 상기 제어 단자에 인가하기 위해 상기 제어 단자에 결합된 출력 단자를 갖는, 메모리 장치.
  30. 제 25 항에 있어서,
    상기 병렬-대-직렬 컨버터들은,
    상기 데이터 비트들을 수신 및 저장하기 위해 상기 제 1 버스에 결합된 M개의 병렬 입력 단자들의 세트를 가진 제 1 세트의 래치들로서, 상기 제 1 세트의 래치들은 각각의 데이터 버스 단자들에 결합된 직렬 출력 단자, 클록 신호를 수신하는 직렬 클록 단자, 데이터 비트들이 클록 신호에 응답하여 제 1 세트의 래치들 밖으로 시프트되도록 하는 제 1 시프트 제어 신호를 수신하는 제 1 제어 단자, 및 상기 제 1 세트의 래치들의 동작 상태를 나타내는 적어도 하나의 제 1 상태 신호를 생성하는 출력 단자를 더 포함하는, 상기 제 1 세트의 래치들과;
    개시 신호에 응답하여 세트되고, 상기 제 1 세트의 래치들에 저장된 모든 상기 데이터 비트들이 상기 클록 신호에 응답하여 제 1 세트의 래치들 밖으로 시프트됨을 나타내는 제 1 상태 신호에 응답하여 리셋되는 제 1 플립-플롭으로서, 상기 제 1 플립-플롭은 상기 제 1 플립-플롭이 세트될 때 상기 데이터 비트들이 상기 제 1 세트의 래치들 밖으로 시프트되도록 하는 제 1 시프트 제어 신호를 상기 제 1 제어 단자에 인가하기 위해서 상기 제 1 제어 단자에 결합된 출력 단자를 갖는, 상기 제 1 플립-플롭과;
    상기 데이터 비트들을 수신 및 저장하기 위해 상기 제 2 버스에 결합된 M개의 병렬 입력 단자들의 세트를 갖는 제 2 세트의 래치들로서, 상기 제 2 세트의 래치들은 각각의 데이터 버스 단자들에 결합된 직렬 출력 단자, 클록 신호를 수신하는 직렬 클록 단자, 상기 데이터 비트들이 상기 클록 신호에 응답하여 상기 제 2 세트의 래치들 밖으로 시프트되도록 하는 제 2 시프트 제어 신호를 수신하는 제 2 제어 단자, 및 상기 제 2 세트의 래치들의 동작 상태를 나타내는 적어도 하나의 제 2 상태 신호를 생성하는 출력 단자를 더 포함하는, 상기 제 2 세트의 래치들과;
    상기 제 1 세트의 래치들에 저장된 모든 상기 데이터 비트들이 상기 제 1 세트의 래치들 밖으로 시프트됨을 나타내는 상기 제 1 상태 신호에 응답하여 세트되고, 상기 제 2 세트의 래치들에 저장된 모든 상기 데이터 비트들이 상기 클록 신호에 응답하여 상기 제 2 세트의 래치들 밖으로 시프트됨을 나타내는 제 2 상태 신호에 응답하여 리셋되는 제 2 플립-플롭으로서, 상기 제 2 플립-플롭은 상기 제 2 플립-플롭이 세트될 때 데이터 비트들이 상기 제 2 세트의 래치들 밖으로 시프트되도록 하는 제 2 시프트 제어 신호를 상기 제 2 제어 단자에 인가하기 위해 상기 제 2 제어 단자에 결합된 출력 단자들을 갖는, 메모리 장치.
  31. 제 25 항에 있어서,
    상기 메모리 장치는 동적 랜덤 액세스 메모리를 포함하는, 메모리 장치.
  32. 제 31 항에 있어서,
    상기 동적 랜덤 액세스 메모리는 동기화 동적 랜덤 액세스 메모리를 포함하는, 메모리 장치.
  33. 컴퓨터 시스템에 있어서,
    컴퓨팅 기능들을 수행하도록 동작가능한 컴퓨터 회로와;
    상기 컴퓨터 회로에 결합된 적어도 하나의 입력 장치와;
    상기 컴퓨터 회로에 결합된 적어도 하나의 출력 장치와;
    상기 컴퓨터 회로에 결합된 적어도 하나의 데이터 저장 장치들과;
    동적 랜덤 액세스 메모리를 포함하고, 상기 동적 랜덤 액세스 메모리는,
    행 및 열로 배열된 메모리 셀들의 어레이와;
    행 어드레스 신호를 수신하고 상기 어레이에서 메모리 셀들의 대응하는 행을 인에이블하도록 결합된 행 어드레스 디코더와;
    열 어드레스 신호를 수신하고 상기 어레이에서 메모리 셀들의 대응하는 열을 인에이블하도록 결합된 열 어드레스 디코더와;
    코맨드 버스로부터 메모리 코맨드들을 수신하고 각각의 메모리 코맨드들에 대응하는 제어 신호들을 생성하도록 동작가능한 코맨드 디코더와,
    판독 데이터 경로를 포함하고, 상기 판독 데이터 경로는,
    상기 어레이로부터 N/2개의 데이터 비트들을 수신하도록 결합된 제 1 버스와;
    상기 어레이로부터 N/2개의 데이터 비트들을 수신하도록 결합된 제 2 버스와;
    상기 제 1 버스에 결합된 제 1 세트의 N/2M개의 병렬-대-직렬 컨버터들로서, 상기 제 1 세트에서의 병렬-대-직렬 컨버터들 각각은 상기 제 1 버스로부터 M개의 각각의 비트들을 수신하도록 결합된 M개의 입력 단자들을 갖고, 상기 제 1 세트에서의 병렬-대-직렬 컨버터들은 제 1 세트의 N/2M개의 각각의 데이터 버스 단자들에 결합된 각각의 직렬 출력 단자들을 가지며, 상기 제 1 세트에서의 N/2M개의 병렬-대-직렬 컨버터들 각각은 M개의 비트들을 각각 포함하는 상기 어레이로부터 2 세트의 데이터를 판독하기 위해 제 1 동작 모드로 동작가능하고, 각각의 세트에서의 M개의 비트들은 상기 제 1 버스를 통해 결합되고, 상기 제 1 세트에서의 병렬-대-직렬 컨버터들은 상기 제 1 세트에서의 각각의 데이터 버스 단자들에 2M개의 비트들을 각각 포함하는 N/2M개의 버스트들을 인가하기 위해 상기 제 1 동작 모드로 동작가능한, 상기 제 1 세트의 N/2M개의 병렬-대-직렬 컨버터들과;
    상기 제 1 버스 및 제 2 버스에 결합된 제 2 세트의 N/2M개의 병렬-대-직렬 컨버터들로서, 상기 제 2 세트의 병렬-대-직렬 컨버터들 각각은 상기 제 1 버스로부터 M개의 각각의 비트들 및 상기 제 2 버스로부터 M개의 각각의 비트들을 수신하도록 결합된 M개의 입력 단자들을 가지며, 상기 제 2 세트에서의 병렬-대-직렬 컨버터들은 제 2 세트의 N/2M개의 각각의 데이터 버스 단자들에 결합된 각각의 직렬 출력 단자들을 가지며, 상기 제 2 세트에서의 N/2M개의 병렬-대-직렬 컨버터들 각각은 상기 제 2 버스를 통해 결합된 M개의 비트들을 각각 포함하는 상기 어레이로부터 2 세트의 데이터를 판독하도록 제 1 동작 모드로 동작가능하고, 상기 제 2 세트의 병렬-대-직렬 컨버터들은 상기 제 2 세트에서의 각각의 데이터 버스 단자들에 2M개의 비트들을 각각 포함하는 N/2M개의 버스트들을 인가하기 위해 상기 제 1 동작 모드로 동작가능하고, 상기 제 2 세트에서의 N/2M개의 병렬-대-직렬 컨버터들 각각은 상기 제 1 버스 및 제 2 버스를 통해 결합된 2M개의 비트들을 포함하는 어레이로부터 데이터의 세트를 판독하기 위해 제 2 동작 모드로 동작가능하며, 상기 제 2 세트의 병렬-대-직렬 컨버터들은 상기 제 2 세트에서의 각각의 데이터 버스 단자들에 2M개의 비트들을 각각 포함하는 N/2M개의 버스트들을 인가하기 위해 제 2 동작 모드로 동작가능한, 상기 제 2 세트의 N/2M개의 병렬-대-직렬 컨버터들을 포함하는, 컴퓨터 시스템.
  34. 제 33 항에 있어서,
    상기 N은 32이고 상기 M은 4인, 컴퓨터 시스템.
  35. 제 33 항에 있어서,
    상기 어레이에 결합된 저장 장치로서, 상기 저장 장치는 상기 어레이로부터 판독된 상기 데이터 비트들을 일시적으로 저장하도록 동작가능한, 상기 저장 장치를 더 포함하는, 컴퓨터 시스템.
  36. 제 35 항에 있어서,
    상기 저장 장치는 상기 제 1 동작 모드에서 N개의 비트들의 데이터 및 제 2 동작 모드에서 N개의 비트들의 데이터를 일시적으로 저장하도록 동작가능한, 컴퓨터 시스템.
  37. 제 35 항에 있어서,
    상기 저장 장치는 상기 제 1 동작 모드에서 2N개의 비트들의 데이터 및 상기 제 2 동작 모드에서 N개의 비트들의 데이터를 일시적으로 저장하도록 동작가능한, 컴퓨터 시스템.
  38. 컴퓨터 시스템에 있어서,
    컴퓨팅 기능들을 수행하도록 동작가능한 컴퓨터 회로와;
    상기 컴퓨터 회로에 결합된 적어도 하나의 입력 장치와;
    상기 컴퓨터 회로에 결합된 적어도 하나의 출력 장치와;
    상기 컴퓨터 회로에 결합된 적어도 하나의 데이터 저장 장치들과;
    동적 랜덤 액세스 메모리를 포함하고, 상기 동적 랜덤 액세스 메모리는,
    행 및 열로 배열된 메모리 셀 어레이와;
    행 어드레스 신호를 수신하고 상기 어레이에서의 메모리 셀들의 대응하는 행을 인에이블하도록 결합된 행 어드레스 디코더와;
    열 어드레스 신호를 수신하고 상기 어레이에서의 메모리 셀들의 대응하는 열을 인에이블하도록 결합된 열 어드레스 디코더와;
    코맨드 버스로부터 메모리 코맨드들을 수신하고 각각의 메모리 코맨드들에 대응하는 제어 신호들을 생성하도록 동작가능한 코맨드 디코더와;
    판독 데이터 경로를 포함하고, 상기 판독 데이터 경로는,
    제 1 동작 모드에서는 2N개의 비트들의 데이터를, 그리고 제 2 동작 모드에서는 N개의 비트들의 데이터를 저장하도록 동작가능한 저장 장치와;
    상기 저장 장치에 결합된 N/2개의 비트들을 갖는 제 1 버스와;
    상기 저장 장치에 결합된 N/2개의 비트들을 갖는 제 2 버스와;
    상기 제 1 버스에 결합된 제 1 세트에서의 병렬-대-직렬 컨버터들로서, 제 1 세트에서의 각각의 병렬-대-직렬 컨버터는 상기 제 1 버스로부터 M개의 각각의 비트를 수신하기 위하여 결합된 M개의 입력 단자를 가지며, 상기 제 1 세트에서의 병렬-대-직렬 컨버터들은 제 1 세트의 N/2M개의 각각의 데이터 버스 단자에 결합된 각각의 직렬 출력 단자들을 가지며, 상기 제 1 세트에서의 병렬-대-직렬 컨버터들은 상기 제 1 버스를 통해 상기 저장 장치로부터 M개의 비트들을 각각 포함하는 2 세트의 병렬 데이터를 수신하고, 상기 제 1 세트에서의 각각의 데이터 버스 단자들에 2M개의 비트들을 각각 포함하는 N/2M개의 버스트들을 인가하도록 제 1 동작 모드로 동작가능한, 상기 제 1 세트에서의 병렬-대-직렬 컨버터들과;
    상기 제 1 버스 및 제 2 버스에 결합된 제 2 세트의 병렬-대-직렬 컨버터들로서, 상기 제 2 세트에서의 병렬-대-직렬 컨버터들 각각은 상기 제 1 버스로부터 M개의 각각의 비트들 및 상기 제 2 버스로부터 M개의 각각의 비트들을 수신하도록 결합된 M개의 입력 단자들을 가지며, 상기 제 2 세트의 각각의 N/2M개의 데이터 버스 단자들에 결합된 각각의 직렬 출력 단자들을 가지며, 상기 제 2 세트에서의 병렬-대-직렬 컨버터들은 상기 제 2 버스를 통해 상기 저장 장치로부터 M개의 비트들을 각각 포함하는 2 세트의 병렬 데이터를 수신하고 상기 제 2 세트에서의 각각의 데이터 버스 단자들에 2M개의 비트들을 각각 포함하는 N/2M개의 버스트들을 인가하도록 제 1 동작 모드로 동작가능하고, 상기 제 2 세트의 병렬-대-직렬 컨버터들은 상기 제 1 버스 및 제 2 버스를 통해 상기 저장 장치로부터 2M개의 비트들을 포함하는 병렬 데이터의 세트를 수신하고, 상기 제 2 세트에서의 각각의 데이터 버스 단자들에 2M개의 비트들을 각각 포함하는 N/2M개의 버스트들을 인가하도록 제 2 동작 모드로 동작가능한, 상기 제 2 세트의 병렬-대-직렬 컨버터들을 포함하는, 컴퓨터 시스템.
  39. 제 38 항에 있어서,
    상기 N은 32이고 상기 M은 4인, 컴퓨터 시스템.
  40. 제 38 항에 있어서,
    상기 저장 장치는 2N개의 플립-플롭들을 포함하고, 그 중 N은 상기 제 2 동작 모드에 사용되는, 컴퓨터 시스템.
  41. 컴퓨터 시스템에 있어서,
    컴퓨팅 기능들을 수행하도록 동작가능한 컴퓨터 회로와;
    상기 컴퓨터 회로에 결합된 적어도 하나의 입력 장치와;
    상기 컴퓨터 회로에 결합된 적어도 하나의 출력 장치와;
    상기 컴퓨터 회로에 결합된 적어도 하나의 데이터 저장 장치들과;
    동적 랜덤 액세스 메모리를 포함하고, 상기 동적 랜덤 액세스 메모리는,
    복수의 메모리 어레이들의 뱅크들로서, 상기 메모리 어레이들의 각각은 행 및 열로 배열된 복수의 서브 어레이들을 포함하고, 상기 서브 어레이들 각각은 행 및 열로 배열된 복수의 메모리 셀들을 포함하는, 상기 복수의 메모리 어레이들의 뱅크들과;
    행 어드레스 신호를 수신하고 상기 뱅크들 중 하나의 서브 어레이들 중 하나에서 메모리 셀들의 대응하는 행을 인에이블하도록 결합된 행 어드레스 디코더와;
    열 어드레스 신호를 수신하고 상기 뱅크들 중 하나의 서브 어레이들 중 하나에서 메모리 셀들의 대응하는 열을 인에이블하도록 결합된 열 어드레스 디코더와;
    코맨드 버스로부터 메모리 코맨드들을 수신하고 각각의 메모리 코맨드들에 대응하는 제어 신호들을 생성하도록 동작가능한 코맨드 디코더와;
    판독 데이터 경로를 포함하고, 상기 판독 데이터 경로는,
    서브 어레이들의 P개의 대응하는 열들 각각으로부터 수신된 데이터의 각각의 비트들을 저장하도록 각각 동작가능한 P*M개의 저장 장치들과;
    상기 저장 장치들의 P*M/2에 결합된 M*L/2개의 비트들을 갖는 제 1 버스와;
    상기 저장 장치들의 P*M/2에 결합된 M*L/2개의 비트들을 갖는 제 2 버스와;
    상기 제 1 버스에 결합된 제 1 세트의 L/2개의 병렬-대-직렬 컨버터들로서, 상기 제 1 세트에서의 병렬-대-직렬 컨버터들 각각은 상기 제 1 버스로부터 M개의 각각의 비트들을 수신하도록 결합된 M개의 입력 단자들을 가지며, 상기 제 1 세트에서의 병렬-대-직렬 컨버터들은 제 1 세트의 L/2개의 각각의 데이터 버스 단자들에 결합된 각각의 직렬 출력 단자들을 가지며, 상기 제 1 세트에서의 각각의 L/2개의 병렬-대-직렬 컨버터들은 상기 제 1 버스를 통해 상기 저장 장치로부터 M*P/L개의 비트들을 각각 포함하는 2L/P개 세트의 병렬 데이터를 수신하고 상기 제 1 세트에서의 각각의 데이터 버스 단자들에 2M개의 비트들을 각각 포함하는 L/2개의 버스트들을 인가하도록 제 1 동작 모드로 동작가능한, 상기 제 1 세트의 L/2개의 병렬-대-직렬 컨버터들과;
    상기 제 1 버스 및 제 2 버스에 결합된 제 2 세트의 L/2개의 병렬-대-직렬 컨버터들을 포함하고, 상기 제 2 세트에서의 병렬-대-직렬 컨버터들 각각은 상기 제 1 버스로부터 M개의 각각의 비트들 및 상기 제 2 버스로부터 M개의 각각의 비트들을 수신하도록 결합된 M개의 입력 단자들을 가지며, 상기 제 2 세트에서의 병렬-대-직렬 컨버터들은 제 2 세트의 L/2개의 각각의 데이터 버스 단자들에 결합된 각각의 직렬 출력 단자들을 가지며, 상기 제 2 세트에서의 L/2개의 병렬-대-직렬 컨버터들 각각은 상기 제 2 버스를 통해 상기 저장 장치로부터 2L/P개 세트의 M*P/L개의 비트들을 각각 포함하는 병렬 데이터를 수신하고 상기 제 2 세트에서의 각각의 데이터 버스 단자들에 2M개의 비트들을 각각 포함하는 L/2개의 버스트들을 인가하도록 상기 제 1 동작 모드로 동작가능하고, 상기 제 2 세트의 L/2개의 병렬-대-직렬 컨버터들 각각은 상기 제 1 버스 및 제 2 버스를 통해 상기 저장 장치로부터 2M*P/L개의 비트들을 포함하는 L/P개 세트의 병렬 데이터를 수신하고 상기 제 2 세트에서의 각각의 데이터 버스 단자들에 2M개의 비트들을 각각 포함하는 L/2개의 버스트들을 인가하도록 제 2 동작 모드로 동작가능한, 상기 제 2 세트의 L/2개의 병렬-대-직렬 컨버터들을 포함하는, 컴퓨터 시스템.
  42. 제 41 항에 있어서,
    상기 P는 8이고, 상기 L은 8이며, 상기 M은 4인, 컴퓨터 시스템.
  43. 제 41 항에 있어서,
    상기 L은 8이고 상기 M은 4이며, 상기 P는 상기 제 1 동작 모드에서 16이고 상기 P는 상기 제 2 동작 모드에서 8인, 컴퓨터 시스템.
  44. 제 41 항에 있어서,
    상기 P*M개의 저장 장치들은 P*M개의 플립-플롭들을 포함하는, 컴퓨터 시스템.
  45. 메모리 어레이로부터 제 1 동작 모드 또는 제 2 동작 모드 중 하나로 데이터를 전달하는 방법에 있어서,
    상기 제 1 동작 모드에서 제 1 세트의 2N개의 데이터 비트들을 프리페치하는 단계와;
    상기 제 2 동작 모드에서 제 2 세트의 N개의 데이터 비트들을 프리페치하는 단계와;
    상기 제 1 동작 모드에서, N/M개의 비트들의 각각의 버스트들에서 상기 제 1 세트의 2N개의 데이터 비트들을 2M개의 데이터 버스 단자들에 전달하는 단계와;
    상기 제 2 동작 모드에서, N/M개의 비트들의 M개의 버스트들에서 상기 제 2 세트의 데이터 비트들을 M개의 데이터 버스 단자들에 전달하는 단계를 포함하는, 데이터 전달 방법.
  46. 제 45 항에 있어서,
    상기 제 1 세트의 2N개의 데이터 비트들을 프리페칭하는 동작은,
    제 1 판독 동작시 상기 메모리 어레이로부터 N개의 데이터 비트들을 프리페치하는 단계와;
    제 2 판독 동작시 상기 메모리 어레이로부터 N개의 데이터 비트들을 프리페치하는 단계를 포함하는, 데이터 전달 방법.
  47. 제 45 항에 있어서,
    상기 제 1 세트의 2N개의 데이터 비트들을 프리페치하는 동작은 단일 판독 동작시 상기 메모리 어레이로부터 2N개의 데이터 비트들을 프리페치하는 단계를 포함하는, 데이터 전달 방법.
  48. 제 45 항에 있어서,
    상기 제 1 동작 모드에서 N/M개의 비트들의 각각의 버스트들에서 상기 제 1 세트의 데이터 비트들을 2M개의 데이터 버스 단자들에 전달하는 동작은,
    제 1 세트의 N개의 병렬 데이터 비트들을 전달하는 단계와;
    제 2 세트의 N개의 병렬 데이터 비트들을 전달하는 단계와;
    2N개의 전달된 데이터 비트들을 N/M개의 비트들을 각각 포함하는 2M개의 버스트들로 변환하는 단계와;
    상기 2M개의 버스트들의 각각을 각각의 데이터 버스 단자에 결합하는 단계를 포함하는, 데이터 전달 방법.
  49. 제 45 항에 있어서,
    상기 N은 32이고 상기 M은 4인, 데이터 전달 방법.
  50. 제 45 항에 있어서,
    상기 제 1 동작 모드에서 N/M개의 비트들의 각각의 버스트들에서 상기 제 1 세트의 데이터 비트들을 2M개의 데이터 버스 단자들에 전달하는 동작은,
    상기 메모리 어레이로부터 상기 제 1 세트의 N개의 병렬 데이터 비트들에서의 각각의 데이터 비트를 각각의 제 1 저장 장치들에 전달하는 단계와;
    상기 메모리 어레이로부터 상기 제 2 세트의 N개의 병렬 데이터 비트들에서의 각각의 데이터 비트를 각각의 제 2 저장 장치들에 전달하는 단계와;
    상기 제 1 저장 장치들의 N개의 데이터 비트들을 2M개의 병렬-대-직렬 컨버터들에 전달하는 단계와;
    상기 제 2 저장 장치들의 N개의 데이터 비트들을 상기 2M개의 병렬-대-직렬 컨버터들에 전달하는 단계와;
    상기 2N개의 전달된 데이터 비트들을 N/M개의 비트들을 각각 포함하는 2M개의 버스트의 직렬 데이터로 변환시키기 위해 상기 2M개의 병렬-대-직렬 컨버터들을 사용하는 단계와;
    상기 2M개의 버스트들을 각각의 데이터 버스 단자들에 인가하는 단계를 포함하는, 데이터 전달 방법.
  51. 메모리 어레이로부터의 데이터를 데이터 버스 단자들에 결합하는 방법에 있어서,
    제 1 동작 모드에서는 2N개의 비트들의 데이터를, 그리고 제 2 동작 모드에서는 N개의 비트들의 데이터를 어레이로부터 전달하는 단계로서, 상기 데이터는 M개의 비트들의 폭을 각각 갖는 X 세트의 버스들을 통해 전달되는, 상기 전달 단계와;
    상기 전달된 병렬 데이터를 직렬 데이터로 변환하는 단계와;
    직렬 데이터의 각각의 버스트들을 상기 제 1 동작 모드에서는 2Y개의 데이터 버스 단자들에 그리고 상기 제 2 동작 모드에서는 Y개의 데이터 버스 단자들에 인가하는 단계로서, 상기 버스트들의 각각은 N/Y개의 비트들을 포함하는, 상기 인가 단계를 포함하는, 데이터 결합 방법.
  52. 제 51 항에 있어서,
    상기 어레이로부터 상기 데이터 비트들을 전달하는 동작은 M개의 비트들의 폭을 각각 갖는 N/M개 세트의 버스들을 통해 상기 데이터 비트들을 전달하는 단계를 포함하는, 데이터 결합 방법.
  53. 제 51 항에 있어서,
    상기 제 1 동작 모드에서 상기 어레이로부터 2N개의 비트들의 데이터를 전달하는 동작은,
    제 1 판독 동작시 상기 메모리 어레이로부터 N개의 데이터 비트들을 전달하는 단계와;
    제 2 판독 동작시 상기 메모리 어레이로부터 N개의 데이터 비트들을 전달하는 단계를 포함하는, 데이터 결합 방법.
  54. 제 51 항에 있어서,
    상기 제 1 동작 모드에서 어레이로부터 2N개의 비트들의 데이터를 전달하는 동작은 단일 판독 동작시 상기 메모리 어레이로부터 2N개의 비트들의 데이터를 전달하는 단계를 포함하는, 데이터 결합 방법.
  55. 제 51 항에 있어서,
    상기 제 1 동작 모드에서 상기 어레이로부터 2N개의 비트들의 데이터를 전달하는 동작은,
    제 1 판독 동작시 상기 메모리 어레이로부터 제 1 저장 장치로 N개의 데이터 비트들을 전달하는 단계와;
    제 2 판독 동작시 상기 메모리 어레이로부터 제 2 저장 장치로 N개의 데이터 비트들을 전달하는 단계와;
    상기 제 1 저장 장치 및 상기 제 2 저장 장치로부터 상기 2N개의 비트들의 데이터를 전달하는 단계를 포함하는, 데이터 결합 방법.
  56. 제 55 항에 있어서,
    상기 제 1 저장 장치 및 제 2 저장 장치로부터 2N개의 비트들의 데이터를 전달하는 동작은,
    상기 제 1 저장 장치로부터 N-비트 버스를 통해 N개의 데이터 비트들을 전달하는 단계와;
    상기 제 2 저장 장치로부터 N-비트 버스를 통해 N개의 데이터 비트들을 전달하는 단계를 포함하는, 데이터 결합 방법.
  57. 제 51 항에 있어서,
    상기 N은 32이고, 상기 M은 4이고, 상기 Y는 4인, 데이터 결합 방법.
  58. 제 51 항에 있어서,
    상기 제 1 동작 모드에서 상기 어레이로부터 2N개의 비트들의 데이터를 전달하고 상기 제 2 동작 모드에서 N개의 비트들의 정보를 전달하는 동작은,
    상기 제 1 동작 모드에서 제 1 판독 동작시 상기 메모리 어레이로부터 N개의 데이터 비트들을 전달하는 단계와,
    상기 제 1 동작 모드에서 제 2 판독 동작시 상기 메모리 어레이로부터 N개의 데이터 비트들을 전달하는 단계와,
    상기 제 2 동작 모드에서 제 1 판독 동작시 상기 메모리 어레이로부터 N개의 데이터 비트들을 전달하는 단계를 포함하는, 데이터 결합 방법.
  59. 제 51 항에 있어서,
    상기 제 1 동작 모드에서 상기 어레이로부터 2N개의 비트들의 데이터를 전달하고 상기 제 2 동작 모드에서 N개의 비트들의 정보를 전달하는 동작은,
    상기 제 1 동작 모드에서 제 1 판독 동작시 상기 메모리 어레이로부터 2N개의 데이터 비트들을 전달하는 단계와;
    상기 제 2 동작 모드에서 제 1 판독 동작시 상기 메모리 어레이로부터 N개의 데이터 비트들을 전달하는 단계를 포함하는, 데이터 결합 방법.
  60. 제 51 항에 있어서,
    상기 제 1 동작 모드에서 상기 어레이로부터 2N개의 비트들의 데이터를 전달하고 상기 제 2 동작 모드에서 N개의 비트들의 정보를 전달하는 동작은,
    상기 제 1 동작 모드에서 제 1 판독 동작시 상기 메모리 어레이로부터 저장 장치에 제 1 세트의 N개의 데이터 비트들을 전달하는 단계와;
    상기 제 1 동작 모드에서 상기 저장 장치로부터 상기 제 1 세트의 상기 N개의 데이터 비트들을 전달하는 단계와;
    상기 제 1 동작 모드에서 제 2 판독 동작시 상기 메모리 어레이로부터 저장 장치에 제 2 세트의 N개의 데이터 비트들을 전달하는 단계와;
    상기 제 2 동작 모드에서 제 1 판독 동작시 상기 메모리 어레이로부터 상기 저장 장치에 제 1 세트의 N개의 데이터 비트들을 전달하는 단계와;
    상기 제 1 동작 모드에서 상기 저장 장치로부터 상기 제 1 세트의 상기 N개의 데이터 비트들을 전달하는 단계를 포함하는, 데이터 결합 방법.
  61. 삭제
  62. 메모리 어레이로부터의 데이터를 데이터 버스 단자들에 결합하는 방법에 있어서,
    제 1 동작 모드에서는 2N개의 비트들의 병렬 데이터를, 그리고 제 2 동작 모드에서는 N개의 비트들의 병렬 데이터를 어레이로부터 전달하는 단계로서, 상기 병렬 데이터는 폭(N)을 갖는 버스를 사용하여 상기 어레이로부터 전달되는, 상기 전달 단계와;
    상기 전달된 병렬 데이터를 직렬 데이터로 변환하는 단계와;
    상기 제 1 동작 모드에서는 2M개의 데이터 버스 단자들에, 그리고 상기 제 2 동작 모드에서는 M개의 데이터 버스 단자들에 직렬 데이터의 각각의 버스트들을 인가하는 단계로서, 상기 각각의 버스트들은 N/M개의 비트들을 포함하는, 상기 인가 단계를 포함하는, 데이터 결합 방법.
  63. 제 62 항에 있어서,
    상기 어레이로부터 상기 데이터 비트들을 전달하는 동작은 M개의 비트들의 폭을 각각 갖는 N/M개 세트의 버스들을 통해 상기 데이터 비트들을 전달하는 단계를 포함하는, 데이터 결합 방법.
  64. 제 62 항에 있어서,
    상기 제 1 동작 모드에서 상기 어레이로부터 2N개의 비트들의 데이터를 전달하는 동작은,
    제 1 판독 동작시 상기 메모리 어레이로부터 N개의 데이터 비트들을 전달하는 단계와;
    제 2 판독 모드에서 상기 메모리 어레이로부터 N개의 데이터 비트들을 전달하는 단계를 포함하는, 데이터 결합 방법.
  65. 제 62 항에 있어서,
    상기 제 1 동작 모드에서 상기 어레이로부터 2N개의 비트들의 데이터를 전달하는 동작은 단일 판독 동작시 상기 메모리 어레이로부터 2N개의 데이터 비트들을 전달하는 단계를 포함하는, 데이터 결합 방법.
  66. 제 62 항에 있어서,
    상기 제 1 동작 모드에서 상기 어레이로부터 2N개의 비트들의 데이터를 전달하는 동작은,
    제 1 판독 동작시 상기 메모리 어레이로부터 제 1 저장 장치로 N개의 데이터 비트들을 전달하는 단계와;
    제 2 판독 동작시 상기 메모리 어레이로부터 제 2 저장 장치로 N개의 데이터 비트들을 전달하는 단계와;
    상기 제 1 저장 장치 및 제 2 저장 장치로부터 상기 2N개의 비트들의 데이터를 전달하는 단계를 포함하는, 데이터 결합 방법.
  67. 제 62 항에 있어서,
    상기 어레이로부터 2N개의 비트들의 데이터를 전달하는 동작은,
    상기 어레이로부터 N-비트 버스를 통해 N개의 데이터 비트들을 전달하는 단계와;
    상기 어레이로부터 N-비트 버스를 통해 N개의 데이터 비트들을 전달하는 단계를 포함하는, 데이터 결합 방법.
  68. 제 62 항에 있어서,
    상기 N은 32이고 상기 M은 4인, 데이터 결합 방법.
  69. 제 62 항에 있어서,
    상기 제 1 동작 모드에서 상기 어레이로부터 2N개의 비트들의 데이터를 전달하고 제 2 동작 모드에서 N개의 비트들의 정보를 전달하는 동작은,
    상기 제 1 동작 모드에서 제 1 판독 동작시 상기 메모리 어레이로부터 N개의 데이터 비트들을 전달하는 단계와;
    상기 제 1 동작 모드에서 제 2 판독 동작시 상기 메모리 어레이로부터 N개의 데이터 비트들을 전달하는 단계와;
    상기 제 2 동작 모드에서 제 1 판독 동작시 상기 메모리 어레이로부터 N개의 데이터 비트들을 전달하는 단계를 포함하는, 데이터 결합 방법.
  70. 제 62 항에 있어서,
    상기 제 1 동작 모드에서 상기 어레이로부터 2N개의 비트들의 데이터를 전달하고 상기 제 2 동작 모드에서 N개의 비트들의 정보를 전달하는 동작은,
    상기 제 1 동작 모드에서 제 1 판독 동작시 상기 메모리 어레이로부터 2N개의 데이터 비트들을 전달하는 단계와;
    상기 제 2 동작 모드에서 제 1 판독 동작시 상기 메모리 어레이로부터 N개의 데이터 비트들을 전달하는 단계를 포함하는, 데이터 결합 방법.
  71. 제 62 항에 있어서,
    상기 제 1 동작 모드에서 상기 어레이로부터 2N개의 비트들의 데이터를 전달하고 상기 제 2 동작 모드에서 N개의 비트들의 정보를 전달하는 동작은,
    상기 제 1 동작 모드에서, 제 1 판독 동작시 상기 메모리 어레이로부터 저장 장치에 제 1 세트의 N개의 데이터 비트들을 전달하는 단계와;
    상기 제 1 동작 모드에서, 상기 저장 장치로부터 상기 제 1 세트의 N개의 데이터 비트들을 전달하는 단계와;
    상기 제 1 동작 모드에서, 제 2 판독 동작시 상기 메모리 어레이로부터 상기 저장 장치에 제 2 세트의 N개의 데이터 비트들을 전달하는 단계와;
    상기 제 2 동작 모드에서, 제 1 판독 동작시 상기 메모리 어레이로부터 저장 장치에 제 1 세트의 N개의 데이터 비트들을 전달하는 단계와;
    상기 제 1 동작 모드에서, 상기 저장 장치로부터 상기 제 1 세트의 N개의 데이터 비트들을 전달하는 단계를 포함하는, 데이터 결합 방법.
  72. 제 62 항에 있어서,
    상기 제 1 동작 모드에서 N/M개 비트들의 각각의 버스트들에서 직렬 데이터의 버스트들을 2M개의 데이터 버스 단자들에 인가하는 동작은,
    상기 메모리 어레이로부터 각각의 제 1 저장 장치들에 제 1 세트의 N개의 병렬 데이터 비트들의 각각의 데이터 비트를 전달하는 단계와;
    상기 메모리 어레이로부터 각각의 제 2 저장 장치들에 제 2 세트의 N개의 병렬 데이터 비트들의 각각의 데이터 비트를 전달하는 단계와;
    2M개의 병렬-대-직렬 컨버터들에 상기 제 1 저장 장치들의 상기 N개의 데이터 비트들을 전달하는 단계와;
    2M개의 병렬-대-직렬 컨버터들에 상기 제 2 저장 장치들의 상기 N개의 데이터 비트들을 전달하는 단계와;
    상기 2N개의 전달된 데이터 비트들을 N/M개의 비트들을 각각 포함하는 직렬 데이터의 2M개의 버스트들로 변환하기 위해서 상기 2M개의 병렬-대-직렬 컨버터들을 사용하는 단계와;
    각각의 데이터 버스 단자들에 상기 2M개의 버스트들을 인가하는 단계를 포함하는, 데이터 결합 방법.
KR1020027015719A 2001-03-21 2002-03-12 메모리 장치 데이터 경로, 병렬-대-직렬 컨버터, 메모리 장치, 컴퓨터 시스템, 데이터 전달 방법, 데이터 결합 방법 KR100851512B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/814,566 2001-03-21
US09/814,566 US6515914B2 (en) 2001-03-21 2001-03-21 Memory device and method having data path with multiple prefetch I/O configurations
PCT/US2002/008050 WO2002078002A1 (en) 2001-03-21 2002-03-12 Memory device and method having data path with multiple prefetch i/o configurations

Publications (2)

Publication Number Publication Date
KR20030028473A KR20030028473A (ko) 2003-04-08
KR100851512B1 true KR100851512B1 (ko) 2008-08-11

Family

ID=25215447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027015719A KR100851512B1 (ko) 2001-03-21 2002-03-12 메모리 장치 데이터 경로, 병렬-대-직렬 컨버터, 메모리 장치, 컴퓨터 시스템, 데이터 전달 방법, 데이터 결합 방법

Country Status (7)

Country Link
US (11) US6515914B2 (ko)
EP (2) EP2224450B1 (ko)
JP (3) JP4415298B2 (ko)
KR (1) KR100851512B1 (ko)
AT (1) ATE470223T1 (ko)
DE (1) DE60236571D1 (ko)
WO (1) WO2002078002A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4106811B2 (ja) * 1999-06-10 2008-06-25 富士通株式会社 半導体記憶装置及び電子装置
US6515914B2 (en) * 2001-03-21 2003-02-04 Micron Technology, Inc. Memory device and method having data path with multiple prefetch I/O configurations
KR100419012B1 (ko) * 2001-07-19 2004-02-14 삼성전자주식회사 4비트 프리페치 기능을 가진 동기형 반도체 메모리 장치및 이 장치의 데이터 처리 방법
KR100468719B1 (ko) * 2002-01-11 2005-01-29 삼성전자주식회사 Ｎ 비트 프리페치 방식과 2ｎ 버스트 길이를 지원할 수있는 반도체 메모리 장치
AU2002345380A1 (en) * 2002-06-24 2004-01-06 Samsung Electronics Co., Ltd. Memory module having a path for transmitting high-speed data and a path for transmitting low-speed data and memory system having the memory module
JP2004118544A (ja) * 2002-09-26 2004-04-15 Renesas Technology Corp メモリシステム
US6931479B2 (en) * 2003-03-04 2005-08-16 Micron Technology, Inc. Method and apparatus for multi-functional inputs of a memory device
JPWO2005029311A1 (ja) * 2003-09-18 2006-11-30 松下電器産業株式会社 半導体メモリカード、半導体メモリ制御装置及び半導体メモリ制御方法
KR100666873B1 (ko) * 2003-12-24 2007-01-10 삼성전자주식회사 제1 이중 데이터 율 및 제2 이중 데이터 율 겸용싱크로너스 디램
US7054215B2 (en) * 2004-04-02 2006-05-30 Promos Technologies Pte. Ltd. Multistage parallel-to-serial conversion of read data in memories, with the first serial bit skipping at least one stage
KR100550643B1 (ko) 2004-09-06 2006-02-09 주식회사 하이닉스반도체 반도체메모리소자
JP4823530B2 (ja) * 2005-01-24 2011-11-24 ルネサスエレクトロニクス株式会社 半導体記憶装置及び半導体記憶システム
US7349289B2 (en) * 2005-07-08 2008-03-25 Promos Technologies Inc. Two-bit per I/O line write data bus for DDR1 and DDR2 operating modes in a DRAM
JP2007149206A (ja) * 2005-11-28 2007-06-14 Renesas Technology Corp 半導体記憶装置
KR100759780B1 (ko) * 2006-09-05 2007-09-20 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 데이터 입출력 방법
US7630257B2 (en) * 2006-10-04 2009-12-08 Texas Instruments Incorporated Methods and systems for accessing memory
ATE534887T1 (de) * 2007-01-19 2011-12-15 Sick Stegmann Gmbh Verfahren und vorrichtung zur parametrierung einer messeinrichtung
US7957216B2 (en) * 2008-09-30 2011-06-07 Intel Corporation Common memory device for variable device width and scalable pre-fetch and page size
KR101082106B1 (ko) * 2009-09-30 2011-11-10 주식회사 하이닉스반도체 뱅크액티브신호생성회로
JP5547569B2 (ja) * 2010-07-06 2014-07-16 株式会社メガチップス パラレルシリアル変換装置
JP2012128921A (ja) * 2010-12-17 2012-07-05 Toshiba Corp 半導体記憶装置
CN103129185B (zh) * 2011-12-05 2016-04-06 珠海天威技术开发有限公司 数据存储装置及其数据访问方法、成像设备
US11010304B2 (en) * 2018-01-09 2021-05-18 Intel Corporation Memory with reduced exposure to manufacturing related data corruption errors
US11217590B2 (en) * 2020-04-06 2022-01-04 Micron Technology, Inc. Semiconductor memory device and method of forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6125078A (en) 1998-11-27 2000-09-26 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device allowing control of operation mode in accordance with operation conditions of a system
KR20010050041A (ko) * 1999-11-09 2001-06-15 아끼구사 나오유끼 반도체 집적 회로 및 그 제어 방법

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US178274A (en) * 1876-06-06 Improvement in exhaust-pipes for steam-hammers
US135501A (en) * 1873-02-04 Improvement in clothes-pins
US4099028A (en) * 1977-04-21 1978-07-04 Hughes Aircraft Company Asynchronous multiplexer-demultiplexer
US4639919A (en) * 1983-12-19 1987-01-27 International Business Machines Corporation Distributed pattern generator
US4638381A (en) * 1984-08-06 1987-01-20 General Electric Company Storage of digitized video images on disk
US5717440A (en) * 1986-10-06 1998-02-10 Hitachi, Ltd. Graphic processing having apparatus for outputting FIFO vacant information
US5046023A (en) * 1987-10-06 1991-09-03 Hitachi, Ltd. Graphic processing system having bus connection control capable of high-speed parallel drawing processing in a frame buffer and a system memory
US4789960A (en) * 1987-01-30 1988-12-06 Rca Licensing Corporation Dual port video memory system having semi-synchronous data input and data output
US4821226A (en) * 1987-01-30 1989-04-11 Rca Licensing Corporation Dual port video memory system having a bit-serial address input port
US4924464A (en) * 1989-03-13 1990-05-08 American Telephone And Telegraph Company Technique for converting either way between a plurality of N synchronized serial bit streams and a parallel TDM format
JP2516683B2 (ja) * 1989-06-20 1996-07-24 パイオニア株式会社 デジタル画像再生装置
JP3350045B2 (ja) * 1990-10-11 2002-11-25 株式会社日立製作所 半導体記憶装置
JP2740063B2 (ja) * 1990-10-15 1998-04-15 株式会社東芝 半導体記憶装置
JPH06111581A (ja) * 1992-09-30 1994-04-22 Mitsubishi Electric Corp 半導体記憶装置
US5544091A (en) * 1993-03-05 1996-08-06 Casio Computer Co., Ltd. Circuit scale reduction for bit-serial digital signal processing
US5537555A (en) * 1993-03-22 1996-07-16 Compaq Computer Corporation Fully pipelined and highly concurrent memory controller
US5732041A (en) * 1993-08-19 1998-03-24 Mmc Networks, Inc. Memory interface unit, shared memory switch system and associated method
US5619496A (en) * 1994-06-10 1997-04-08 Harris Corporation Integrated network switch having mixed mode switching with selectable full frame/half frame switching
US5651138A (en) * 1994-08-31 1997-07-22 Motorola, Inc. Data processor with controlled burst memory accesses and method therefor
US5553070A (en) * 1994-09-13 1996-09-03 Riley; Robert E. Data link module for time division multiplexing control systems
JPH0973776A (ja) * 1995-09-07 1997-03-18 Mitsubishi Electric Corp 同期型半導体記憶装置
JPH09311816A (ja) * 1996-05-24 1997-12-02 Canon Inc メモリインターフェイス
US5923899A (en) * 1996-08-13 1999-07-13 Micron Technology, Inc. System for generating configuration output signal responsive to configuration input signal, enabling configuration, and providing status signal identifying enabled configuration responsive to the output signal
JP4052697B2 (ja) * 1996-10-09 2008-02-27 富士通株式会社 信号伝送システム、および、該信号伝送システムのレシーバ回路
US6101192A (en) * 1997-04-25 2000-08-08 Advanced Micro Devices, Inc. Network router with partitioned memory for optimized data storage and retrieval
US6032274A (en) * 1997-06-20 2000-02-29 Micron Technology, Inc. Method and apparatus for compressed data testing of more than one memory array
DE19733748C2 (de) * 1997-08-04 1999-07-15 Bosch Gmbh Robert Datenübertragungsvorrichtung
JPH11176158A (ja) * 1997-12-10 1999-07-02 Fujitsu Ltd ラッチ回路、データ出力回路及びこれを有する半導体装置
US6339819B1 (en) * 1997-12-17 2002-01-15 Src Computers, Inc. Multiprocessor with each processor element accessing operands in loaded input buffer and forwarding results to FIFO output buffer
US6327205B1 (en) * 1998-03-16 2001-12-04 Jazio, Inc. Signal latching of high bandwidth DRAM arrays when skew between different components is higher than signal rate
TW430815B (en) * 1998-06-03 2001-04-21 Fujitsu Ltd Semiconductor integrated circuit memory and, bus control method
JP4075140B2 (ja) * 1998-06-25 2008-04-16 富士通株式会社 電子装置及び半導体記憶装置
US6185149B1 (en) * 1998-06-30 2001-02-06 Fujitsu Limited Semiconductor integrated circuit memory
JP4260247B2 (ja) * 1998-09-02 2009-04-30 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
US6931002B1 (en) * 1998-12-08 2005-08-16 Daniel S. Simpkins Hybrid switching
JP3557114B2 (ja) 1998-12-22 2004-08-25 株式会社東芝 半導体記憶装置
JP2000260181A (ja) * 1999-03-08 2000-09-22 Toshiba Corp 同期型半導体記憶装置
JP3813758B2 (ja) * 1999-04-12 2006-08-23 エルピーダメモリ株式会社 半導体記憶装置
JP4748828B2 (ja) 1999-06-22 2011-08-17 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4282170B2 (ja) * 1999-07-29 2009-06-17 株式会社ルネサステクノロジ 半導体装置
EP1258145B1 (en) * 1999-12-14 2006-07-05 General Instrument Corporation Mpeg re-multiplexer having multiple inputs and multiple outputs
KR100372247B1 (ko) * 2000-05-22 2003-02-17 삼성전자주식회사 프리페치 동작모드를 가지는 반도체 메모리 장치 및 메인데이터 라인수를 줄이기 위한 데이터 전송방법
EP1564749B8 (en) * 2000-12-20 2009-02-18 Fujitsu Microelectronics Limited Multi-port memory based on DRAM core
JP2002190194A (ja) * 2000-12-20 2002-07-05 Mitsubishi Electric Corp データ処理回路
US7120761B2 (en) * 2000-12-20 2006-10-10 Fujitsu Limited Multi-port memory based on DRAM core
US7047330B2 (en) 2001-03-06 2006-05-16 Ati Technologies, Inc. System for digital stream transmission and method thereof
US6895522B2 (en) * 2001-03-15 2005-05-17 Micron Technology, Inc. Method and apparatus for compensating duty cycle distortion in a data output signal from a memory device by delaying and distorting a reference clock
US6515914B2 (en) * 2001-03-21 2003-02-04 Micron Technology, Inc. Memory device and method having data path with multiple prefetch I/O configurations
US6606272B2 (en) * 2001-03-29 2003-08-12 G-Link Technology Method and circuit for processing output data in pipelined circuits
US6934900B1 (en) * 2001-06-25 2005-08-23 Global Unichip Corporation Test pattern generator for SRAM and DRAM
KR100393232B1 (ko) * 2001-10-23 2003-07-31 삼성전자주식회사 제1 또는 제2메모리 아키텍쳐로의 구현이 가능한 반도체메모리 장치 및 이를 이용한 메모리 시스템
US6953111B2 (en) * 2002-03-22 2005-10-11 Yoshida Sports, Inc. Protective structure for a travel case
GB2394323B (en) * 2002-10-14 2004-09-22 Elan Digital Systems Ltd High-throughput uart interfaces
DE10318603B4 (de) 2003-04-24 2005-03-10 Infineon Technologies Ag Eingangsempfängerschaltung
US7054202B2 (en) 2003-06-03 2006-05-30 Samsung Electronics Co., Ltd. High burst rate write data paths for integrated circuit memory devices and methods of operating same
US6956518B1 (en) * 2004-03-31 2005-10-18 Silicon Labs Cp, Inc. Method and apparatus for subclocking a SAR analog-to-digital converter
US20070014168A1 (en) * 2005-06-24 2007-01-18 Rajan Suresh N Method and circuit for configuring memory core integrated circuit dies with memory interface integrated circuit dies
US7957216B2 (en) * 2008-09-30 2011-06-07 Intel Corporation Common memory device for variable device width and scalable pre-fetch and page size

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6125078A (en) 1998-11-27 2000-09-26 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device allowing control of operation mode in accordance with operation conditions of a system
KR20010050041A (ko) * 1999-11-09 2001-06-15 아끼구사 나오유끼 반도체 집적 회로 및 그 제어 방법
US6252804B1 (en) 1999-11-09 2001-06-26 Fujitsu Limited Semiconductor integrated circuit, and method of controlling same

Also Published As

Publication number Publication date
JP5625163B2 (ja) 2014-11-19
US20030043659A1 (en) 2003-03-06
US20030043669A1 (en) 2003-03-06
US20020135501A1 (en) 2002-09-26
ATE470223T1 (de) 2010-06-15
US20050122814A1 (en) 2005-06-09
EP1312091B8 (en) 2010-07-14
US20080089158A1 (en) 2008-04-17
US6693836B2 (en) 2004-02-17
DE60236571D1 (de) 2010-07-15
EP1312091B1 (en) 2010-06-02
US20030048668A1 (en) 2003-03-13
JP2004519811A (ja) 2004-07-02
US6882579B2 (en) 2005-04-19
EP2224450A3 (en) 2010-10-06
US6515914B2 (en) 2003-02-04
US20070058469A1 (en) 2007-03-15
EP1312091A4 (en) 2006-02-15
US6665223B2 (en) 2003-12-16
US7151707B2 (en) 2006-12-19
EP2224450A2 (en) 2010-09-01
US20050122789A1 (en) 2005-06-09
JP2012248267A (ja) 2012-12-13
JP4415298B2 (ja) 2010-02-17
US7310276B2 (en) 2007-12-18
EP2224450B1 (en) 2012-12-26
JP2010015685A (ja) 2010-01-21
US6683814B2 (en) 2004-01-27
US6690609B2 (en) 2004-02-10
US7457172B2 (en) 2008-11-25
EP1312091A1 (en) 2003-05-21
US20040095816A1 (en) 2004-05-20
KR20030028473A (ko) 2003-04-08
US20060082478A1 (en) 2006-04-20
US7031215B2 (en) 2006-04-18
US7038966B2 (en) 2006-05-02
US20030043658A1 (en) 2003-03-06
WO2002078002A1 (en) 2002-10-03

Similar Documents

Publication Publication Date Title
KR100851512B1 (ko) 메모리 장치 데이터 경로, 병렬-대-직렬 컨버터, 메모리 장치, 컴퓨터 시스템, 데이터 전달 방법, 데이터 결합 방법
KR100518397B1 (ko) 반도체 메모리 장치 및 제어 방법
US5926434A (en) Synchronous semiconductor memory device capable of reducing electricity consumption on standby
KR100203392B1 (ko) 프로그램 가능한 메모리 타이밍
US7966446B2 (en) Memory system and method having point-to-point link
US20090010092A1 (en) Address counter, semiconductor memory device having the same, and data processing system
JP4032102B2 (ja) ランダム・アクセス・メモリに対するマルチビット・ブロック書込み
US7003643B1 (en) Burst counter controller and method in a memory device operable in a 2-bit prefetch mode
KR20000077284A (ko) 반도체 메모리
US6504767B1 (en) Double data rate memory device having output data path with different number of latches
US5629894A (en) Memory module having read-modify-write function
US7593283B2 (en) Semiconductor memory device
KR100572320B1 (ko) 동시에 리드와 라이트가 가능한 반도체메모리장치
JPH05274863A (ja) ダイナミック型半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee