JP5039403B2 - 平面状にアクセスラインを具備したメモリセル - Google Patents

平面状にアクセスラインを具備したメモリセル Download PDF

Info

Publication number
JP5039403B2
JP5039403B2 JP2007071999A JP2007071999A JP5039403B2 JP 5039403 B2 JP5039403 B2 JP 5039403B2 JP 2007071999 A JP2007071999 A JP 2007071999A JP 2007071999 A JP2007071999 A JP 2007071999A JP 5039403 B2 JP5039403 B2 JP 5039403B2
Authority
JP
Japan
Prior art keywords
cell
bit line
word line
memory cell
shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007071999A
Other languages
English (en)
Other versions
JP2007194657A (ja
Inventor
ジョン オコナー ケビン
Original Assignee
アルカテル−ルーセント ユーエスエー インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルカテル−ルーセント ユーエスエー インコーポレーテッド filed Critical アルカテル−ルーセント ユーエスエー インコーポレーテッド
Publication of JP2007194657A publication Critical patent/JP2007194657A/ja
Application granted granted Critical
Publication of JP5039403B2 publication Critical patent/JP5039403B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、ＲＡＭデバイスに関し、特に複数のアクセスライン対を具備する、マルチポートのＳＲＡＭデバイスに関する。
二重ポートのＳＲＡＭセルが従来のＳＲＡＭデバイスと異なる点は、第２の読出または書込（またはその両方）用のパスがセルに接続できるよう設計された第２の組のアクセスデバイス（例：トランジスタ）を有する点である。セルは、シリコン基板と同一レベル上に配置されたすべてのアクセスデバイスと同一平面状にある。これは、各セルに対しすべての相互接続の少なくとも一部が共通の相互接続レベルを占有する必要があることを意味する。デバイスが小さくなるにつれて、導体間のスペースも小さくなり、その結果ランナー（導体）間のクロストークが設計上問題となっている。この問題は同一セル領域内に、第２の対のアクセスランナーを有するデュアルポートデバイスにおいて特に顕著である。
通常の二重ポートＳＲＡＭにおいては、この第２の対のアクセスラインはビットラインである。このセルに対する相互接続構造のレイアウトは、セルごとに４本のビットラインと２本のワードラインとを具備する点で非対称である。あるデザインルールで最小のセルサイズを維持するためには、４本のビットラインがもっとも近接して配置される。ワードラインは広がって配置され好ましくない容量性の相互作用は回避される。しかし、電気的な観点からすると、ビットライン間のスペースは、読出用のビットラインの電圧は比較的小さいが書込用ビットラインの電圧の振れは両方とも大きいため、必要とされる程広くはない。かくして好ましくない容量性結合にもっとも敏感なラインは、他のライン（通常書込用ビットライン）に近接して配置された読出用ビットラインである。
二重ポートのＳＲＡＭにおいて、近接して配置されたランナー間の容量性結合を減らす手段により、セルの寸法の最適化が図られ設計の自由度が増す。
本発明の目的は、アクセスライン間の容量性結合を低減した二重ポートＳＲＡＭを提供することである。このアクセスラインはビットラインである。
本発明は、ビットラインを一定電圧のランナーでシールドする。このランナーは、レベル間の相互接続を介して接地電圧あるいは電源電圧に接続される。そのため、セル内では「デッドエンド」となっている。ワードラインもまた同様な方法によりシールドされる。
図１に、読出用ワードライン１１と書込用ワードライン１２とを具備するセルのレイアウトを示す。ＶＤＤは１４でＶＳＳは１５で示される。第一対のビットラインは図の左側から第１書込ビットライン１８と第１読出ビットライン１９でアクセスされる。第２対のビットラインは、第２書込ビットライン２１と第２読出ビットライン２２で図の右側からアクセスされる。３１〜３９は、８個のトランジスタを示す。同図においては、トランジスタ３１、３２は、ｐチャネルデバイスであり、残りのトランジスタ３３〜３９は、ｎチャネルデバイスである。これらのトランジスタの構造は従来公知のものであり、セルの設計もまた従来公知のものである。これらのセルの設計的特徴は詳述しないが、その理由は本発明は、セルの相互接続に関するものだからである。
図１の回路のセルのレイアウトを図２に示す。ビットラインとワードラインとＶＤＤとＶＳＳのラインの相互接続のみを示す。同図においてこれらの相互接続は、第２次と第３次の金属レベルで行われる。第０次の金属レベルは、ゲートレベルであり、第１次の金属レベルは、ソース／ドレインの相互接続レベルである。本発明の解決すべき問題は、第２次金属レベルで表れる。もっとも厳しい結合問題は、図２に示すようにビットラインで発生する。アクセスラインは、図１と同一番号を付している。接点パッド２５が点線で示されている。第２読出ビットライン２２と第１書込ビットライン１８と第１読出ビットライン１９と第２書込ビットライン２１が容量性結合の影響をもっとも受けやすい。
これらの問題は本発明によれば、容量性結合の影響をもっとも受けやすいビットライン間に、シールド用ランナーを付加しこのシールド用ランナーを一定電位（例えばＶＤＤまたはＶＳＳ）に維持することにより解決される。これを行うレイアウトを図３に示す。図３では図２と同一番号を用いた。かくして付加されたビットラインシールドは、５１で示され、第２読出ビットライン２２と第１書込ビットライン１８との間のシールドとして機能し、別のビットラインシールド５３は、第１読出ビットライン１９と第２書込ビットライン２１との間のシールドとして機能する。これらのシールド用ランナー５１，５３は、ビットラインと同一構造を有し、同一プロセスのステップを用いて、同一金属レベル上に形成される。
かくして、これらのシールド用ランナー５１，５３を形成するのに余分な処理ステップは必要とされない。接点用パッド５５により、シールド用ランナー５１，５３をＶＤＤまたはＶＳＳへレベル間相互接続することが可能となる。ＶＤＤまたはＶＳＳは、シールド用ランナー５１，５３に接続されたセル構造内の定電位である。しかし固定電位を有する他のノードも用いることができる。
図２と図３を比較すると、セルの寸法とセル全体の設計は変化していないことがわかる。多くのセルの設計においては、シールド用ランナー５１，５３のスペースは、セルのデザイン内に組み込まれている。すなわちビットラインは、デザインルールで許されるよりも間をあけて配置され、それによりライン間の過剰な容量性結合を回避している。このような場合ビットラインのスペースは、本発明のシールド用ランナー５１，５３を用いることにより小さくなる。
図面からわかるように、接点パッド５５はデッドエンドのシールド用ランナー５１，５３を利用するため、再配置される。図に示された配置においては、隣接するビットライン１８，１９，２１，２２の５０％以上がシールドされている。別法として、シールド用ランナー５１，５３は、ビットライン１８，１９，２１，２２の全長にわたって伸び、ビットライン全長をシールドしてもよい。
同様なアプローチを用いて、ワードライン１１，１２も電気的にシールドすることができる。容量性結合の問題は、ワードラインのクロストークではあまり厳しくはないが、ある種の回路設計では、ワードラインにおいて本発明により利点がある。
比較のために標準のワードラインレイアウトを図４に示す。このレイアウトは、本発明の一実施例のデバイスの構造においては、第３次金属レベル用である。しかし必要によっては、アクセスラインの構造を反転して、ワードラインを第２じ金属レベルに、ビットラインを第３次金属レベルにパターン化することもできる。図４で用いられた参照番号は、図１〜３と同一部品を示す。
読出用ワードライン１１は書込用ワードライン１２に隣接しており、ＶＤＤバスは１４で、ＶＳＳバスは１５で示される。本発明によるワードライン１１，１２にシールドを施したものを図５に示し、同図においてはワードラインはＶＤＤに接続されたシールド用ランナー４１によりシールドされている。ワードラインの接点パッド４２は、シールド用ランナーを収納し、効率的なレイアウトを提供するために修正が施されている。図５のセルの全体サイズは、図４のセルと同じである。
ビットライン電極間の相互キャパシタンスと、ビットラインから接地への全キャパシタンスを測定することにより、シールドされていないセル構造とシールドされたセル構造の結合キャパシタンスと負荷キャパシタンスの両方を比較することができる。
測定は、本発明の標準的なデバイスで、その大きさが１３ｍｍ×１４ｍｍで、実際のものの約２２００倍で、比誘電率Ｋが大きい流体を誘電媒体として用いて行った。この方法は、ブリッジ装置を用いて正確に比較測定を行うために十分すぎる以上のキャパシタンスの換算値を与える。エチレングリコールとグリセロールの両方を用いて参照用に測定を行った。これにより比誘電率が４４（標準的な値に近い）となる。
この２つの条件は、第１次金属レベルと第２次金属レベルの層の下であるが接地基板より上のすべての層と構造体の影響を考慮に入れることを特徴とする。これは、接地面を効果的に上げるプレートを挿入することにより行われた。接地面はどこかに入らなければならない。これら２つの条件をｎｅａｒ条件とｆａｒ条件とする。
以下の表１〜３は、絶対測定値と相対的な効果（影響）とを表す。

表１ 絶対測定値
-----------------------------------------------------------------------
従来のセル（pf） 本発明のセル（pf）
-----------------------------------------------------------------------
キャップ ｆａｒ ｎｅａｒ ｆａｒ ｎｅａｒ
全キャパ ２６．０ ２８．０ ２８．０ ２９．５
相互キャパ ０．６５ ０．４２ ０．３４ ０．２８
-----------------------------------------------------------------------

表２ 絶対的な差（pf）
-----------------------------------------------------------------------
キャップ ｆａｒ ｎｅａｒ
全キャパ ２．０ １．５
相互キャパ −０．３２ −０．１４
-----------------------------------------------------------------------

表３ 相対的な差（pf）
-----------------------------------------------------------------------
キャップ ｆａｒ ｎｅａｒ
全キャパ ７．７％ ５．４％
相互キャパ −４８．５％ −３３．３％
-----------------------------------------------------------------------
表３から明らかなように、シールド用ランナーを加えることにより接地に対する全キャパシタンスの増加よりもはるかに大きな相互キャパシタンスの減少がみられる。この絶縁性の改良は、３０〜５０％のオーダーである。全キャパシタンスの影響は、書込ビットラインのドライバの強度を増加させることにより容易に解決できる。読出用ビットラインの負荷の５〜８％の増加は、読出パスの遅延が若干増加することあるいはセンス増幅器のゲインを増加させることになる。
本発明は、二重ポートのメモリデバイスを例に説明したが、マルチポートのデバイスすなわち３個以上のポートあるいは各セルに接続される３対以上のアクセスラインが有るようなものにも同様に適用できる。
本発明は、一対の隣接する導体に適用する場合に利点があり、その導体のうちの一方の導体は、セル駆動信号を搬送し（通常セル内にデータを書き込む）、他方の導体は、セル内のある状態を反映するセルからの信号を搬送する。これらの信号は大きく異なった信号強度を有し、有害なクロストークに感受性を有する。
二重ポートのＳＲＡＭの回路図。 標準のビットライン配置を示すＳＲＡＭセルのレイアウト図。 本発明の一実施例によるビットラインシールドを表すＳＲＡＭセルのレイアウト図。 標準のワードライン配置を表すＳＲＡＭセルのレイアウト図。 本発明によるワードラインシールドを表すＳＲＡＭセルのレイアウト図。
符号の説明
１１ 読出用ワードライン
１２ 書込用ワードライン
１４ ＶＤＤバス
１５ ＶＳＳバス
１８ 第１書込ビットライン
１９ 第１読出ビットライン
２１ 第２書込ビットライン
２２ 第２読出ビットライン
２５、５５ 接点パッド
３１〜３９ トランジスタ
４１、５１，５３ シールド用ランナー
４２ ワードライン用接点パッド

Claims (1)

  1. ｘ−ｙ方向にアクセスラインを具備したメモリセルにおいて、
    （Ａ）ｘ方向にのびる読出用ワードラインおよび書込用ワードラインと、
    （Ｂ）ｘ−ｙ平面のｙ方向にのびる一対の第１の書込用ビットラインおよびｘ−ｙ平面のｙ方向にのびる一対の第２の読出用ビットラインと、
    ここで、前記書込用ビットラインの各々は、前記読出用ビットラインの１つに隣接し、
    （Ｃ）前記一対の書込用ビットラインの各々と隣接する読出用ビットラインの間にのびる前記ｘ−ｙ平面のビットラインシールド用ランナーと、前記ビットラインシールド用ランナーの端部は、前記メモリセル内で終結し、
    （Ｄ）前記ビットラインシールド用ランナーの各々を、前記メモリセル内に位置する対応するコンタクトパッドを介して固定電位に直接接続する手段と、前記固定電位はＶｓｓまたはＶｄｄであり、
    （Ｅ）前記読出用ワードラインと前記書込用ワードラインの間にのびるワードラインのシールド用ランナーと、前記ワードラインのシールド用ランナーの端部は、前記メモリセル内で終結し、
    （Ｆ）前記ワードラインのシールド用ランナーの各々を、前記メモリセル内に位置する対応するコンタクトパッドを介して固定電位に直接接続する手段とを有し、前記固定電位はＶｓｓまたはＶｄｄである
    ことを特徴とするメモリセル。
JP2007071999A 1999-02-10 2007-03-20 平面状にアクセスラインを具備したメモリセル Expired - Fee Related JP5039403B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/247633 1999-02-10
US09/247,633 US5966317A (en) 1999-02-10 1999-02-10 Shielded bitlines for static RAMs

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000029413A Division JP2000236029A (ja) 1999-02-10 2000-02-07 平面状にアクセスラインを具備したメモリセル

Publications (2)

Publication Number Publication Date
JP2007194657A JP2007194657A (ja) 2007-08-02
JP5039403B2 true JP5039403B2 (ja) 2012-10-03

Family

ID=22935681

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000029413A Pending JP2000236029A (ja) 1999-02-10 2000-02-07 平面状にアクセスラインを具備したメモリセル
JP2007071999A Expired - Fee Related JP5039403B2 (ja) 1999-02-10 2007-03-20 平面状にアクセスラインを具備したメモリセル

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2000029413A Pending JP2000236029A (ja) 1999-02-10 2000-02-07 平面状にアクセスラインを具備したメモリセル

Country Status (5)

Country Link
US (1) US5966317A (ja)
EP (1) EP1028431B1 (ja)
JP (2) JP2000236029A (ja)
KR (1) KR100688738B1 (ja)
DE (1) DE60016061T2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11328967A (ja) * 1998-05-14 1999-11-30 Fujitsu Ltd 半導体記憶装置
US6262911B1 (en) 2000-06-22 2001-07-17 International Business Machines Corporation Method to statically balance SOI parasitic effects, and eight device SRAM cells using same
TW522546B (en) * 2000-12-06 2003-03-01 Mitsubishi Electric Corp Semiconductor memory
JP4083977B2 (ja) * 2000-12-20 2008-04-30 富士通株式会社 半導体集積回路及び配線決定方法
JP4278338B2 (ja) * 2002-04-01 2009-06-10 株式会社ルネサステクノロジ 半導体記憶装置
CN100520955C (zh) * 2002-09-12 2009-07-29 松下电器产业株式会社 存储装置
US20040070008A1 (en) * 2002-10-09 2004-04-15 Sun Microsystems, Inc. High speed dual-port memory cell having capacitive coupling isolation and layout design
JP4416428B2 (ja) * 2003-04-30 2010-02-17 株式会社ルネサステクノロジ 半導体記憶装置
US20050253287A1 (en) * 2004-05-11 2005-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-port SRAM cell structure
DE102005021825A1 (de) * 2005-05-11 2006-11-16 Infineon Technologies Ag Halbleiterspeichervorrichtung mit verbesserter Ladungserhaltung durch Bitleitungsabschirmung
KR101231242B1 (ko) * 2005-12-29 2013-02-08 매그나칩 반도체 유한회사 이웃한 비트라인간 캐패시티브 커플링노이즈를 방지한에스램셀
US7577040B2 (en) * 2006-07-18 2009-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Dual port memory device with reduced coupling effect
JP5362198B2 (ja) 2007-08-31 2013-12-11 ルネサスエレクトロニクス株式会社 半導体装置
JP5648460B2 (ja) * 2010-12-15 2015-01-07 セイコーエプソン株式会社 記憶装置、集積回路装置、及び電子機器
US20140299941A1 (en) * 2013-04-04 2014-10-09 Globalfoundries Inc. Sram cell with reduced voltage droop
EP2824313B1 (en) 2013-07-10 2017-09-06 Continental Automotive GmbH Fuel injection valve for a combustion engine
JP6963994B2 (ja) 2017-12-22 2021-11-10 ルネサスエレクトロニクス株式会社 半導体装置
US11257766B1 (en) 2020-08-21 2022-02-22 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61206254A (ja) * 1985-03-08 1986-09-12 Fujitsu Ltd 半導体記憶装置
JPS6325881A (ja) * 1986-07-17 1988-02-03 Nec Ic Microcomput Syst Ltd 半導体記憶装置
US5523968A (en) * 1988-05-07 1996-06-04 Seiko Epson Corporation IC semiconductor memory devices with maintained stable operation and lower operating current characteristics
JPH03152793A (ja) * 1989-11-09 1991-06-28 Nec Ic Microcomput Syst Ltd 半導体記憶装置
KR940008132B1 (ko) * 1991-11-28 1994-09-03 삼성전자 주식회사 신호선간의 잡음을 억제하는 메모리 소자
JPH08125130A (ja) * 1994-10-26 1996-05-17 Matsushita Electric Ind Co Ltd 半導体集積回路
JP2689945B2 (ja) * 1995-03-30 1997-12-10 日本電気株式会社 半導体記憶装置
JPH097373A (ja) * 1995-06-20 1997-01-10 Oki Electric Ind Co Ltd 半導体記憶装置
JP3154650B2 (ja) * 1995-09-07 2001-04-09 富士通株式会社 半導体装置
JPH09162305A (ja) * 1995-12-08 1997-06-20 Mitsubishi Electric Corp 半導体記憶装置
JP3852729B2 (ja) * 1998-10-27 2006-12-06 富士通株式会社 半導体記憶装置

Also Published As

Publication number Publication date
EP1028431B1 (en) 2004-11-24
US5966317A (en) 1999-10-12
DE60016061T2 (de) 2005-11-03
EP1028431A3 (en) 2001-05-23
KR100688738B1 (ko) 2007-02-28
JP2007194657A (ja) 2007-08-02
KR20000057971A (ko) 2000-09-25
DE60016061D1 (de) 2004-12-30
JP2000236029A (ja) 2000-08-29
EP1028431A2 (en) 2000-08-16

Similar Documents

Publication Publication Date Title
JP5039403B2 (ja) 平面状にアクセスラインを具備したメモリセル
US6069834A (en) Semiconductor IC device having a memory and a logic circuit implemented with a single chip
US20190088585A1 (en) Memory Circuits and Routing of Conductive Layers Thereof
US5815428A (en) Semiconductor memory device having hierarchical bit line structure
US6084820A (en) Dual port memory device with vertical shielding
US6606276B2 (en) SRAM device using MIS transistors
US8310853B2 (en) Layout structure of bit line sense amplifiers for a semiconductor memory device
US5909388A (en) Dynamic random access memory circuit and methods therefor
US4418399A (en) Semiconductor memory system
US5973953A (en) Semiconductor memory device having improved bit line structure
EP0079775B1 (en) Protection against erroneous signal generation in semiconductor devices
US6275407B1 (en) Semiconductor memory device having sense and data lines for use to read and write operations
US6630704B2 (en) Semiconductor device
US20200211625A1 (en) Apparatuses and methods for sense line architectures for semiconductor memories
US6438042B1 (en) Arrangement of bitline boosting capacitor in semiconductor memory device
US20040037123A1 (en) Integrated circuit devices including equalization/precharge circuits for improving signal transmission
KR20010088298A (ko) 반도체 집적 회로
US5963494A (en) Semiconductor memory having bitline precharge circuit
US6304478B1 (en) Layout for a semiconductor memory
US11984188B2 (en) Semiconductor device having sense amplifier
US6865102B1 (en) Static semiconductor storage device
US20230298635A1 (en) Memory device and method for forming sense amplifiers of memory device
KR20020071181A (ko) 계층적 비트 라인 구조를 갖는 반도체 메모리 소자
KR910000651B1 (ko) 반도체기억장치의 기준전위발생회로
US7012826B2 (en) Bitline twisting structure for memory arrays incorporating reference wordlines

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100906

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101203

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110304

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111019

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120119

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120611

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120709

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees