JP4971758B2 - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP4971758B2 JP4971758B2 JP2006317368A JP2006317368A JP4971758B2 JP 4971758 B2 JP4971758 B2 JP 4971758B2 JP 2006317368 A JP2006317368 A JP 2006317368A JP 2006317368 A JP2006317368 A JP 2006317368A JP 4971758 B2 JP4971758 B2 JP 4971758B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- converter
- phase
- disturbance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Rectifiers (AREA)
Description
本発明は電力変換装置に関し、特に単相交流を直流に変換する中性点クランプ式電力変換装置の制御装置に関する。
一般的によく知られている中性点クランプ式の単相交流コンバータ（以下３レベルコンバータ）と制御装置の構成を図８に示す。
この装置は、単相交流電源１と、単相交流電源に接続されたリアクトル２と、フルブリッジ結線の３レベルコンバータ３・４と、３レベルコンバータの直流側に直列接続された２つの平滑コンデンサ５・６と、この平滑コンデンサを直流電源とする負荷７と、単相交流電源の電圧を検出する交流電圧検出器８と、平滑コンデンサの電圧を検出する直流電圧検出器９・１０と、リアクトルに流れる交流電流を検出する電流検出器１１を備えている。
また、直流全電圧指令値Ｖｄ＊を１／２に分割するゲイン２０と、１／２に分割された直流電圧指令値と直流電圧検出器９・１０の出力Ｖｄｐ、Ｖｄｎとの差を求める減算器２１・２２と、減算器２１・２２の出力がゼロになるように制御する直流電圧制御器（ＡＶＲ）２３・２４と、ＡＶＲ２３・２４の出力Ｉｓｐ＊、Ｉｓｎ＊の和を求める加算器２５と差を求める減算器２６と、減算器２６の出力を加算器２５の出力で割る除算器２７を備えている。
また、交流電圧検出器８の出力ｅｓより交流電圧の位相θを求める位相同期器（ＰＬＬ）３０と、ＰＬＬ３０の出力θより正弦波を発生させる正弦波発生器３１と、加算器２５の出力Ｉｓ＊と正弦波発生器３１の出力ｓｉｎθとの積を求める乗算器３２と、乗算器３２の出力ｉｓ＊と電流検出器１１の出力ｉｓとの差を求める減算器３３と、減算器３３の出力がゼロになるように制御する電流制御器（ＡＣＲ）３４と、交流電圧検出器８の出力ｅｓとＡＣＲ３４の出力との差を求める減算器３５を備えている。
また、直流電圧Ｖｄｐ、Ｖｄｎの和を求める加算器３６と、減算器３５の出力ｅｃを加算器３６の出力（直流全電圧）で除算して変調率ｙｍを求める除算器３７と、電流検出器の出力ｉｓの極性に応じて±１を出力する極性判別器３８と、除算器２７の出力ΔＹｍと極性判別器３６の出力との積を求める乗算器３９と、減算器３５の出力ｅｃと乗算器３７の出力との積を求める乗算器４０と、減算器３５の出力ｅｃの符号を反転出力する符号反転器４１と、減算器３５の出力ｅｃと乗算器３８の出力との和を求める加算器４２と、符号反転器３９の出力と乗算器３８の出力との和を求める加算器４３と加算器４２・４３の出力よりＵ・Ｖ相のＰＷＭパルスを生成するＰＷＭパルス発生器４４・４５によって構成されている。
また、３レベルコンバータは、Ｕ相ブリッジ３、Ｖ相ブリッジ４から構成されるフルブリッジ構成とし、それぞれ半導体スイッチＳｕ１〜３およびＳｖ１〜３より構成されている。
以上の構成により、負荷に供給する電圧、すなわち直流電圧ＶｄｐとＶｄｎの和（直流全電圧）を指令値Ｖｄ＊に一致させるとともに、交流電圧ｅｓに対する交流電流ｉｓの力率を力行時１、回生時−１に制御するものである。
しかしながら、平滑コンデンサ５・６の容量のばらつきや、負荷の大きさの相違、あるいは、半導体スイッチのスイッチングタイミングのばらつき等により、直流電圧ＶｄｐとＶｄｎのアンバランス（中性点電位変動）を生じてしまう。
直流電圧にアンバランスが生じると、コンバータを構成する半導体スイッチに過大な電圧が印加されるようになり、素子の耐圧を脅かすようになる。つまり、３レベルコンバータにとって、直流全電圧を一定に保つとともに、中性点電位を一定に保つ制御が必要である。
図８は、中性点電位制御の一つの従来例を示す。これは、直流電圧ＶｄｐとＶｄｎに対してそれぞれ直流電圧制御（ＡＶＲ）を行うもので、それぞれＶｄ＊／２に一致させるように制御すれば、直流全電圧一定（Ｖｄｐ＋Ｖｄｎ＝Ｖｄ＊）と中性点電位一定（Ｖｄｐ＝Ｖｄｎ＝Ｖｄ＊／２）を同時に実現することができる。
３レベルコンバータのスイッチング状態をＦｐｕ、Ｆｎｕ、Ｆｐｖ、Ｆｎｖの４つの状態変数で表すことにする。Ｕ相ブリッジのスイッチング状態を次のように定める。Ｖ相も同様とする。
［式１］
Ｓｕ１＝１、Ｓｕ２＝０、Ｓｕ３＝０ → Ｆｐｕ＝１、Ｆｎｕ＝０
Ｓｕ１＝０、Ｓｕ２＝１、Ｓｕ３＝０ → Ｆｐｕ＝０、Ｆｎｕ＝０
Ｓｕ１＝０、Ｓｕ２＝０、Ｓｕ３＝１ → Ｆｐｕ＝０、Ｆｎｕ＝１
このとき平滑コンデンサ５・６に流入する電流Ｉｄｐ、Ｉｄｎは、次のように求められる。
Ｓｕ１＝１、Ｓｕ２＝０、Ｓｕ３＝０ → Ｆｐｕ＝１、Ｆｎｕ＝０
Ｓｕ１＝０、Ｓｕ２＝１、Ｓｕ３＝０ → Ｆｐｕ＝０、Ｆｎｕ＝０
Ｓｕ１＝０、Ｓｕ２＝０、Ｓｕ３＝１ → Ｆｐｕ＝０、Ｆｎｕ＝１
このとき平滑コンデンサ５・６に流入する電流Ｉｄｐ、Ｉｄｎは、次のように求められる。
［式２］
Ｉｄｐ＝ ｉｓ×Ｆｐｕ−ｉｓ×Ｆｐｖ
Ｉｄｎ＝−ｉｓ×Ｆｎｕ＋ｉｓ×Ｆｎｖ
Ｉｄｐ＝ ｉｓ×Ｆｐｕ−ｉｓ×Ｆｐｖ
Ｉｄｎ＝−ｉｓ×Ｆｎｕ＋ｉｓ×Ｆｎｖ
ここで状態変数Ｆｐｕ、Ｆｎｕ、Ｆｐｖ、Ｆｎｖは、本来、０または１の値をとる離散値変数であるが、ＰＷＭのスイッチング周期程度の時間スケールで平均的にみれば、０〜１の範囲の連続値変数とみなすことができる。ここで３レベルコンバータの瞬時変調率をｙｍｕ、ｙｍｖとおくと、状態変数Ｆｐｕ、Ｆｎｕ、Ｆｐｖ、Ｆｎｖを次のように表すことができる。
［式３］
Ｆｐｕ＝ ｍａｘ（ｙｍｕ、０）
Ｆｎｕ＝−ｍｉｎ（ｙｍｕ、０）
Ｆｐｖ＝ ｍａｘ（ｙｍｖ、０）
Ｆｎｖ＝−ｍｉｎ（ｙｍｖ、０）
すなわち平滑コンデンサ５・６に流れる電流Ｉｄｐ、Ｉｄｎは、次のように表すことができる。
Ｆｐｕ＝ ｍａｘ（ｙｍｕ、０）
Ｆｎｕ＝−ｍｉｎ（ｙｍｕ、０）
Ｆｐｖ＝ ｍａｘ（ｙｍｖ、０）
Ｆｎｖ＝−ｍｉｎ（ｙｍｖ、０）
すなわち平滑コンデンサ５・６に流れる電流Ｉｄｐ、Ｉｄｎは、次のように表すことができる。
［式４］
Ｉｄｐ＝ｉｓ×ｍａｘ（ｙｍｕ、０）−ｉｓ×ｍａｘ（ｙｍｖ、０）
Ｉｄｎ＝ｉｓ×ｍｉｎ（ｙｍｕ、０）−ｉｓ×ｍｉｎ（ｙｍｖ、０）
ここで制御量（Ｉｄｐ、Ｉｄｎ）の２つに対して、コンバータの操作量（ｙｍｕ、ｙｍｖ）も２つなので基本的に制御可能である。図８の構成では、Ｕ相、Ｖ相の瞬時変調率を次のように定めている。
Ｉｄｐ＝ｉｓ×ｍａｘ（ｙｍｕ、０）−ｉｓ×ｍａｘ（ｙｍｖ、０）
Ｉｄｎ＝ｉｓ×ｍｉｎ（ｙｍｕ、０）−ｉｓ×ｍｉｎ（ｙｍｖ、０）
ここで制御量（Ｉｄｐ、Ｉｄｎ）の２つに対して、コンバータの操作量（ｙｍｕ、ｙｍｖ）も２つなので基本的に制御可能である。図８の構成では、Ｕ相、Ｖ相の瞬時変調率を次のように定めている。
［式５］
ｙｍｕ＝ ｙｍ×（１＋ｓｇｎ（ｉｓ）×ΔＹｍ）
ｙｍｖ＝−ｙｍ×（１−ｓｇｎ（ｉｓ）×ΔＹｍ）
これを用いて平滑コンデンサ５・６に流れる電流Ｉｄｐ、Ｉｄｎを求めると
ｙｍｕ＝ ｙｍ×（１＋ｓｇｎ（ｉｓ）×ΔＹｍ）
ｙｍｖ＝−ｙｍ×（１−ｓｇｎ（ｉｓ）×ΔＹｍ）
これを用いて平滑コンデンサ５・６に流れる電流Ｉｄｐ、Ｉｄｎを求めると
［式６］
ｙｍ≧０のとき
Ｉｄｐ＝ｉｓ×ｙｍ×（１＋ｓｇｎ（ｉｓ）×ΔＹｍ）
Ｉｄｎ＝ｉｓ×ｙｍ×（１−ｓｇｎ（ｉｓ）×ΔＹｍ）
ｙｍ＜０のとき
Ｉｄｐ＝ｉｓ×ｙｍ×（１−ｓｇｎ（ｉｓ）×ΔＹｍ）
Ｉｄｎ＝ｉｓ×ｙｍ×（１＋ｓｇｎ（ｉｓ）×ΔＹｍ）
ｙｍ≧０のとき
Ｉｄｐ＝ｉｓ×ｙｍ×（１＋ｓｇｎ（ｉｓ）×ΔＹｍ）
Ｉｄｎ＝ｉｓ×ｙｍ×（１−ｓｇｎ（ｉｓ）×ΔＹｍ）
ｙｍ＜０のとき
Ｉｄｐ＝ｉｓ×ｙｍ×（１−ｓｇｎ（ｉｓ）×ΔＹｍ）
Ｉｄｎ＝ｉｓ×ｙｍ×（１＋ｓｇｎ（ｉｓ）×ΔＹｍ）
以上より、
［式７］
Ｉｄｐ＋Ｉｄｎ＝２×ｉｓ×ｙｍ
Ｉｄｐ−Ｉｄｎ＝２×|ｉｓ|×|ｙｍ|×ΔＹｍ
となる。図８の構成では、変調率補正量ΔＹｍを次のように求めている。
［式７］
Ｉｄｐ＋Ｉｄｎ＝２×ｉｓ×ｙｍ
Ｉｄｐ−Ｉｄｎ＝２×|ｉｓ|×|ｙｍ|×ΔＹｍ
となる。図８の構成では、変調率補正量ΔＹｍを次のように求めている。
［式８］
ΔＹｍ＝（Ｉｓｐ＊−Ｉｓｎ＊）／（Ｉｓｐ＊＋Ｉｓｎ＊）
これを用いて平滑コンデンサ５・６に流れる電流Ｉｄｐ、Ｉｄｎを求めると
ΔＹｍ＝（Ｉｓｐ＊−Ｉｓｎ＊）／（Ｉｓｐ＊＋Ｉｓｎ＊）
これを用いて平滑コンデンサ５・６に流れる電流Ｉｄｐ、Ｉｄｎを求めると
［式９］
Ｉｄｐ＋Ｉｄｎ＝２×ｉｓ×ｙｍ
Ｉｄｐ−Ｉｄｎ＝２×|ｉｓ|×|ｙｍ|×（Ｉｓｐ＊−Ｉｓｎ＊）／（Ｉｓｐ＊＋Ｉｓｎ＊）となる。ＡＣＲ３４の構成を比例制御とし、比例ゲインをＫとおく。
Ｉｄｐ＋Ｉｄｎ＝２×ｉｓ×ｙｍ
Ｉｄｐ−Ｉｄｎ＝２×|ｉｓ|×|ｙｍ|×（Ｉｓｐ＊−Ｉｓｎ＊）／（Ｉｓｐ＊＋Ｉｓｎ＊）となる。ＡＣＲ３４の構成を比例制御とし、比例ゲインをＫとおく。
［式１０］
ｅｃ＝ｅｓ−Ｋ×（ｉｓ＊−ｉｓ）
となる。リアクトル２のインダクタンスをＬｔ、インピーダンスをＲｔとし、ラプラス記号を“ｓ”とすると、交流電流ｉｓは、交流電圧ｅｓとコンバータ電圧ｅｃとの差電圧に比例し、リアクトル２の特性に応じて流れるので
ｅｃ＝ｅｓ−Ｋ×（ｉｓ＊−ｉｓ）
となる。リアクトル２のインダクタンスをＬｔ、インピーダンスをＲｔとし、ラプラス記号を“ｓ”とすると、交流電流ｉｓは、交流電圧ｅｓとコンバータ電圧ｅｃとの差電圧に比例し、リアクトル２の特性に応じて流れるので
［式１１］
ｉｓ＝（ｅｓ−ｅｃ）／（Ｒｔ＋ｓ・Ｌｔ）
となる。式１０と式１１より、交流電流ｉｓは、その指令値ｉｓ＊に対して
ｉｓ＝（ｅｓ−ｅｃ）／（Ｒｔ＋ｓ・Ｌｔ）
となる。式１０と式１１より、交流電流ｉｓは、その指令値ｉｓ＊に対して
［式１２］
ｉｓ＝Ｋ×ｉｓ＊／（Ｋ＋Ｒｔ＋ｓ・Ｌｔ）
となる。比例ゲインＫをリアクトル２の定数Ｌｔ、Ｒｔに対して十分大きくとれば、ｉｓ≒ｉｓ＊となる。ＰＬＬ３０によって交流電圧ｅｓの位相θを検出し、位相θに基づいて交流電流瞬時値指令ｉｓ＊を生成しているので、ＡＣＲによって交流電流ｉｓは指令値ｉｓ＊に一致し、交流電流ｉｓは交流電圧ｅｓと同期する。すなわちコンバータは力率１で動作する。この結果、交流電流ｉｓおよび瞬時変調率ｙｍの実効値をぞれぞれＩｓ、Ｙｍとおき、直流成分のみに着目すると、式９は次のように書き換えられる。
ｉｓ＝Ｋ×ｉｓ＊／（Ｋ＋Ｒｔ＋ｓ・Ｌｔ）
となる。比例ゲインＫをリアクトル２の定数Ｌｔ、Ｒｔに対して十分大きくとれば、ｉｓ≒ｉｓ＊となる。ＰＬＬ３０によって交流電圧ｅｓの位相θを検出し、位相θに基づいて交流電流瞬時値指令ｉｓ＊を生成しているので、ＡＣＲによって交流電流ｉｓは指令値ｉｓ＊に一致し、交流電流ｉｓは交流電圧ｅｓと同期する。すなわちコンバータは力率１で動作する。この結果、交流電流ｉｓおよび瞬時変調率ｙｍの実効値をぞれぞれＩｓ、Ｙｍとおき、直流成分のみに着目すると、式９は次のように書き換えられる。
［式１３］
Ｉｄｐ＋Ｉｄｎ＝２×Ｉｓ×Ｙｍ
Ｉｄｐ−Ｉｄｎ＝２×Ｉｓ×Ｙｍ×（Ｉｓｐ＊−Ｉｓｎ＊）／（Ｉｓｐ＊＋Ｉｓｎ＊） ＡＣＲによって、Ｉｓ＝Ｉｓ＊＝Ｉｓｐ＊＋Ｉｓｎ＊となるので
Ｉｄｐ＋Ｉｄｎ＝２×Ｉｓ×Ｙｍ
Ｉｄｐ−Ｉｄｎ＝２×Ｉｓ×Ｙｍ×（Ｉｓｐ＊−Ｉｓｎ＊）／（Ｉｓｐ＊＋Ｉｓｎ＊） ＡＣＲによって、Ｉｓ＝Ｉｓ＊＝Ｉｓｐ＊＋Ｉｓｎ＊となるので
［式１４］
Ｉｄｐ＋Ｉｄｎ＝２×（Ｉｓｐ＊＋Ｉｓｎ＊）×Ｙｍ
Ｉｄｐ−Ｉｄｎ＝２×（Ｉｓｐ＊−Ｉｓｎ＊）×Ｙｍ
となる。
Ｉｄｐ＋Ｉｄｎ＝２×（Ｉｓｐ＊＋Ｉｓｎ＊）×Ｙｍ
Ｉｄｐ−Ｉｄｎ＝２×（Ｉｓｐ＊−Ｉｓｎ＊）×Ｙｍ
となる。
以上より
［式１５］
Ｉｄｐ＝２×Ｉｓｐ＊×Ｙｍ
Ｉｄｎ＝２×Ｉｄｎ＊×Ｙｍ
となる。この結果、図８の構成によって、平滑コンデンサ５・６に流れる電流Ｉｄｐ、ＩｄｎはＡＶＲ２３・２４の出力Ｉｓｐ＊、Ｉｓｎ＊に対応し、それぞれ独立してコントロール可能なことが分かる。ＡＶＲ２３・２４の指令値はともにＶｄ＊／２なので、ＡＶＲの結果
［式１５］
Ｉｄｐ＝２×Ｉｓｐ＊×Ｙｍ
Ｉｄｎ＝２×Ｉｄｎ＊×Ｙｍ
となる。この結果、図８の構成によって、平滑コンデンサ５・６に流れる電流Ｉｄｐ、ＩｄｎはＡＶＲ２３・２４の出力Ｉｓｐ＊、Ｉｓｎ＊に対応し、それぞれ独立してコントロール可能なことが分かる。ＡＶＲ２３・２４の指令値はともにＶｄ＊／２なので、ＡＶＲの結果
［式１６］
Ｖｄｐ＝Ｖｄｎ＝Ｖｄ＊／２
となり、直流全電圧一定（Ｖｄｐ＋Ｖｄｎ＝Ｖｄ＊）と中性点電位一定（Ｖｄｐ−Ｖｄｎ＝０）を同時に実現できることを示した。
特開平１１−１１３２６３号公報
Ｖｄｐ＝Ｖｄｎ＝Ｖｄ＊／２
となり、直流全電圧一定（Ｖｄｐ＋Ｖｄｎ＝Ｖｄ＊）と中性点電位一定（Ｖｄｐ−Ｖｄｎ＝０）を同時に実現できることを示した。
平滑コンデンサ５・６に流れる電流Ｉｄｐ、Ｉｄｎは、次のように表すことができる。
［式４］（再掲）
Ｉｄｐ＝ｉｓ×ｍａｘ（ｙｍｕ、０）−ｉｓ×ｍａｘ（ｙｍｖ、０）
Ｉｄｎ＝ｉｓ×ｍｉｎ（ｙｍｕ、０）−ｉｓ×ｍｉｎ（ｙｍｖ、０）
Ｉｄｐ＝ｉｓ×ｍａｘ（ｙｍｕ、０）−ｉｓ×ｍａｘ（ｙｍｖ、０）
Ｉｄｎ＝ｉｓ×ｍｉｎ（ｙｍｕ、０）−ｉｓ×ｍｉｎ（ｙｍｖ、０）
ここで交流電流ｉｓ＝０のとき、Ｉｄｐ＝Ｉｄｎ＝０となり、まったくコントロール不可能な状態になることが分かる。たとえば、無負荷状態かつ直流全電圧が目標値に一致している場合（Ｖｄｐ＋Ｖｄｎ＝Ｖｄ＊）、力率１の交流電流ｉｓを流してしまうと直流全電圧が変動してしまうので、交流電流ｉｓ＝０でなくてはならない。このとき、中性点電位にアンバランスが生じても、中性点電位をコントロールすることができないという課題が生じる。
本発明の電力変換装置は、単相交流電源と、前記単相交流電源の交流電圧検出手段と、前記単相交流電源にリアクトルを介して接続されるフルブリッジ結線の中性点クランプ式コンバータと、前記中性点クランプ式コンバータの直流側に接続される第１および第２の平滑コンデンサと、前記第１および第２の平滑コンデンサを直流電源とする負荷と、前記第１および第２の平滑コンデンサの電圧を各々検出する第１および第２の直流電圧検出手段と、前記第１および第２の直流電圧検出手段により検出された第１および第２の直流電圧に基づいて各指令値に一致するように制御する第１および第２の直流電圧制御手段と、前記交流電圧検出手段により検出された第１の交流電圧と、前記第１および第２の直流電圧制御手段の出力に基づいて前記中性点クランプ式コンバータをＰＷＭ制御する電力変換装置において、外乱電圧である第２の交流電圧を、前記第１の交流電圧に印加して、前記リアクトルを流れる交流電流がゼロにならないように制御する手段を備えたことを特徴とする。
本発明の電力変換装置は、単相交流電源の交流電圧に対して直交する交流電圧、あるいは単相交流電源の交流電圧に対して高調波電圧を印加することにより、たとえ無負荷状態の場合でも力率０の交流電流ｉｓ、あるいは高調波電流が流れる。このとき、コンバータの瞬時変調率ｙｍに対し、
［式１７］
∫ｉｓ×ｙｍ・ｄｔ＝０ （積分区間は電源周期）
という関係が成立する。すなわち電源周期程度の時間スケールで平均的にみれば、ｉｓ×ｙｍ＝０とみなすことができる。これを式７に代入すると
∫ｉｓ×ｙｍ・ｄｔ＝０ （積分区間は電源周期）
という関係が成立する。すなわち電源周期程度の時間スケールで平均的にみれば、ｉｓ×ｙｍ＝０とみなすことができる。これを式７に代入すると
［式１８］
Ｉｄｐ＋Ｉｄｎ＝０
Ｉｄｐ−Ｉｄｎ＝２×|ｉｓ|×|ｙｍ|×ΔＹｍ
となる。以上より
Ｉｄｐ＋Ｉｄｎ＝０
Ｉｄｐ−Ｉｄｎ＝２×|ｉｓ|×|ｙｍ|×ΔＹｍ
となる。以上より
［式１９］
Ｉｄｐ＝ |ｉｓ|×|ｙｍ|×ΔＹｍ
Ｉｄｎ＝−|ｉｓ|×|ｙｍ|×ΔＹｍ
となる。平滑コンデンサ５に電流が流入し、電圧ＶｄｐはΔＶだけ上昇したとすると、反対に平滑コンデンサ６からは同じ大きさの電流が流出し、電圧ＶｄｎはΔＶだけ低下する。この結果、無負荷状態の場合でも直流全電圧（Ｖｄｐ＋Ｖｄｎ）を一定に保ったまま、中性点電位のみをコントロールすることが可能になる。
Ｉｄｐ＝ |ｉｓ|×|ｙｍ|×ΔＹｍ
Ｉｄｎ＝−|ｉｓ|×|ｙｍ|×ΔＹｍ
となる。平滑コンデンサ５に電流が流入し、電圧ＶｄｐはΔＶだけ上昇したとすると、反対に平滑コンデンサ６からは同じ大きさの電流が流出し、電圧ＶｄｎはΔＶだけ低下する。この結果、無負荷状態の場合でも直流全電圧（Ｖｄｐ＋Ｖｄｎ）を一定に保ったまま、中性点電位のみをコントロールすることが可能になる。
全状態で中性点電位のコントロールを可能とする目的に対し、図８に示す従来技術に対して最小限の追加で実現した。
図１は、本発明の実施例１のブロック図である。図１において、図８と同一の動作となる構成要素は同一の番号をつけている。
図１に示す実施例１は、図８に示す電力変換装置に対して、ＰＬＬ３０の出力θより余弦波を発生させる余弦波発生器５０と、外乱電圧振幅ΔＥｓと余弦波発生器５０の出力ｃｏｓθとの積を求める乗算器５１と、交流電圧ｅｓと乗算器５１の出力Δｅｓとの和を求める加算器５２を追加し、加算器５２の出力ｅｓ’とＡＣＲ３４の出力との差を求める減算器３５の出力をコンバータ電圧指令ｅｃとする。
上記の構成をとることにより、コンバータ電圧指令ｅｃは、
［式２０］
ｅｃ＝ｅｓ＋Δｅｓ−Ｋ×（ｉｓ＊−ｉｓ）
となる。式１１と式２０より、交流電流ｉｓは
ｅｃ＝ｅｓ＋Δｅｓ−Ｋ×（ｉｓ＊−ｉｓ）
となる。式１１と式２０より、交流電流ｉｓは
［式２１］
ｉｓ＝（Ｋ×ｉｓ＊−Δｅｓ）／（Ｋ＋Ｒｔ＋ｓ・Ｌｔ）
となる。ここで、無負荷状態かつ直流全電圧が目標値に一致している場合（Ｖｄｐ＋Ｖｄｎ＝Ｖｄ＊）、ＡＶＲ２４・２４の出力の和Ｉｓ＊＝Ｉｓｐ＊＋Ｉｓｎ＊＝０となり、必然的にｉｓ＊＝０となるが、外乱電圧Δｅｓによって、
ｉｓ＝（Ｋ×ｉｓ＊−Δｅｓ）／（Ｋ＋Ｒｔ＋ｓ・Ｌｔ）
となる。ここで、無負荷状態かつ直流全電圧が目標値に一致している場合（Ｖｄｐ＋Ｖｄｎ＝Ｖｄ＊）、ＡＶＲ２４・２４の出力の和Ｉｓ＊＝Ｉｓｐ＊＋Ｉｓｎ＊＝０となり、必然的にｉｓ＊＝０となるが、外乱電圧Δｅｓによって、
［式２２］
ｉｓ＝−Δｅｓ／（Ｋ＋Ｒｔ＋ｓ・Ｌｔ）
となり、交流電流ｉｓはゼロにはならない。ＡＣＲの比例ゲインＫをリアクトル２の定数Ｌｔ、Ｒｔに対して十分大きくとれば、
ｉｓ＝−Δｅｓ／（Ｋ＋Ｒｔ＋ｓ・Ｌｔ）
となり、交流電流ｉｓはゼロにはならない。ＡＣＲの比例ゲインＫをリアクトル２の定数Ｌｔ、Ｒｔに対して十分大きくとれば、
［式２３］
ｉｓ≒−Δｅｓ／Ｋ
となる。また実効値で考えると
ｉｓ≒−Δｅｓ／Ｋ
となる。また実効値で考えると
［式２４］
Ｉｓ≒ΔＥｓ／Ｋ
となる。ＰＬＬ３０によって交流電圧ｅｓの位相θを検出し、位相θに基づいて交流電圧ｅｓと直交する外乱電圧Δｅｓを生成しているので、交流電流ｉｓは交流電圧ｅｓと直交し、力率は０となる。外乱電圧Δｅｓが交流電圧ｅｓに比べて十分小さければ、コンバータ電圧ｅｃは交流電圧ｅｓとほぼ同相と考えてよい。すなわち、コンバータ電圧ｅｃを直流全電圧で正規化した瞬時変調率ｙｍも交流電流ｉｓと直交する。この結果、式１７の関係が成立し、無負荷状態の場合でも直流全電圧（Ｖｄｐ＋Ｖｄｎ）を一定に保ったまま、中性点電位のみをコントロールすることが可能になる。
Ｉｓ≒ΔＥｓ／Ｋ
となる。ＰＬＬ３０によって交流電圧ｅｓの位相θを検出し、位相θに基づいて交流電圧ｅｓと直交する外乱電圧Δｅｓを生成しているので、交流電流ｉｓは交流電圧ｅｓと直交し、力率は０となる。外乱電圧Δｅｓが交流電圧ｅｓに比べて十分小さければ、コンバータ電圧ｅｃは交流電圧ｅｓとほぼ同相と考えてよい。すなわち、コンバータ電圧ｅｃを直流全電圧で正規化した瞬時変調率ｙｍも交流電流ｉｓと直交する。この結果、式１７の関係が成立し、無負荷状態の場合でも直流全電圧（Ｖｄｐ＋Ｖｄｎ）を一定に保ったまま、中性点電位のみをコントロールすることが可能になる。
図３は、外乱電圧振幅ΔＥｓを決定する手段の一例である。
交流電流最小値Ｉｓｍｉｎを入力し、その二乗を演算する手段７０と、交流電流実効値指令Ｉｓ＊を入力し、その二乗を演算する手段７１と、二乗演算手段７０の出力より二乗演算手段７１の出力を差し引いた値を求める減算器７２と、
減算器７２の出力を入力し、その平方根を演算する手段７３と、平方根演算手段７３の出力と定数Ｋとの積を求めるゲイン７４から構成されている。
ゲイン７４の出力を外乱電圧振幅ΔＥｓとする。
交流電流最小値Ｉｓｍｉｎを入力し、その二乗を演算する手段７０と、交流電流実効値指令Ｉｓ＊を入力し、その二乗を演算する手段７１と、二乗演算手段７０の出力より二乗演算手段７１の出力を差し引いた値を求める減算器７２と、
減算器７２の出力を入力し、その平方根を演算する手段７３と、平方根演算手段７３の出力と定数Ｋとの積を求めるゲイン７４から構成されている。
ゲイン７４の出力を外乱電圧振幅ΔＥｓとする。
上記の構成をとることにより、たとえば交流電流実効値指令Ｉｓ＊＝０の場合、外乱電圧振幅ΔＥｓは、
［式２５］
ΔＥｓ＝Ｋ×Ｉｓｍｉｎ
となり、実際に流れる交流電流実効値Ｉｓは式２４より、
ΔＥｓ＝Ｋ×Ｉｓｍｉｎ
となり、実際に流れる交流電流実効値Ｉｓは式２４より、
［式２６］
Ｉｓ≒Ｉｓｍｉｎ
となる。すなわち図３の構成は、Ｉｓ＊の大きさに関係なく、Ｉｓ≧Ｉｓｍｉｎとなることを保証することで、常時、中性点電位の制御を可能としている。またＩｓ＊≧Ｉｓｍｉｎの場合、外乱電圧振幅ΔＥｓ＝０とし、必要な場合以外は力率を低下させないようにしている。
Ｉｓ≒Ｉｓｍｉｎ
となる。すなわち図３の構成は、Ｉｓ＊の大きさに関係なく、Ｉｓ≧Ｉｓｍｉｎとなることを保証することで、常時、中性点電位の制御を可能としている。またＩｓ＊≧Ｉｓｍｉｎの場合、外乱電圧振幅ΔＥｓ＝０とし、必要な場合以外は力率を低下させないようにしている。
図６は、本発明の実施例１の動作を示す波形である。
初期状態として、直流全電圧は指令値に一致（Ｖｄｐ＋Ｖｄｎ＝Ｖｄ＊）しているが、中性点電位にアンバランス（Ｖｄｐ＞Ｖｄｎ）が生じているものとする。図１のＡＶＲ２３・２４の入力の和がゼロになるので、出力の和もゼロ（Ｉｓ＊＝０）になる。時刻ｔ０以前は、外乱電圧振幅ΔＥｓ＝０とし、交流電流ｉｓ＝０のため直流電圧Ｖｄｐ、Ｖｄｎの変動は起こらないが、時刻ｔ０以降、外乱電圧振幅ΔＥｓ＞０とし、交流電圧ｅｓと直交する外乱電圧Δｅｓを印加することで、交流電圧ｅｓに対して位相９０度遅れで直交する交流電流ｉｓを流している。この結果、直流電圧Ｖｄｐ、Ｖｄｎは、電源周波数の２倍で振動しながら、それぞれの目標値（Ｖｄ＊／２）に収束していき、中性点電位のアンバランスが解消されていく。
初期状態として、直流全電圧は指令値に一致（Ｖｄｐ＋Ｖｄｎ＝Ｖｄ＊）しているが、中性点電位にアンバランス（Ｖｄｐ＞Ｖｄｎ）が生じているものとする。図１のＡＶＲ２３・２４の入力の和がゼロになるので、出力の和もゼロ（Ｉｓ＊＝０）になる。時刻ｔ０以前は、外乱電圧振幅ΔＥｓ＝０とし、交流電流ｉｓ＝０のため直流電圧Ｖｄｐ、Ｖｄｎの変動は起こらないが、時刻ｔ０以降、外乱電圧振幅ΔＥｓ＞０とし、交流電圧ｅｓと直交する外乱電圧Δｅｓを印加することで、交流電圧ｅｓに対して位相９０度遅れで直交する交流電流ｉｓを流している。この結果、直流電圧Ｖｄｐ、Ｖｄｎは、電源周波数の２倍で振動しながら、それぞれの目標値（Ｖｄ＊／２）に収束していき、中性点電位のアンバランスが解消されていく。
図２は、本発明の実施例２のブロック図である。
図２は、図１に示す実施例１に対して最小限の変更だけで実現できるようにしたもので、図１において、交流電圧ｅｓ、交流電流ｉｓ、交流電流実効値指令Ｉｓ＊よりコンバータ電圧指令ｅｃを生成する箇所に相当する。
交流電圧ｅｓを入力し、電源周波数の位相を変更できるバンドパスフィルタ（ＢＰＦ）６０と、交流電圧ｅｓより交流電圧の位相θを求める位相同期器（ＰＬＬ）３０と、ＰＬＬ３０の出力θより正弦波を発生させる正弦波発生器３１と、加算器２５の出力Ｉｓ＊と正弦波発生器３１の出力ｓｉｎθとの積を求める乗算器３２と、乗算器３２の出力ｉｓ＊と電流検出器１１の出力ｉｓとの差を求める減算器３３と、減算器３３の出力がゼロになるように制御する電流制御器（ＡＣＲ）３４と、ＢＰＦ６０の出力ｅｓ’とＡＣＲ３４の出力との差を求める減算器３５から構成されている。減算器３５の出力をコンバータ電圧ｅｃとする。
上記の構成をとることにより、たとえばＢＰＦ６０において、電源周波数成分を微小角δだけ進み位相に変更したとする。虚数単位“ｊ”とし複素ベクトル空間で表すと、ＢＰＦ６０の出力ｅｓ’は入力ｅｓに対して、
［式２７］
ｅｓ’＝ｅｓ×ｅｘｐ（ｊ・δ）≒ｅｓ×（１＋ｊ・δ）
と表される。ＢＰＦ６０によって、交流電圧ｅｓに対して直交する外乱電圧ｊ・δ・ｅｓを自動的に生成することができる。外乱電圧の振幅は、位相角δで調整可能である。
ｅｓ’＝ｅｓ×ｅｘｐ（ｊ・δ）≒ｅｓ×（１＋ｊ・δ）
と表される。ＢＰＦ６０によって、交流電圧ｅｓに対して直交する外乱電圧ｊ・δ・ｅｓを自動的に生成することができる。外乱電圧の振幅は、位相角δで調整可能である。
図４は、本発明の実施例３のブロック図である。
図４は、図１に示す実施例１に対して最小限の変更だけで実現できるようにしたもので、図１において、交流電圧ｅｓ、交流電流ｉｓ、交流電流実効値指令Ｉｓ＊、外乱電圧振幅ΔＥｓよりコンバータ電圧指令ｅｃを生成する箇所に相当する。
図４は、図１に示す実施例１に対して最小限の変更だけで実現できるようにしたもので、図１において、交流電圧ｅｓ、交流電流ｉｓ、交流電流実効値指令Ｉｓ＊、外乱電圧振幅ΔＥｓよりコンバータ電圧指令ｅｃを生成する箇所に相当する。
交流電圧ｅｓより交流電圧の位相θを求める位相同期器（ＰＬＬ）３０と、ＰＬＬ３０の出力θより正弦波を発生させる正弦波発生器３１と、加算器２５の出力Ｉｓ＊と正弦波発生器３１の出力ｓｉｎθとの積を求める乗算器３２と、乗算器３２の出力ｉｓ＊と電流検出器１１の出力ｉｓとの差を求める減算器３３と、減算器３３の出力がゼロになるように制御する電流制御器（ＡＣＲ）３４と、ＰＬＬ３０の出力θと定数３との積を求めるゲイン８０と、ゲイン８０の出力３θより正弦波を発生させる正弦波発生器８１と、外乱電圧振幅ΔＥｓと正弦波発生器８１の出力ｓｉｎ３θとの積を求める乗算器５１と、交流電圧ｅｓと乗算器５１の出力Δｅｓとの和を求める加算器５２と、加算器５２の出力ｅｓ’とＡＣＲ３４の出力との差を求める減算器３５から構成されている。減算器３５の出力をコンバータ電圧ｅｃとする。
上記の構成をとることにより、コンバータ電圧指令ｅｃは、
［式２８］
ｅｃ＝ｅｓ＋Δｅｓ−Ｋ×（ｉｓ＊−ｉｓ）
となる。式１１と式２８より、交流電流ｉｓは、
［式２８］
ｅｃ＝ｅｓ＋Δｅｓ−Ｋ×（ｉｓ＊−ｉｓ）
となる。式１１と式２８より、交流電流ｉｓは、
［式２９］
ｉｓ＝（Ｋ×ｉｓ＊−Δｅｓ）／（Ｋ＋Ｒｔ＋ｓ・Ｌｔ）
となる。ここで、無負荷状態かつ直流全電圧が目標値に一致している場合（Ｖｄｐ＋Ｖｄｎ＝Ｖｄ＊）、ＡＶＲ２４・２４の出力の和Ｉｓ＊＝Ｉｓｐ＊＋Ｉｓｎ＊＝０となり、必然的にｉｓ＊＝０となるが、外乱電圧Δｅｓによって
ｉｓ＝（Ｋ×ｉｓ＊−Δｅｓ）／（Ｋ＋Ｒｔ＋ｓ・Ｌｔ）
となる。ここで、無負荷状態かつ直流全電圧が目標値に一致している場合（Ｖｄｐ＋Ｖｄｎ＝Ｖｄ＊）、ＡＶＲ２４・２４の出力の和Ｉｓ＊＝Ｉｓｐ＊＋Ｉｓｎ＊＝０となり、必然的にｉｓ＊＝０となるが、外乱電圧Δｅｓによって
［式３０］
ｉｓ＝−Δｅｓ／（Ｋ＋Ｒｔ＋ｓ・Ｌｔ）
となり、交流電流ｉｓはゼロにはならない。ＡＣＲの比例ゲインＫをリアクトル２の定数Ｌｔ、Ｒｔに対して十分大きくとれば、
ｉｓ＝−Δｅｓ／（Ｋ＋Ｒｔ＋ｓ・Ｌｔ）
となり、交流電流ｉｓはゼロにはならない。ＡＣＲの比例ゲインＫをリアクトル２の定数Ｌｔ、Ｒｔに対して十分大きくとれば、
［式３１］
ｉｓ≒−Δｅｓ／Ｋ
となる。ＰＬＬ３０によって交流電圧ｅｓの位相θを検出し、その位相θに基づいて正弦波ｓｉｎ３θを求めている。すなわち電源周波数の３倍の高調波となる外乱電圧Δｅｓを生成している。このため交流電流ｉｓも電源周波数の３倍となる。外乱電圧Δｅｓが交流電圧ｅｓに比べて十分小さければ、コンバータ電圧ｅｃは、基本波（電源周波数）成分のみとみなすことができる。すなわち、コンバータ電圧ｅｃを直流全電圧で正規化した瞬時変調率ｙｍも基本波（電源周波数）のみとみなすことができる。一般に三角関数には、次のような関係が成立する。
ｉｓ≒−Δｅｓ／Ｋ
となる。ＰＬＬ３０によって交流電圧ｅｓの位相θを検出し、その位相θに基づいて正弦波ｓｉｎ３θを求めている。すなわち電源周波数の３倍の高調波となる外乱電圧Δｅｓを生成している。このため交流電流ｉｓも電源周波数の３倍となる。外乱電圧Δｅｓが交流電圧ｅｓに比べて十分小さければ、コンバータ電圧ｅｃは、基本波（電源周波数）成分のみとみなすことができる。すなわち、コンバータ電圧ｅｃを直流全電圧で正規化した瞬時変調率ｙｍも基本波（電源周波数）のみとみなすことができる。一般に三角関数には、次のような関係が成立する。
［式３２］
∫ｓｉｎθ×ｓｉｎ３θ・ｄθ＝０ （積分区間：０≦θ＜２π）
この結果、式１７の関係が成立し、無負荷状態の場合でも直流全電圧（Ｖｄｐ＋Ｖｄｎ）を一定に保ったまま、中性点電位のみをコントロールすることが可能になる。
∫ｓｉｎθ×ｓｉｎ３θ・ｄθ＝０ （積分区間：０≦θ＜２π）
この結果、式１７の関係が成立し、無負荷状態の場合でも直流全電圧（Ｖｄｐ＋Ｖｄｎ）を一定に保ったまま、中性点電位のみをコントロールすることが可能になる。
図７は、本発明の実施例３の動作を示す波形である。初期状態として、直流全電圧は指令値に一致（Ｖｄｐ＋Ｖｄｎ＝Ｖｄ＊）しているが、中性点電位にアンバランス（Ｖｄｐ＞Ｖｄｎ）が生じているものとする。図１のＡＶＲ２３・２４の入力の和がゼロになるので、出力の和もゼロ（Ｉｓ＊＝０）になる。時刻ｔ０以前は、外乱電圧振幅ΔＥｓ＝０とし、交流電流ｉｓ＝０のため直流電圧Ｖｄｐ、Ｖｄｎの変動は起こらないが、時刻ｔ０以降、外乱電圧振幅ΔＥｓ＞０とし、交流電圧ｅｓの３倍高調波となる外乱電圧Δｅｓを印加することで、同様に３倍高調波となる交流電流ｉｓを流している。この結果、直流電圧Ｖｄｐ、Ｖｄｎは、電源周期内で細かく振動しながら、それぞれの目標値（Ｖｄ＊／２）に収束していき、中性点電位のアンバランスが解消されていく。
図５は、本発明の実施例４のブロック図である。図５は、図１に示す実施例１に対して最小限の変更だけで実現できるようにしたもので、図１において、交流電圧ｅｓ、交流電流ｉｓ、交流電流実効値指令Ｉｓ＊よりコンバータ電圧指令ｅｃを生成する箇所に相当する。
交流電圧ｅｓより交流電圧の位相θを求める位相同期器（ＰＬＬ）３０と、ＰＬＬ３０の出力θより正弦波を発生させる正弦波発生器３１と、加算器２５の出力Ｉｓ＊と正弦波発生器３１の出力ｓｉｎθとの積を求める乗算器３２と、乗算器３２の出力ｉｓ＊と電流検出器１１の出力ｉｓとの差を求める減算器３３と、減算器３３の出力がゼロになるように制御する電流制御器（ＡＣＲ）３４と、交流電圧ｅｓと定数３との積を求めるゲイン９０と、交流電圧ｅｓを入力し、その三乗を演算する手段９１と、三乗演算手段９１の出力と定数４との積を求めるゲイン９２と、ゲイン９０の出力とゲイン９２の出力との和を求める加算器９３と、
外乱電圧振幅比ΔＶｓと加算器９３の出力との積を求める乗算器５１と、交流電圧ｅｓと乗算器５１の出力Δｅｓとの和を求める加算器５２と、加算器５２の出力ｅｓ’とＡＣＲ３４の出力との差を求める減算器３５から構成されている。減算器３５の出力をコンバータ電圧ｅｃとする。
外乱電圧振幅比ΔＶｓと加算器９３の出力との積を求める乗算器５１と、交流電圧ｅｓと乗算器５１の出力Δｅｓとの和を求める加算器５２と、加算器５２の出力ｅｓ’とＡＣＲ３４の出力との差を求める減算器３５から構成されている。減算器３５の出力をコンバータ電圧ｅｃとする。
上記の構成をとることにより、コンバータ電圧指令ｅｃは、
［式３３］
ｅｃ＝ｅｓ＋Δｅｓ−Ｋ×（ｉｓ＊−ｉｓ）
となる。式１１と式２８より、交流電流ｉｓは
［式３３］
ｅｃ＝ｅｓ＋Δｅｓ−Ｋ×（ｉｓ＊−ｉｓ）
となる。式１１と式２８より、交流電流ｉｓは
［式３４］
ｉｓ＝（Ｋ×ｉｓ＊−Δｅｓ）／（Ｋ＋Ｒｔ＋ｓ・Ｌｔ）
となる。ここで、無負荷状態かつ直流全電圧が目標値に一致している場合（Ｖｄｐ＋Ｖｄｎ＝Ｖｄ＊）、ＡＶＲ２４・２４の出力の和Ｉｓ＊＝Ｉｓｐ＊＋Ｉｓｎ＊＝０となり、必然的にｉｓ＊＝０となるが、外乱電圧Δｅｓによって
ｉｓ＝（Ｋ×ｉｓ＊−Δｅｓ）／（Ｋ＋Ｒｔ＋ｓ・Ｌｔ）
となる。ここで、無負荷状態かつ直流全電圧が目標値に一致している場合（Ｖｄｐ＋Ｖｄｎ＝Ｖｄ＊）、ＡＶＲ２４・２４の出力の和Ｉｓ＊＝Ｉｓｐ＊＋Ｉｓｎ＊＝０となり、必然的にｉｓ＊＝０となるが、外乱電圧Δｅｓによって
［式３５］
ｉｓ＝−Δｅｓ／（Ｋ＋Ｒｔ＋ｓ・Ｌｔ）
となり、交流電流ｉｓはゼロにはならない。ＡＣＲの比例ゲインＫをリアクトル２の定数Ｌｔ、Ｒｔに対して十分大きくとれば、
ｉｓ＝−Δｅｓ／（Ｋ＋Ｒｔ＋ｓ・Ｌｔ）
となり、交流電流ｉｓはゼロにはならない。ＡＣＲの比例ゲインＫをリアクトル２の定数Ｌｔ、Ｒｔに対して十分大きくとれば、
［式３６］
ｉｓ≒−Δｅｓ／Ｋ
となる。ここで
ｉｓ≒−Δｅｓ／Ｋ
となる。ここで
［式３７］
ｓｉｎ３θ＝３ｓｉｎθ−４ｓｉｎθ×ｓｉｎθ×ｓｉｎθ
となるから、外乱電圧Δｅｓは交流電圧ｅｓの３倍高調波となる。外乱電圧Δｅｓが交流電圧ｅｓに比べて十分小さければ、コンバータ電圧ｅｃは、基本波（電源周波数）成分のみとみなすことができる。すなわち、コンバータ電圧ｅｃを直流全電圧で正規化した瞬時変調率ｙｍも基本波（電源周波数）のみとみなすことができる。したがって、実施例３と同様に式１７の関係が成立し、無負荷状態の場合でも直流全電圧（Ｖｄｐ＋Ｖｄｎ）を一定に保ったまま、中性点電位のみをコントロールすることが可能になる。
ｓｉｎ３θ＝３ｓｉｎθ−４ｓｉｎθ×ｓｉｎθ×ｓｉｎθ
となるから、外乱電圧Δｅｓは交流電圧ｅｓの３倍高調波となる。外乱電圧Δｅｓが交流電圧ｅｓに比べて十分小さければ、コンバータ電圧ｅｃは、基本波（電源周波数）成分のみとみなすことができる。すなわち、コンバータ電圧ｅｃを直流全電圧で正規化した瞬時変調率ｙｍも基本波（電源周波数）のみとみなすことができる。したがって、実施例３と同様に式１７の関係が成立し、無負荷状態の場合でも直流全電圧（Ｖｄｐ＋Ｖｄｎ）を一定に保ったまま、中性点電位のみをコントロールすることが可能になる。
１ 単相交流電源
２ リアクトル
３ コンバータＵ相
４ コンバータＶ相
５ 平滑コンデンサ（上側）
６ 平滑コンデンサ（下側）
７ 直流負荷
８ 交流電圧検出器
９ 直流電圧検出手段（上側）
１０ 直流電圧検出手段（下側）
１１ 電流検出器
２０ ゲイン
２１ 減算器
２２ 減算器
２３ 電圧制御器（Ａｕｔｏｍａｔｉｃ Ｖｏｌｔａｇｅ Ｒｅｇｕｌａｔｏｒの略）
２４ 電圧制御器（同上）
２５ 減算器
２６ 加算器
２７ 除算器
３０ 位相同期器（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐの略）
３１ 正弦波発生器（ＳＩＮｅの略）
３２ 乗算器
３３ 減算器
３４ 電流制御器（Ａｕｔｏｍａｔｉｃ Ｃｕｒｒｅｎｔ Ｒｅｇｕｌａｔｏｒの略）
３５ 減算器
３６ 加算器
３７ 除算器
３８ 極性判別器（入力が正のとき＋１、負のとき−１を出力する、ＳｉＧＮの略）
３９ 乗算器
４０ 乗算器
４１ 符号反転器（入力の正負を反転する）
４２ 加算器
４３ 加算器
４４ ＰＷＭパルス発生器（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎの略）
４５ ＰＷＭパルス発生器（同上）
５０ 余弦波発生器（ＣＯＳｉｎｅの略）
５１ 乗算器
５２ 加算器
６０ バンドパスフィルタ（Ｂａｎｄ Ｐａｓｓ Ｆｉｌｔｅｒの略）
７０ 二乗演算器
７１ 二乗演算器
７２ 減算器
７３ 平方根演算器（ＳＱｕａｒｅ Ｒｏｏｔの略）
７４ ゲイン
８０ ゲイン
８１ 正弦波発生器（ＳＩＮｅの略）
９０ ゲイン
９１ 三乗演算器
９２ ゲイン
９３ 減算器
Ｃｆ 平滑コンデンサ容量
ｅｃ コンバータ電圧（指令）
ｅｓ 交流電圧（検出値）
ｅｓ’ 交流電圧（外乱電圧印加後）
Ｉｄｎ コンバータから平滑コンデンサ（下側）に流入する電流
Ｉｄｐ コンバータから平滑コンデンサ（上側）に流入する電流
Ｉｓ 交流電流振幅（実効値）
ｉｓ 交流電流（検出値）
Ｉｓ＊ 交流電流指令（実効値）
ｉｓ＊ 交流電流指令（瞬時値）
Ｉｓｍｉｎ 交流電流最小値（実効値）
Ｉｓｎ＊ 平滑コンデンサ（下側）に流す交流電流指令（実効値）
Ｉｓｐ＊ 平滑コンデンサ（上側）に流す交流電流指令（実効値）
Ｌｔ リアクトル２のインダクタンス
Ｒｔ リアクトル２のインピーダンス
Ｓｕ１ コンバータＵ相３のスイッチ１
Ｓｕ２ コンバータＵ相３のスイッチ２
Ｓｕ３ コンバータＵ相３のスイッチ３
Ｓｖ１ コンバータＶ相４のスイッチ１
Ｓｖ２ コンバータＶ相４のスイッチ２
Ｓｖ３ コンバータＶ相４のスイッチ３
Ｖｄ＊ 直流全電圧指令値
Ｖｄｎ 直流電圧（検出値、下側）
Ｖｄｐ 直流電圧（検出値、上側）
Ｙｍ 変調率（実効値）
ｙｍ 変調率（瞬時値）
ｙｍｕ Ｕ相変調率（瞬時値）
ｙｍｖ Ｖ相変調率（瞬時値）
ΔＥｓ 外乱電圧振幅（実効値）
Δｅｓ 外乱電圧（瞬時値）
ΔＶｓ 外乱電圧比（実効値）
ΔＹｍ 変調率補正量（実効値）
Δｙｍ 変調率補正量（瞬時値）
θ 交流電圧位相
２ リアクトル
３ コンバータＵ相
４ コンバータＶ相
５ 平滑コンデンサ（上側）
６ 平滑コンデンサ（下側）
７ 直流負荷
８ 交流電圧検出器
９ 直流電圧検出手段（上側）
１０ 直流電圧検出手段（下側）
１１ 電流検出器
２０ ゲイン
２１ 減算器
２２ 減算器
２３ 電圧制御器（Ａｕｔｏｍａｔｉｃ Ｖｏｌｔａｇｅ Ｒｅｇｕｌａｔｏｒの略）
２４ 電圧制御器（同上）
２５ 減算器
２６ 加算器
２７ 除算器
３０ 位相同期器（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐの略）
３１ 正弦波発生器（ＳＩＮｅの略）
３２ 乗算器
３３ 減算器
３４ 電流制御器（Ａｕｔｏｍａｔｉｃ Ｃｕｒｒｅｎｔ Ｒｅｇｕｌａｔｏｒの略）
３５ 減算器
３６ 加算器
３７ 除算器
３８ 極性判別器（入力が正のとき＋１、負のとき−１を出力する、ＳｉＧＮの略）
３９ 乗算器
４０ 乗算器
４１ 符号反転器（入力の正負を反転する）
４２ 加算器
４３ 加算器
４４ ＰＷＭパルス発生器（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎの略）
４５ ＰＷＭパルス発生器（同上）
５０ 余弦波発生器（ＣＯＳｉｎｅの略）
５１ 乗算器
５２ 加算器
６０ バンドパスフィルタ（Ｂａｎｄ Ｐａｓｓ Ｆｉｌｔｅｒの略）
７０ 二乗演算器
７１ 二乗演算器
７２ 減算器
７３ 平方根演算器（ＳＱｕａｒｅ Ｒｏｏｔの略）
７４ ゲイン
８０ ゲイン
８１ 正弦波発生器（ＳＩＮｅの略）
９０ ゲイン
９１ 三乗演算器
９２ ゲイン
９３ 減算器
Ｃｆ 平滑コンデンサ容量
ｅｃ コンバータ電圧（指令）
ｅｓ 交流電圧（検出値）
ｅｓ’ 交流電圧（外乱電圧印加後）
Ｉｄｎ コンバータから平滑コンデンサ（下側）に流入する電流
Ｉｄｐ コンバータから平滑コンデンサ（上側）に流入する電流
Ｉｓ 交流電流振幅（実効値）
ｉｓ 交流電流（検出値）
Ｉｓ＊ 交流電流指令（実効値）
ｉｓ＊ 交流電流指令（瞬時値）
Ｉｓｍｉｎ 交流電流最小値（実効値）
Ｉｓｎ＊ 平滑コンデンサ（下側）に流す交流電流指令（実効値）
Ｉｓｐ＊ 平滑コンデンサ（上側）に流す交流電流指令（実効値）
Ｌｔ リアクトル２のインダクタンス
Ｒｔ リアクトル２のインピーダンス
Ｓｕ１ コンバータＵ相３のスイッチ１
Ｓｕ２ コンバータＵ相３のスイッチ２
Ｓｕ３ コンバータＵ相３のスイッチ３
Ｓｖ１ コンバータＶ相４のスイッチ１
Ｓｖ２ コンバータＶ相４のスイッチ２
Ｓｖ３ コンバータＶ相４のスイッチ３
Ｖｄ＊ 直流全電圧指令値
Ｖｄｎ 直流電圧（検出値、下側）
Ｖｄｐ 直流電圧（検出値、上側）
Ｙｍ 変調率（実効値）
ｙｍ 変調率（瞬時値）
ｙｍｕ Ｕ相変調率（瞬時値）
ｙｍｖ Ｖ相変調率（瞬時値）
ΔＥｓ 外乱電圧振幅（実効値）
Δｅｓ 外乱電圧（瞬時値）
ΔＶｓ 外乱電圧比（実効値）
ΔＹｍ 変調率補正量（実効値）
Δｙｍ 変調率補正量（瞬時値）
θ 交流電圧位相
Claims (4)
- 単相交流電源と、
前記単相交流電源の交流電圧検出手段と、
前記単相交流電源にリアクトルを介して接続されるフルブリッジ結線の中性点クランプ式コンバータと、
前記中性点クランプ式コンバータの直流側に接続される第１および第２の平滑コンデンサと、
前記第１および第２の平滑コンデンサを直流電源とする負荷と、
前記第１および第２の平滑コンデンサの電圧を各々検出する第１および第２の直流電圧検出手段と、
前記第１および第２の直流電圧検出手段により検出された第１および第２の直流電圧に基づいて各指令値に一致するように制御する第１および第２の直流電圧制御手段と、
前記交流電圧検出手段により検出された第１の交流電圧と、前記第１および第２の直流電圧制御手段の出力に基づいて前記中性点クランプ式コンバータをＰＷＭ制御する電力変換装置において、
外乱電圧である第２の交流電圧を、前記第１の交流電圧に印加して、前記リアクトルを流れる交流電流がゼロにならないように制御する手段を備えたことを特徴とする電力変換装置。 - 請求項１に記載の電力変換装置において、
前記第２の交流電圧は、前記第１の交流電圧に直交する外乱電圧であり、
前記第１および第２の直流電圧制御手段の出力に基づいて前記外乱電圧の振幅が決定されることを特徴とする電力変換装置。 - 請求項１に記載の電力変換装置において、
前記第２の交流電圧は、
前記第１の交流電圧の高調波である外乱電圧であることを特徴とする電力変換装置。 - 請求項１に記載の電力変換装置において、
前記外乱電圧を生成する第２の交流電圧生成手段は、
前記第１の交流電圧に基づいて前記第１の交流電圧の高調波を生成し、かつ前記第１および第２の直流電圧制御手段の出力に基づいて振幅を決定する手段であることを特徴とする電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006317368A JP4971758B2 (ja) | 2006-11-24 | 2006-11-24 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006317368A JP4971758B2 (ja) | 2006-11-24 | 2006-11-24 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008131833A JP2008131833A (ja) | 2008-06-05 |
| JP4971758B2 true JP4971758B2 (ja) | 2012-07-11 |
Family
ID=39557141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006317368A Active JP4971758B2 (ja) | 2006-11-24 | 2006-11-24 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4971758B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2528122T3 (es) | 2008-07-31 | 2015-02-04 | Mitsubishi Electric Corporation | Controlador para un vehículo eléctrico de corriente alterna (CA) |
| RU2467461C2 (ru) * | 2008-07-31 | 2012-11-20 | Мицубиси Электрик Корпорейшн | Контроллер для электрического транспортного средства, работающего от переменного тока |
| JP6138035B2 (ja) * | 2013-12-03 | 2017-05-31 | 株式会社日立製作所 | 電力変換装置及び制御装置 |
| JP7039430B2 (ja) * | 2018-09-19 | 2022-03-22 | 株式会社東芝 | Ａｃ／ｄｃコンバータ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3412067B2 (ja) * | 1997-09-30 | 2003-06-03 | 株式会社日立製作所 | 電力変換装置 |
| JP4002096B2 (ja) * | 2001-12-07 | 2007-10-31 | 三菱電機株式会社 | 中性点クランプ式電力変換装置 |
-
2006
- 2006-11-24 JP JP2006317368A patent/JP4971758B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008131833A (ja) | 2008-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5097453B2 (ja) | 電力変換装置 | |
| JP4649252B2 (ja) | 電力変換装置 | |
| JP5051127B2 (ja) | 電力変換装置およびその制御方法 | |
| CN102916596A (zh) | 电压不对称故障下pwm整流器输入输出功率谐振控制方法 | |
| JP2016163406A (ja) | アクティブフィルタ、及びそれを用いたモータ駆動装置、並びに冷凍装置 | |
| JP4971758B2 (ja) | 電力変換装置 | |
| JP2009038885A (ja) | 信号抽出装置及びそれを含む無効電力補償装置 | |
| JP6834018B2 (ja) | 電力変換装置 | |
| JPH0515070A (ja) | 並列運転制御装置 | |
| JP2674402B2 (ja) | 交流出力変換器の並列運転制御装置 | |
| JP6263990B2 (ja) | 交直変換装置の同期制御回路 | |
| JP5833524B2 (ja) | 電力変換装置および電力変換装置の制御装置 | |
| JP2003134843A (ja) | Ｐｗｍ電力変換装置の制御方法 | |
| JP2968027B2 (ja) | 電流形インバータの制御装置 | |
| JP5637310B2 (ja) | インバータ装置 | |
| JPH10127056A (ja) | パルス幅変調コンバータ装置 | |
| JP3444011B2 (ja) | 電力用アクティブフィルタ | |
| JP2005003530A (ja) | 位相検出器 | |
| JP5238358B2 (ja) | 交流電力測定装置、交流電力測定方法、及び単相交直変換装置 | |
| JP3505626B2 (ja) | 電力変換装置と電力変換器の制御装置 | |
| JP3655058B2 (ja) | 自励式交直変換器の制御装置 | |
| JPH0315271A (ja) | 電力変換器の制御装置及びそのシステム | |
| JP6846089B2 (ja) | 電力変換装置 | |
| JP2000222053A (ja) | 無効電力発生装置 | |
| JP6419565B2 (ja) | 三相交流を入力とする検出装置、電力変換装置、三相交流を入力とした検出方法、電力変換装置の制御方法。 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081022 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110803 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120406 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4971758 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |