JP4961515B1 - 分割スパッタリングターゲット及びその製造方法 - Google Patents

分割スパッタリングターゲット及びその製造方法 Download PDF

Info

Publication number
JP4961515B1
JP4961515B1 JP2012503153A JP2012503153A JP4961515B1 JP 4961515 B1 JP4961515 B1 JP 4961515B1 JP 2012503153 A JP2012503153 A JP 2012503153A JP 2012503153 A JP2012503153 A JP 2012503153A JP 4961515 B1 JP4961515 B1 JP 4961515B1
Authority
JP
Japan
Prior art keywords
melting point
low melting
target
point solder
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012503153A
Other languages
English (en)
Other versions
JPWO2012063525A1 (ja
Inventor
高史 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to JP2012503153A priority Critical patent/JP4961515B1/ja
Application granted granted Critical
Publication of JP4961515B1 publication Critical patent/JP4961515B1/ja
Publication of JPWO2012063525A1 publication Critical patent/JPWO2012063525A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Ceramic Products (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

本発明は、複数の酸化物半導体ターゲット部材を接合して得られた分割スパッタリングターゲットにおいて、スパッタリングされることにより、バッキングプレートの構成材料が、形成する酸化物半導体の薄膜中に混入することを効果的に防止することができる、分割スパッタリングターゲットを提供する。本発明は、バッキングプレート上に、酸化物半導体からなるターゲット部材を、低融点ハンダにより複数接合して形成された分割スパッタリングターゲットにおいて、接合されたターゲット部材の間に形成された間隙に、バッキングプレート表面を覆う低融点ハンダが存在しているものとした。また、低融点ハンダの間隙内の厚みは、ターゲット部材間に形成された間隙深さの10%〜70%であることが好ましい。
【選択図】図2

Description

本発明は、複数のターゲット部材を接合して得られる分割スパッタリングターゲットに関し、特にターゲット部材が酸化物半導体により構成されている際に好適な分割スパッタリングターゲットに関する。
近年、スパッタリング法は、情報機器、AV機器、家電製品等の各電子部品を製造する際に多用されており、例えば、液晶表示装置などの表示デバイスには、薄膜トランジスタ(略称:TFT)などの半導体素子がスパッタリング法により形成されている。透明電極層などを構成する薄膜を、大面積で、高精度に形成する製法として、スパッタリング法が極めて有効なためである。
ところで、最近の半導体素子においては、アモルファスシリコンに代わって、IGZO(In−Ga−Zn−O)に代表される酸化物半導体が着目されている。そして、この酸化物半導体についても、スパッタリング法を利用して酸化物半導体薄膜を成膜することが計画されている。しかし、スパッタリングに用いる酸化物半導体のスパッタリングターゲットでは、その素材がセラミックであることから、大面積のターゲットを一枚のターゲット部材で構成することが難しい。そのため、ある程度の大きさを有する酸化物半導体ターゲット部材を複数準備し、所望の面積を有するバッキングプレート上に接合することで、大面積の酸化物半導体スパッタリングターゲットが製造されている(例えば、特許文献1参照)。
このスパッタリングターゲットのバッキングプレートには、通常、Cu製のバッキングプレートが用いられ、このバッキングプレートとターゲット部材との接合には、熱伝導が良好な低融点ハンダ、例えばIn系の金属が使用されている。例えば、大面積で、板状の半導体酸化物スパッタリングターゲットを製造する際、大面積のCu製バッキングプレートを準備し、そのバッキングプレート表面を複数の区画に分け、その区画に合う面積を有する酸化物半導体ターゲット部材を複数準備する。そして、バッキングプレート上に複数のターゲット部材を配置し、In系やSn系金属の低融点ハンダにより、すべてのターゲット部材をバッキングプレートに接合することが行われる。この接合の際、Cuと酸化物半導体との熱膨張の差を考慮して、隣接するターゲット部材同士の間には、室温時に0.1mm〜1.0mmの間隙ができるように調整して配置されている。
このような複数の酸化物半導体ターゲット部材を接合して得られた分割スパッタリングターゲットを使用してスパッタリングにより薄膜を成膜して半導体素子を形成する場合、スパッタリング処理中にターゲット部材間の間隙からバッキングプレートの構成材料であるCuもスパッタリングされて、形成する酸化物半導体の薄膜中に混入するという問題が懸念されている。薄膜中のCuは、数ppmレベルの混入量であるが、その影響は酸化物半導体には極めて大きく、例えば、TFT素子特性の中の電界効果移動度が、ターゲット部材間の間隙に相当する位置で形成された半導体素子(Cuが混入した薄膜)では、それ以外の部分の半導体素子に比べて低くなる傾向があり、ON/OFF比も低下する傾向になる。このような不具合は、昨今の大面積化傾向への大きな障害要因として指摘されており、早急な技術改善を要求されているのが現状である。
特開2005−232580号公報
本発明は、以上のような事情を背景になされたものであり、大面積の酸化物半導体スパッタリングターゲットであって、複数の酸化物半導体ターゲット部材を接合して得られた分割スパッタリングターゲットにおいて、スパッタリングされることにより、バッキングプレートの構成材料が、形成する酸化物半導体の薄膜中に混入することを効果的に防止することができる、分割スパッタリングターゲットを提案することを目的とする。
上記課題を解決するため、本発明は、バッキングプレート上に、酸化物半導体からなるターゲット部材を、低融点ハンダにより複数接合して形成された分割スパッタリングターゲットにおいて、接合されたターゲット部材の間に形成された間隙に、バッキングプレート表面を覆う低融点ハンダが存在しているものとした。本発明では、バッキングプレートとターゲット部材とを接合する際に用いられる低融点ハンダを、意図的にターゲット部材間に形成された間隙に存在させることで、該間隙にはバッキングプレート表面が露出することが無く、バッキングプレートの構成材料がスパッタリングされることを効果的に防止することが可能となる。
本発明において、間隙に存在させる低融点ハンダは、接合の際の低融点ハンダを間隙に残存させたものであることが好ましい。間隙の低融点ハンダは、間隙に低融点ハンダを充填することもできるが、接合の際の低融点ハンダを間隙に残存させたものにすると、従来の分割スパッタリングターゲットの製造工程を大きく変更することなく適用できるので、特に有効なものといえる。尚、間隙に存在する低融点ハンダは、スパッタリングされにくいことを考慮すると、金属状態よりも酸化物であることが好ましく、間隙に存在する低融点ハンダの最表面が酸化物になっている場合も好適である。
本発明において、分割スパッタリングターゲットは板状、円筒状のものが対象となる。板状のスパッタリングターゲットは、板状バッキングプレート上に、方形面を有する板状のターゲット部材を複数平面配置して、接合したものが対象となる。また、円筒状のスパッタリングターゲットは、円筒状バッキングプレートに、円筒状ターゲット部材(中空円柱)を複数貫通させて、円筒状バッキングプレートの円柱軸方向に多段状に配置して接合したもの、或いは、中空円柱を円柱軸方向に縦割りした湾曲状ターゲット部材を、円筒状バッキングプレートの外側面へ、円周方向に複数並べて、接合したものが対象となる。この板状または円筒状の分割スパッタリングターゲットは、大面積のスパッタリング装置に多用されている。尚、本発明は、板状、円筒状の形状を対象としているが、他の形状の分割スパッタリングターゲットへの適用を妨げるものではなく、ターゲット部材についてもその形状に制限はない。
本発明における低融点ハンダは、In、Sn、またはこれらを含む合金などを用いることができる。そして、低融点ハンダに含まれるCuの不純物濃度は、1質量%以下であることが好ましい。例えば、不純物としてCuを1.5質量%含むInハンダを用いた場合、このInハンダがスパッタリングされて成膜した薄膜中に混入すると、そのときに一緒に混入されたCuにより膜特性に悪影響を与えることになるからである。
本発明における低融点ハンダの間隙内の厚みは、ターゲット部材間に形成された間隙深さの10%〜70%であることが好ましい。間隙深さの10%未満であると、バッキングプレートの構成材料のスパッタリングを抑制する効果が低下する傾向になり、70%を超えると、スパッタリング時に低融点ハンダがスパッタされて成膜した薄膜中に混入する量が多くなり、膜特性に悪影響を与えることになる。この間隙深さは、ターゲット部材の端部の厚み、もしくは製造したスパッタリングターゲット全体における周辺部の端部厚みにより決定されるものであり、スパッタリングに使用する前の分割スパッタリングターゲットを製造した初期の間隙深さをいう。
本発明において、酸化物半導体は、In、Zn、Gaのいずれか一種以上を含む酸化物からなることが好ましい。具体的には、IGZO(In−Ga−Zn−O)、GZO(Ga−Zn−O)、IZO(In−Zn−O)、ZnOが挙げられる。
また、本発明において、酸化物半導体は、Sn、Ti、Ba、Ca、Zn、Mg、Ge、Y、La、Al、Si、Gaのいずれか一種以上を含む酸化物からなることが好ましい。具体的には、Sn−Ba−O、Sn−Zn−O、Sn−Ti−O、Sn−Ca−O、Sn−Mg−O、Zn−Mg−O、Zn−Ge−O、Zn−Ca−O、Zn−Sn−Ge−O、または、これらの酸化物のGeをMg、Y、La、Al、Si、Gaに変更した酸化物が挙げられる。
そして、本発明における酸化物半導体は、Cu、Al、Ga、Inのいずれか一種以上を含む酸化物からなることが好ましい。具体的にはCuO、CuAlO、CuGaO、CuInOが挙げられる。
本発明の分割スパッタリングターゲットは、バッキングプレート上に、ターゲット部材を低融点ハンダにより複数接合し、接合されたターゲット部材間に形成された間隙にある低融点ハンダを所定量の間隙深さとなるように除去することにより製造できる。本発明の製造方法は、従来の製造工程を大きく変更することなく適用できるので、非常に効率的に実施できる。通常、バッキングプレート上に、ターゲット部材を低融点ハンダにより接合する場合、ターゲット部材間に形成される間隙に相当する位置に耐熱性材料のスペーサーを介在させ、間隙部分への低融点ハンダの侵入を防止するようにしているが、本発明においては、このようなスペーサーを介在させずに、低融点ハンダによる接合を行い、間隙間に侵入した低融点ハンダを所定量の間隙深さとなるように除去することで、本発明の分割スパッタリングターゲットを製造することができる。この低融点ハンダの除去は、低融点ハンダの凝固が完了する前に行うことが好ましい。
本発明によれば、複数の酸化物半導体ターゲット部材を接合して得られた分割スパッタリングターゲットにおいて、スパッタリングされることにより、バッキングプレートの構成材料が、形成する酸化物半導体の薄膜中に混入することを効果的に防止することができる。
分割スパッタリングターゲット概略斜視図。 本実施形態の概略断面図。
以下、本発明における実施形態について、図面を参照しながら説明する。
本実施形態の板状のスパッタリンターゲットは、図1に示すように、Cu製バッキングプレート10に、複数のターゲット部材20を配置して接合したものである。これらのターゲット部材同士の間には、0.1mm〜1.0mmの間隙30が形成されている。
6枚のターゲット部材は、InやSnの低融点ハンダを用いて、図1に示すように配置して接合される。この接合は、バッキングプレートとターゲット部材とをともに所定温度にまで加熱して、バッキングプレート表面に、溶融した低融点ハンダ(InやSn)を塗布し、ターゲット部材をその低融点ハンダ上に配置し、室温まで冷却することにより行われる。
図2に、本実施形態の分割スパッタリングターゲットの断面概略図を示す。バッキングプレート10とターゲット部材20とは、低融点ハンダ50により接合されている。また、間隙30には、低融点ハンダ50が残存した状態となっている。この低融点ハンダの残存させる方法は、ターゲット部材間に耐熱材料のスペーサーなどを介在させずに、バッキングプレート10とターゲット部材20とを低融点ハンダにより接合し、間隙に侵入した低融点ハンダ50を、低融点ハンダの凝固が完了する前に所定量の間隙深さとなるように除去することによって行うことができる。
以下、具体的な実施例について説明する。製造した分割スパッタリングターゲットは、無酸素銅製のバッキングプレート(厚み30mm、縦630mm、横710mm)と、6枚のIGZO製ターゲット部材(厚み6mm、縦210mm、横355mm)とを接合して製造した。接合用の低融点ハンダはIn(不純物Cu0.1質量%含有)を用いた。尚、ターゲット部材間の間隙は0.5mmとした。
IGZO製ターゲット部材は、In、Ga、ZnOの各原料粉末を1mol:1mol:2molの比率で秤量し、20時間のボールミルによる混合処理をした。そして、バインダーとして4質量%に希釈したポリビニルアルコール水溶液を、粉総量に対して8質量%添加して混合した後、500kgf/cmの圧力で成型した。その後、大気中1450℃、8時間の焼成処理をして板状の焼結体を得た。そして、この焼結体を平面研削機により両面を研磨して、厚み6mm、縦210mm、横355mmのIGZO製ターゲット部材を製造した。
このようして作製した6枚のターゲット部材はInの低融点ハンダを用いて、図1に示すように配置して接合した。この接合は、バッキングプレートとターゲット部材とをともに200℃まで加熱して、バッキングプレート表面に、溶融した低融点ハンダ(In)を塗布し、ターゲット部材をその低融点ハンダ上に配置し、室温まで冷却することにより行った。この接合においては、ターゲット部材間に形成される間隙に相当する位置には耐熱性材料のスペーサーを介在させず、間隙部分へ低融点ハンダが侵入するようにして行った。そして、この間隙に侵入したInの低融点ハンダを、低融点ハンダの凝固が完了する前に所定量除去し、間隙深さ3.5mm(バッキングプレート表面から残存した低融点ハンダ表面までの距離)となるように低融点ハンダを間隙に存在させた。
上記のようにして分割スパッタリングターゲットを作製し、スパッタ評価試験を行った。このスパッタ評価試験は、スパッタリング装置(SMD−450B、アルバック社製)を用い、無アルカリガラス基板(日本電気硝子社製)に厚み14μmのIGZO薄膜を成膜した。そして、この成膜した基板について、分割スパッタリングターゲットの間隙部分に相当する直上部を基板及び、間隙部分以外の基板を切り出した。切り出した基板について、原子吸光分析によりIGZO薄膜中のCuの混入量を測定してスパッタ評価を行った。尚、比較として、間隙部分に低融点ハンダのInが無く、Cu製バッキングプレート表面が露出した状態の分割スパッタリングターゲットについても同様にスパッタ評価試験を行った。
その結果、間隙にInを残存させた場合は、IGZO薄膜へのCuの混入量は2ppm未満(原子吸光分析の検出限界以下)であった。これに対して、Inを残存させない場合は、IGZO薄膜へのCuの混入量は間隙部分で19ppmであった。
本発明は、大面積の酸化物半導体の薄膜を形成する際に、スパッタリングにおける不純物の混入を効果的に防止することが可能となる。
10 バッキングプレート
20 ターゲット部材
30 間隙
50 低融点ハンダ

Claims (6)

  1. バッキングプレート上に、酸化物半導体からなるターゲット部材を、低融点ハンダにより複数接合して形成された分割スパッタリングターゲットにおいて、
    接合されたターゲット部材の間に形成された間隙に、バッキングプレート表面を覆う低融点ハンダが存在しており、
    低融点ハンダの間隙内の厚みは、ターゲット部材間に形成された間隙深さの10%〜70%であることを特徴とする分割スパッタリングターゲット。
  2. 低融点ハンダは、接合の際の低融点ハンダを間隙に残存させたものである請求項1に記載の分割スパッタリングターゲット。
  3. 酸化物半導体は、In、Zn、Gaのいずれか一種以上を含む酸化物からなる請求項1または請求項2に記載の分割スパッタリングターゲット。
  4. 酸化物半導体は、Sn、Ti、Ba、Ca、Zn、Mg、Ge、Y、La、Al、Si、Gaのいずれか一種以上を含む酸化物からなる請求項1または請求項2に記載の分割スパッタリングターゲット。
  5. 酸化物半導体は、Cu、Al、Ga、Inのいずれか一種以上を含む酸化物からなる請求項1または請求項2に記載の分割スパッタリングターゲット。
  6. バッキングプレート上に、酸化物半導体からなるターゲット部材を、低融点ハンダにより複数接合して形成される分割スパッタリングターゲットの製造方法において、
    バッキングプレート上に、ターゲット部材を低融点ハンダにより複数接合し、
    接合されたターゲット部材間に形成された間隙にある低融点ハンダを所定量の間隙深さとなるように除去することを特徴とする分割スパッタリングターゲットの製造方法。
JP2012503153A 2010-11-08 2011-07-13 分割スパッタリングターゲット及びその製造方法 Active JP4961515B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012503153A JP4961515B1 (ja) 2010-11-08 2011-07-13 分割スパッタリングターゲット及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010249781 2010-11-08
JP2010249781 2010-11-08
JP2012503153A JP4961515B1 (ja) 2010-11-08 2011-07-13 分割スパッタリングターゲット及びその製造方法
PCT/JP2011/065952 WO2012063525A1 (ja) 2010-11-08 2011-07-13 分割スパッタリングターゲット及びその製造方法

Publications (2)

Publication Number Publication Date
JP4961515B1 true JP4961515B1 (ja) 2012-06-27
JPWO2012063525A1 JPWO2012063525A1 (ja) 2014-05-12

Family

ID=46050684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012503153A Active JP4961515B1 (ja) 2010-11-08 2011-07-13 分割スパッタリングターゲット及びその製造方法

Country Status (5)

Country Link
JP (1) JP4961515B1 (ja)
KR (1) KR101178822B1 (ja)
CN (1) CN102686767B (ja)
TW (1) TWI388681B (ja)
WO (1) WO2012063525A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016176147A (ja) * 2014-10-07 2016-10-06 Jx金属株式会社 円筒型スパッタリングターゲット

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5759425B2 (ja) * 2012-07-20 2015-08-05 株式会社神戸製鋼所 薄膜トランジスタの半導体層用薄膜の形成に用いられるターゲット組立体の品質評価方法
KR20140129770A (ko) 2013-04-30 2014-11-07 삼성디스플레이 주식회사 플라즈마 코팅 시스템용 타블렛, 이의 제조 방법, 및 이를 이용한 박막의 제조 방법
JP6273735B2 (ja) * 2013-09-20 2018-02-07 東ソー株式会社 円筒形スパッタリングターゲットとその製造方法
CN105483625B (zh) * 2014-10-07 2018-01-02 Jx金属株式会社 溅射靶
CN105908137B (zh) * 2015-02-24 2020-12-15 Jx金属株式会社 溅射靶
JP6960989B2 (ja) * 2017-03-31 2021-11-05 三井金属鉱業株式会社 分割スパッタリングターゲット

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01230768A (ja) * 1988-03-08 1989-09-14 Asahi Glass Co Ltd スパッター用ターゲットユニットの製造方法および透明電導膜の製造方法
JPH08144052A (ja) * 1994-11-22 1996-06-04 Tosoh Corp Itoスパッタリングターゲット
JP2000144400A (ja) * 1998-06-08 2000-05-26 Tosoh Corp スパッタリングターゲットおよびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01230768A (ja) * 1988-03-08 1989-09-14 Asahi Glass Co Ltd スパッター用ターゲットユニットの製造方法および透明電導膜の製造方法
JPH08144052A (ja) * 1994-11-22 1996-06-04 Tosoh Corp Itoスパッタリングターゲット
JP2000144400A (ja) * 1998-06-08 2000-05-26 Tosoh Corp スパッタリングターゲットおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016176147A (ja) * 2014-10-07 2016-10-06 Jx金属株式会社 円筒型スパッタリングターゲット

Also Published As

Publication number Publication date
CN102686767B (zh) 2014-05-28
KR101178822B1 (ko) 2012-09-03
JPWO2012063525A1 (ja) 2014-05-12
TW201237199A (en) 2012-09-16
KR20120087992A (ko) 2012-08-07
CN102686767A (zh) 2012-09-19
WO2012063525A1 (ja) 2012-05-18
TWI388681B (zh) 2013-03-11

Similar Documents

Publication Publication Date Title
JP4961515B1 (ja) 分割スパッタリングターゲット及びその製造方法
CN102712997B (zh) 分割溅镀靶及其制造方法
KR102475939B1 (ko) 신규 가닛 화합물, 그것을 함유하는 소결체 및 스퍼터링 타깃
JP4961513B1 (ja) 分割スパッタリングターゲット及びその製造方法
KR101804660B1 (ko) 전자 부품용 적층 배선막 및 피복층 형성용 스퍼터링 타깃재
KR20150135530A (ko) Li 함유 산화물 타겟 접합체
JP2012180555A (ja) インジウムターゲット及びその製造方法
JP6273735B2 (ja) 円筒形スパッタリングターゲットとその製造方法
TW201200611A (en) ITO sputtering target and the manufacturing method thereof
TWI754426B (zh) 氧化物燒結體、濺鍍靶及氧化物半導體膜
TWI778964B (zh) 氧化物燒結體及濺鍍靶材
CN110741106A (zh) 氧化物烧结体及溅射靶
TWI660056B (zh) Ito濺鍍靶材及其製造方法
KR102218814B1 (ko) 소결체, 스퍼터링 타깃 및 소결체의 제조 방법
JP2008218592A (ja) 薄膜バリスタおよびその製造方法
TW202108795A (zh) 分割濺鍍靶
CN107522407B (zh) 一种防静电低温共烧陶瓷材料及其制备方法和应用
CN107254669A (zh) 烧结体和非晶膜
JP2821182B2 (ja) 電子部品の製造方法
WO2014128976A1 (ja) スパッタリングターゲットおよびその製造方法
KR20160040533A (ko) 스퍼터링 타깃 및 그 제조 방법
CN110024090A (zh) 配线结构和其制造方法、溅射靶材以及抗氧化方法
CN103177871B (zh) 一种具有复合基板的薄膜电容器
JP2015089967A (ja) スパッタリングターゲット材およびその製造方法
JP2017179595A (ja) スパッタリングターゲット材およびその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120326

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4961515

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250