JP4958466B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP4958466B2
JP4958466B2 JP2006104120A JP2006104120A JP4958466B2 JP 4958466 B2 JP4958466 B2 JP 4958466B2 JP 2006104120 A JP2006104120 A JP 2006104120A JP 2006104120 A JP2006104120 A JP 2006104120A JP 4958466 B2 JP4958466 B2 JP 4958466B2
Authority
JP
Japan
Prior art keywords
correction
data
memory
display device
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006104120A
Other languages
English (en)
Other versions
JP2007279290A (ja
Inventor
誠一 水越
誠 河野
高一 小野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Global OLED Technology LLC
Original Assignee
Global OLED Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global OLED Technology LLC filed Critical Global OLED Technology LLC
Priority to JP2006104120A priority Critical patent/JP4958466B2/ja
Priority to US11/685,225 priority patent/US8022908B2/en
Publication of JP2007279290A publication Critical patent/JP2007279290A/ja
Application granted granted Critical
Publication of JP4958466B2 publication Critical patent/JP4958466B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0271Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0285Improving the quality of display appearance using tables for spatial correction of display data
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0492Change of orientation of the displayed image, e.g. upside-down, mirrored

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

各画素についての入力データに応じて各画素の表示を制御して画面表示を行う表示装置、特に画面における輝度ムラの補正に関する。
フラットディスプレイの1つとして液晶ディスプレイがあり、この液晶ディスプレイでは、画素毎にTFT(薄膜トランジスタ)を設け表示を制御するアクティブマトリクスタイプのものが主流になっている。また、表示素子としてOLED(有機発光ダイオード:有機EL素子)を用いる有機ELディスプレイにおいてもアクティブマトリクスタイプのものが利用される。
図20にアクティブ型の有機EL表示装置における1画素分の回路(画素回路)の構成を示す。水平方向に伸びるゲートライン(Gate)をHレベルにして、選択TFT2をオンし、その状態で垂直方向に伸びるデータライン(Data)に表示輝度に応じた電圧を有するデータ信号を載せることで、データ信号が保持容量Cに蓄積される。これによって、駆動TFT1がデータ信号に応じた駆動電流を有機EL素子3に供給して、有機EL素子3が発光する。
ここで、有機EL素子の発光量と電流はほぼ比例関係にある。通常、駆動TFT1のゲート−PVdd間には画像の黒レベル付近でドレイン電流が流れ始めるような電圧(Vth)を与える。また、画像信号の振幅としては、白レベル付近で所定の輝度となるような振幅を与える。
図21は駆動TFT1の入力信号電圧(ゲートソース間電圧Vgs=データラインDataの電圧と電源PVddの差)に対する有機EL素子3に流れる電流icv(輝度に対応する)の関係を示している。そして、黒レベル電圧として、Vthを与え、白レベル電圧として、Vwを与えるように、データ信号を決定することで、有機EL素子3における適切な階調制御を行うことができる。
ここで、有機EL表示装置は、マトリクス状の多数の画素を配列した表示パネルで構成される。このため、製造上の問題または経年変化等により、画素を駆動するTFTのしきい値電圧(Vth)または電圧−電流(V−I)特性の傾き(gm)がばらつき、輝度ムラとなることがある。
そこで、この輝度ムラを補正するために、図1に示すように、各画素を駆動する信号データにある値を加算してVthの補正 (オフセット補正) を、また乗算することによりgmの補正 (ゲイン補正) をすることが提案されている。すなわち、図2に示す構成を有しており、(a)全画素の平均的特性に対し、(b)水平ラインnにおける画素の平均的特性が異なっている場合に、水平ラインnのオフセット/ゲインを変更することで、ライン毎の輝度ムラの補正を行う。このような手法については、例えば特許文献1〜3に記載がある。
特開平11−282420号公報 特開2004−264793号公報 特開2005−284172号公報
上述のような補正を全画素について行うと補正データはすべての画素毎に必要となるので、パネルの画素数分のデータを保持しておくメモリが必要となる。画素数の多いパネルの場合、大容量メモリが必要となり、コストも高くなる。また、濃いムラまで補正できるように補正用メモリのビット幅を大きくとると、必要なメモリサイズがそれだけ大きくなる。
本発明は、表示素子に発生する輝度不均一性を補正するための補正データを格納するメモリのサイズを小さくすることを目的とする。
本発明は、各画素についての入力データに応じて各画素の表示を制御して画面表示を行う表示装置において、各画素の輝度のばらつきを補正するためのデータを保持する補正用メモリと、この補正用メモリに保持されたデータと入力データとで演算を行い、輝度ムラの補正を行う補正手段と、を有し、前記補正用メモリ内にエントロピー符号化された補正データを保持し、前記補正手段においてデータの伸長を行いながら入力データと演算を行うことを特徴とする。
また、前記エントロピー符号化としてハフマン符号化を使用することが好適である。
また、前記補正用メモリは、小エリアごとに異なるハフマンテーブルを持つことが好適である。
また、前記ハフマンテーブルは、当該表示装置における画素毎の表示特性に基づいて決定されていることが好適である。
また、画面中における複数画素からなる小エリア毎に、その小エリアについての輝度ムラ補正データを記憶しておき、この小エリア毎の輝度ムラ補正と、前記補正用メモリに記憶されているエントロピー符号化されているデータによる補正を組み合わせて表示を制御することが好適である。
また、前記補正用メモリとは別に、2水平ライン分の入力データを保持するバッファメモリを備え、入力データを順にバッファメモリに書き込み、各ラインの最後の画素の入力データから読み出して補正データと演算を行い、表示する画像の左右を反対にすることが好適である。
また、前記補正用メモリには、各水平ラインの先頭の画素の補正データ格納場所がわかるように補正データが記憶されており、前記補正手段は、表示パネルの垂直走査の方向を反対にすると同時に、前記補正用メモリから最終水平ラインから先頭水平ラインに向けて順に圧縮された補正データを読み出して伸長し、該当する画素の入力データと演算を行うことにより、表示の垂直走査方向を反対にすることが好適である。
また、前記補正用メモリには、各水平ラインの先頭の画素の補正データ格納場所がわかるように補正データが記憶されており、前記補正手段は、表示パネルの垂直走査の方向を反対にすると同時に、前記補正用メモリから最終水平ラインから先頭水平ラインに向けて順に圧縮された補正データを読み出して伸長し、前記バッファメモリから読み出される対応する画素の入力データと演算を行うことにより、表示の水平および垂直走査方向を反対にすることが好適である。
また、各画素は発光素子として有機EL素子を有することが好適である。
本発明によれば、エントロピー符号化を利用することで、輝度ムラを補正するために必要とするメモリの容量を小さくすることができる。また、圧縮データがメモリの最大容量を越えない限りは、補正できるムラの濃さに制限がなくなるという効果も得られる。
以下、本発明の実施形態について、図面に基づいて説明する。
図4には、本発明の有機EL表示装置における、輝度データから表示パネルに供給される補正された輝度データ(アナログ信号)を作成するための構成を示してある。
表示パネル10は、RGBの各色の画素を有しており、表示用の輝度信号は、RGBの各色ごとに別に入力されてくる。例えば、画素を垂直方向に同一色のものを配置することで、各データラインにはRGBのいずれかのデータが供給され、これによって各画素において色ごとの表示が行える。なお、この例において、RGBの各信号は、それぞれ8ビットの輝度データである。
RGBの各信号はそれぞれ対応する3つのルックアップテーブルLUT20に供給される。このルックアップテーブルLUT20には、輝度データに対する発光輝度(駆動電流)の関係が所望のカーブとなるようにガンマ補正するとともに、表示パネル10における、平均的なオフセット、ゲインを考慮したテーブルデータが記憶されている。すなわち、図1における特性(a)を補償するデータが記憶されている。
なお、ルックアップテーブルLUT20に代えて、特性式を記憶しておき、演算によって輝度データを変換してもよい。また、ルックアップテーブルLUT20には、画素毎の入力信号に同期した画素クロックが供給されており、ルックアップテーブルLUT20からの出力も、この画素クロックに同期したものになっている。
3つのルックアップテーブルLUT20の出力は、3つの乗算器22に供給される。これら乗算器22には、補正用ゲイン発生回路24からの乗算補正値がそれぞれ供給されている。
3つの乗算器22の出力は、3つの加算器28にそれぞれ供給される。これら加算器28には、補正用オフセット発生回路30からのオフセット補正値がそれぞれ供給されている。
3つの加算器28の出力は、データラッチ回路32に供給され、ここで一旦ラッチされた後D/A変換器34に供給される。D/A変換器34は、RGB各色のデジタル信号をそれぞれアナログ信号に変換し、表示パネル10の対応するデータラインに供給する。そこで、これら各色ごとに画素位置に応じて補正されたデータ信号がデータラインに供給され、各画素において、EL素子がデータ信号に応じた電流で駆動される。
このように、本実施形態によれば、ルックアップテーブルLUT20によって、平均的な駆動TFTを対象としたオフセット、V−I特性の補償と、ガンマ補正を行う。そして、補正用ゲイン発生回路24、補正用オフセット発生回路30が、各画素の位置における補正用ゲイン、補正用オフセットを出力する。従って、各画素における駆動トランジスタ(駆動TFT)のしきい値電圧VthのバラツキΔVthを補償するだけでなく、ゲートソース間電圧Vgsに対するドレイン電流(有機ELの駆動電流)のV−I特性を補償して、輝度データに応じた適切な駆動電流を有機EL素子に供給することができる。
ここで、補正用ゲイン発生回路24には、伸長回路36を介しメモリ38が接続されている。補正用ゲイン発生回路24は、入力されてくる輝度データの画面上の位置に応じて、対応する乗算補正値を発生するものであるが、メモリ38における対応する補正データを読み出し、乗算補正値を決定する。そして、このメモリ38には、エントロピー符号化したデータが記憶されており、伸長回路36において伸長処理が行われ、伸長された補正データが補正用ゲイン発生回路24に供給される。
また、補正用オフセット発生回路30には、伸長回路40を介しメモリ42が接続されている。補正用オフセット発生回路30は、入力されてくる輝度データの画面上の位置に応じて、対応するオフセット補正値を発生するものであるが、メモリ42における対応する補正データを読み出し、オフセット補正値を決定する。そして、このメモリ42には、エントロピー符号化したデータが記憶されており、伸長回路40において伸長処理が行われ、伸長された補正データが補正用オフセット発生回路30に供給される。
「補正データ」
ムラには発生原因に応じていろいろな種類があり、補正値のばらつきもムラの種類によってかわる。しかし、一般的には補正値のヒストグラムは図3A、3Bのように0を中心として、絶対値が大きくなるほど減少するような分布となる。そこで、エントロピー符号化を用いて補正データを圧縮し、メモリ38,42に格納する。表示を行う時には、伸長回路36,40において圧縮された補正データを伸長しつつ、画素データに対して補正演算を行う。
一例として、320×240画素のパネルを考え、簡単のため、Vthのみを補正する場合を考える。信号データは6bitとし、±25%まで補正しようとすると、符号ビットを含めて1画素5bit(−15〜+15)の補正データが必要となる。すなわち、通常は320×240×5=384,000bitのメモリが必要になる。
ハフマン符号化を用いた時には、総データ量は、各補正値の“ハフマンコードのビット長×頻度”を全て合計することによって求まる。一例として、ムラの頻度分布及びハフマン符号が表1のようであるとき、総データ量は、251,205bitとなる。必要なメモリサイズは、このデータ量にハフマンテーブルに必要とするサイズを加算したものとなる。
また、圧縮データがメモリの最大容量を越えない限りは、補正できるムラの濃さに制限がなくなるという利点もある。すなわち、この例では、±25%を越えたムラが出現した場合、従来の方式では完全に補正ができない。
使用するハフマン符号は、一般的に行われる以下の手順により求める。
1)n種類の補正値(シンボル)を頻度の高い方から順に並べる、
2)頻度の低いもの2つを選び、1または0の符号を割り当てこれを統合して1つのシンボルとする。このシンボルの頻度は、2つの合計とする、
3)上記処理によりn−1となったシンボルを再び頻度順に並べ直し、頻度の低いものを2つ選んで1または0を割り当てる、
4)上記処理をシンボル数が1になるまで繰り返し行い、途中で割り当てた符号を逆順で読み出しこれを対応するシンボルの符号とする、
上記手順により求めたハフマンテーブルを、補正値の圧縮データとともに装置内のメモリに保持しておきデコード時に使用する。
図5には、補正演算のための構成が示されている。メモリ50には、ハフマンテーブルと圧縮データが記憶されている。入力されてくるデータに対応する補正データは、メモリ50から読み出されハフマンデコード部52においてハフマンデコードされ、補正値として補正演算部54に供給される。なお、この補正演算部54が図4における乗算器22または加算器28に該当し、メモリ50が図4におけるメモリ38または42に、ハフマンデコード部52が図4における伸長回路36または40に該当する。
表1の符号をハフマン木によって表すと図6のようになる(一部分のみ図示)が、表1のテーブルの代わりにハフマン木を以下に示すようにメモリに保存しておくと、デコード時にそのまま利用でき都合が良い。
まず、図7のように木の節に番号を割り当てる。このとき、根に0を割り当てる以外は任意である。それぞれの節につき対応するメモリのアドレスに、1の側の情報をBit11から6に、0の側の情報をBit5から0に保存する。1の側に葉がついている場合はBit11に0、Bit10から6にデータを、節がついている場合はBit11に1、Bit10から6に節の番号を保存する。同様に、0の側に葉がついている場合はBit5に0、Bit4から0にデータを、節がついている場合はBit5に1、Bit4から0に節の番号を保存する。このとき、データは、符号付5ビットの整数であり、節の番号は符号無し5ビットの整数である。表1のようにハフマン符号を割り当てた場合のメモリの内容を表2に示す。
この表2に基づいて符号を割り当てた場合には、伸長は以下の手順で行う。
0)メモリの読み出しアドレスを0にする、
1)メモリデータ読み出し、
2)圧縮データ1Bit読み込み、
3)読み込んだ圧縮データが1ならばメモリから読み込んだデータのうち上位6Bitを、0ならば下位6Bitを取り出す、
4)取り出したデータのMSBが1ならば下位5Bitをメモリの読み出しアドレスとし、MSBが0ならば下位5Bitを伸長結果として出力しSRAMの読み出しアドレスを0にする、
5)1)から4)を圧縮データがなくなるまで(ラインが終了するまで)行う。
この場合、ハフマン木のデータ格納に必要なメモリの量は、補正値がnビットの時、節の数が2−1個、葉の数が2個なので、2(n+1)×(2−1)ビットとなる。この例のように補正値が5ビットなら、372ビット必要となる。
以上の例ではパネルごとにハフマンテーブルを求め、表示時にはパネル固有のテーブルを用いて伸長した。もしパネルごとにムラ補正値の頻度分布があまり変化しないようであれば、同じハフマンテーブルを全てのパネルに適用しても良い。
表3に固定ハフマンテーブルの一例を示す。
また、パネル上の位置によって著しくムラの傾向が変わる場合は、数水平ラインごとなど小エリアごとに異なるハフマンテーブルを持っても良い。この場合、ハフマン符号の量(ハフマンテーブルのサイズ)に比べて小エリア内の画素数が十分大きいほど、ハフマンテーブルによるメモリ量の増加が抑えられる。
また、特許文献2,3に述べられている各小エリアごとのムラ補正と各画素の補正を上基本実施形態の処理に組み合わせることにより、エントロピー符号化を効率良く行うことができる。
例として、図8Aのように縦筋及び横筋状にムラのあるパネルのVthを補正することを考える。実際には、筋はうっすらと確認できる程度であったり、本数が非常に多いことがある。工場出荷時に、まず縦及び横筋の補正データを求める。
次に、各画素の補正データを求め、縦及び横筋補正のデータと演算を行う。この演算結果の圧縮データと縦横筋補正のデータの両方を表示装置のメモリに格納しておく。ここで、演算を行う代わりに、縦及び横筋の補正データで補正を行った状態で、各画素の補正データを求めても良い。パネルに画像を表示する時は、画素データを伸長した後に逆演算を行い、各画素データの補正を行う。
このための構成を図9に示す。このように、メモリ50には、ハフマンテーブル、圧縮データの他に縦横筋補正データを記憶しておく。ハフマンデコード部52はハフマンテーブルおよび圧縮データを利用してハフマンデコードを行い、補正データを得これを縦横筋補正部56に供給する。メモリ50の縦横筋補正データを利用して、ハフマンデコード部52からの補正データにさらに縦横筋の補正データを追加して修正する。そして、修正された補正値が補正演算部54に供給される。
図8Bに示す画素z(m,n)の圧縮前のデータは次の演算式で求める。
オフセットデータ:Zo(m, n) = zo(m, n) − xo(m) − yo(n)、ゲインデータ:Zg(m, n) = zg(m, n) /(xg(m) × yg(n))とする。
ここで、Zo(m, n):(m, n)の位置にある画素zの縦横筋補正後の残留オフセット補正データ、zo(m, n):(m, n)の位置にある画素zのオフセット補正データ、xo(m):水平位置mの垂直ライン上の画素のオフセット補正データの平均値、yo(n):垂直位置nの水平ライン上の画素のオフセット補正データの平均値、Zg(m, n):(m, n)の位置にある画素zの縦横筋補正後の残留ゲイン補正データ、zg(m, n):(m, n)の位置にある画素zのゲイン補正データ、xg(m):水平位置mの垂直ライン上の画素のゲイン補正データの平均値、yg(n):垂直位置nの水平ライン上の画素のゲイン補正データの平均値である。
表示時には、次の演算により補正値を求める。
オフセット補正値:zo(m, n) = Zo(m, n) + xo(m) + yo(n)、ゲイン補正値:zg(m, n) = Zg(m, n) × xg(m) × yg(n)
縦横の補正値はオフセット、ゲインそれぞれ(水平ライン数+垂直ライン数)となるので、画素ごとの補正値の数に比べると一般には非常に少なく、消費するメモリ量はごくわずかである。縦筋ムラ、横筋ムラの多いパネルで、画素ごとの補正値を求めた時に補正値のヒストグラムが図3Aであったとすると、この処理により、図3Bのように値を0近辺に集中させることができる。これにより、圧縮後のデータ量を低減することができる。
なお、縦横の筋ムラを補正した場合は、図10に示すような画面全体にわたって輝度が斜めに緩やかに変化するムラも同時に改善できる。
「発明の他の実施形態」
図11A、11Bのように画像の水平走査方向を反対に表示したい場合、図12に示すような構成で表示を行う。
画像信号データ用に2水平ライン分のバッファ60を備え、奇数番目の水平ラインの信号データをバッファ60aに、偶数番目の水平ラインの信号データをバッファ60bに最初のアドレスから書き込む。奇数ラインの書き込み中は偶数ラインを、偶数ラインの書き込み中は奇数ラインをバッファ60の設定したアドレスから逆順に読み出し、伸長された補正データと演算を行う。なお、アドレス発生部62が書き込みの場合にはバッファ60の先頭から順番の書き込みアドレスを発生し、読み出しの場合にはバッファ60の最終アドレスから順番の読み出しアドレスを発生する。
これにより、パネルの駆動タイミングを変えずに左右が反転した画像を表示することができ、ムラの補正も正しく行うことができる。なお、反転でない通常の表示時には、書き込み方向と読み出し方向は同じ方向にする。
また、入力データをバッファに蓄えて逆順に読み出す代わりに、伸長後の補正値を2ライン分バッファに蓄え、書き込み中でないラインのデータを逆順に読み出して入力データと演算を行っても良い。
図13A、13Bのように画像の垂直走査方向を反対にしたい場合は、表示パネルの垂直走査の方向を反対にすると同時に、図14に示すような構成で表示を行う。
メモリ50には、ハフマンテーブル、圧縮データに加えて各水平ラインの先頭の画素の補正データ格納位置を示すアドレステーブルを備え、最終ラインから補正データの伸長を行い、該当する画素の入力データと演算を行う。図15に示すように、圧縮データは、各ラインの先頭がアドレスで指定できるように配置してある。
補正値の最小量子化ステップは、画像信号データの最小量子化ステップと同一である必要は無い。ムラを完全に補正しなくても、すなわち、理論上薄いムラが残っていても視覚上ほとんど認識できないこともある。したがって、補正値の量子化ステップを可変とし、ハフマン圧縮した結果がメモリ容量を最大限に生かせるように量子化ステップを決定することもできる。
図16に、固定ハフマンテーブルを用いた時のこの場合の圧縮完了までのフローチャートを示す。まず、全画素について補正値を求め(S1)、n=1にセットする(S2)。次に各画素の補正値をnで除算し(S3)、その後ハフマン圧縮する(S4)。
次に、データ量がメモリサイズより小さいかを判定し(S5)、NOであれば、n=n+1として(S6)、S3に戻る。そして、S5の判定でYESとなった場合にnおよび圧縮データをメモリ50に書き込み処理を終了する。
また、図17に表示装置の補正演算部分のブロック図を示す。メモリ50には、圧縮データと共にnの値が記憶されている。ハフマンデコード部52は、メモリ50からの圧縮データと固定ハフマンテーブル70からのデータにより補正値/nを発生する。ハフマンデコード部52からの補正値/nは乗算器72に供給され、ここでメモリ50からnが乗算されて、補正値となり、これが補正演算部54に供給される。
なお、この例では、入力データ及び補正データはともに10bitとなっているが、nの値によって補正データの精度が変わる。nの値は、ハードウエアの簡単化のため2k(kは正の整数)としても良い。
また、図4において、圧縮データを保存するメモリ38及び42は不揮発性メモリとし、出荷時にデータを書き込んでおいても良いし、メモリ38及び42はRAMとし、表示装置の電源投入時に別に用意した不揮発性メモリからこれらのメモリ38,42にロードする形式にしても良い。図18にこの場合の構成の例を、図19にパネルへの実装例を示す。
ドライバIC80は、ルックアップテーブルLUT20〜D/A変換器34を収容する。このドライバIC80にはフレキシブルケーブル82が接続されており、このフレキシブルケーブル82の先端部が接続端子部84となっている。フレキシブルケーブル82には不揮発性メモリ86が搭載される。また、ドライバICには、メモリデータ転送回路88が設けられており、このメモリデータ転送回路88は、フレキシブルケーブル82上の不揮発性メモリ86に接続されている。そこで、電源投入時に、メモリデータ転送回路88によって、不揮発性メモリ86内のデータが、ドライバIC80内のメモリ38,42に転送される。
なお、ドライバIC80はCOG(Chip On Glass)となっていて、表示パネル10のガラス上に置かれている。不揮発性メモリ86としてはフラッシュメモリが好適である。
このように、本実施形態によれば、輝度ムラを補正するために必要とするメモリの容量を小さくすることができる。また、圧縮データがメモリの最大容量を越えない限りは、補正できるムラの濃さに制限がなくなるという効果も得られる。
従来例における補正を説明する図である。 従来例の構成を示す図である。 ムラの発生状態を示す図である。 ムラの発生状態を示す図である。 実施形態の構成を示す図である。 補正部分の構成例を示す図である。 ハフマン符号化を説明する図である。 ハフマン符号化を説明する図である。 縦横筋による不均一を示す図である。 画素位置を示す図である。 補正部分の他の構成例を示す図である。 全体的な不均一の例を示す図である。 入力画像を示す図である。 表示画像を示す図である。 左右方向反転のための構成を示す図である。 入力画像を示す図である。 表示画像を示す図である。 補正部分の他の構成例を示す図である。 メモリ内の格納状態を示す図である。 固定ハフマンテーブルを利用する場合ハフマン符号化生成の処理を説明するフローチャートである。 補正部分の他の構成例を示す図である。 ドライバICおよびフレキシブルケーブルを利用する場合の構成を示す図である。 ドライバICおよびフレキシブルケーブルを利用する場合の実装状態を示す図である。 アクティブ型の有機EL表示装置における1画素分の回路(画素回路)の構成を示す図である。 駆動TFTの入力信号電圧に対する有機EL素子に流れる電流の関係を示す図である。
符号の説明
10 表示パネル、20 ルックアップテーブルLUT、22 乗算器、24 補正用ゲイン発生回路、28 加算器、30 補正用オフセット発生回路、32 データラッチ回路、34 変換器、36,40 伸長回路、38,42,50 メモリ、52 ハフマンデコード部、54 補正演算部、56 縦横筋補正部、60 バッファ、62 アドレス発生部、70 固定ハフマンテーブル、72 乗算器、80 ドライバIC、82 フレキシブルケーブル、84 接続端子部、86 不揮発性メモリ、88 メモリデータ転送回路。

Claims (7)

  1. 各画素についての入力データに応じて各画素の表示を制御して画面表示を行う表示装置において、
    各画素の輝度のばらつきを補正するためのデータを保持する補正用メモリと、
    この補正用メモリに保持されたデータと入力データとで演算を行い、輝度ムラの補正を行う補正手段と、
    を有し、
    前記補正用メモリ内にエントロピー符号化された補正データを保持し、前記補正手段においてデータの伸長を行いながら入力データと演算を行い、
    前記エントロピー符号化としてハフマン符号化を使用し、
    前記補正用メモリは、小エリアごとに異なるハフマンテーブルを持つ
    ことを特徴とする表示装置。
  2. 請求項に記載の表示装置において、
    前記ハフマンテーブルは、当該表示装置における画素毎の表示特性に基づいて決定されていることを特徴とする表示装置。
  3. 請求項1または2に記載の表示装置において、
    画面内における複数画素からなる小エリア毎に、その小エリアについての輝度ムラ補正データを記憶しておき、この小エリア毎の輝度ムラ補正と、前記補正用メモリに記憶されているエントロピー符号化されているデータによる補正を組み合わせて表示を制御することを特徴する表示装置。
  4. 請求項1〜のいずれか1つに記載の表示装置において、
    前記補正用メモリとは別に、2水平ライン分の入力データを保持するバッファメモリを備え、
    入力データを順にバッファメモリに書き込み、各ラインの最後の画素の入力データから読み出して補正データと演算を行い、表示する画像の左右を反対にすることを特徴とする表示装置。
  5. 請求項1〜のいずれか1つに記載の表示装置において、
    前記補正用メモリには、各水平ラインの先頭の画素の補正データ格納場所がわかるように補正データが記憶されており、
    前記補正手段は、表示パネルの垂直走査の方向を反対にすると同時に、前記補正用メモリから最終水平ラインから先頭水平ラインに向けて順に圧縮された補正データを読み出して伸長し、該当する画素の入力データと演算を行うことにより、表示の垂直走査方向を反対にすることを特徴とする表示装置。
  6. 請求項に記載の表示装置において、
    前記補正用メモリには、各水平ラインの先頭の画素の補正データ格納場所がわかるように補正データが記憶されており、
    前記補正手段は、表示パネルの垂直走査の方向を反対にすると同時に、前記補正用メモリから最終水平ラインから先頭水平ラインに向けて順に圧縮された補正データを読み出して伸長し、前記バッファメモリから読み出される対応する画素の入力データと演算を行うことにより、表示の水平および垂直走査方向を反対にすることを特徴とする表示装置。
  7. 請求項1〜のいずれか1つに記載の表示装置において、
    各画素は発光素子として有機EL素子を有することを特徴とする表示装置。
JP2006104120A 2006-04-05 2006-04-05 表示装置 Active JP4958466B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006104120A JP4958466B2 (ja) 2006-04-05 2006-04-05 表示装置
US11/685,225 US8022908B2 (en) 2006-04-05 2007-03-13 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006104120A JP4958466B2 (ja) 2006-04-05 2006-04-05 表示装置

Publications (2)

Publication Number Publication Date
JP2007279290A JP2007279290A (ja) 2007-10-25
JP4958466B2 true JP4958466B2 (ja) 2012-06-20

Family

ID=38680819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006104120A Active JP4958466B2 (ja) 2006-04-05 2006-04-05 表示装置

Country Status (2)

Country Link
US (1) US8022908B2 (ja)
JP (1) JP4958466B2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100884791B1 (ko) * 2007-04-06 2009-02-23 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 이의 구동 방법
US20090179836A1 (en) * 2008-01-10 2009-07-16 Premier Image Technology(China) Ltd. Gamma correction method, gamma correction apparatus, and display device
JP5315797B2 (ja) * 2008-02-07 2013-10-16 セイコーエプソン株式会社 画面表示制御装置
JP2009211025A (ja) * 2008-02-07 2009-09-17 Seiko Epson Corp 画面表示制御装置
JP2009223070A (ja) * 2008-03-18 2009-10-01 Eastman Kodak Co ドライバicおよび有機elパネル
JP2009258302A (ja) * 2008-04-15 2009-11-05 Eastman Kodak Co 有機el表示装置のムラ補正データ取得方法、有機el表示装置およびその製造方法
US9837013B2 (en) * 2008-07-09 2017-12-05 Sharp Laboratories Of America, Inc. Methods and systems for display correction
JP5386894B2 (ja) * 2008-09-09 2014-01-15 ソニー株式会社 画像位置認識装置、画像位置認識方法、プログラムおよび画像表示装置の補正データ設定装置
JP5384184B2 (ja) * 2009-04-23 2014-01-08 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
KR101361949B1 (ko) * 2009-04-29 2014-02-11 엘지디스플레이 주식회사 유기 발광다이오드 표시장치 및 그 구동방법
JP2011034004A (ja) * 2009-08-05 2011-02-17 Sony Corp 補正回路および表示装置
JP2012078386A (ja) * 2010-09-30 2012-04-19 Casio Comput Co Ltd 表示駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
TWI447690B (zh) * 2010-09-30 2014-08-01 Casio Computer Co Ltd 顯示驅動裝置、顯示裝置及其驅動控制方法以及電子機器
JP2012078372A (ja) * 2010-09-30 2012-04-19 Casio Comput Co Ltd 表示駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
KR101975215B1 (ko) * 2012-12-17 2019-08-23 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR101960795B1 (ko) * 2012-12-17 2019-03-21 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
US9495894B2 (en) 2013-01-21 2016-11-15 Sharp Kabushiki Kaisha Display device, and data processing method in display device
US9953563B2 (en) * 2013-04-23 2018-04-24 Sharp Kabushiki Kaisha Display device and drive current detection method for same
KR102062776B1 (ko) 2013-08-02 2020-01-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102175702B1 (ko) 2013-12-30 2020-11-09 삼성디스플레이 주식회사 표시 장치의 얼룩 보상 방법 및 이를 수행하는 비전 검사 장치
CN103761933A (zh) * 2013-12-30 2014-04-30 深圳市华星光电技术有限公司 液晶显示面板的不良显示修复系统及修复方法
US20150187306A1 (en) * 2013-12-30 2015-07-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. System and method for poor display repair for liquid crystal display panel
US20150279325A1 (en) * 2014-03-26 2015-10-01 Samsung Display Co., Ltd. System and method for storing and retrieving pixel parameters in a display panel
JP6661285B2 (ja) * 2014-06-02 2020-03-11 三星ディスプレイ株式會社Samsung Display Co.,Ltd. ディスプレイパネルと、ディスプレイパネルのピクセル輝度の補償方法およびピクセルパラメータを補償するための方法
KR102245999B1 (ko) * 2014-12-31 2021-04-29 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치 및 그의 센싱 방법
CN110073431B (zh) 2016-12-19 2022-08-30 宜客斯股份有限公司 不均匀校正系统、不均匀校正装置及面板驱动电路
US10706779B2 (en) 2017-02-23 2020-07-07 Synaptics Incorporated Device and method for image data processing
US10593257B2 (en) 2018-03-15 2020-03-17 Samsung Display Co., Ltd. Stress profile compression
US11132944B2 (en) 2019-09-18 2021-09-28 Samsung Display Co., Ltd. Unbiased iterative compression on additive data using dither

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975691A (en) * 1987-06-16 1990-12-04 Interstate Electronics Corporation Scan inversion symmetric drive
JP2925198B2 (ja) * 1989-12-11 1999-07-28 キヤノン株式会社 メモリ駆動装置
JPH05153487A (ja) * 1991-11-29 1993-06-18 Ricos:Kk 映像表示左右反転装置
KR100287624B1 (ko) * 1992-09-28 2001-04-16 야스카와 히데아키 화상데이타의압축,해제방법및그장치
JP3428063B2 (ja) * 1993-04-16 2003-07-22 富士写真フイルム株式会社 画像データの階調変換方法および装置
JP3193525B2 (ja) * 1993-05-31 2001-07-30 キヤノン株式会社 情報処理装置
GB2281465B (en) * 1993-08-27 1997-06-04 Sony Uk Ltd Image data compression
JPH0785261A (ja) * 1993-09-13 1995-03-31 Fuji Xerox Co Ltd 鏡像処理装置
JP3749752B2 (ja) * 1995-03-24 2006-03-01 アイティーティー・マニュファクチャリング・エンタープライジズ・インコーポレーテッド ブロック適応型差分パルスコード変調システム
JP3491471B2 (ja) * 1995-11-06 2004-01-26 セイコーエプソン株式会社 駆動装置及び電子機器
US6486862B1 (en) * 1996-10-31 2002-11-26 Kopin Corporation Card reader display system
JPH11282420A (ja) 1998-03-31 1999-10-15 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2000122598A (ja) * 1998-10-20 2000-04-28 Matsushita Electric Ind Co Ltd 表示装置
US6563439B1 (en) * 2000-10-31 2003-05-13 Intel Corporation Method of performing Huffman decoding
US6373412B1 (en) * 2000-12-15 2002-04-16 International Business Machines Corporation Fast JPEG huffman encoding and decoding
JP4865986B2 (ja) * 2003-01-10 2012-02-01 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 有機el表示装置
FR2860373A1 (fr) * 2003-09-26 2005-04-01 France Telecom Procede d'acces automatique a une conference telephonique et systeme pour sa mise en oeuvre.
EP1683131A1 (en) * 2003-11-03 2006-07-26 Koninklijke Philips Electronics N.V. Electrophoretic display with compressed memory data
JP2005191956A (ja) * 2003-12-25 2005-07-14 Yamaha Corp 表示用データ圧縮/伸張方法
JP4855648B2 (ja) * 2004-03-30 2012-01-18 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 有機el表示装置
JP2006154378A (ja) * 2004-11-30 2006-06-15 Victor Co Of Japan Ltd 画像表示制御装置
JP4561341B2 (ja) * 2004-12-03 2010-10-13 セイコーエプソン株式会社 画像表示装置、画像信号変換装置、画像信号変換方法、画像信号変換プログラム、およびそのプログラムを記憶した記憶媒体
JP4996065B2 (ja) * 2005-06-15 2012-08-08 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 有機el表示装置の製造方法および有機el表示装置
JP2007271940A (ja) * 2006-03-31 2007-10-18 Toshiba Corp 映像表示装置及び映像表示方法

Also Published As

Publication number Publication date
US8022908B2 (en) 2011-09-20
JP2007279290A (ja) 2007-10-25
US20070273701A1 (en) 2007-11-29

Similar Documents

Publication Publication Date Title
JP4958466B2 (ja) 表示装置
JP4865840B2 (ja) ガンマ基準電圧発生回路及び平板表示装置
US8456414B2 (en) Gamma adjustment with error diffusion for electrophoretic displays
US7619596B2 (en) Image processing apparatus and method of same
US9437138B2 (en) Display device
US20180240404A1 (en) Device and method for image data processing
US20030214493A1 (en) Image display
JP2005070426A (ja) 電気光学装置、電気光学装置の駆動方法及び電子機器
KR101126349B1 (ko) 유기전계발광 표시장치의 로드이펙트 보상장치
US9886887B2 (en) Device and method for color reduction with dithering
JP2005222030A (ja) データ線駆動回路、電気光学装置および電子機器
KR102518934B1 (ko) 영상데이터 처리 장치, 영상데이터 처리 방법 및 표시장치
US20060145979A1 (en) Liquid crystal display and driving method thereof
KR20210116834A (ko) 표시 장치 및 그 구동 방법
US11302263B2 (en) Organic light emitting display device and compensation method therefor
US20150193905A1 (en) Data processing method and display device using the same
CN111462260B (zh) 显示面板的mura补偿方法、装置和电子设备
JP2009223070A (ja) ドライバicおよび有機elパネル
JP4802963B2 (ja) 電気光学装置及び電子機器
CN111145689A (zh) 显示装置
JP5319094B2 (ja) 画像表示装置の駆動方法および画像表示装置
US11430387B2 (en) Display device and driving method therefor
JP4397576B2 (ja) 表示装置の駆動方法
JP4128601B2 (ja) 表示装置および表示装置の駆動方法
KR100834168B1 (ko) 전계발광표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090116

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100319

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4958466

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250