JP4938273B2 - ミラー構造を有するスタックボードオンチップパッケージ及びそれを装着した両面実装型メモリモジュール - Google Patents

ミラー構造を有するスタックボードオンチップパッケージ及びそれを装着した両面実装型メモリモジュール Download PDF

Info

Publication number
JP4938273B2
JP4938273B2 JP2005259666A JP2005259666A JP4938273B2 JP 4938273 B2 JP4938273 B2 JP 4938273B2 JP 2005259666 A JP2005259666 A JP 2005259666A JP 2005259666 A JP2005259666 A JP 2005259666A JP 4938273 B2 JP4938273 B2 JP 4938273B2
Authority
JP
Japan
Prior art keywords
stack board
chip package
chip
pad
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005259666A
Other languages
English (en)
Other versions
JP2006080521A (ja
Inventor
正顯 趙
政▲ジョン▼ 李
度亨 金
秉世 蘇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006080521A publication Critical patent/JP2006080521A/ja
Application granted granted Critical
Publication of JP4938273B2 publication Critical patent/JP4938273B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、半導体パッケージに係り、特に、ミラー構造を有するスタックボードオンチップ（ＢＯＣ：Ｂｏａｒｄ Ｏｎ Ｃｈｉｐ）パッケージ及びそれを装着した両面実装型メモリモジュールに関する。
最近、半導体産業の趨勢は、半導体製品を小型化、薄型化、軽量化し、高集積化、高密度化することである。半導体メモリ素子を幾つか搭載した両面実装型メモリモジュール（Ｄｕａｌ Ｉｎ−Ｌｉｎｅ Ｍｅｍｏｒｙ Ｍｏｄｕｌｅ：以下‘ＤＩＭＭ’という）においても、このような趨勢が反映されている。高速ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などのパッケージとして、ＢＯＣ構造によるパッケージがよく知られている。スタックＢＯＣパッケージは、高速及び高容量のＤＩＭＭ構成のための最も容易かつ適切な方法であると認識されている。
図１は、従来のスタックＢＯＣパッケージを説明する図面である。これを参照すれば、スタックＢＯＣパッケージ１００は、中央に空洞部１１３が形成された第１基板１１０と第１半導体チップ１１１とが接着され、第１半導体チップ１１１の接触パッド１１２が第１基板１１０の電極パッド１１５とワイヤボンディング１１４されて連結される。同様に、第２基板１２０の電極パッド１２５がワイヤボンディング１２４を通じて第２半導体チップ１２１の接触パッド１２２と連結される。そして、第１基板１１０の電極パッド１１５は、バンパ１３０によって第２基板１２０の上端部の電極パッド１２６と連結される。第２基板１２０の上端部の電極パッド１２６は、下端部の電極パッド１２５と金属で埋め込まれたビアホール１２７を通じて相互連結される。第２基板１２０の下端部の電極パッド１２５は、ソルダーボール１４０に接着連結される。
このようなスタックＢＯＣパッケージ１００は、スタック構造が有するパッケージ寄生成分の増加によって、信号線の負荷が増加する。このようなスタックＢＯＣパッケージ１００でＤＩＭＭモジュールを構成すれば、信号線の負荷によって良好な信号忠実度を有することができない。そして、バンパ１３０による物理的な高さによって、ＤＩＭＭモジュール内のコンポーネントの実装または配線において、制約が生じる。これにより、ＤＩＭＭモジュールに最適のトポロジーを適用するのが容易ではない。また、バンパ１３０によってＤＩＭＭモジュールのスタブが長くなって、当該バンパ１３０に伝えられる信号が反射されるという問題点が発生する。
しかも、スタックＢＯＣパッケージ１００がＤＩＭＭモジュールの両面に装着される時、ＤＩＭＭモジュールの両面のピン配置が鏡像されるように別途のスタックＢＯＣパッケージを製作せねばならない。これにより、パッケージの開発によるコストが増加するという問題点が発生する。
したがって、スタックＢＯＣパッケージ自体で鏡像されるボールパッド構造を有するパッケージが必要であり、短いスタブ長を有するスタックＢＯＣパッケージが装着されたＤＩＭＭモジュールが要求される。
本発明が解決しようとする目的は、ミラー構造を有するスタックＢＯＣパッケージを提供することである。
本発明が解決しようとする他の目的は、スタブ長を最小化し、トポロジーを最適化した前記スタックＢＯＣパッケージを装着するＤＩＭＭモジュールを提供することである。
前記目的を達成するために、本発明の一面によるスタックＢＯＣパッケージは、第１基板に装着された第１半導体チップを含み、第１半導体チップの第１接触パッドと連結された第１電極パッドが、第１基板を貫通し、金属で埋め込まれた第１ビアホールと連結される第１パッケージと、第２基板に装着された第２半導体チップを含み、第２半導体チップの第２接触パッドと連結された第２電極パッドが、第２基板を貫通し、金属で埋め込まれた第２ビアホールと連結され、第２半導体チップの背面が第１半導体チップの背面と対向して配置される第２パッケージと、第１ビアホールと第２ビアホールとを連結させるインターポーザと、第１パッケージの第１電極パッドまたは第２パッケージの第２電極パッドに連結されるソルダーボールと、を備える。
前記目的を達成するために、本発明の他の面によるスタックＢＯＣパッケージは、第１基板に装着された第１半導体チップを含み、第１半導体チップの第１接触パッドと連結された第１電極パッドが、第１基板を貫通し、金属で埋め込まれた第１ビアホールと連結される第１パッケージと、第１ビアホールと連結される第１導電性プラグを含む第１インターポーザと、第２基板に装着された第２半導体チップを含み、第２半導体チップの第２接触パッドと連結された第２電極パッドが、第２基板を貫通し、金属で埋め込まれた第２ビアホールと連結され、第２半導体チップの背面が第１半導体チップの背面と対向して配置される第２パッケージと、第２ビアホールと連結される第２導電性プラグを含む第２インターポーザと、第１インターポーザと第２インターポーザとの間に挿入され、金属で埋め込まれた第３ビアホールを通じて第１導電性プラグと第２導電性プラグとを電気的に連結させ、第１半導体チップと前記第２半導体チップとから発生する熱を放熱させる熱伝導板と、第１パッケージの第１電極パッドまたは第２パッケージの第２電極パッドに連結されるソルダーボールと、を備える。
前記他の目的を達成するために、本発明の一例によるＤＩＭＭモジュールは、本発明のスタックＢＯＣパッケージを装着する両面実装メモリモジュールにおいて、印刷回路基板と、ソルダーボールがスタックＢＯＣパッケージの第２電極パッドに連結されるボトムタイプスタックＢＯＣパッケージと、ソルダーボールがスタックＢＯＣパッケージの第１電極パッドに連結されるトップタイプスタックＢＯＣパッケージと、を備え、印刷回路基板の両面にボトムタイプスタックＢＯＣパッケージとトップタイプスタックＢＯＣパッケージとが互いに電気的に連結される。
本発明のスタックＢＯＣパッケージは、その高さが従来のバンパを有するスタックＢＯＣパッケージの高さより低いため、これを装着するＤＩＭＭモジュールのスタブ長を最小化し、トポロジーを最適化させる。これにより、信号線の負荷が減少して良好な信号忠実度を有し、ＤＩＭＭモジュール内のコンポーネントの実装または配線を容易にする。
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び添付図面に記載された内容を参照せねばならない。
以下、添付した図面を参照して、本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に示された同じ参照符号は、同じ部材を表す。
図２は、本発明の第１実施形態によるミラー構造を有するスタックＢＯＣパッケージを説明する図面である。これを参照すれば、スタックＢＯＣパッケージ２００は、第１パッケージ２１０と第２パッケージ２２０とが第１インターポーザ２３０、熱伝導板２４０、そして第２インターポーザ２５０を介してスタックされている。第１インターポーザ２３０と第２インターポーザ２５０とは、第１パッケージ２１０と第２パッケージ２２０とを電気的に相互連結させる構造を有するが、この後、図３及び図４で詳細に説明される。
熱伝導板２４０は、第１半導体チップ２１３と第２半導体チップ２２３の放熱目的で熱伝導層から構成される。熱伝導板２４０は、ニッケル、鉄、アルミニウム及び化学気相蒸着（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で形成された金属膜のうち何れか一つの膜を選択して使用でき、このように選択された何れか一つの膜を含む複合膜またはこのような金属を含む合金膜を使用できる。また、熱伝導板２４０は、熱伝導特性に優れ、かつ接着力を有する材質ならば、どんな物質でも使用可能である。本実施形態では、熱伝導板２４０が第１パッケージ２１０と第２パッケージ２２０との間に挿入される構造について説明しているが、これとは違って、熱伝導板２４０なしに第１パッケージ２１０と第２パッケージ２２０とが第１及び第２インターポーザ２３０，２５０を通じて直接スタックされるスタックＢＯＣパッケージも可能である。
第１パッケージ２１０は、第１空洞部２１２を有する第１基板２１１と、複数個の第１接触パッド２１４が配列された第１パッド装着面２１５を有する第１半導体チップ２１３とを含む。第１パッド装着面２１５の第１接触パッド２１４が第１空洞部２１２内に収容されるように、第１半導体チップ２１３が第１基板２１１に取り付けられ、接着される。第１接触パッド２１４は、ワイヤ２１６を通じて第１基板２１１の第１電極パッド２１７と連結される。第１接触パッド２１４と第１電極パッド２１７とに接続されたワイヤ２１６を保護するために、エポキシ樹脂で作られた第１密封層２１８が提供される。第１電極パッド２１７は、第１基板２１１を貫通して金属で埋め込まれた第１ビアホール２１９と連結される。
第２パッケージ２２０は、第２空洞部２２２を有する第２基板２２１と、複数個の第２接触パッド２２４が配列された第２パッド装着面２２５を有する第２半導体チップ２２３とを含む。第２パッド装着面２２５の第２接触パッド２２４が第２空洞部２２２内に収容されるように、第２半導体チップ２２３が第２基板２２１に取り付けられ、接着される。第２接触パッド２２４は、ワイヤ２２６を通じて第２基板２２１の第２電極パッド２２７と連結される。ワイヤ２２６を保護するために、エポキシ樹脂で作られた第２密封層２２８が提供される。第２電極パッド２２７は、第２基板２２１を貫通して金属で埋め込まれた第２ビアホール２２９と連結される。
第１半導体チップ２１３の第１パッド装着面２１５の反対面と、第２半導体チップ２２３の第２パッド装着面２２５の反対面とが熱伝導板２３０に接着される。第１パッケージ２１０の第１電極パッド２１７と第２パッケージ２２０の第２電極パッド２２７とは、熱伝導板２３０を基準として互いに鏡像されるように配置される。第１電極パッド２１７と連結される第１ビアホール２１９と、第２電極パッド２２７と連結される第２ビアホール２２９とは、第１及び第２インターポーザ２３０，２５０内の導電性プラグ２３２，２５２と、熱伝導板２４０を貫通する第３ビアホール２４２とを通じて相互電気的に連結される。第２電極パッド２２７は、ソルダーボール２６０と連結される。これにより、ソルダーボール２６０がスタックＢＯＣパッケージ２００の下端部に形成された構造をなす。その逆に、ソルダーボールが第１電極パッド２１７と連結されるように、スタックＢＯＣパッケージ２００の上端部に形成されることもある。
一方、ソルダーボール２６０が連結されていない第１または第２電極パッド２１７，２２７は、保護層（図示せず）で覆われ、保護層としては、フォトソルダーレジスト（ＰＳＲ：Ｐｈｏｔｏ Ｓｏｌｄｅｒ Ｒｅｓｉｓｔ）が主に使われて、第１または第２電極パッド２１７，２２７の腐蝕を防止する。
図３は、図２の第１または第２インターポーザ２３０，２５０構造の一例を説明する図面である。これを参照して、代表的に第１インターポーザ２３０を例とすれば、第１インターポーザ２３０は、両面に銅薄板２３２ｃがパターンされて形成された樹脂材質のベース素材２３１を含む。銅薄板２３２ｃは、ビアホールの側面に形成された銅材質のコンタクト部２３３を通じて連結される。図面符号２３４ａ，２３４ｂ，２３５は、何れも絶縁ラミネーティングのための絶縁レジスト層である。銅薄板２３２ｃは、上部及び下部のボンディングパターン層２３２ｂ，２３２ｄと電気的に連結され、上部及び下部のパッド電極２３２ａ，２３２ｅは、絶縁レジスト層２３４ａ，２３４ｂの開口を通じて露出され、ボンディングパターン層２３２ｂ，２３２ｄにそれぞれ対応して形成される。上部パッド電極２３２ａ、上部ボンディングパターン層２３２ｂ、銅薄板２３２ｃ、下部ボンディングパターン層２３２ｄ、下部電極パッド２３２ｅは、第１インターポーザ２３０の導電性プラグ２３２（図２）の役割を行う。
図４は、図２の第１または第２インターポーザ２３０，２５０の構造の他の例を説明する図面である。これを参照して、代表的に第２インターポーザ２５０を例とすれば、第２インターポーザ２５０は、上部及び下部パッド電極２５２ａ，２５２ｃが形成された絶縁樹脂材質のベース素材２５１を含む。上部及び下部パッド電極２５２ａ，２５２ｃは、ベース素材２５１のビアホール２５３に充填されたプラグ２５２ｂと電気的に接触される。上部及び下部絶縁レジスト層２５４ａ，２５４ｂは、上部及び下部パッド電極２５２ａ，２５２ｂを囲みつつ、ベース素材２５１の上面及び下面を覆っている。上部電極パッド２５２ａ、プラグ２５２ｂ及び下部パッド電極２５２ｂは、第２インターポーザ２５０の導電性プラグ２５２（図２）の役割を行う。
スタックＢＯＣパッケージ２００を使用したＤＩＭＭ構成を説明する構造が図５に示されている。これを参照すれば、ＤＩＭＭモジュール３００は、印刷回路基板（ＰＣＢ）３１０の上下面にソルダーボールが下端部に形成されたスタックＢＯＣパッケージ２００ｂ（以下、‘ボトムタイプスタックＢＯＣパッケージ’と称す）と、ソルダーボールが上端部に形成されたスタックＢＯＣパッケージ２００ｔ（以下、‘トップタイプスタックＢＯＣパッケージ’と称す）とが実装されている。これにより、ＤＩＭＭモジュール３００の両面にボトムタイプスタックＢＯＣパッケージ２００ｂとトップタイプスタックＢＯＣパッケージ２００ｔとを装着して、ＤＩＭＭモジュール３００の両面のピン配置が鏡像される。このようなＤＩＭＭモジュール３００は、ボトムタイプスタックＢＯＣパッケージ２００ｂまたはトップタイプスタックＢＯＣパッケージ２００ｔの高さが、従来のスタックＢＯＣパッケージ１００の高さより低いため、スタブ長を最小化し、ＤＩＭＭモジュールのトポロジーを最適化させる。それにより、信号線の負荷を減らして良好な信号忠実度を有し、ＤＩＭＭモジュール内のコンポーネントの実装または配線を容易にする。
図６は、図２のスタックＢＯＣパッケージ２００を拡張して３つ以上のＢＯＣチップがスタックされているマルチスタックＢＯＣパッケージを説明する図面である。これを参照すれば、マルチスタックＢＯＣパッケージ６００は、複数のスタックＢＯＣパッケージ２００が熱伝導板６０１，６０２，６０３，６０４を介してスタックされており、最下端のスタックＢＯＣパッケージ２００の電極パッドがソルダーボール６１０に連結される。前記図２で説明したように、熱伝導板６０１，６０２，６０３，６０４は、マルチスタックＢＯＣパッケージ６００でオプションとして使われうる。
図７は、本発明の第２実施形態によるスタックＢＯＣパッケージを説明する図面である。これを参照すれば、スタックＢＯＣパッケージ７００は、前述した図２のスタックＢＯＣパッケージ２００に追加的に第１電極パッド２１７，２１７の間に個別素子７１０が連結される構造を有する。個別素子７１０は、例えば、抵抗やデカップリングキャパシタで構成されるが、内部半導体チップ２１３，２２３の電気的特性やスタックＢＯＣパッケージ７００が装着されるＤＩＭＭモジュールの電気的特性の改善のために使われる。
本発明は、図面に示した一実施形態を参考として説明されたが、これは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であることが分かるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されねばならない。
本発明は、半導体素子関連の技術分野に適用可能である。
従来のスタックＢＯＣパッケージを説明する図面である。 本発明の第１実施形態によるスタックＢＯＣパッケージを説明する図面である。 図２に示した第１及び第２インターポーザの切断面を拡大した図面である。 図３のように、図２の第１及び第２インターポーザの他の例を説明する図面である。 図２のスタックＢＯＣパッケージで構成されるＤＩＭＭモジュールを説明する図面である。 本発明の第２実施形態によるマルチスタックＢＯＣパッケージを説明する図面である。 本発明の第３実施形態によるスタックＢＯＣパッケージを説明する図面である。
符号の説明
２００ スタックＢＯＣパッケージ
２１０ 第１パッケージ
２１１ 第１基板
２１２ 第１空洞部
２１３ 第１半導体チップ
２１４ 第１接触パッド
２１５ 第１パッド装着面
２１６ ワイヤ
２１７ 第１電極パッド
２１８ 第１密封層
２１９ 第１ビアホール
２２０ 第２パッケージ
２２１ 第２基板
２２２ 第２空洞部
２２３ 第２半導体チップ
２２４ 第２接触パッド
２２５ 第２パッド装着面
２２６ ワイヤ
２２７ 第２電極パッド
２２８ 第２密封層
２２９ 第２ビアホール
２３０ 第１インターポーザ
２３２，２５２ 導電性プラグ
２４０ 熱伝導板
２４２ 第３ビアホール
２５０ 第２インターポーザ
２６０ ソルダーボール

Claims (35)

  1. 第１基板に装着された第１半導体チップを含み、前記第１半導体チップの第１接触パッドと連結された第１電極パッドが、前記第１基板を貫通し、金属で埋め込まれた第１ビアホールと連結される第１パッケージと、
    第２基板に装着された第２半導体チップを含み、前記第２半導体チップの第２接触パッドと連結された第２電極パッドが、前記第２基板を貫通し、前記金属で埋め込まれた第２ビアホールと連結され、前記第２半導体チップの背面が前記第１半導体チップの背面と対向して配置される第２パッケージと、
    前記第１ビアホールと前記第２ビアホールとを連結させるインターポーザと、
    前記第１パッケージの第１電極パッドまたは前記第２パッケージの第２電極パッドに連結されるソルダーボールと、を備え、
    前記第１接触パッドを含む前記第１半導体チップ上に前記第１基板よりも低く配置された第１表面と、前記第２接触パッドを含む前記第２半導体チップ上に前記第２基板よりも高く配置された第２表面と、を備え、
    前記第１表面とは前記第１接触パッドが設けられた表面であり、前記第２表面とは前記第２接触パッドが設けられた表面であり、
    前記第１半導体チップは、前記第２半導体チップの上側に配置される
    ことを特徴とするスタックボードオンチップパッケージ。
  2. 前記第１パッケージは、
    第１空洞部を有する前記第１基板と、
    複数個の前記第１接触パッドが配列された第１パッド装着面を有し、前記第１パッド装着面が前記第１空洞部に収容されるように、前記第１基板と接着される前記第１半導体チップと、
    前記第１接触パッドとワイヤボンディングされる前記第１電極パッドと、
    前記第１電極パッドと連結される前記第１ビアホールと、を備える
    ことを特徴とする請求項１に記載のスタックボードオンチップパッケージ。
  3. 前記第２パッケージは、
    第２空洞部を有する前記第２基板と、
    複数個の前記第２接触パッドが配列された第２パッド装着面を有し、前記第２パッド装着面が前記第２空洞部に収容されるように、前記第２基板と接着される前記第２半導体チップと、
    前記第２接触パッドとワイヤボンディングされる前記第２電極パッドと、
    前記第２電極パッドと連結される前記第２ビアホールと、を備える
    ことを特徴とする請求項１に記載のスタックボードオンチップパッケージ。
  4. 前記インターポーザは、
    ベース素材と、
    前記ベース素材内のビアホールの側面に形成された銅薄板と、
    前記銅薄板と接しつつ、前記ビアホールを埋め込む第１絶縁レジスト層と、
    前記ベース素材の上面及び下面に配置され、前記銅薄板と電気的に連結される上部及び下部ボンディングパターン層と、
    前記ベース素材の上面及び下面に前記上部及び下部ボンディングパターン層を覆い包む第２絶縁レジスト層と、
    前記第２絶縁レジスト層の開口を通じて前記上部及び下部ボンディングパターン層と連結され、前記第１パッケージの第１ビアホール及び前記第２パッケージのビアホールと連結される上部及び下部パッド電極と、を備える
    ことを特徴とする請求項１に記載のスタックボードオンチップパッケージ。
  5. 前記インターポーザは、
    ベース素材と、
    前記ベース素材のビアホールに充填されたプラグと、
    前記プラグと電気的に接触する上部及び下部パッド電極と、
    前記上部及び下部パッド電極を囲みつつ、前記ベース素材の上面及び下面を覆っている上部及び下部絶縁レジスト層と、備える
    ことを特徴とする請求項１に記載のスタックボードオンチップパッケージ。
  6. 前記スタックボードオンチップパッケージは、
    前記第１パッケージと前記第２パッケージとの間に熱伝導板をさらに備える
    ことを特徴とする請求項１に記載のスタックボードオンチップパッケージ。
  7. 前記熱伝導板は、
    ニッケル、鉄、アルミニウム及び化学気相蒸着法で形成された金属膜のうち何れか一つの膜を選択して使用する
    ことを特徴とする請求項６に記載のスタックボードオンチップパッケージ。
  8. 前記熱伝導板は、
    前記選択された何れか一つの金属膜を含む複合膜または前記金属を含む合金膜を使用する
    ことを特徴とする請求項７に記載のスタックボードオンチップパッケージ。
  9. 前記熱伝導板は、
    熱伝導特性に優れ、接着力を有する物質膜を使用する
    ことを特徴とする請求項６に記載のスタックボードオンチップパッケージ。
  10. 前記スタックボードオンチップパッケージは、
    前記第１半導体チップと前記第２半導体チップとが互いに同一チップである
    ことを特徴とする請求項１に記載のスタックボードオンチップパッケージ。
  11. 前記スタックボードオンチップパッケージは、
    前記第１半導体チップと前記第２半導体チップとが、異なるチップである
    ことを特徴とする請求項１に記載のスタックボードオンチップパッケージ。
  12. 前記スタックボードオンチップパッケージは、
    前記ソルダーボールが連結されていない第１または第２電極パッドが保護層で覆われる
    ことを特徴とする請求項１に記載のスタックボードオンチップパッケージ。
  13. 前記保護層は、
    フォトソルダーレジスト（ＰＳＲ）で塗布される
    ことを特徴とする請求項１２に記載のスタックボードオンチップパッケージ。
  14. 前記スタックボードオンチップパッケージは、
    前記ソルダーボールが連結されていない第１または第２電極パッドの間に個別素子が連結される
    ことを特徴とする請求項１に記載のスタックボードオンチップパッケージ。
  15. 前記個別素子は、
    抵抗またはデカップリングキャパシタで構成される
    ことを特徴とする請求項１４に記載のスタックボードオンチップパッケージ。
  16. 前記スタックボードオンチップパッケージは、
    前記第１パッケージまたは前記第２パッケージを少なくとも２つ以上搭載し、前記搭載された第１パッケージまたは前記第２パッケージと連結される前記インターポーザをさらに備えて、マルチスタックボードオンチップパッケージを構成する
    ことを特徴とする請求項１に記載のスタックボードオンチップパッケージ。
  17. 両面実装メモリモジュールに装着される前記スタックボードオンチップパッケージは、
    印刷回路基板と、
    前記ソルダーボールが前記第２電極パッドに連結されるボトムタイプのスタックボードオンチップパッケージと、
    前記ソルダーボールが前記第１電極パッドに連結されるトップタイプのスタックボードオンチップパッケージと、を備え、
    前記ボトムタイプのスタックボードオンチップパッケージと前記トップタイプのスタックボードオンチップパッケージとが、前記印刷回路基板の上端部及び下端部にそれぞれ装着されて電気的に相互連結される
    ことを特徴とする請求項１に記載のスタックボードオンチップパッケージ。
  18. 前記ボトムタイプのスタックボードオンチップパッケージと前記トップタイプのスタックボードオンチップパッケージの第１及び第２電極パッドのうち、前記ソルダーボールと連結されていない電極パッドは、保護層で覆われる
    ことを特徴とする請求項１７に記載のスタックボードオンチップパッケージ。
  19. 前記保護層は、
    フォトソルダーレジストで塗布される
    ことを特徴とする請求項１８に記載のスタックボードオンチップパッケージ。
  20. 前記ソルダーボールと連結されていない前記ボトムタイプのスタックボードオンチップパッケージの前記第１電極パッドの間と、前記ソルダーボールと連結されていない前記トップタイプのスタックボードオンチップパッケージの前記第２電極パッドの間とに個別素子が連結される
    ことを特徴とする請求項１７に記載のスタックボードオンチップパッケージ。
  21. 前記個別素子は、
    抵抗またはデカップリングキャパシタで構成される
    ことを特徴とする請求項２０に記載のスタックボードオンチップパッケージ。
  22. 第１基板に装着された第１半導体チップを含み、前記第１半導体チップの第１接触パッドと連結された第１電極パッドが、前記第１基板を貫通し、金属で埋め込まれた第１ビアホールと連結される第１パッケージと、
    前記第１ビアホールと連結される第１導電性プラグを含む第１インターポーザと、
    第２基板に装着された第２半導体チップを含み、前記第２半導体チップの第２接触パッドと連結された第２電極パッドが、前記第２基板を貫通し、前記金属で埋め込まれた第２ビアホールと連結され、前記第２半導体チップの背面が前記第１半導体チップの背面に対向して配置される第２パッケージと、
    前記第２ビアホールと連結される第２導電性プラグを含む第２インターポーザと、
    前記第１インターポーザと前記第２インターポーザとの間に挿入され、金属で埋め込まれた第３ビアホールを通じて前記第１導電性プラグと前記第２導電性プラグとを電気的に連結させ、前記第１半導体チップと前記第２半導体チップとから発生する熱を放熱させる熱伝導板と、
    前記第１パッケージの第１電極パッドまたは前記第２パッケージの第２電極パッドに連結されるソルダーボールと、を備え、
    前記第１接触パッドを含む前記第１半導体チップ上に前記第１基板よりも低く配置された第１表面と、前記第２接触パッドを含む前記第２半導体チップ上に前記第２基板よりも高く配置された第２表面と、を備え、
    前記第１表面とは前記第１接触パッドが設けられた表面であり、前記第２表面とは前記第２接触パッドが設けられた表面であり、
    前記第１半導体チップは、前記第２半導体チップの上側に配置される
    ことを特徴とするスタックボードオンチップパッケージ。
  23. 前記第１パッケージは、
    第１空洞部を有する前記第１基板と、
    複数個の前記第１接触パッドが配列された第１パッド装着面を有し、前記第１パッド装着面が前記第１空洞部に収容されるように前記第１基板と接着される前記第１半導体チップと、
    前記第１接触パッドとワイヤボンディングされる前記第１電極パッドと、
    前記第１電極パッドと連結される前記第１ビアホールと、を備える
    ことを特徴とする請求項２２に記載のスタックボードオンチップパッケージ。
  24. 前記第２パッケージは、
    第２空洞部を有する前記第２基板と、
    複数個の前記第２接触パッドが配列された第２パッド装着面を有し、前記第２パッド装着面が前記第２空洞部に収容されるように前記第２基板と接着される前記第２半導体チップと、
    前記第２接触パッドとワイヤボンディングされる前記第２電極パッドと、
    前記第２電極パッドと連結される前記第２ビアホールと、を備える
    ことを特徴とする請求項２２に記載のスタックボードオンチップパッケージ。
  25. 前記第１及び第２インターポーザは、それぞれ
    ベース素材と、
    前記ベース素材内のビアホールの側面に形成された銅薄板と、
    前記銅薄板と接しつつ、前記ビアホールを埋め込む第１絶縁レジスト層と、
    前記ベース素材の上面及び下面に配置され、前記銅薄板と電気的に連結される上部及び下部ボンディングパターン層と、
    前記ベース素材の上面及び下面に前記上部及び下部ボンディングパターン層を覆い包む第２絶縁レジスト層と、
    前記第２絶縁レジスト層の開口を通じて前記上部及び下部ボンディングパターン層と連結され、前記熱伝導板の第３ビアホールと連結される上部及び下部パッド電極と、を備える
    ことを特徴とする請求項２２に記載のスタックボードオンチップパッケージ。
  26. 前記第１及び第２インターポーザは、それぞれ
    ベース素材と、
    前記ベース素材のビアホールに充填されたプラグと、
    前記プラグと電気的に接触する上部及び下部パッド電極と、
    前記上部及び下部パッド電極を囲みつつ、前記ベース素材の上面及び下面を覆っている上部及び下部絶縁レジスト層と、を備える
    ことを特徴とする請求項２２に記載のスタックボードオンチップパッケージ。
  27. 前記熱伝導板は、
    熱伝導特性に優れ、接着力を有する物質膜を使用する
    ことを特徴とする請求項２２に記載のスタックボードオンチップパッケージ。
  28. 前記スタックボードオンチップパッケージは、
    前記第１半導体チップと前記第２半導体チップとが互いに同一チップである
    ことを特徴とする請求項２２に記載のスタックボードオンチップパッケージ。
  29. 前記スタックボードオンチップパッケージは、
    前記第１半導体チップと前記第２半導体チップとが、異なるチップである
    ことを特徴とする請求項２２に記載のスタックボードオンチップパッケージ。
  30. 前記スタックボードオンチップパッケージは、
    前記ソルダーボールが連結されていない第１または第２電極パッドが保護層で覆われる
    ことを特徴とする請求項２２に記載のスタックボードオンチップパッケージ。
  31. 前記保護層は、
    フォトソルダーレジストで塗布される
    ことを特徴とする請求項３０に記載のスタックボードオンチップパッケージ。
  32. 前記スタックボードオンチップパッケージは、
    前記ソルダーボールが連結されていない第１または第２電極パッドの間に個別素子が連結される
    ことを特徴とする請求項２２に記載のスタックボードオンチップパッケージ。
  33. 前記個別素子は、
    抵抗またはデカップリングキャパシタで構成される
    ことを特徴とする請求項３２に記載のスタックボードオンチップパッケージ。
  34. 印刷回路基板の上面に装着される第１スタックボードオンチップパッケージと、
    前記印刷回路基板の下面に装着される第２スタックボードオンチップパッケージと、を備え、
    前記第１及び第２スタックボードオンチップパッケージは、それぞれ少なくとも２つの半導体チップを含み、
    前記少なくとも２つの半導体チップのうち一つの半導体チップの背面が、前記少なくとも２つの半導体チップのうち残りの一つの半導体チップの背面に対向して配置され、
    前記第１スタックボードオンチップパッケージと前記第２スタックボードオンチップパッケージの少なくともいずれか一方は、請求項１乃至請求項３３のいずれか一項に記載のスタックボードオンチップパッケージである
    ことを特徴とする両面実装メモリモジュール。
  35. 前記両面実装メモリモジュールは、
    前記少なくとも２つの半導体チップの間に配置される熱伝導板をさらに備える
    ことを特徴とする請求項３４に記載の両面実装メモリモジュール。
JP2005259666A 2004-09-10 2005-09-07 ミラー構造を有するスタックボードオンチップパッケージ及びそれを装着した両面実装型メモリモジュール Expired - Fee Related JP4938273B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040072471A KR100688501B1 (ko) 2004-09-10 2004-09-10 미러링 구조를 갖는 스택 ｂｏｃ 패키지 및 이를 장착한양면 실장형 메모리 모듈
KR10-2004-0072471 2004-09-10

Publications (2)

Publication Number Publication Date
JP2006080521A JP2006080521A (ja) 2006-03-23
JP4938273B2 true JP4938273B2 (ja) 2012-05-23

Family

ID=36159680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005259666A Expired - Fee Related JP4938273B2 (ja) 2004-09-10 2005-09-07 ミラー構造を有するスタックボードオンチップパッケージ及びそれを装着した両面実装型メモリモジュール

Country Status (4)

Country Link
US (1) US7276786B2 (ja)
JP (1) JP4938273B2 (ja)
KR (1) KR100688501B1 (ja)
TW (1) TWI283489B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10418345B2 (en) 2017-09-21 2019-09-17 Toshiba Memory Corporation Semiconductor memory device

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100702016B1 (ko) * 2005-02-02 2007-03-30 삼성전자주식회사 양면 실장 메모리 모듈의 인쇄 회로 기판 및 이를이용하는 양면 실장 메모리 모듈
KR100615606B1 (ko) * 2005-03-15 2006-08-25 삼성전자주식회사 메모리 모듈 및 이 모듈의 신호 라인 배치 방법
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
KR100660882B1 (ko) * 2005-10-27 2006-12-26 삼성전자주식회사 보드 온 칩 패키지 및 그 제조 방법
US7990727B1 (en) * 2006-04-03 2011-08-02 Aprolase Development Co., Llc Ball grid array stack
US20080116584A1 (en) * 2006-11-21 2008-05-22 Arkalgud Sitaram Self-aligned through vias for chip stacking
US7566962B2 (en) * 2006-12-26 2009-07-28 Advanced Semiconductor Engineering Inc. Semiconductor package structure and method for manufacturing the same
JP4934444B2 (ja) * 2007-01-29 2012-05-16 日本シイエムケイ株式会社 半導体装置とその製造方法
US7981703B2 (en) * 2007-05-29 2011-07-19 Occam Portfolio Llc Electronic assemblies without solder and methods for their manufacture
KR100855626B1 (ko) * 2007-06-01 2008-09-03 삼성전기주식회사 반도체 패키지 및 그 제조방법
KR20090021605A (ko) * 2007-08-27 2009-03-04 삼성전기주식회사 반도체 메모리 패키지
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
US8106498B2 (en) * 2009-03-05 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with a dual board-on-chip structure and method of manufacture thereof
TWI366906B (en) * 2009-03-31 2012-06-21 Ind Tech Res Inst Die stacking structure and fabricating method thereof
KR101061531B1 (ko) 2010-12-17 2011-09-01 테세라 리써치 엘엘씨 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체
KR101321170B1 (ko) * 2010-12-21 2013-10-23 삼성전기주식회사 패키지 및 이의 제조 방법
US9118144B2 (en) 2012-06-08 2015-08-25 International Business Machines Corporation Multi-level connector and use thereof that mitigates data signaling reflections
KR102021077B1 (ko) * 2013-01-24 2019-09-11 삼성전자주식회사 적층된 다이 패키지, 이를 포함하는 시스템 및 이의 제조 방법
US9900983B2 (en) 2014-06-18 2018-02-20 Intel Corporation Modular printed circuit board electrical integrity and uses
US9829915B2 (en) * 2014-06-18 2017-11-28 Intel Corporation Modular printed circuit board
US10211182B2 (en) 2014-07-07 2019-02-19 Intel IP Corporation Package-on-package stacked microelectronic structures
TWI654723B (zh) * 2015-02-06 2019-03-21 矽品精密工業股份有限公司 封裝結構之製法
US9859202B2 (en) * 2015-06-24 2018-01-02 Dyi-chung Hu Spacer connector
US10007007B2 (en) * 2015-09-08 2018-06-26 Shenzhen Xpectvision Technology Co., Ltd. Methods for making an X-ray detector
US10310547B2 (en) 2016-03-05 2019-06-04 Intel Corporation Techniques to mirror a command/address or interpret command/address logic at a memory device
US10193248B2 (en) 2016-08-31 2019-01-29 Crystal Group, Inc. System and method for retaining memory modules
US10622340B2 (en) * 2016-11-21 2020-04-14 Samsung Electronics Co., Ltd. Semiconductor package
EP3376539A1 (en) 2017-03-14 2018-09-19 HS Elektronik Systeme GmbH Stackable power module
TWI638442B (zh) 2017-05-26 2018-10-11 瑞昱半導體股份有限公司 電子裝置及其電路基板
US10453820B2 (en) 2018-02-07 2019-10-22 Micron Technology, Inc. Semiconductor assemblies using edge stacking and methods of manufacturing the same
CN110364496A (zh) * 2018-04-11 2019-10-22 中国科学院微电子研究所 一种芯片封装结构及其封装方法
JP7044653B2 (ja) * 2018-07-12 2022-03-30 アオイ電子株式会社 半導体装置および半導体装置の製造方法
US10734756B2 (en) 2018-08-10 2020-08-04 Crystal Group Inc. DIMM/expansion card retention method for highly kinematic environments
CN113488454B (zh) * 2020-11-05 2022-06-03 浙江荷清柔性电子技术有限公司 封装结构及封装方法
CN114446943A (zh) * 2022-02-08 2022-05-06 甬矽电子(宁波)股份有限公司 半导体封装结构和半导体封装结构的制备方法
CN117747560B (zh) * 2024-02-19 2024-05-14 成都汉芯国科集成技术有限公司 一种基于砷化镓、氮化镓和金刚石3d封装芯片及封装方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794669A (ja) * 1993-09-20 1995-04-07 Toshiba Corp 半導体パッケ−ジモジュ−ル
JPH08250650A (ja) * 1995-03-09 1996-09-27 Sumitomo Electric Ind Ltd 半導体装置
US5798564A (en) * 1995-12-21 1998-08-25 Texas Instruments Incorporated Multiple chip module apparatus having dual sided substrate
JPH09260538A (ja) 1996-03-27 1997-10-03 Miyazaki Oki Electric Co Ltd 樹脂封止型半導体装置及び製造方法とその実装構造
US5748452A (en) * 1996-07-23 1998-05-05 International Business Machines Corporation Multi-electronic device package
JP2000208698A (ja) 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
JP3939429B2 (ja) * 1998-04-02 2007-07-04 沖電気工業株式会社 半導体装置
JP3180758B2 (ja) * 1998-04-13 2001-06-25 住友金属工業株式会社 積層可能な半導体装置とこれらの半導体装置モジュール
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
KR100353224B1 (ko) 1999-11-10 2002-09-18 밍-퉁 센 반도체 칩 모듈
JP3798597B2 (ja) * 1999-11-30 2006-07-19 富士通株式会社 半導体装置
US6577013B1 (en) * 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
JP4459421B2 (ja) * 2000-10-17 2010-04-28 Ｏｋｉセミコンダクタ宮崎株式会社 半導体装置
JP3798620B2 (ja) 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
JP4413452B2 (ja) * 2001-05-30 2010-02-10 パナソニック株式会社 半導体装置およびその製造方法
JP2002359343A (ja) * 2001-05-31 2002-12-13 Nec Corp 半導体装置
US7119432B2 (en) * 2004-04-07 2006-10-10 Lsi Logic Corporation Method and apparatus for establishing improved thermal communication between a die and a heatspreader in a semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10418345B2 (en) 2017-09-21 2019-09-17 Toshiba Memory Corporation Semiconductor memory device
US11322480B2 (en) 2017-09-21 2022-05-03 Kioxia Corporation Semiconductor memory device

Also Published As

Publication number Publication date
US7276786B2 (en) 2007-10-02
KR100688501B1 (ko) 2007-03-02
US20060055017A1 (en) 2006-03-16
JP2006080521A (ja) 2006-03-23
TW200610166A (en) 2006-03-16
KR20060023677A (ko) 2006-03-15
TWI283489B (en) 2007-07-01

Similar Documents

Publication Publication Date Title
JP4938273B2 (ja) ミラー構造を有するスタックボードオンチップパッケージ及びそれを装着した両面実装型メモリモジュール
JP3655242B2 (ja) 半導体パッケージ及び半導体実装装置
US7034388B2 (en) Stack type flip-chip package
US7944037B2 (en) Semiconductor device and semiconductor memory device
US7473993B2 (en) Semiconductor stack package and memory module with improved heat dissipation
US7714424B2 (en) Stacked-type semiconductor package
KR20140001898A (ko) 중앙 콘택 및 향상된 열적 특성을 갖는 향상된 적층형 마이크로전자 조립체
US20080088002A1 (en) Chip package structure
US6630727B1 (en) Modularly expandable multi-layered semiconductor component
US8040682B2 (en) Semiconductor device
KR100232214B1 (ko) 패키지 양면 실장형 피.씨.비 카드 및 그 제조방법
US20220230933A1 (en) Semiconductor package
US8169066B2 (en) Semiconductor package
US7521785B2 (en) Packaged systems with MRAM
US6573608B2 (en) Semiconductor device with layered semiconductor chips
KR20060039044A (ko) 스택형 반도체 멀티칩 패키지
KR20220077762A (ko) 방열층을 포함한 반도체 패키지
JP2007281201A (ja) 半導体装置
US7884465B2 (en) Semiconductor package with passive elements embedded within a semiconductor chip
JP4639731B2 (ja) 半導体装置の実装方法
JP2003273321A (ja) 半導体モジュール
US20070096333A1 (en) Optimal stacked die organization
KR100583493B1 (ko) 반도체패키지
JP3206545B2 (ja) 積層可能な半導体装置およびモジュール
JP2006080258A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110705

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120223

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees