CN117747560B - 一种基于砷化镓、氮化镓和金刚石3d封装芯片及封装方法 - Google Patents
一种基于砷化镓、氮化镓和金刚石3d封装芯片及封装方法 Download PDFInfo
- Publication number
- CN117747560B CN117747560B CN202410184385.5A CN202410184385A CN117747560B CN 117747560 B CN117747560 B CN 117747560B CN 202410184385 A CN202410184385 A CN 202410184385A CN 117747560 B CN117747560 B CN 117747560B
- Authority
- CN
- China
- Prior art keywords
- chip
- groups
- assembly
- diamond
- single layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010432 diamond Substances 0.000 title claims abstract description 75
- 229910003460 diamond Inorganic materials 0.000 title claims abstract description 66
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 22
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 22
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 title claims abstract description 20
- 229910001218 Gallium arsenide Inorganic materials 0.000 title claims abstract description 20
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims abstract description 11
- 239000002356 single layer Substances 0.000 claims abstract description 90
- 239000011229 interlayer Substances 0.000 claims abstract description 59
- 230000007246 mechanism Effects 0.000 claims abstract description 39
- 229910000679 solder Inorganic materials 0.000 claims abstract description 31
- 238000007789 sealing Methods 0.000 claims abstract description 30
- 239000012943 hotmelt Substances 0.000 claims abstract description 15
- 238000003466 welding Methods 0.000 claims abstract description 13
- 239000000725 suspension Substances 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 50
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 35
- 238000005476 soldering Methods 0.000 claims description 35
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 238000002955 isolation Methods 0.000 claims description 14
- 210000001503 joint Anatomy 0.000 claims description 12
- 230000003139 buffering effect Effects 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 238000009434 installation Methods 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 230000004907 flux Effects 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 238000009423 ventilation Methods 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910000831 Steel Inorganic materials 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 230000035939 shock Effects 0.000 description 3
- 239000010959 steel Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
本发明属于封装芯片技术领域，特别涉及一种基于砷化镓、氮化镓和金刚石3D封装芯片及封装方法，包括具有印制电路板的承载组件、具有3D垂直堆叠的HBM组件和具有活动卡接式密封组件，所述承载组件与密封组件均为开放式结构，且所述承载组件与密封组件为拼接而成的矩形结构，所述HBM组件设置在承载组件的内壁，所述HBM组件的顶部设置有CPU，且所述CPU与HBM组件均与承载组件电性连接；通过金刚石夹层机构将第一芯片单层和第三芯片单层上的焊锡球在悬浮空间内热熔焊接，通过金刚石夹层机构使热熔焊接后的焊锡球处于通风的状态，通过密封组件与承载组件的活动卡接，使3D热熔焊接后的芯片处于密封状态，提高了芯片堆叠后连接处导热的效果。
Description
技术领域
本发明属于封装芯片技术领域，特别涉及一种基于砷化镓、氮化镓和金刚石3D封装芯片及封装方法。
背景技术
目前TSV 电镀的尺寸更大，通常需要更长的沉积时间，更高的电镀速率以及多个工艺步骤，设计3D封装结构，提高电镀速率以及减少工艺步骤，在3DTSV 的芯片上设置硅通孔，连接上下层芯片，（应用于存储器），因为工作需要大量散热，3D堆叠散热无法实现。
经检索，现有技术中，中国专利公开号CN213692040U，授权公告日：2021-07-13，公开了一种封装芯片框架结构，其包括第一支撑框架、第二支撑框架以及设置在第一支撑框架和第二支撑框架之间的封装芯片结构；该封装芯片结构包括芯片部件设置部、低压封装管脚以及用于限定第一支撑框架和第二支撑框架之间距离的限位结构。该申请还提供一种封装芯片，该申请的封装芯片框架结构及对应的封装芯片，提高了对应的封装芯片的使用稳定性；有效解决了现有的封装芯片使用稳定性较差的技术问题。
但该设备仍存在以下缺陷：虽然能够有效解决了现有的封装芯片使用稳定性较差的技术问题，但封装后的芯片需要传递和处理高频信号，现有的DRAM堆叠技术在封装后，容易出现导热性差的情况发生，现有的封装技术无法保证堆叠后降低安装空间的同时，又保证上下两层芯片的导热性能，因此，不利于3D封装芯片的发展。
发明内容
针对上述问题，本发明提供了一种基于砷化镓、氮化镓和金刚石3D封装芯片，包括具有印制电路板的承载组件、具有3D垂直堆叠的HBM组件和具有活动卡接式密封组件；
所述承载组件与密封组件均为开放式结构，且所述承载组件与密封组件为拼接而成的矩形结构，所述HBM组件设置在承载组件的内壁，所述HBM组件的顶部设置有CPU，且所述CPU与HBM组件均与承载组件电性连接；
所述HBM组件包括金刚石夹层机构；所述金刚石夹层机构的底部设置有第一芯片单层，且所述第一芯片单层的底部设置有第二芯片单层，所述金刚石夹层机构的顶部设置有第三芯片单层，且所述第三芯片单层的顶部设置有第四芯片单层。
进一步的，所述承载组件包括印制电路板；所述印制电路板的顶部设置有焊盘，所述焊盘与印制电路板的尺寸相同，且所述印制电路板与焊盘电性连接，所述印制电路板与焊盘的拐角处均设置有支架，所述支架包括两组竖板，且两组竖板的一端呈直角拼接，所述竖板的表面均开设有对接孔，且所述对接孔活动贴合连接在HBM组件的外壁。
进一步的，所述焊盘的底层为铜金属制成的基体，且所述焊盘的顶面设置有镀锡金属层，所述镀锡金属层的表面设置有助焊剂，且所述镀锡金属层的周围涂覆有阻焊剂。
进一步的，所述金刚石夹层机构、第一芯片单层、第二芯片单层、第三芯片单层和第四芯片单层的尺寸相同，且所述第一芯片单层、第二芯片单层、第三芯片单层和第四芯片单层均电性连接，所述第一芯片单层与第三芯片单层均为砷化镓材料制成的基体，所述第二芯片单层和第四芯片单层均为氮化镓材料制成的基体，所述第一芯片单层的顶部且靠近金刚石夹层机构的一侧设置有若干组第一焊锡球，所述第三芯片单层的底部且靠近金刚石夹层机构的一侧设置有若干组第二焊锡球，若干组所述第一焊锡球与若干组第二焊锡球均延伸至金刚石夹层机构内且相互粘连固定。
进一步的，所述金刚石夹层机构包括第一夹层部、第二夹层部和若干组限位缓冲部；所述第一夹层部和第二夹层部的结构和尺寸均相同，若干组所述限位缓冲部固定连接在第一夹层部和第二夹层部之间，且所述第一夹层部和第二夹层部以若干组限位缓冲部的中轴线为中心处呈对称设置。
进一步的，所述第一夹层部包括隔离板；所述隔离板为矩形结构，且所述隔离板的顶面开设有若干组第一装配槽和若干组第二装配槽，若干组所述第一装配槽和若干组第二装配槽在隔离板的顶面呈矩阵阵列设置，且若干组所述第一装配槽和若干组第二装配槽相互交错，若干组所述第一装配槽活动套接在若干组所述第一焊锡球与若干组第二焊锡球的外部，若干组所述第二装配槽固定连接在若干组限位缓冲部的外部。
进一步的，所述隔离板的顶面还开设有若干组第一导流槽，若干组所述第一导流槽均与若干组第一装配槽的一侧相互连通，且若干组所述第一导流槽端部延伸至隔离板的边缘处，所述隔离板的顶面还开设有若干组第二导流槽，若干组所述第二导流槽均与若干组第一装配槽的另一侧相互连通，且若干组所述第二导流槽端部延伸至隔离板的边缘处，所述隔离板的顶面还开设有若干组第三导流槽，若干组所述第三导流槽的一端与若干组第二装配槽的一侧相互连通，若干组所述第三导流槽的另一端与若干组第二导流槽相互连通。
进一步的，所述限位缓冲部包括缓冲筒；所述缓冲筒的两端均为开放式结构，且所述缓冲筒嵌入安装在第二装配槽的内壁，所述第二装配槽的高度与缓冲筒的高度相同，所述缓冲筒的两端均滑动连接有金刚石，且两组所述金刚石之间活动抵触连接有缓冲复位件，两组所述金刚石远离缓冲复位件的一侧均嵌入安装有温度传感器。
进一步的，所述密封组件包括上盖板；所述上盖板的一侧壁固定连接有两组第一密封板和两组第二密封板，两组所述第一密封板与两组所述第二密封板均以上盖板的中轴线为中心呈对称设置，两组所述第一密封板与两组所述第二密封板的边缘处均设有间距，两组所述第一密封板与两组所述第二密封板均活动卡接在若干组支架之间，两组所述第一密封板与两组所述第二密封板的表面且同一水平的位置均开设有通孔，两组所述第一密封板上的通孔均与第一导流槽相互连通，两组所述第二密封板上的通孔均与第二导流槽相互连通。
一种基于砷化镓、氮化镓和金刚石3D芯片的封装方法，包括以下步骤，
通过HBM组件将第一芯片单层、第二芯片单层、第三芯片单层和第四芯片单层进行叠放；
通过金刚石夹层机构将叠放后的芯片单层分隔成上下两部分形成3D叠放安装；
通过金刚石夹层机构将第一芯片单层和第三芯片单层上的焊锡球在悬浮空间内热熔焊接；
通过金刚石夹层机构使热熔焊接后的焊锡球处于通风的状态；
通过密封组件与承载组件的活动卡接，使3D热熔焊接后的芯片处于密封状态。
本发明的有益效果是：
1、通过HBM组件将第一芯片单层、第二芯片单层、第三芯片单层和第四芯片单层进行叠放，通过金刚石夹层机构将叠放后的芯片单层分隔成上下两部分形成3D叠放安装，通过金刚石夹层机构将第一芯片单层和第三芯片单层上的焊锡球在悬浮空间内热熔焊接，通过金刚石夹层机构使热熔焊接后的焊锡球处于通风的状态，通过密封组件与承载组件的活动卡接，使3D热熔焊接后的芯片处于密封状态，提高了芯片堆叠后连接处导热的效果。
2、通过将热风枪的热量通过若干组第一导流槽和第二导流槽注入，用于充分热熔每组第一焊锡球与第二焊锡球的连接处，使热熔后的焊锡球连接在第一装配槽内，热熔后的第一焊锡球与第二焊锡球，在第一导流槽与第二导流槽四面通风的状态下，能够时刻保持芯片连接处的通风效果，并且还能够在需要对芯片拆卸检修时，还能够将钢针依次插入到若干组第一导流槽和第二导流槽内，用于快速分离每组第一装配槽内的第一焊锡球与第二焊锡球，提高了芯片拆卸的效率，提高了芯片的装配质量。
3、通过一组所述金刚石的端部活动抵触连接在第一芯片单层的表面不同位置，另一组所述金刚石的端部活动抵触连接在第三芯片单层的表面不同位置，并利用缓冲复位件，用于减少第一芯片单层或第三芯片单层发生撞击后的抗震性能，并利用两组金刚石上设置的温度传感器，时刻检测第一芯片单层与第三芯片单层的表面不同位置的温度，提高了芯片内部多点温度检测的效率。
4、通过上盖板通过两组第一密封板与两组第二密封板，形成用于活动卡接在若干组支架周围的盖体，使芯片处于防尘防水的状态，并利用通孔分别与第一导流槽和第二导流槽连通，使芯片在密封状态后，依然保持通风的状态，兼容了芯片使用的范围。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所指出的结构来实现和获得。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本发明实施例3D封装芯片的结构示意图；
图2示出了本发明实施例承载组件的结构示意图；
图3示出了本发明实施例HBM组件的结构示意图；
图4示出了本发明实施例HBM组件的结构侧视图；
图5示出了本发明实施例金刚石夹层机构的结构爆炸图；
图6示出了本发明实施例第一夹层部的结构示意图；
图7示出了本发明实施例限位缓冲部的结构剖视图；
图8示出了本发明实施例密封组件的结构示意图。
图中：1、承载组件；11、印制电路板；12、焊盘；13、支架；14、对接孔；2、HBM组件；21、金刚石夹层机构；211、第一夹层部；2111、隔离板；2112、第一装配槽；2113、第一导流槽；2114、第二导流槽；2115、第二装配槽；2116、第三导流槽；212、第二夹层部；213、限位缓冲部；2131、缓冲筒；2132、金刚石；2133、缓冲复位件；2134、温度传感器；22、第一芯片单层；23、第二芯片单层；24、第三芯片单层；25、第四芯片单层；3、CPU；4、密封组件；41、上盖板；42、第一密封板；43、第二密封板；44、通孔。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地说明，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提出了一种基于砷化镓、氮化镓和金刚石3D封装芯片，包括具有印制电路板的承载组件1、具有3D垂直堆叠的HBM组件2和具有活动卡接式密封组件4；示例性的，如图1所示。
所述承载组件1与密封组件4均为开放式结构，且所述承载组件1与密封组件4为拼接而成的矩形结构，所述HBM组件2设置在承载组件1的内壁，所述HBM组件2的顶部设置有CPU3，且所述CPU3与HBM组件2均与承载组件1电性连接。
具体的，所述HBM组件2用于封装砷化镓、氮化镓和金刚石材料制成的3D堆叠芯片层，使封装后的HBM组件2具有砷化镓材料高频、高温、低温性能好、噪声小和抗辐射能力强的优点，以及氮化镓材料高热导率、化学稳定性好和强抗辐照的优点，并利用金刚石材料作为砷化镓与氮化镓的中介，使HBM组件2便于散热、抗震、焊接和检修的状态；
所述承载组件1装配HBM组件2和CPU3，使HBM组件2和CPU3密封套接在密封组件4内部，使HBM组件2和CPU3处于防尘防水的状态。
所述承载组件1包括印制电路板11；示例性的，如图2所示。
所述印制电路板11的顶部设置有焊盘12，所述焊盘12与印制电路板11的尺寸相同，且所述印制电路板11与焊盘12电性连接，所述印制电路板11与焊盘12的拐角处均设置有支架13，所述支架13包括两组竖板，且两组竖板的一端呈直角拼接，所述竖板的表面均开设有对接孔14，且所述对接孔14活动贴合连接在HBM组件2的外壁。
进一步的，所述焊盘12的底层为铜金属制成的基体，且所述焊盘12的顶面设置有镀锡金属层，所述镀锡金属层的表面设置有助焊剂，且所述镀锡金属层的周围涂覆有阻焊剂（未在图上示出）。
具体的，所述焊盘12与HBM组件2通过焊球电性连接，并通过焊盘12将电路信号传递给印制电路板11，利用支架13形成用于水平放置HBM组件2的载体，当HBM组件2水平放置于对接孔14时，将若干组对接孔14内依次注入镍金属或锡金属，并在镍金属或锡金属融化后对HBM组件2的外壁进行粘连固定的作用。
所述HBM组件2包括金刚石夹层机构21；示例性的，如图3和4所示。
所述金刚石夹层机构21的底部设置有第一芯片单层22，且所述第一芯片单层22的底部设置有第二芯片单层23，所述金刚石夹层机构21的顶部设置有第三芯片单层24，且所述第三芯片单层24的顶部设置有第四芯片单层25，所述金刚石夹层机构21、第一芯片单层22、第二芯片单层23、第三芯片单层24和第四芯片单层25的尺寸相同，且所述第一芯片单层22、第二芯片单层23、第三芯片单层24和第四芯片单层25均电性连接，所述第一芯片单层22与第三芯片单层24均为砷化镓材料制成的基体，所述第二芯片单层23和第四芯片单层25均为氮化镓材料制成的基体，所述第一芯片单层22的顶部且靠近金刚石夹层机构21的一侧设置有若干组第一焊锡球，所述第三芯片单层24的底部且靠近金刚石夹层机构21的一侧设置有若干组第二焊锡球，若干组所述第一焊锡球与若干组第二焊锡球均延伸至金刚石夹层机构21内且相互粘连固定。
所述金刚石夹层机构21包括第一夹层部211、第二夹层部212和若干组限位缓冲部213；示例性的，如图5所示。
所述第一夹层部211和第二夹层部212的结构和尺寸均相同，若干组所述限位缓冲部213固定连接在第一夹层部211和第二夹层部212之间，且所述第一夹层部211和第二夹层部212以若干组限位缓冲部213的中轴线为中心处呈对称设置。
所述第一夹层部211包括隔离板2111；示例性的，如图6所示。
所述隔离板2111为矩形结构，且所述隔离板2111的顶面开设有若干组第一装配槽2112和若干组第二装配槽2115，若干组所述第一装配槽2112和若干组第二装配槽2115在隔离板2111的顶面呈矩阵阵列设置，且若干组所述第一装配槽2112和若干组第二装配槽2115相互交错，若干组所述第一装配槽2112活动套接在若干组所述第一焊锡球与若干组第二焊锡球的外部，若干组所述第二装配槽2115固定连接在若干组限位缓冲部213的外部；
所述隔离板2111的顶面还开设有若干组第一导流槽2113，若干组所述第一导流槽2113均与若干组第一装配槽2112的一侧相互连通，且若干组所述第一导流槽2113端部延伸至隔离板2111的边缘处；
所述隔离板2111的顶面还开设有若干组第二导流槽2114，若干组所述第二导流槽2114均与若干组第一装配槽2112的另一侧相互连通，且若干组所述第二导流槽2114端部延伸至隔离板2111的边缘处；
所述隔离板2111的顶面还开设有若干组第三导流槽2116，若干组所述第三导流槽2116的一端与若干组第二装配槽2115的一侧相互连通，若干组所述第三导流槽2116的另一端与若干组第二导流槽2114相互连通。
具体的，所述隔离板2111利用表面开设的若干组第一装配槽2112和若干组第二装配槽2115，若干组第一装配槽2112用于装配第一芯片单层22上的若干组第一焊锡球，以及第三芯片单层24上若干组第二焊锡球，当若干组第一焊锡球与若干组第二焊锡球在第一装配槽2112内，通过将热风枪的热量通过若干组第一导流槽2113和第二导流槽2114注入，用于充分热熔每组第一焊锡球与第二焊锡球的连接处，使热熔后的焊锡球连接在第一装配槽2112内；
热熔后的第一焊锡球与第二焊锡球，在第一导流槽2113与第二导流槽2114四面通风的状态下，能够时刻保持芯片连接处的通风效果，并且还能够在需要对芯片拆卸检修时，还能够将钢针依次插入到若干组第一导流槽2113和第二导流槽2114内，用于快速分离每组第一装配槽2112内的第一焊锡球与第二焊锡球，提高了芯片拆卸的效率。
所述限位缓冲部213包括缓冲筒2131；示例性的，如图7所示。
所述缓冲筒2131的两端均为开放式结构，且所述缓冲筒2131嵌入安装在第二装配槽2115的内壁，所述第二装配槽2115的高度与缓冲筒2131的高度相同，所述缓冲筒2131的两端均滑动连接有金刚石2132，且两组所述金刚石2132之间活动抵触连接有缓冲复位件2133，两组所述金刚石2132远离缓冲复位件2133的一侧均嵌入安装有温度传感器2134。
具体的，一组所述金刚石2132的端部活动抵触连接在第一芯片单层22的表面不同位置，另一组所述金刚石2132的端部活动抵触连接在第三芯片单层24的表面不同位置，并利用缓冲复位件2133，用于减少第一芯片单层22或第三芯片单层24发生撞击后的抗震性能，并利用两组金刚石2132上设置的温度传感器2134，时刻检测第一芯片单层22与第三芯片单层24的表面不同位置的温度。
所述密封组件4包括上盖板41；示例性的，如图8所示。
所述上盖板41的一侧壁固定连接有两组第一密封板42和两组第二密封板43，两组所述第一密封板42与两组所述第二密封板43均以上盖板41的中轴线为中心呈对称设置，两组所述第一密封板42与两组所述第二密封板43的边缘处均设有间距，两组所述第一密封板42与两组所述第二密封板43均活动卡接在若干组支架13之间，两组所述第一密封板42与两组所述第二密封板43的表面且同一水平的位置均开设有通孔44，两组所述第一密封板42上的通孔均与第一导流槽2113相互连通，两组所述第二密封板43上的通孔均与第二导流槽2114相互连通。
具体的，所述上盖板41通过两组第一密封板42与两组第二密封板43，形成用于活动卡接在若干组支架13周围的盖体，使芯片处于防尘防水的状态，并利用通孔44分别与第一导流槽2113和第二导流槽2114连通，使芯片在密封状态后，依然保持通风的状态。
利用本发明实施例提出的种基于砷化镓、氮化镓和金刚石3D封装芯片，其工作原理如下：
通过焊盘12与HBM组件2通过焊球电性连接，并通过焊盘12将电路信号传递给印制电路板11，利用支架13形成用于水平放置HBM组件2的载体，当HBM组件2水平放置于对接孔14时，将若干组对接孔14内依次注入镍金属或锡金属，并在镍金属或锡金属融化后对HBM组件2的外壁进行粘连固定的作用；
通过隔离板2111利用表面开设的若干组第一装配槽2112和若干组第二装配槽2115，若干组第一装配槽2112用于装配第一芯片单层22上的若干组第一焊锡球，以及第三芯片单层24上若干组第二焊锡球，当若干组第一焊锡球与若干组第二焊锡球在第一装配槽2112内，通过将热风枪的热量通过若干组第一导流槽2113和第二导流槽2114注入，用于充分热熔每组第一焊锡球与第二焊锡球的连接处，使热熔后的焊锡球连接在第一装配槽2112内；
热熔后的第一焊锡球与第二焊锡球，在第一导流槽2113与第二导流槽2114四面通风的状态下，能够时刻保持芯片连接处的通风效果，并且还能够在需要对芯片拆卸检修时，还能够将钢针依次插入到若干组第一导流槽2113和第二导流槽2114内，用于快速分离每组第一装配槽2112内的第一焊锡球与第二焊锡球，提高了芯片拆卸的效率；
通过一组所述金刚石2132的端部活动抵触连接在第一芯片单层22的表面不同位置，另一组所述金刚石2132的端部活动抵触连接在第三芯片单层24的表面不同位置，并利用缓冲复位件2133，用于减少第一芯片单层22或第三芯片单层24发生撞击后的抗震性能，并利用两组金刚石2132上设置的温度传感器2134，时刻检测第一芯片单层22与第三芯片单层24的表面不同位置的温度；
通过上盖板41通过两组第一密封板42与两组第二密封板43，形成用于活动卡接在若干组支架13周围的盖体，使芯片处于防尘防水的状态，并利用通孔44分别与第一导流槽2113和第二导流槽2114连通，使芯片在密封状态后，依然保持通风的状态。
在上述一种基于砷化镓、氮化镓和金刚石3D芯片的基础上，本发明实施例还提供一种基于砷化镓、氮化镓和金刚石3D芯片的封装方法，包括以下步骤，
通过HBM组件将第一芯片单层、第二芯片单层、第三芯片单层和第四芯片单层进行叠放；
通过金刚石夹层机构将叠放后的芯片单层分隔成上下两部分形成3D叠放安装；
通过金刚石夹层机构将第一芯片单层和第三芯片单层上的焊锡球在悬浮空间内热熔焊接；
通过金刚石夹层机构使热熔焊接后的焊锡球处于通风的状态；
通过密封组件与承载组件的活动卡接，使3D热熔焊接后的芯片处于密封状态。
尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (5)
1.一种基于砷化镓、氮化镓和金刚石3D封装芯片，其特征在于：包括具有印制电路板的承载组件（1）、具有3D垂直堆叠的HBM组件（2）和具有活动卡接式密封组件（4）；
所述承载组件（1）与密封组件（4）均为开放式结构，且所述承载组件（1）与密封组件（4）为拼接而成的矩形结构，所述HBM组件（2）设置在承载组件（1）的内壁，所述HBM组件（2）的顶部设置有CPU（3），且所述CPU（3）与HBM组件（2）均与承载组件（1）电性连接；
所述HBM组件（2）包括金刚石夹层机构（21）；所述金刚石夹层机构（21）的底部设置有第一芯片单层（22），且所述第一芯片单层（22）的底部设置有第二芯片单层（23），所述金刚石夹层机构（21）的顶部设置有第三芯片单层（24），且所述第三芯片单层（24）的顶部设置有第四芯片单层（25）；
所述金刚石夹层机构（21）、第一芯片单层（22）、第二芯片单层（23）、第三芯片单层（24）和第四芯片单层（25）的尺寸相同，且所述第一芯片单层（22）、第二芯片单层（23）、第三芯片单层（24）和第四芯片单层（25）均电性连接，所述第一芯片单层（22）与第三芯片单层（24）均为砷化镓材料制成的基体，所述第二芯片单层（23）和第四芯片单层（25）均为氮化镓材料制成的基体，所述第一芯片单层（22）的顶部且靠近金刚石夹层机构（21）的一侧设置有若干组第一焊锡球，所述第三芯片单层（24）的底部且靠近金刚石夹层机构（21）的一侧设置有若干组第二焊锡球，若干组所述第一焊锡球与若干组第二焊锡球均延伸至金刚石夹层机构（21）内且相互粘连固定；
所述金刚石夹层机构（21）包括第一夹层部（211）、第二夹层部（212）和若干组限位缓冲部（213）；所述第一夹层部（211）和第二夹层部（212）的结构和尺寸均相同，若干组所述限位缓冲部（213）固定连接在第一夹层部（211）和第二夹层部（212）之间，且所述第一夹层部（211）和第二夹层部（212）以若干组限位缓冲部（213）的中轴线为中心处呈对称设置；
所述第一夹层部（211）包括隔离板（2111）；所述隔离板（2111）为矩形结构，且所述隔离板（2111）的顶面开设有若干组第一装配槽（2112）和若干组第二装配槽（2115），若干组所述第一装配槽（2112）和若干组第二装配槽（2115）在隔离板（2111）的顶面呈矩阵阵列设置，且若干组所述第一装配槽（2112）和若干组第二装配槽（2115）相互交错，若干组所述第一装配槽（2112）活动套接在若干组所述第一焊锡球与若干组第二焊锡球的外部，若干组所述第二装配槽（2115）固定连接在若干组限位缓冲部（213）的外部；
所述隔离板（2111）的顶面还开设有若干组第一导流槽（2113），若干组所述第一导流槽（2113）均与若干组第一装配槽（2112）的一侧相互连通，且若干组所述第一导流槽（2113）端部延伸至隔离板（2111）的边缘处，所述隔离板（2111）的顶面还开设有若干组第二导流槽（2114），若干组所述第二导流槽（2114）均与若干组第一装配槽（2112）的另一侧相互连通，且若干组所述第二导流槽（2114）端部延伸至隔离板（2111）的边缘处，所述隔离板（2111）的顶面还开设有若干组第三导流槽（2116），若干组所述第三导流槽（2116）的一端与若干组第二装配槽（2115）的一侧相互连通，若干组所述第三导流槽（2116）的另一端与若干组第二导流槽（2114）相互连通；
所述限位缓冲部（213）包括缓冲筒（2131）；所述缓冲筒（2131）的两端均为开放式结构，且所述缓冲筒（2131）嵌入安装在第二装配槽（2115）的内壁，所述第二装配槽（2115）的高度与缓冲筒（2131）的高度相同，所述缓冲筒（2131）的两端均滑动连接有金刚石（2132），且两组所述金刚石（2132）之间活动抵触连接有缓冲复位件（2133），两组所述金刚石（2132）远离缓冲复位件（2133）的一侧均嵌入安装有温度传感器（2134）。
2.根据权利要求1所述的基于砷化镓、氮化镓和金刚石3D封装芯片，其特征在于：所述承载组件（1）包括印制电路板（11）；所述印制电路板（11）的顶部设置有焊盘（12），所述焊盘（12）与印制电路板（11）的尺寸相同，且所述印制电路板（11）与焊盘（12）电性连接，所述印制电路板（11）与焊盘（12）的拐角处均设置有支架（13），所述支架（13）包括两组竖板，且两组竖板的一端呈直角拼接，所述竖板的表面均开设有对接孔（14），且所述对接孔（14）活动贴合连接在HBM组件（2）的外壁。
3.根据权利要求2所述的基于砷化镓、氮化镓和金刚石3D封装芯片，其特征在于：所述焊盘（12）的底层为铜金属制成的基体，且所述焊盘（12）的顶面设置有镀锡金属层，所述镀锡金属层的表面设置有助焊剂，且所述镀锡金属层的周围涂覆有阻焊剂。
4.根据权利要求2所述的基于砷化镓、氮化镓和金刚石3D封装芯片，其特征在于：所述密封组件（4）包括上盖板（41）；所述上盖板（41）的侧壁固定连接有两组第一密封板（42）和两组第二密封板（43），两组所述第一密封板（42）与两组所述第二密封板（43）均以上盖板（41）的中轴线为中心呈对称设置，两组所述第一密封板（42）与两组所述第二密封板（43）的边缘处均设有间距，两组所述第一密封板（42）与两组所述第二密封板（43）均活动卡接在若干组支架（13）之间，两组所述第一密封板（42）与两组所述第二密封板（43）的表面且同一水平的位置均开设有通孔（44），两组所述第一密封板（42）上的通孔均与第一导流槽（2113）相互连通，两组所述第二密封板（43）上的通孔均与第二导流槽（2114）相互连通。
5.一种由权利要求1-4任一所述的基于砷化镓、氮化镓和金刚石3D芯片的封装方法，其特征在于：所述封装方法包括：
通过HBM组件将第一芯片单层、第二芯片单层、第三芯片单层和第四芯片单层进行叠放；
通过金刚石夹层机构将叠放后的芯片单层分隔成上下两部分形成3D叠放安装；
通过金刚石夹层机构将第一芯片单层和第三芯片单层上的焊锡球在悬浮空间内热熔焊接；
通过金刚石夹层机构使热熔焊接后的焊锡球处于通风的状态；
通过密封组件与承载组件的活动卡接，使3D热熔焊接后的芯片处于密封状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410184385.5A CN117747560B (zh) | 2024-02-19 | 2024-02-19 | 一种基于砷化镓、氮化镓和金刚石3d封装芯片及封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410184385.5A CN117747560B (zh) | 2024-02-19 | 2024-02-19 | 一种基于砷化镓、氮化镓和金刚石3d封装芯片及封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117747560A CN117747560A (zh) | 2024-03-22 |
| CN117747560B true CN117747560B (zh) | 2024-05-14 |
Family
ID=90256195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410184385.5A Active CN117747560B (zh) | 2024-02-19 | 2024-02-19 | 一种基于砷化镓、氮化镓和金刚石3d封装芯片及封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117747560B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2085298A1 (en) * | 1991-12-30 | 1993-07-01 | Ching Wan Tang | Organic electroluminescent image display device and process for its fabrication |
| US6375475B1 (en) * | 2001-03-06 | 2002-04-23 | International Business Machines Corporation | Method and structure for controlled shock and vibration of electrical interconnects |
| JP2004055606A (ja) * | 2002-07-16 | 2004-02-19 | Hitachi Chem Co Ltd | 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法 |
| JP2005150490A (ja) * | 2003-11-18 | 2005-06-09 | Canon Inc | Ｉｃとプリント配線基板間のシート部品 |
| KR20060023677A (ko) * | 2004-09-10 | 2006-03-15 | 삼성전자주식회사 | 미러링 구조를 갖는 스택 ｂｏｃ 패키지 및 이를 장착한양면 실장형 메모리 모듈 |
| JP2007173638A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Works Ltd | センサモジュールの製造方法、センサモジュール |
| CN116884889A (zh) * | 2023-09-07 | 2023-10-13 | 成都汉芯国科集成技术有限公司 | 一种基于TSV技术的芯片三维sip封装系统及其封装方法 |
| TW202347645A (zh) * | 2022-05-23 | 2023-12-01 | 台灣積體電路製造股份有限公司 | 封裝基板 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030067082A1 (en) * | 2001-05-25 | 2003-04-10 | Mark Moshayedi | Apparatus and methods for stacking integrated circuit devices with interconnected stacking structure |
| KR20080014004A (ko) * | 2005-06-06 | 2008-02-13 | 로무 가부시키가이샤 | 인터포저 및 반도체 장치 |
| US7781883B2 (en) * | 2008-08-19 | 2010-08-24 | International Business Machines Corporation | Electronic package with a thermal interposer and method of manufacturing the same |
| US8766460B2 (en) * | 2012-02-02 | 2014-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package with interposer frame and method of making the same |
| US20180131324A1 (en) * | 2016-08-15 | 2018-05-10 | Bliley Technologies, Inc. | High-Efficiency Ovenized Oscillator |
| US10197623B2 (en) * | 2016-09-15 | 2019-02-05 | Texas Instruments Incorporated | Heatable interposer for temperature-controlled testing of semiconductor devices |
| US10111334B1 (en) * | 2017-03-30 | 2018-10-23 | Dell Products, L.P. | Information handling system interposer enabling specialty processor integrated circuit in standard sockets |
| WO2021022150A1 (en) * | 2019-07-31 | 2021-02-04 | Nootens Stephen P | Aluminum nitride multilayer power module interposer and method |
| DE102020114141B4 (de) * | 2019-10-18 | 2024-03-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integriertes schaltungspackage und verfahren |
| US11282756B2 (en) * | 2020-08-17 | 2022-03-22 | Taiwan Semiconductor Manufacturing Company Limited | Organic interposer including stress-resistant bonding structures and methods of forming the same |
| US20230154825A1 (en) * | 2021-11-18 | 2023-05-18 | nD-HI Technologies Lab,Inc. | Diamond enhanced advanced ics and advanced ic packages |
-
2024
- 2024-02-19 CN CN202410184385.5A patent/CN117747560B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2085298A1 (en) * | 1991-12-30 | 1993-07-01 | Ching Wan Tang | Organic electroluminescent image display device and process for its fabrication |
| US6375475B1 (en) * | 2001-03-06 | 2002-04-23 | International Business Machines Corporation | Method and structure for controlled shock and vibration of electrical interconnects |
| JP2004055606A (ja) * | 2002-07-16 | 2004-02-19 | Hitachi Chem Co Ltd | 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法 |
| JP2005150490A (ja) * | 2003-11-18 | 2005-06-09 | Canon Inc | Ｉｃとプリント配線基板間のシート部品 |
| KR20060023677A (ko) * | 2004-09-10 | 2006-03-15 | 삼성전자주식회사 | 미러링 구조를 갖는 스택 ｂｏｃ 패키지 및 이를 장착한양면 실장형 메모리 모듈 |
| JP2007173638A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Works Ltd | センサモジュールの製造方法、センサモジュール |
| TW202347645A (zh) * | 2022-05-23 | 2023-12-01 | 台灣積體電路製造股份有限公司 | 封裝基板 |
| CN116884889A (zh) * | 2023-09-07 | 2023-10-13 | 成都汉芯国科集成技术有限公司 | 一种基于TSV技术的芯片三维sip封装系统及其封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117747560A (zh) | 2024-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107000092B (zh) | 用于制造电子部件的焊接连接部的传热装置 | |
| CN105826458A (zh) | 一种带金属围坝的dpc陶瓷基板制备方法 | |
| CN117747560B (zh) | 一种基于砷化镓、氮化镓和金刚石3d封装芯片及封装方法 | |
| US20120152331A1 (en) | Solar battery assembly | |
| CN108461459A (zh) | 一种负极对接双向整流二极管及其制造工艺 | |
| CN105047630A (zh) | 芯片后组装有源埋入封装结构及其生产工艺 | |
| CN207690766U (zh) | 芯片固晶真空贴装头 | |
| CN204834594U (zh) | 一种功率半导体器件 | |
| CN201853743U (zh) | 表面贴装型功率led支架结构 | |
| CN208386449U (zh) | 一种军用大功率无刷电机驱动器外壳 | |
| CN216450626U (zh) | 一种表面贴装芯片封装 | |
| CN208738204U (zh) | 一种全阵列引脚陶瓷外壳的自动装片夹具 | |
| CN214797404U (zh) | 一种电子封装用陶瓷绝缘子 | |
| CN102332410A (zh) | 一种芯片的封装方法及其封装结构 | |
| CN202757729U (zh) | 基于基板封装的绝压传感器封装结构 | |
| CN112435931A (zh) | 一种简易高效的植球装置 | |
| CN210722995U (zh) | 一种半导体封装件以及电子元件 | |
| CN206322669U (zh) | 一种高可靠性高压功率半导体模块芯片 | |
| CN117038609B (zh) | 一种组合嵌入式多芯片封装结构 | |
| CN211531101U (zh) | 一种高速box封装光收发器件的软电路装配夹具 | |
| CN220341209U (zh) | 一种芯片封装结构 | |
| CN108922860A (zh) | 一种全阵列引脚陶瓷外壳的自动装片夹具 | |
| CN212482727U (zh) | 半导体封装结构 | |
| CN219322871U (zh) | 一种安装稳定的复合式导热垫片 | |
| CN220041843U (zh) | 双面塑封的封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |