CN105047630A - 芯片后组装有源埋入封装结构及其生产工艺 - Google Patents
芯片后组装有源埋入封装结构及其生产工艺 Download PDFInfo
- Publication number
- CN105047630A CN105047630A CN201510397775.1A CN201510397775A CN105047630A CN 105047630 A CN105047630 A CN 105047630A CN 201510397775 A CN201510397775 A CN 201510397775A CN 105047630 A CN105047630 A CN 105047630A
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- dielectric layer
- support plate
- interarea
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明涉及一种芯片后组装有源埋入封装结构及其生产工艺,包括:提供用于承载芯片的载板;在载板上通过筑坝介质层临时键合基板坝体,基板坝体上开设槽体;槽体中贴装芯片,芯片正面的凸点与载板上表面的铜凸点连接,芯片背面裸露;经层压将芯片与载板键合,筑坝介质层填充在芯片的底部以及芯片与基板坝体之间的间隙;在载板下表面焊盘进行植BGA球。本发明采用芯片后埋置的工艺,结合高温层压工艺直接完成芯片凸点与载板凸点之间键合,筑坝介质层填充在芯片与载板之间,工艺简单与基板工艺兼容性较好,能够很大程度上降低其工艺成本提高芯片封装性能;并且芯片采用后组装的方式使芯片背面裸露,解决芯片内埋置不易散热的问题。
Description
技术领域
本发明涉及一种芯片后组装有源埋入封装结构及其生产工艺,属于微电子先进封装技术领域。
背景技术
现有技术中有源埋入封装结构主要是采用芯片前埋置的方式,该方式主要的问题是良率不高,芯片散热不好等问题。具体如CN103474361A,公开了一种嵌入式有源埋入功能基板的封装工艺及封装结构,所述封装工艺包括:形面次级封装组件;自所述次级封装组件的第一主面和第二主面对应所述凸点进行盲孔开窗口并钻盲孔至所述凸点处;在所述次级封装组件上开设通孔,所述通孔贯穿所述次级封装组件;在所述盲孔以及所述通孔内进行化金属作为种子层,然后进行填充电镀;进行第一外层线路层的制作。该发明解决了以往埋入结构中大功率器件的热管理性能问题,解决了器件的散热。但由于在芯片埋入于基板中后,还需要芯片的背面进行金属化或非金属化处理,对于高功率器件来说,这种形式的封装结构并不能完全解决芯片的散热问题。
另外,目前采用的芯片后埋置的方式主要是通过锡凸点焊接的方式,在焊接过程会引入焊接用的助焊剂从而会使其整个封装模块的可靠性降低,另外也带来了工艺比较复杂等缺点。
发明内容
本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊,而这种简化或省略不能用于限制本发明的范围。
鉴于上述和/或现有有源埋入封装结构中存在的芯片散热和工艺良率不高的问题,提出了本发明。
本发明的目的是克服现有技术中存在的不足,提供一种芯片后组装有源埋入封装结构,解决了芯片内埋置于基板内后不易散热的问题。
本发明还提供一种芯片后组装有源埋入封装结构的生产工艺,工艺简单,与基板工艺兼容性较好,能够很大程度上降低工艺成本提高芯片封装性能。
按照本发明提供的技术方案,所述芯片后组装有源埋入封装结构的生产工艺,包括:
(1)提供用于承载芯片的载板;
(2)在载板上通过筑坝介质层临时键合基板坝体,基板坝体上开设槽体;
(3)槽体中贴装芯片,芯片正面的凸点与载板上表面的铜凸点连接,芯片背面裸露;
(4)经层压将芯片与载板键合,筑坝介质层填充在芯片的底部以及芯片与基板坝体之间的间隙;
(5)在载板下表面焊盘进行植BGA球。
进一步的,所述提供载板,其中载板的制作工艺包括:
(1)提供具有第一主面和第二主面的芯板,芯板采用双面覆铜板;
(2)在芯板的第一主面和第二主面制作互连的内层线路层;
(3)在内层线路层的两表面层压介质层;
(4)在介质层上制作外层线路层,外层线路层与内层线路层互连。
进一步的,所述芯板的第一主面和第二主面制作互连的内层线路层,具体包括:
在芯板上钻连通第一主面和第二主面的通孔,通孔中进行化铜及填孔电镀;填孔电镀后,通过曝光显影蚀刻将芯板第一主面和第二主面的覆铜制作成内层线路层。
进一步的,所述在介质层上制作外层线路层,具体包括:
在介质层上钻介质层盲孔,介质层盲孔与内层线路层连通;
进行介质层盲孔的化铜及填孔电镀,填孔电镀后,介质层盲孔内以及介质层表面皆填充电镀金属,蚀刻形成外层线路层。
进一步的,所述槽体由基板坝体的上表面延伸至筑坝介质层的上表面,槽体的长宽高与待贴装的芯片的长宽高相匹配。
进一步的,在所述筑坝介质层上对应于载板上表面铜凸点的位置开设窗口,使载板上表面的铜凸点裸露出来。
本发明还提供一种芯片后组装有源埋入封装结构,包括载板,载板上表面具有筑坝介质层,筑坝介质层上设置基板坝体,基板坝体上设有槽体,槽体中装芯片,芯片的正面朝下,芯片正面的凸点与载板上表面的铜凸点连接,芯片的背面裸露;在所述芯片与载板之间的间隙中、以及芯片与基板坝体之间的间隙中填充筑坝介质层。
进一步的,所述载板包括芯板,芯板的第一主面和第二主面具有内层线路层,内层线路层表面设有介质层,介质层表面设有外层线路层;在所述芯板上设有连通第一主面和第主面通孔,通孔内填充电镀材料;在所述介质层上设有连通内层线路层和外层线路层的介质层盲孔,介质层盲孔中填充电镀材料。
进一步的,在所述载板下表面的焊盘上设有BGA球。
本发明具有以下优点:
(1)本发明要用后组装的方式将芯片的背面裸露出来,所以整体上能够改善其芯片封装的热管理性能;
(2)本发明直接通过与基板工艺相兼容的改良型高温层压的工艺方式实现其芯片与基板之间的组装,另外也通过其半固化的介质层填充其整个芯片的底部,从而实现了芯片与基板之间的互连;
(3)本发明基于有机基板的工艺实现了内埋置的封装形式,能够很好的发挥其基板的特点,工艺成熟、可实现板级的封装等等,很大程度上降低了其封装成本。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1~图12为本发明所述芯片后组装有源埋入封装结构生产工艺的各步骤得到的产品的示意图。其中:
图1为提供的芯板的示意图。
图2为在芯板上钻孔后的示意图。
图3为在芯板上通孔的孔壁形成电镀金属层后的示意图。
图4为在芯片的第一主面和第二主面制作内层线路层的示意图。
图5为在内层线路层表面层压介质层的示意图。
图6为在介质层上制作介质层盲孔后的示意图。
图7为制作外层线路层后的示意图。
图8为在载板上临时筑坝后的示意图。
图9为贴装芯片后的示意图。
图10为层压键合后的示意图。
图11为制作阻焊绝缘层后的示意图。
图12为本发明所述芯片后组装有源埋入封装结构的示意图。
图中序号:芯板1、第一主面1a、第二主面1b、通孔2、电镀金属层3、内层线路层4、介质层5、介质层盲孔6、外层线路层7、筑坝介质层8、基板坝体9、槽体10、芯片11、凸点12、阻焊绝缘层13、BGA球14。
具体实施方式
为了使本发明的上述目的、特征和优点能够更加明显易懂,下面结合具体附图对本发明的具体实施方式作进一步的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施例,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实施制作中应包含长度、宽度及深度的三维空间尺寸。
另,本发明中提出的术语“第一主面”、“第二主面”、“上表面”及“表面”等指示方位或位置关系为基于附图所示的方位或位置关系,而不是要求本发明必须以特定的方位构造和操作,因此不理解为对本发明的限制。
本发明所述芯片后组装有源埋入封装结构的生产工艺,如图1~图12所示,该生产工艺包括如下步骤:提供承载芯片的载板,在载板上进行临时键合基板坝体,基板坝体上开槽体,将芯片贴装在槽体中,通过高温层压工艺实现芯片与载板的键合,并且将芯片的背面裸露出来,改善芯片封装的热管理性能。
具体的,所述芯片后组装有源埋入封装结构的生产工艺包括:
(1)如图1所示,提供具有第一主面1a和第二主面1b的芯板1,芯板1可以采用双面覆铜板;
(2)钻孔:如图2所示,在芯板1上进行机械钻孔,得到连通芯板1的第一主面1a和第二主面1b的通孔2;
(3)孔内化铜:如图3所示,在通孔2的孔壁表面进行金属化处理,即通过PTH(platedthroughhole,镀通孔工艺)进行填孔电镀,填孔电镀后,通孔2内表面形成电镀金属层3;
(4)内层线路制作,如图4所示:形成能够进行后续的芯片组装或植球的内层线路层,具体为,通过曝光显影蚀刻将芯板1的第一主面1a和第二主面1b的覆铜制作成内层线路层4;
(5)层压介质层,如图5所示:在内层线路层4的两个表面进行介质层5的压合,具体为,应用半固化片等进行压合;另外,在电镀金属层3的内腔中填充介质层;
(6)激光盲孔制作,如图6所示:通过激光钻介质层5得到介质层盲孔6,介质层盲孔6与内层线路层4相连通;
(7)外层线路制作,如图7所示:进行介质层盲孔6的化铜及填孔电镀,填孔电镀后,介质层盲孔6内以及介质层5表面皆填充电镀金属,然后进行外层线路的制作,具体为,曝光显影蚀刻形成能够进行后续的芯片组装或植球的外层线路层7;
上述步骤(1)~步骤(7)主要是完成承载芯片的载板的制作,一般采用标准的有机载板的积层(build-up)工艺流程;
(8)临时筑坝,如图8所示:在步骤(1)~步骤(7)完成得到的载板的上表面贴装筑坝介质层8,在筑坝介质层8上临时键合基板坝体9,在基板坝体9上开设有槽体10,槽体10由基板坝体9的上表面延伸至筑坝介质层8的上表面,槽体10的尺寸与待封装的芯片的尺寸相适应,即槽体10的长宽高与待贴装的芯片的长宽高相匹配;另外,在筑坝介质层8上对应于载板上表面铜凸点的位置开设窗口,使载板上表面的铜凸点裸露出来,以便于后面的芯片贴装工艺;
需要指出的是,一方面要求筑坝介质层8能够临时将基板坝体9键合在载板上,另外还要求在后面的高温层压工艺中能够很好的填充在芯片的底部以及芯片和基板坝体8之间的间隙中;
(9)贴装芯片,如图9所示:通过贴片机等将芯片11贴装到载板的上表面,芯片11的凸点12与载板上表面的铜凸点连接;
通过后组装的方式将芯片11的背面裸露出来,所以整体上能够改善芯片封装的热管理性能;
(10)层压键合,如图10所示:通过高温层压工艺将基板坝体9键合到载板上,在高温层压工艺过程中采用高温、清洁以及真空的环境和压力,使筑坝介质层8进行融化后填充在芯片11的底部和芯片11与基板坝体9之间的间隙中;
通过与载板工艺相兼容的高温层压的工艺实现芯片与载板之间的组装,另外,也通过半固化的筑坝介质层填充整个芯片的底部,从而实现了芯片与载板之间的互连;
(11)阻焊层制作,如图11所示:在载板的下表面进行植球所需的阻焊绝缘层13的制作;
(12)植球,如图12所示:在载板下表面植BGA球14,从而形成完整的封装结构。
应说明的是,以上实施例仅用以说明本发明的技术方案而非限制,尽管参照较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的精神和范围,其均应涵盖在本发明的权利要求范围当中。
Claims (9)
1.一种芯片后组装有源埋入封装结构的生产工艺,其特征是,包括:
(1)提供用于承载芯片的载板;
(2)在载板上通过筑坝介质层临时键合基板坝体,基板坝体上开设槽体;
(3)槽体中贴装芯片,芯片正面的凸点与载板上表面的铜凸点连接,芯片背面裸露;
(4)经层压将芯片与载板键合,筑坝介质层填充在芯片的底部以及芯片与基板坝体之间的间隙;
(5)在载板下表面焊盘进行植BGA球。
2.如权利要求1所述的芯片后组装有源埋入封装结构的生产工艺,其特征是:所述提供载板,其中载板的制作工艺包括:
(1)提供具有第一主面和第二主面的芯板,芯板采用双面覆铜板;
(2)在芯板的第一主面和第二主面制作互连的内层线路层;
(3)在内层线路层的两表面层压介质层;
(4)在介质层上制作外层线路层,外层线路层与内层线路层互连。
3.如权利要求2所述的芯片后组装有源埋入封装结构的生产工艺,其特征是:所述芯板的第一主面和第二主面制作互连的内层线路层,具体包括:
在芯板上钻连通第一主面和第二主面的通孔,通孔中进行化铜及填孔电镀;填孔电镀后,通过曝光显影蚀刻将芯板第一主面和第二主面的覆铜制作成内层线路层。
4.如权利要求2所述的芯片后组装有源埋入封装结构的生产工艺,其特征是:所述在介质层上制作外层线路层,具体包括:
在介质层上钻介质层盲孔,介质层盲孔与内层线路层连通;
进行介质层盲孔的化铜及填孔电镀,填孔电镀后,介质层盲孔内以及介质层表面皆填充电镀金属,蚀刻形成外层线路层。
5.如权利要求1所述的芯片后组装有源埋入封装结构的生产工艺,其特征是:所述槽体由基板坝体的上表面延伸至筑坝介质层的上表面,槽体的长宽高与待贴装的芯片的长宽高相匹配。
6.如权利要求1所述的芯片后组装有源埋入封装结构的生产工艺,其特征是:在所述筑坝介质层上对应于载板上表面铜凸点的位置开设窗口,使载板上表面的铜凸点裸露出来。
7.一种芯片后组装有源埋入封装结构,其特征是:包括载板,载板上表面具有筑坝介质层,筑坝介质层上设置基板坝体,基板坝体上设有槽体,槽体中装芯片,芯片的正面朝下,芯片正面的凸点与载板上表面的铜凸点连接,芯片的背面裸露;在所述芯片与载板之间的间隙中、以及芯片与基板坝体之间的间隙中填充筑坝介质层。
8.如权利要求7所述的芯片后组装有源埋入封装结构,其特征是:所述载板包括芯板,芯板的第一主面和第二主面具有内层线路层,内层线路层表面设有介质层,介质层表面设有外层线路层;在所述芯板上设有连通第一主面和第主面通孔,通孔内填充电镀材料;在所述介质层上设有连通内层线路层和外层线路层的介质层盲孔,介质层盲孔中填充电镀材料。
9.如权利要求7所述的芯片后组装有源埋入封装结构,其特征是:在所述载板下表面的焊盘上设有BGA球。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510397775.1A CN105047630B (zh) | 2015-07-08 | 2015-07-08 | 芯片后组装有源埋入封装结构及其生产工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510397775.1A CN105047630B (zh) | 2015-07-08 | 2015-07-08 | 芯片后组装有源埋入封装结构及其生产工艺 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105047630A true CN105047630A (zh) | 2015-11-11 |
CN105047630B CN105047630B (zh) | 2018-05-22 |
Family
ID=54454055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510397775.1A Active CN105047630B (zh) | 2015-07-08 | 2015-07-08 | 芯片后组装有源埋入封装结构及其生产工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105047630B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109904082A (zh) * | 2019-03-28 | 2019-06-18 | 中国科学院微电子研究所 | 一种基板埋入型三维系统级封装方法及结构 |
CN109950236A (zh) * | 2017-12-21 | 2019-06-28 | 北京万应科技有限公司 | 传感器微系统封装方法及传感器微系统 |
CN111524820A (zh) * | 2020-04-29 | 2020-08-11 | 绍兴同芯成集成电路有限公司 | 晶圆双面铅锡合金凸块形成工艺 |
CN111524819A (zh) * | 2020-04-29 | 2020-08-11 | 绍兴同芯成集成电路有限公司 | 一种2.5d、3d封装中的玻璃载板开窗工艺及双面金属化工艺 |
WO2021004459A1 (zh) * | 2019-07-07 | 2021-01-14 | 深南电路股份有限公司 | 一种埋入式电路板及其制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2697827Y (zh) * | 2004-03-12 | 2005-05-04 | 威盛电子股份有限公司 | 内建式封装结构 |
CN101364581A (zh) * | 2007-08-10 | 2009-02-11 | 全懋精密科技股份有限公司 | 嵌埋有芯片的承载板结构及其制作方法 |
WO2009042463A1 (en) * | 2007-09-25 | 2009-04-02 | Intel Corporation | Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate |
US20130337648A1 (en) * | 2012-06-14 | 2013-12-19 | Bridge Semiconductor Corporation | Method of making cavity substrate with built-in stiffener and cavity |
-
2015
- 2015-07-08 CN CN201510397775.1A patent/CN105047630B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2697827Y (zh) * | 2004-03-12 | 2005-05-04 | 威盛电子股份有限公司 | 内建式封装结构 |
CN101364581A (zh) * | 2007-08-10 | 2009-02-11 | 全懋精密科技股份有限公司 | 嵌埋有芯片的承载板结构及其制作方法 |
WO2009042463A1 (en) * | 2007-09-25 | 2009-04-02 | Intel Corporation | Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate |
US20130337648A1 (en) * | 2012-06-14 | 2013-12-19 | Bridge Semiconductor Corporation | Method of making cavity substrate with built-in stiffener and cavity |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109950236A (zh) * | 2017-12-21 | 2019-06-28 | 北京万应科技有限公司 | 传感器微系统封装方法及传感器微系统 |
CN109904082A (zh) * | 2019-03-28 | 2019-06-18 | 中国科学院微电子研究所 | 一种基板埋入型三维系统级封装方法及结构 |
WO2021004459A1 (zh) * | 2019-07-07 | 2021-01-14 | 深南电路股份有限公司 | 一种埋入式电路板及其制备方法 |
CN111524820A (zh) * | 2020-04-29 | 2020-08-11 | 绍兴同芯成集成电路有限公司 | 晶圆双面铅锡合金凸块形成工艺 |
CN111524819A (zh) * | 2020-04-29 | 2020-08-11 | 绍兴同芯成集成电路有限公司 | 一种2.5d、3d封装中的玻璃载板开窗工艺及双面金属化工艺 |
Also Published As
Publication number | Publication date |
---|---|
CN105047630B (zh) | 2018-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105047630A (zh) | 芯片后组装有源埋入封装结构及其生产工艺 | |
CN104882416B (zh) | 具有堆叠式封装能力的半导体封装件及其制作方法 | |
CN100463128C (zh) | 半导体芯片埋入基板的三维构装结构及其制作方法 | |
CN103594451B (zh) | 多层多芯片扇出结构及制作方法 | |
CN103474361B (zh) | 一种嵌入式有源埋入功能基板的封装工艺及封装结构 | |
CN104051337A (zh) | 立体堆叠集成电路系统芯片封装的制造方法与测试方法 | |
CN209029359U (zh) | 一种基于基板埋入工艺模块的芯片间全屏蔽封装结构 | |
CN102629560A (zh) | 封装载板及其制作方法 | |
CN101877348A (zh) | 用于堆叠的管芯嵌入式芯片堆积的系统和方法 | |
CN101587847B (zh) | 利用pcb基板进行垂直互连的多芯片组件封装方法 | |
CN102163590A (zh) | 基于埋置式基板的三维多芯片封装模块及方法 | |
CN103794587B (zh) | 一种高散热芯片嵌入式重布线封装结构及其制作方法 | |
CN104505382A (zh) | 一种圆片级扇出PoP封装结构及其制造方法 | |
CN103887256A (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法 | |
CN104505351A (zh) | 一种侧向互连的堆叠封装结构的制备方法 | |
CN107658270A (zh) | 电源转换器用陶瓷外壳 | |
JP2020520553A (ja) | 2つの基板間に挿入されたデバイスを有する電子アセンブリおよびその製造方法 | |
CN103295926A (zh) | 一种基于tsv芯片的互连封装方法 | |
CN105161474B (zh) | 扇出型封装结构及其生产工艺 | |
CN103594433B (zh) | 一种制作刚柔结合板的三维封装散热结构的方法 | |
CN110739526B (zh) | 天线射频前端封装制造方法 | |
CN204946888U (zh) | 倒装焊接芯片 | |
CN208923094U (zh) | 一种多层功率器件叠层封装结构 | |
CN116666347A (zh) | 一种多芯片的封装方法及多芯片封装结构 | |
CN104465642A (zh) | 基于有机基板的多层芯片的扇出型封装结构及封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
EE01 | Entry into force of recordation of patent licensing contract | ||
EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20151111 Assignee: Shanghai Meadville Science & Technology Co.,Ltd. Assignor: National Center for Advanced Packaging Co.,Ltd. Contract record no.: X2023980035123 Denomination of invention: Active embedded packaging structure and production process for chip post assembly Granted publication date: 20180522 License type: Common License Record date: 20230427 |