JP4880156B2 - 高酸素感受性シリコン層及びその製造方法 - Google Patents
高酸素感受性シリコン層及びその製造方法 Download PDFInfo
- Publication number
- JP4880156B2 JP4880156B2 JP2001540827A JP2001540827A JP4880156B2 JP 4880156 B2 JP4880156 B2 JP 4880156B2 JP 2001540827 A JP2001540827 A JP 2001540827A JP 2001540827 A JP2001540827 A JP 2001540827A JP 4880156 B2 JP4880156 B2 JP 4880156B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- silicon layer
- layer
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052710 silicon Inorganic materials 0.000 title claims description 71
- 239000010703 silicon Substances 0.000 title claims description 71
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 70
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 title claims description 8
- 229910052760 oxygen Inorganic materials 0.000 title claims description 8
- 239000001301 oxygen Substances 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims description 65
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 48
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 238000002360 preparation method Methods 0.000 claims description 6
- 238000001816 cooling Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 230000035945 sensitivity Effects 0.000 claims description 3
- 238000007872 degassing Methods 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 238000007738 vacuum evaporation Methods 0.000 claims description 2
- 230000002496 gastric effect Effects 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 43
- 229910004298 SiO 2 Inorganic materials 0.000 description 16
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000005865 ionizing radiation Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02609—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Silicon Compounds (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Carbon And Carbon Compounds (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、酸素に対して高い感受性を有するシリコン層及びこの層を製造する方法に関するものである。これは、特にマイクロエレクトロニクスに応用される。
【０００２】
【従来の技術及び発明が解決しようとする課題】
シリコンカーバイド（ＳｉＣ）は、高出力、高電圧、高温度装置及びセンサに特に適した非常に興味深いIV-IV属半導体化合物である。
【０００３】
近年、この材料の表面、及び、シリコンカーバイドと絶縁体あるいは金属との界面の理解が大きく進んでいる。
【０００４】
シリコンカーバイドを母体とする電子デバイス（及び、特にこの材料の六方格子ポリタイプをもとにしたもの）の成功に対する２つの重要事項は、高パフォーマンスＭＯＳトランジスタ、表面パッシベーション、ＳｉＣの酸化、及び、ＳｉＣ上の絶縁体を得ることに関するものである。
【０００５】
主に二酸化シリコン（ＳｉＯ2）の特別の特徴のため、現在、シリコンはもっとも使用されている半導体材料であることに留意されたい。
【０００６】
この点から、ＳｉＣの表面パッシベーションはシリコンの条件と類似の条件のもとでＳｉＯ2を成長させることによって実現されるので、ＳｉＣは特に興味深い。
【０００７】
しかしながら、炭素の存在のために、ＳｉＣ表面（特に六方格子表面の）酸化従来の（直接ＳｉＣ酸化）は、電子的特性の悪いＳｉとＣとの酸化物の形成につなり、また、シャープではないＳｉＯ2／ＳｉＣ界面すなわち数原子層にわたってＳｉＣとＳｉＯ2との間の転移が続くものを形成し得るものである。
【０００８】
ｐ−ＳｉＣ上のＭＯＳ反転層での電子移動度は、界面での不規則さのために、シリコン上よりはるかに低い（10分の１）である。
【０００９】
【課題を解決するための手段】
本発明の目的は、上述の欠点の改良法を見つけることである。
【００１０】
その目的は、基板上の酸化物の成長に非常に適したシリコン層であって、シャープであって実質的に数原子層で基板とＳｉＯ2との間の転移が生じているＳｉＯ2／基板界面につながるものである。
【００１１】
特に、本発明の目的は、基板上に形成されたシリコン層であって、この層は４ｘ３表面構造（４ｘ３再構成面とも称される）を有するという特徴を有し、この基板はシリコンの４ｘ３表面構造を受容することができ、この構造の形成に適している。
【００１２】
好適には、基板はシリコンカーバイド及びシリコンのいずれかから選択された材料から成る。
【００１３】
シリコンカーバイドは単結晶（立方晶系、六方晶系（１７０以上のポリタイプ）、斜方晶系）、多結晶、アモルファス若しくは多孔性（ポーラス）であってもよい。
【００１４】
例としては、層は６Ｈ−ＳｉＣ（０００１面）上に形成され、３ｘ３、√３ｘ√３、６√３ｘ６√３、１ｘ１表面である。
【００１５】
本発明は、このような層を得る方法にも関するものである。
【００１６】
この方法によれば、実質的に均一に基板の表面上にシリコンを堆積する。
【００１７】
この方法の好適な実施形態では、本発明の目的は、基板の表面はこのシリコン層を受容するように準備され、基板は高温少なくとも１０００℃まで加熱され、シリコンはそれによって実質的に均一に加熱された基板の表面上に堆積され、基板は少なくとも一度アニーリングされ、ここで、シリコンは少なくとも１０００℃で堆積され、全アニーリング時間は少なくとも５分であり、基板は少なくとも１００℃／分のレートで冷却される。
【００１８】
好適には、基板が単結晶シリコンカーバイドから成り、シリコンが約６５０℃で加熱されたこの基板上に堆積され、次いで基板は少なくとも約６５０℃でアニーリングされ、全アニーリング時間は少なくとも７分であり、次いで少なくとも５０℃／分のレートで冷却される。
【００１９】
好適には、特に基板が単結晶シリコンカーバイドから成るとき、単結晶シリコンを受容するため及び／又は単結晶の形成を促進するための基板表面の準備には、基板を少なくとも１０００℃までの基板を予備的に加熱することと、加熱された基板の表面上に単結晶シリコンを予備的に実質的に均一に堆積することと、この予備堆積の後に基板を少なくとも一度予備的に少なくとも６５０℃でアニーリングすること（但し、全予備アニーリング時間は少なくとも７分）とを含む。
【００２０】
予備加熱の前に、基板表面の準備には、超高真空下での基板の脱ガスと、次いで基板の少なくとも一度のアニーリングと、次いで基板の冷却とを含むのが好ましい。
【００２１】
本発明では、シリコンは真空蒸着によって堆積するのが好ましい。
【００２２】
本発明の好適な実施形態では、シリコンはシリコンサンプルの表面から堆積し、サンプルのこの表面は基板の表面より大きい。
【００２３】
シリコンサンプルの表面と基板の表面とは，２ｃｍから３ｃｍのオーダーの距離だけ離間している。
【００２４】
本発明は、二酸化シリコン層を得るための方法であって、本発明によるシリコン層を得るための方法によって基板上にシリコン層を形成し、このシリコン層が酸化されることを特徴としている。
【００２５】
【発明の実施の形態】
本発明は、以下で示す実施形態であって純粋に例示であってかつ全く限定的でないものの記載を読み、本発明によるシリコン層を形成することを図示した添付図面を参照することによって、よりよく理解されるだろう。
【００２６】
本発明の例によれば、予め、六角格子ＳｉＣ表面上に少なくとも５ｎｍ（例えば、数シリコン原子面）の薄いシリコン層を堆積する。
【００２７】
後者の酸化はかなり促進される。
【００２８】
これは低温（５００℃以下）で生じ、シャープなＳｉＯ2／ＳｉＣ界面の形成、及び炭素原子のないＳｉＯ2酸化物膜の形成につながる。
【００２９】
本発明者らは、走査型トンネル顕微鏡によってＳｉＣの表面上のこの薄いシリコン層の構造を特定した。
【００３０】
この薄層は従来技術では含まれていない４ｘ３表面構造を有する。
【００３１】
この構造は酸素に対して非常に大きな反応性を有する。
【００３２】
この気体に対する構造の感度（感受性）は特別である：この構造は、１ラングミュアより小さい酸素曝露量、すなわち、１０-6ｔｏｒｒ秒以下（例えば、１０-4Ｐａ・ｓ）に反応するものであり、ここで、六方晶系ＳｉＣ及び立方晶系ＳｉＣの対応する表面、Ｓｉ（１００）、若しくは、Ｓｉ（１１１）はかなり反応性が低く、このような低い曝露量に対してはほとんど不活性である。
【００３３】
本発明によるシリコン層を準備する例を以下に示す。
【００３４】
この例では、エピトロシクス社（Epitronics）から購入可能な単結晶６Ｈ−ＳｉＣシリコンカーバイドサンプルを用いている。
【００３５】
このサンプルで使用する面はシリコンタイプの（０００１）面である。
【００３６】
それは、低密度のステップ密度を有するシリコンで終端する。
【００３７】
純粋な例であって全く限定的でない例でないものとして、このサンプルは長さ１３ｍｍ、幅５ｍｍ、層厚約３００ミクロンを有する。
【００３８】
清浄な３ｘ３再構成６Ｈ−ＳｉＣ（０００１）面の準備から始めてもよい。
【００３９】
サンプルのすすぎはまずエタノールを使って実施する。
【００４０】
次いで、シリコンカーバイドサンプルを、３ｘ１０-9Ｐａのオーダーの圧力が確立された超高真空チャンバに導入され、サンプルに流れる電流によるジュール加熱によってそのサンプルが直接加熱される。
【００４１】
サンプルの温度は赤外線パイロメータによって測定される。
【００４２】
例としては、パイロメータの作動波長λが０．９μｍでシリコンカーバイドサンプルの放射率εは０．５３である。
【００４３】
まず第一に、サンプルを超高真空下において６５０℃で２４時間放置することによって脱ガスを行う。
【００４４】
その後、コンタミネーションが検出されなくなるまで、サンプルに一連をアニーリングを行う：
例えば、サンプルを３分間で１０００℃まで、次いで１分間で１１００℃まで、次いで１分間で１２００℃まで加熱する。
【００４５】
次いで、サンプルを（例えば、毎分１００℃のレートで）室温まで（約２０℃）ゆっくり冷却する。
【００４６】
その後、約１０分間、１１５０℃まで加熱される清浄シリコンサンプル（例えば、その長さは２０ｍｍで幅１０ｍｍ）によって実施される真空蒸着によって、シリコンは６５０℃までになったシリコンカーバイドサンプルの表面上に均一に堆積される。
【００４７】
この堆積の間、シリコンカーバイドサンプル及びシリコンサンプルは互いに２ｃｍの距離Ｄで離間して対面している。
【００４８】
シリコンサンプルの大きめの表面は、シリコンカーバイドサンプル上のシリコン堆積物の同質性、例えば、均一性を提供する。
【００４９】
最後に、シリコンで被覆されたＳｉＣサンプルに対して、上述の一連のアニーリングお繰り返す：このサンプルは、３分間で１０００℃まで、次いで１分間で１１００℃まで、次いで１分間で１２００℃まで加熱する。
【００５０】
例えば３ｘ３に再構成してもよいが、清浄６Ｈ−ＳｉＣシリコンカーバイド表面（０００１）上の約４ｘ３表面構造（正方形メッシュ）を有する薄いシリコン層の形成について以下に説明する。
【００５１】
清浄表面の準備について記載した条件と同一の条件のもとで、１３分間シリコンの均一堆積を実施する：約１０分間、シリコンサンプルを１１５０℃まで加熱することによって実施する真空蒸着によって、ＳｉＣサンプルは６５０℃になる。
【００５２】
次いで、シリコンカーバイドサンプルの一連のアニーリングを実施する；７５０℃で１分、次いで７００℃で１分、次いで、６５０℃で５分。
【００５３】
次いで、このサンプルを室温まで、例えば、毎分５０℃のレートでゆっくり冷却する。
【００５４】
得られた６Ｈ−ＳｉＣ（０００１）面は、３ｘ３再構成ドメイン（六角格子）と共存して広い４ｘ３再構成ドメイン（正方格子）を含む。
【００５５】
４ｘ３再構成領域は、５５０ｎｍｘ４５０ｎｍのオーダーの寸法を有し、ステップがほとんどなく、長さ数１００ｎｍで幅数１０ｎｍで高さ約０．３ｎｍのバンド（帯状構造）を形成する数個のアイランドを有する。
【００５６】
添付図面に示したように、この４ｘ３構造シリコン層２は基板４の３ｘ３再構成６Ｈ−ＳｉＣ（０００１）清浄面に形成する。
【００５７】
基板４の準備を行い、沿うの形成を行うチャンバ６も示した。
【００５８】
超高真空を得るためのポンプは、矢印８によって指示している。
【００５９】
基板４は適当な支持体１０上に取付けており、基板用のジュール加熱手段は矢印１２に示している。
【００６０】
シリコンサンプル１４用のジュール加熱手段も示している。該手段は矢印１６で示している。
【００６１】
本発明で得られるシリコン層は従来にない構造と性質を有する。
【００６２】
これは酸素に非常に感受性が高く、通常と比較して低温例えば、５００℃もしくはこれ以下の温度でいわゆる“マイルド”酸化が生じ、ＳｉＯ2層に炭素がないシャープなＳｉＯ2／ＳｉＣ界面が得られる。
【００６３】
シリコンは他の方法で堆積してもよく、例えば、シランの化学吸着あるいは電子ボンバードメントによる蒸着によってもよいことは留意されたい。
【００６４】
本発明は、３ｘ３再構成６Ｈ−ＳｉＣ（０００１）面上に４ｘ３再構成Ｓｉ層の形成に限定されない。
【００６５】
６Ｈ−ＳｉＣ（１０００）の他の再構成、例えば、√３ｘ√３、あるいは、６√３ｘ６√３再構成、他の６Ｈ−ＳｉＣ面、例えば、
【数１】
あるいは、他のポリタイプ、例えば３Ｃ−ＳｉＣ、あるいは４Ｈ−ＳｉＣを、本発明による４ｘ３再構成Ｓｉ層を形成するのに用いてもよい。
【００６６】
他の材料、例えば、シリコンの基板をこのような層を形成するのに用いてもよい。
【００６７】
本発明は、ＭＯＳデバイス、特にＭＯＳＦＥＴデバイス（ＭＯＳタイプ電界効果トランジスタ）を作るために非常に役に立つ。
【００６８】
シリコンカーバイド上だけでなく、シリコン若しくはこのような４ｘ３シリコン構造が堆積される他の基板上のいかなる要素のパッシベーションに対しても有用である。
【００６９】
本発明の目的であるシリコン層は、非常に低温（５００℃以下）でかつ室温（約２０℃）で非常に容易に酸化可能な薄層である。
【００７０】
得られた二酸化シリコン層（ＳｉＯ2）は、（ａ）従来の層に対してより低い温度で行われるから、従来のＳｉＯ2より入射イオン化放射線の衝撃のもとでの損傷が小さく、（ｂ）薄く（約１０Åから５０Å若しくはそれ以下の厚さを有する）、下の基板との界面がシャープである。
【００７１】
さらに、本発明はマイクロエレクトロニクスにおいて非常に興味深い：本発明によって得られる４ｘ３シリコン層からＳｉＣ若しくはＳｉ基板上に薄いＳｉＯ2層を形成できる能力はマイクロエレクトロニクスデバイスの微小化において非常に興味深い。
【００７２】
もちろん、ＳｉＣに関連する文献として、例えば、独国特許出願第３４３４７７２７号公開公報（シャープ社）（米国特許第５，２７２，１０７号明細書を参照されたい）、タンらによるAppl.Phys.Lett.70(17),2280-2281頁（1997年）、日本国特許出願第１１０６７７５７号公開公報が知られている。しかし、それらには、Ｓｉの４ｘ３構造を受容することができる基板、又は、このような構造を形成するのに適した基板は開示されていない。
【００７３】
ＳｉＣ上にＳｉＯ2を得るための方法は欧州特許出願第０６３７０６９号出願公開（Cree Research社）で公知である。しかしながら、ＳｉＯ2層を形成するために、ＳｉＣ上に形成されたシリコン層は、本発明の目的である４ｘ３表面層を有する層には関係がない。この文献で開示された技術はこのような構造にはつながらない。さらに、この文献では、Ｓｉ層からＳｉＯ2層を得るためには、高温（約１０００℃）及び非常に酸素圧（大気圧程度）で熱酸化が必要であり、一方、本発明の４ｘ３Ｓｉ層は前述のように非常に少ない酸素量でかつ低温で非常に容易に酸化できる。
【００７４】
さらに、４ｘ３Ｓｉ（１００）／Ｉｎ構造は、Surface Science Lett., 391(1997),1188-1193頁に掲載されたＺｏｔｏｖらから公知であり、この文献に開示された内容は本発明の４ｘ３Ｓｉ層とは完全に異なっている。この格子パラメータは非常に異なっており、インジウムの存在を要求している。
【図面の簡単な説明】
【図１】 従来の微小チップを説明するための概略図である。
【符号の説明】
２ シリコン層
４ 基板
１６ シリコンサンプル
【発明の属する技術分野】
本発明は、酸素に対して高い感受性を有するシリコン層及びこの層を製造する方法に関するものである。これは、特にマイクロエレクトロニクスに応用される。
【０００２】
【従来の技術及び発明が解決しようとする課題】
シリコンカーバイド（ＳｉＣ）は、高出力、高電圧、高温度装置及びセンサに特に適した非常に興味深いIV-IV属半導体化合物である。
【０００３】
近年、この材料の表面、及び、シリコンカーバイドと絶縁体あるいは金属との界面の理解が大きく進んでいる。
【０００４】
シリコンカーバイドを母体とする電子デバイス（及び、特にこの材料の六方格子ポリタイプをもとにしたもの）の成功に対する２つの重要事項は、高パフォーマンスＭＯＳトランジスタ、表面パッシベーション、ＳｉＣの酸化、及び、ＳｉＣ上の絶縁体を得ることに関するものである。
【０００５】
主に二酸化シリコン（ＳｉＯ2）の特別の特徴のため、現在、シリコンはもっとも使用されている半導体材料であることに留意されたい。
【０００６】
この点から、ＳｉＣの表面パッシベーションはシリコンの条件と類似の条件のもとでＳｉＯ2を成長させることによって実現されるので、ＳｉＣは特に興味深い。
【０００７】
しかしながら、炭素の存在のために、ＳｉＣ表面（特に六方格子表面の）酸化従来の（直接ＳｉＣ酸化）は、電子的特性の悪いＳｉとＣとの酸化物の形成につなり、また、シャープではないＳｉＯ2／ＳｉＣ界面すなわち数原子層にわたってＳｉＣとＳｉＯ2との間の転移が続くものを形成し得るものである。
【０００８】
ｐ−ＳｉＣ上のＭＯＳ反転層での電子移動度は、界面での不規則さのために、シリコン上よりはるかに低い（10分の１）である。
【０００９】
【課題を解決するための手段】
本発明の目的は、上述の欠点の改良法を見つけることである。
【００１０】
その目的は、基板上の酸化物の成長に非常に適したシリコン層であって、シャープであって実質的に数原子層で基板とＳｉＯ2との間の転移が生じているＳｉＯ2／基板界面につながるものである。
【００１１】
特に、本発明の目的は、基板上に形成されたシリコン層であって、この層は４ｘ３表面構造（４ｘ３再構成面とも称される）を有するという特徴を有し、この基板はシリコンの４ｘ３表面構造を受容することができ、この構造の形成に適している。
【００１２】
好適には、基板はシリコンカーバイド及びシリコンのいずれかから選択された材料から成る。
【００１３】
シリコンカーバイドは単結晶（立方晶系、六方晶系（１７０以上のポリタイプ）、斜方晶系）、多結晶、アモルファス若しくは多孔性（ポーラス）であってもよい。
【００１４】
例としては、層は６Ｈ−ＳｉＣ（０００１面）上に形成され、３ｘ３、√３ｘ√３、６√３ｘ６√３、１ｘ１表面である。
【００１５】
本発明は、このような層を得る方法にも関するものである。
【００１６】
この方法によれば、実質的に均一に基板の表面上にシリコンを堆積する。
【００１７】
この方法の好適な実施形態では、本発明の目的は、基板の表面はこのシリコン層を受容するように準備され、基板は高温少なくとも１０００℃まで加熱され、シリコンはそれによって実質的に均一に加熱された基板の表面上に堆積され、基板は少なくとも一度アニーリングされ、ここで、シリコンは少なくとも１０００℃で堆積され、全アニーリング時間は少なくとも５分であり、基板は少なくとも１００℃／分のレートで冷却される。
【００１８】
好適には、基板が単結晶シリコンカーバイドから成り、シリコンが約６５０℃で加熱されたこの基板上に堆積され、次いで基板は少なくとも約６５０℃でアニーリングされ、全アニーリング時間は少なくとも７分であり、次いで少なくとも５０℃／分のレートで冷却される。
【００１９】
好適には、特に基板が単結晶シリコンカーバイドから成るとき、単結晶シリコンを受容するため及び／又は単結晶の形成を促進するための基板表面の準備には、基板を少なくとも１０００℃までの基板を予備的に加熱することと、加熱された基板の表面上に単結晶シリコンを予備的に実質的に均一に堆積することと、この予備堆積の後に基板を少なくとも一度予備的に少なくとも６５０℃でアニーリングすること（但し、全予備アニーリング時間は少なくとも７分）とを含む。
【００２０】
予備加熱の前に、基板表面の準備には、超高真空下での基板の脱ガスと、次いで基板の少なくとも一度のアニーリングと、次いで基板の冷却とを含むのが好ましい。
【００２１】
本発明では、シリコンは真空蒸着によって堆積するのが好ましい。
【００２２】
本発明の好適な実施形態では、シリコンはシリコンサンプルの表面から堆積し、サンプルのこの表面は基板の表面より大きい。
【００２３】
シリコンサンプルの表面と基板の表面とは，２ｃｍから３ｃｍのオーダーの距離だけ離間している。
【００２４】
本発明は、二酸化シリコン層を得るための方法であって、本発明によるシリコン層を得るための方法によって基板上にシリコン層を形成し、このシリコン層が酸化されることを特徴としている。
【００２５】
【発明の実施の形態】
本発明は、以下で示す実施形態であって純粋に例示であってかつ全く限定的でないものの記載を読み、本発明によるシリコン層を形成することを図示した添付図面を参照することによって、よりよく理解されるだろう。
【００２６】
本発明の例によれば、予め、六角格子ＳｉＣ表面上に少なくとも５ｎｍ（例えば、数シリコン原子面）の薄いシリコン層を堆積する。
【００２７】
後者の酸化はかなり促進される。
【００２８】
これは低温（５００℃以下）で生じ、シャープなＳｉＯ2／ＳｉＣ界面の形成、及び炭素原子のないＳｉＯ2酸化物膜の形成につながる。
【００２９】
本発明者らは、走査型トンネル顕微鏡によってＳｉＣの表面上のこの薄いシリコン層の構造を特定した。
【００３０】
この薄層は従来技術では含まれていない４ｘ３表面構造を有する。
【００３１】
この構造は酸素に対して非常に大きな反応性を有する。
【００３２】
この気体に対する構造の感度（感受性）は特別である：この構造は、１ラングミュアより小さい酸素曝露量、すなわち、１０-6ｔｏｒｒ秒以下（例えば、１０-4Ｐａ・ｓ）に反応するものであり、ここで、六方晶系ＳｉＣ及び立方晶系ＳｉＣの対応する表面、Ｓｉ（１００）、若しくは、Ｓｉ（１１１）はかなり反応性が低く、このような低い曝露量に対してはほとんど不活性である。
【００３３】
本発明によるシリコン層を準備する例を以下に示す。
【００３４】
この例では、エピトロシクス社（Epitronics）から購入可能な単結晶６Ｈ−ＳｉＣシリコンカーバイドサンプルを用いている。
【００３５】
このサンプルで使用する面はシリコンタイプの（０００１）面である。
【００３６】
それは、低密度のステップ密度を有するシリコンで終端する。
【００３７】
純粋な例であって全く限定的でない例でないものとして、このサンプルは長さ１３ｍｍ、幅５ｍｍ、層厚約３００ミクロンを有する。
【００３８】
清浄な３ｘ３再構成６Ｈ−ＳｉＣ（０００１）面の準備から始めてもよい。
【００３９】
サンプルのすすぎはまずエタノールを使って実施する。
【００４０】
次いで、シリコンカーバイドサンプルを、３ｘ１０-9Ｐａのオーダーの圧力が確立された超高真空チャンバに導入され、サンプルに流れる電流によるジュール加熱によってそのサンプルが直接加熱される。
【００４１】
サンプルの温度は赤外線パイロメータによって測定される。
【００４２】
例としては、パイロメータの作動波長λが０．９μｍでシリコンカーバイドサンプルの放射率εは０．５３である。
【００４３】
まず第一に、サンプルを超高真空下において６５０℃で２４時間放置することによって脱ガスを行う。
【００４４】
その後、コンタミネーションが検出されなくなるまで、サンプルに一連をアニーリングを行う：
例えば、サンプルを３分間で１０００℃まで、次いで１分間で１１００℃まで、次いで１分間で１２００℃まで加熱する。
【００４５】
次いで、サンプルを（例えば、毎分１００℃のレートで）室温まで（約２０℃）ゆっくり冷却する。
【００４６】
その後、約１０分間、１１５０℃まで加熱される清浄シリコンサンプル（例えば、その長さは２０ｍｍで幅１０ｍｍ）によって実施される真空蒸着によって、シリコンは６５０℃までになったシリコンカーバイドサンプルの表面上に均一に堆積される。
【００４７】
この堆積の間、シリコンカーバイドサンプル及びシリコンサンプルは互いに２ｃｍの距離Ｄで離間して対面している。
【００４８】
シリコンサンプルの大きめの表面は、シリコンカーバイドサンプル上のシリコン堆積物の同質性、例えば、均一性を提供する。
【００４９】
最後に、シリコンで被覆されたＳｉＣサンプルに対して、上述の一連のアニーリングお繰り返す：このサンプルは、３分間で１０００℃まで、次いで１分間で１１００℃まで、次いで１分間で１２００℃まで加熱する。
【００５０】
例えば３ｘ３に再構成してもよいが、清浄６Ｈ−ＳｉＣシリコンカーバイド表面（０００１）上の約４ｘ３表面構造（正方形メッシュ）を有する薄いシリコン層の形成について以下に説明する。
【００５１】
清浄表面の準備について記載した条件と同一の条件のもとで、１３分間シリコンの均一堆積を実施する：約１０分間、シリコンサンプルを１１５０℃まで加熱することによって実施する真空蒸着によって、ＳｉＣサンプルは６５０℃になる。
【００５２】
次いで、シリコンカーバイドサンプルの一連のアニーリングを実施する；７５０℃で１分、次いで７００℃で１分、次いで、６５０℃で５分。
【００５３】
次いで、このサンプルを室温まで、例えば、毎分５０℃のレートでゆっくり冷却する。
【００５４】
得られた６Ｈ−ＳｉＣ（０００１）面は、３ｘ３再構成ドメイン（六角格子）と共存して広い４ｘ３再構成ドメイン（正方格子）を含む。
【００５５】
４ｘ３再構成領域は、５５０ｎｍｘ４５０ｎｍのオーダーの寸法を有し、ステップがほとんどなく、長さ数１００ｎｍで幅数１０ｎｍで高さ約０．３ｎｍのバンド（帯状構造）を形成する数個のアイランドを有する。
【００５６】
添付図面に示したように、この４ｘ３構造シリコン層２は基板４の３ｘ３再構成６Ｈ−ＳｉＣ（０００１）清浄面に形成する。
【００５７】
基板４の準備を行い、沿うの形成を行うチャンバ６も示した。
【００５８】
超高真空を得るためのポンプは、矢印８によって指示している。
【００５９】
基板４は適当な支持体１０上に取付けており、基板用のジュール加熱手段は矢印１２に示している。
【００６０】
シリコンサンプル１４用のジュール加熱手段も示している。該手段は矢印１６で示している。
【００６１】
本発明で得られるシリコン層は従来にない構造と性質を有する。
【００６２】
これは酸素に非常に感受性が高く、通常と比較して低温例えば、５００℃もしくはこれ以下の温度でいわゆる“マイルド”酸化が生じ、ＳｉＯ2層に炭素がないシャープなＳｉＯ2／ＳｉＣ界面が得られる。
【００６３】
シリコンは他の方法で堆積してもよく、例えば、シランの化学吸着あるいは電子ボンバードメントによる蒸着によってもよいことは留意されたい。
【００６４】
本発明は、３ｘ３再構成６Ｈ−ＳｉＣ（０００１）面上に４ｘ３再構成Ｓｉ層の形成に限定されない。
【００６５】
６Ｈ−ＳｉＣ（１０００）の他の再構成、例えば、√３ｘ√３、あるいは、６√３ｘ６√３再構成、他の６Ｈ−ＳｉＣ面、例えば、
【数１】
【００６６】
他の材料、例えば、シリコンの基板をこのような層を形成するのに用いてもよい。
【００６７】
本発明は、ＭＯＳデバイス、特にＭＯＳＦＥＴデバイス（ＭＯＳタイプ電界効果トランジスタ）を作るために非常に役に立つ。
【００６８】
シリコンカーバイド上だけでなく、シリコン若しくはこのような４ｘ３シリコン構造が堆積される他の基板上のいかなる要素のパッシベーションに対しても有用である。
【００６９】
本発明の目的であるシリコン層は、非常に低温（５００℃以下）でかつ室温（約２０℃）で非常に容易に酸化可能な薄層である。
【００７０】
得られた二酸化シリコン層（ＳｉＯ2）は、（ａ）従来の層に対してより低い温度で行われるから、従来のＳｉＯ2より入射イオン化放射線の衝撃のもとでの損傷が小さく、（ｂ）薄く（約１０Åから５０Å若しくはそれ以下の厚さを有する）、下の基板との界面がシャープである。
【００７１】
さらに、本発明はマイクロエレクトロニクスにおいて非常に興味深い：本発明によって得られる４ｘ３シリコン層からＳｉＣ若しくはＳｉ基板上に薄いＳｉＯ2層を形成できる能力はマイクロエレクトロニクスデバイスの微小化において非常に興味深い。
【００７２】
もちろん、ＳｉＣに関連する文献として、例えば、独国特許出願第３４３４７７２７号公開公報（シャープ社）（米国特許第５，２７２，１０７号明細書を参照されたい）、タンらによるAppl.Phys.Lett.70(17),2280-2281頁（1997年）、日本国特許出願第１１０６７７５７号公開公報が知られている。しかし、それらには、Ｓｉの４ｘ３構造を受容することができる基板、又は、このような構造を形成するのに適した基板は開示されていない。
【００７３】
ＳｉＣ上にＳｉＯ2を得るための方法は欧州特許出願第０６３７０６９号出願公開（Cree Research社）で公知である。しかしながら、ＳｉＯ2層を形成するために、ＳｉＣ上に形成されたシリコン層は、本発明の目的である４ｘ３表面層を有する層には関係がない。この文献で開示された技術はこのような構造にはつながらない。さらに、この文献では、Ｓｉ層からＳｉＯ2層を得るためには、高温（約１０００℃）及び非常に酸素圧（大気圧程度）で熱酸化が必要であり、一方、本発明の４ｘ３Ｓｉ層は前述のように非常に少ない酸素量でかつ低温で非常に容易に酸化できる。
【００７４】
さらに、４ｘ３Ｓｉ（１００）／Ｉｎ構造は、Surface Science Lett., 391(1997),1188-1193頁に掲載されたＺｏｔｏｖらから公知であり、この文献に開示された内容は本発明の４ｘ３Ｓｉ層とは完全に異なっている。この格子パラメータは非常に異なっており、インジウムの存在を要求している。
【図面の簡単な説明】
【図１】 従来の微小チップを説明するための概略図である。
【符号の説明】
２ シリコン層
４ 基板
１６ シリコンサンプル
Claims (13)
- 基板上に形成されたシリコン層であって、シリコン層（２）は４ｘ３表面構造を有し、基板（４）はこのようなシリコンの４ｘ３表面構造を受容することができ、又は、この構造の形成に適したものであり、そのシリコン層は基板上でシリコン酸化物を成長し易いことを特徴とする基板上に形成されたシリコン層。
- 基板（４）がシリコンカーバイド又はシリコンのいずれかの材料から成る請求項１に記載の基板上に形成されたシリコン層。
- 層（２）が６Ｈ−ＳｉＣ（０００１）面に形成された請求項２に記載の基板上に形成されたシリコン層。
- ６Ｈ−ＳｉＣ（０００１）面が３ｘ３、√３ｘ√３、６√３ｘ６√３、又は、１ｘ１のいずれかに再構成された請求項３に記載の基板上に形成されたシリコン層。
- 基板が使用され、基板は４ｘ３表面構造を有するシリコン層を受容することができ、又は、この構造の形成に適したものであり、シリコンが基板（４）の表面上に均一に堆積された、請求項１から請求項４のいずれかに記載の酸素に対して高い感受性を有するシリコン層を得るための方法。
- 基板（４）の表面をシリコン層を受容するように準備し、基板を加熱し、シリコンを加熱された基板の表面上に均一に堆積し、シリコンが堆積された基板は少なくとも一度アニーリングを行い、基板は冷却される請求項５に記載の方法。
- 基板（４）が単結晶シリコンカーバイドから成り、シリコンを６５０℃まで加熱される基板上に堆積し、次いで、基板を少なくとも６５０℃でアニーリングを行うが全アニーリング時間を少なくとも７分とし、次いで、少なくとも毎分５０℃のレートで冷却する請求項６に記載の方法。
- 単結晶シリコンを受容し、及び／又は、その形成を促進するように行う基板（４）表面の準備は、基板を予備加熱することと、加熱された基板表面上に単結晶シリコンを均一に予備堆積することと、予備堆積の後に基板を少なくとも一度予備的にアニーリングすることとを含む請求項６又は請求項７のいずれかに記載の方法。
- 基板（４）の表面の準備は、さらに、予備加熱の前に超高真空下で基板を脱ガスすることと、次いでこの基板を少なくとも一度アニーリングすることと、次いで基板を冷却することとを含む請求項８に記載の方法。
- シリコンは真空蒸着によって堆積する請求項５から請求項９のいずれか一項に記載の方法。
- シリコンはシリコンサンプル（１６）の表面から堆積するが、サンプルのこの表面は基板の表面より大きいものである請求項５から請求項１０のいずれか一項に記載の方法。
- シリコンサンプル（１６）の表面と基板（４）の表面とは、２から３ｃｍの距離Ｄだけ離間している請求項１１に記載の方法。
- シリコン層を請求項５から請求項１２のいずれか一項に記載の方法によって基板上に形成し、このシリコン層を酸化することを特徴とする二酸化シリコン薄層の形成方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9914846A FR2801723B1 (fr) | 1999-11-25 | 1999-11-25 | Couche de silicium tres sensible a l'oxygene et procede d'obtention de cette couche |
| FR99/14846 | 1999-11-25 | ||
| PCT/FR2000/003304 WO2001039257A2 (fr) | 1999-11-25 | 2000-11-27 | Couche de silicium tres sensible a l'oxygene et procede d'obtention de cette couche |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003515517A JP2003515517A (ja) | 2003-05-07 |
| JP4880156B2 true JP4880156B2 (ja) | 2012-02-22 |
Family
ID=9552537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001540827A Expired - Fee Related JP4880156B2 (ja) | 1999-11-25 | 2000-11-27 | 高酸素感受性シリコン層及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6667102B1 (ja) |
| EP (1) | EP1232521A2 (ja) |
| JP (1) | JP4880156B2 (ja) |
| CA (1) | CA2392445C (ja) |
| FR (1) | FR2801723B1 (ja) |
| WO (1) | WO2001039257A2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2823770B1 (fr) | 2001-04-19 | 2004-05-21 | Commissariat Energie Atomique | Procede de traitement de la surface d'un materiau semiconducteur, utilisant notamment l'hydrogene, et surface obtenue par ce procede |
| FR2823739B1 (fr) * | 2001-04-19 | 2003-05-16 | Commissariat Energie Atomique | Procede de fabrication de nanostructures unidimensionnelles et nanostructures obtenues par ce procede |
| JP4029595B2 (ja) * | 2001-10-15 | 2008-01-09 | 株式会社デンソー | ＳｉＣ半導体装置の製造方法 |
| FR2841892B1 (fr) * | 2002-07-05 | 2005-05-06 | Commissariat Energie Atomique | Nano-objets metalliques, formes sur des surfaces de carbure de silicium, et procede de fabrication de ces nano-objets |
| FR2871936B1 (fr) * | 2004-06-21 | 2006-10-06 | Commissariat Energie Atomique | Procede de metallisation de la surface prealablement passivee d'un materiau semi conducteur et materiau obtenu par ce procede |
| JP2006216918A (ja) * | 2005-02-07 | 2006-08-17 | Kyoto Univ | 半導体素子の製造方法 |
| US20100072472A1 (en) * | 2005-06-30 | 2010-03-25 | Patrick Soukiassian | Nanostructures With 0, 1, 2, and 3 Dimensions, With Negative Differential Resistance and Method for Making These Nanostructures |
| FR2888399B1 (fr) * | 2005-07-05 | 2008-03-14 | Commissariat Energie Atomique | Substrat, notamment en carbure de silicium, recouvert par une couche mince de nitrure de silicium stoechiometrique, pour la fabrication de composants electroniques, et procede d'obtention d'une telle couche |
| FR2888398B1 (fr) * | 2005-07-05 | 2007-12-21 | Commissariat Energie Atomique | Couche de silicium tres sensible a l'oxygene et procede d'obtention de cette couche |
| JP5141227B2 (ja) * | 2007-12-12 | 2013-02-13 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| GB2483702A (en) * | 2010-09-17 | 2012-03-21 | Ge Aviat Systems Ltd | Method for the manufacture of a Silicon Carbide, Silicon Oxide interface having reduced interfacial carbon gettering |
| JP2013008894A (ja) * | 2011-06-27 | 2013-01-10 | Saitama Univ | 炭化珪素半導体を用いたｍｏｓ構造およびその酸化膜形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07172997A (ja) * | 1993-12-16 | 1995-07-11 | Matsushita Electric Ind Co Ltd | 炭化珪素薄膜の製造方法及び製造装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6066866A (ja) * | 1983-09-24 | 1985-04-17 | Sharp Corp | 炭化珪素ｍｏｓ構造の製造方法 |
| US5459107A (en) * | 1992-06-05 | 1995-10-17 | Cree Research, Inc. | Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures |
| KR100312568B1 (ko) * | 1996-04-18 | 2003-06-19 | 마쯔시다덴기산교 가부시키가이샤 | Sic 소자 및 그 제조방법 |
| FR2757183B1 (fr) | 1996-12-16 | 1999-02-05 | Commissariat Energie Atomique | Fils atomiques de grande longueur et de grande stabilite, procede de fabrication de ces fils, application en nano-electronique |
| JP3143670B2 (ja) * | 1997-08-13 | 2001-03-07 | 工業技術院長 | 酸化薄膜形成方法 |
-
1999
- 1999-11-25 FR FR9914846A patent/FR2801723B1/fr not_active Expired - Fee Related
-
2000
- 2000-11-27 US US10/130,269 patent/US6667102B1/en not_active Expired - Fee Related
- 2000-11-27 EP EP00985333A patent/EP1232521A2/fr not_active Withdrawn
- 2000-11-27 CA CA002392445A patent/CA2392445C/fr not_active Expired - Fee Related
- 2000-11-27 WO PCT/FR2000/003304 patent/WO2001039257A2/fr active Search and Examination
- 2000-11-27 JP JP2001540827A patent/JP4880156B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07172997A (ja) * | 1993-12-16 | 1995-07-11 | Matsushita Electric Ind Co Ltd | 炭化珪素薄膜の製造方法及び製造装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1232521A2 (fr) | 2002-08-21 |
| US6667102B1 (en) | 2003-12-23 |
| WO2001039257A2 (fr) | 2001-05-31 |
| WO2001039257A3 (fr) | 2001-12-13 |
| FR2801723B1 (fr) | 2003-09-05 |
| CA2392445C (fr) | 2009-06-02 |
| JP2003515517A (ja) | 2003-05-07 |
| FR2801723A1 (fr) | 2001-06-01 |
| CA2392445A1 (fr) | 2001-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI333004B (en) | One hundred millimeter high purity semi-insulating single crystal silicon carbide wafer | |
| JP4880156B2 (ja) | 高酸素感受性シリコン層及びその製造方法 | |
| JPS58130517A (ja) | 単結晶薄膜の製造方法 | |
| EP2551891B1 (en) | Semiconductor device and method for producing same | |
| US20100012949A1 (en) | Substrate, in particular made of silicon carbide, coated with a thin stoichiometric film of silicon nitride, for making electronic components, and method for obtaining such a film | |
| EP0257917A2 (en) | Method of producing soi devices | |
| JP3230650B2 (ja) | 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子 | |
| JP3956487B2 (ja) | 炭化けい素半導体素子の製造方法 | |
| JP6701788B2 (ja) | 炭化珪素半導体装置用ゲート絶縁膜の製造方法 | |
| US20090294776A1 (en) | Highly Oxygen-Sensitive Silicon Layer and Method for Obtaining Same | |
| JP2004511102A (ja) | ２つの固体材料の分子接着界面における結晶欠陥および／または応力場の顕在化プロセス | |
| Sharma et al. | Compositional and electronic properties of chemical‐vapor‐deposited Y2O3 thin film‐Si (100) interfaces | |
| JPH10261615A (ja) | ＳｉＣ半導体の表面モホロジー制御方法およびＳｉＣ半導体薄膜の成長方法 | |
| JP3525150B2 (ja) | 炭化けい素半導体基板の製造方法 | |
| Tao et al. | Improved Si3N4/Si/GaAs metal‐insulator‐semiconductor interfaces by in situ anneal of the as‐deposited Si | |
| Xie et al. | Contamination of Si surfaces in ultrahigh vacuum and formation of SiC islands | |
| JPH0620056B2 (ja) | ＣａＦ▲下２▼膜成長方法 | |
| US7030000B2 (en) | Method for fabricating a metallic oxide of high dielectric constant, metallic oxide of high dielectric constant, gate insulating film and semiconductor element | |
| EP1656473A2 (fr) | Nano-objets metalliques, formes sur des surfaces de semiconducteurs, et procede de fabrication de ces nano-objets | |
| Mynbaeva et al. | Semi-insulating silicon carbide layers obtained by diffusion of vanadium into porous 4 H-SiC | |
| JPH07335562A (ja) | 炭化珪素の成膜方法 | |
| Hirai et al. | Investigation of metal/SiC interface using electron spectroscopy and scanning tunneling microscopy | |
| JP2004299997A (ja) | 高配向性ダイヤモンド膜及びその製造方法 | |
| JP3205666B2 (ja) | Ｓｉ単結晶基板上でのＣｅＯ２ エピタキシャル単結晶薄膜の合成方法 | |
| Khlebnikov et al. | SiC Epitaxial Growth on Carbon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |