CA2392445C - Couche de silicium tres sensible a l'oxygene et procede d'obtention de cette couche - Google Patents

Couche de silicium tres sensible a l'oxygene et procede d'obtention de cette couche Download PDF

Info

Publication number
CA2392445C
CA2392445C CA002392445A CA2392445A CA2392445C CA 2392445 C CA2392445 C CA 2392445C CA 002392445 A CA002392445 A CA 002392445A CA 2392445 A CA2392445 A CA 2392445A CA 2392445 C CA2392445 C CA 2392445C
Authority
CA
Canada
Prior art keywords
substrate
silicon
layer
sic
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CA002392445A
Other languages
English (en)
Other versions
CA2392445A1 (fr
Inventor
Fabrice Amy
Christian Brylinski
Gerald Dujardin
Hanna Enriquez
Andrew Mayne
Patrick Soukiassian
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of CA2392445A1 publication Critical patent/CA2392445A1/fr
Application granted granted Critical
Publication of CA2392445C publication Critical patent/CA2392445C/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Silicon Compounds (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

Cette couche (2), formée sur un substrat (4) par exemple en SiC, a une structure de surface 4.times.3. Pour l'obtenir, on dépose de façon sensiblement uniforme du silicium sur une surface du substra t. L'invention s'applique par exemple en microélec-tronique.

Description

COUCHE DE SILICIUM TRES SENSIBLE A L'OXYGENE ET PROCÉDÉ
D'OBTENTION DE CETTE COUCHE

DESCRIPTION
DOMAINE TECHNIQUE

La présente invention concerne une couche de silicium qui est très sensible à l'oxygène ainsi qu'un procédé d'obtention de cette couche.
Elle s'applique notamment en microélectronique.

ÉTAT DE LA TECHNIQUE ANTÉRIEURE

Le carbure de silicium (SiC) est un matériau semiconducteur composé IV-IV très intéressant, qui convient en particulier aux dispositifs et capteurs de grande puissance, haute tension ou haute température.
Récemment, de très importants progrès ont été accomplis dans la connaissance des surfaces de ce matériau et des interfaces de SiC avec les isolants et les métaux.
Deux des questions importantes pour le succès des dispositifs électroniques à base de SiC (et en particulier de ceux qui sont fondés sur les polytypes hexagonaux de ce matériau) concernent l'obtention de transistors MOS performants, la passivation de surface et donc l'oxydation de SiC, et la structure Isolant sur SiC.
2 Remarquons que le silicium est actuellement le matériau semiconducteur le plus utilisé, principalement à cause des propriétés exceptionnelles du dioxyde de silicium (Si02).
De ce point de vue, SiC est spécialement intéressant puisque sa passivation de surface peut être réalisée par croissance de Si02, dans des conditions similaires à celles du silicium.
Cependant, du fait de la présence de carbone, l'oxydation classique (oxydation directe de SiC) des surfaces de SiC (en particulier des surfaces hexagonales de ce matériau) conduit en général à la formation d'oxydes de Si et de C, qui ont de médiocres propriétés électriques, et à des interfaces Si02/SiC
qui ne sont pas abruptes, la transition entre SiC et Si02 se faisant sur plusieurs couches atomiques.
La mobilité électronique dans les couches d'inversion de structure MOS sur p-SiC est bien plus faible (d'un facteur 10) que sur le silicium du fait du désordre à l'interface.

EXPOSÉ DE L'INVENTION

La présente invention a pour but de remédier aux inconvénients précédents.
Elle a pour objet une couche de silicium qui favorise considérablement la croissance d'un oxyde sur un substrat et conduit à une interface Si02/Substrat qui est abrupte, la transition entre le substrat et Si02 se faisant quasiment sur quelques couches atomiques.
3 De façon précise, la présente invention a pour objet une couche de silicium formée sur un substrat, cette couche étant caractérisée en ce qu'elle a une structure de surface 4x3 (on dit aussi qu'elle est reconstruite 4x3), le substrat étant apte à
recevoir cette structure de surface 4x3 du silicium ou propre à favoriser la formation de cette structure.

L'invention a également pour objet une couche de silicium formée sur un substrat, cette couche (2) étant caractérisée en ce qu'elle a une structure de surface 4x3, le substrat (4) étant apte à recevoir cette structure de surface 4x3 du silicium ou propre à favoriser la formation de cette structure, la couche de silicium favorisant la croissance d'oxyde de silicium sur le substrat.

De préférence, le substrat est fait d'un matériau choisi parmi les carbures de silicium et le silicium.

Le carbure de silicium peut être monocristallin (sous forme cubique, hexagonale (plus de 170 polytypes) ou rhomboédrique), polycristallin, amorphe ou poreux.

A titre d'exemple, la couche est formée sur une surface 6H-SiC (0001) reconstruite 3x3, N/3 x-~3 6-~3 x 6~3 ou Ixl par exemple.

La présente invention concerne aussi un procédé d'obtention de la couche objet de l'invention.
Selon ce procédé, on dépose de façon sensiblement uniforme du silicium sur une surface du substrat.

3a Selon un mode de mise en aeuvre préféré du procédé objet de l'invention, on prépare une surface du substrat à recevoir la couche de silicium, on chauffe le substrat à haute température, au moins 1000 C, on dépose de façon sensiblement uniforme le silicium sur la surface du substrat ainsi chauffé, on effectue au moins un recuit du substrat, sur lequel on a déposé le silicium, à au moins 1000 C, le temps total de recuit
4 étant d'au moins 5 minutes, et l'on refroidit le substrat à une vitesse d'au moins 100 C/minute.
De préférence, dans le cas où le substrat est fait d'un carbure de silicium monocristallin, le silicium est déposé sur ce substrat chauffé autour. de 650 C, le substrat est ensuite recuit à au moins 650 C, le temps total de recuit étant d'au moins 7 minutes, puis refroidi à une vitesse d'au moins 50 C/minute.
De préférence, en particulier dans le cas où le substrat est fait d'un carbure de silicium monocristallin, la préparation de la surface du substrat à recevoir le silicium monocristallin et/ou promouvoir sa formation comprend un chauffage auxiliaire du substrat à au moins 1000 C, un dépôt auxiliaire sensiblement uniforme de silicium monocristallin sur la surface du substrat ainsi chauffé
et au moins un recuit auxiliaire du substrat après ce dépôt auxiliaire, à au moins 650 C, le temps total de recuit auxiliaire étant d'au moins 7 minutes.
Avant le chauffage auxiliaire, la préparation de la surface du substrat comprend de préférence un dégazage du substrat sous ultra-vide puis au moins un recuit de ce substrat puis un refroidissement du substrat.
Dans la présente invention, le silicium est de préférence déposé par évaporation sous vide ( vacuum evaporation ).
Selon un mode de mise en uvre préféré de l'invention, le silicium est déposé à partir d'une surface d'un échantillon de silicium, cette surface de l'échantillon étant supérieure à la surface du substrat.

De préférence, la surface de l'échantillon de silicium et la surface du substrat sont séparées par
5 une distance de l'ordre de 2 à 3 cm.
La présente invention concerne aussi un procédé d'obtention d'une couche de dioxyde de silicium, caractérisé en ce qu'on fabrique une couche de silicium sur un substrat conformément au procédé
d'obtention de couche de silicium objet de l'invention et l'on oxyde cette couche de silicium.

BREVE DESCRIPTION DU DESSIN

La présente invention sera mieux comprise à
la lecture de la description d'exemples de réalisation donnés ci-après, à titre purement indicatif et nullement limitatif, en faisant référence à la figure unique annexée qui illustre schématiquement la fabrication d'une couche de silicium conformément à
l'invention.

EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS
Conformément à un exemple de l'invention, on pré-dépose un film mince de silicium (dont l'épaisseur est par exemple d'au moins 0,5 nm (c'est-à-dire plusieurs plans atomiques de silicium) sur une surface de SiC hexagonal.
L'oxydation de ce dernier est alors considérablement facilitée.
6 Elle a lieu à basse température (inférieure à 500 C) et conduit à la formation d'une interface abrupte Si02/SiC et d'un film d'oxyde Si02 sans atome de carbone.
Les inventeurs ont identifié par microscopie à effet tunnel ( scanning tunneling microscopy ) la structure de ce film mince de silicium sur la surface de SiC.
Ce film mince a une structure de surface 4x3 dont la formation n'est pas comprise dans l'état de la technique.
Cette structure a une très grande réactivité vis-à-vis de l'oxygène.
Sa sensibilité à ce gaz est exceptionnelle : elle réagit à une exposition d'oxygène inférieure à 1 langmuir c'est-à-dire inférieure à 10-6 torr.seconde (environ 10-4 Pa.s) alors que les surfaces correspondantes de SiC hexagonal, de SiC cubique, de Si(100) ou de Si(111) sont beaucoup moins réactives et même presque inertes à une exposition aussi faible.
On donne maintenant un exemple de préparation d'une couche de silicium conforme à
l'invention.
Dans cet exemple, on utilise un échantillon de carbure de silicium monocristallin 6H-SiC qui est commercialement disponible auprès de la Société
Epitronics.
La face utilisée de cet échantillon est la face (0001), de type silicium.
Elle est terminée par du silicium avec une faible densité de marches.
7 PCT/FR00/03304 A titre purement indicatif et nullement limitatif, cet échantillon a une longueur de 13 mm, une largeur de 5 mm et une épaisseur de 300 }im environ.
On commence par préparer une surface propre 6H-SiC (0001) reconstruite 3x3.
On effectue d'abord un rinçage de l'échantillon à l'éthanol.
Ensuite, l'échantillon de carbure de silicium est introduit dans une enceinte à ultra vide où l'on établit une pression de l'ordre de 3x10-9 Pa et où cet échantillon est chauffé par effet Joule direct grâce au passage d'un courant électrique à travers l'échantillon.
La température de ce dernier est mesurée à
l'aide d'un pyromètre à infra rouge.
Dans l'exemple considéré, la longueur d'onde de travail X du pyromètre vaut 0,9 pm et l'émissivité E de l'échantillon en carbure de silicium vaut 0,53.
Tout d'abord, on dégaze l'échantillon en le laissant pendant 24 heures à 650 C sous ultra vide.
On fait ensuite subir une série de recuits à l'échantillon jusqu'à ce qu'aucun contaminant ne soit détecté :
On chauffe par exemple l'échantillon à
1000 C pendant 3 minutes puis à 1100 C pendant 1 minute puis à 1200 C pendant 1 minute.
On refroidit ensuite lentement (par exemple à une vitesse de 100 C par minute) l'échantillon jusqu'à la température ambiante (environ 20 C).
8 Ensuite, pendant 10 minutes, à l'aide d'une évaporation sous vide effectuée au moyen d'un échantillon de silicium propre (dont, à titre d'exemple, la longueur vaut 20 mm et la largeur 10 mm) que l'on chauffe à 1150 C, on dépose uniformément du silicium sur la surface de l'échantillon de carbure de silicium porté à 650 C.
Pendant ce dépôt, l'échantillon de carbure de silicium et l'échantillon de silicium se font face et se trouvent à une distance D de 2 cm l'un de l'autre.
La plus grande surface de l'échantillon de silicium permet l'homogénéité, c'est-à-dire l'uniformité, du dépôt de silicium sur l'échantillon de carbure de silicium.
Enfin on reproduit, pour l'échantillon de SiC ainsi recouvert de silicium, la série de recuits décrite précédemment : cet échantillon est chauffé à
1000 C pendant 3 minutes puis à 1100 C pendant 1 minute puis à 1200 C pendant 1 minute.
On explique dans ce qui suit la formation d'une couche mince de Si en structure de surface 4x3 (maille carrée) sur la surface propre de carbure de silicium 6H-SiC (0001) qui peut par exemple être reconstruite 3x3.
On effectue pendant 13 minutes un dépôt uniforme de silicium dans des conditions identiques à
celles qui ont été décrites pour la préparation de la surface propre : pendant 10 minutes, à l'aide d'une évaporation sous vide effectuée au moyen de
9 l'échantillon de silicium chauffé à 1150 C, l'échantillon de SiC étant porté à 650 C.
Puis on effectue une série de recuits de l'échantillon de carbure de silicium : 1 minute à 750 C
puis 1 minute à 700 C puis 5 minutes à 650 C.
On refroidit ensuite lentement cet échantillon jusqu'à la température ambiante, par exemple à une vitesse de 50 C par minute.
La surface de 6H-SiC (0001) ainsi obtenue comporte de vastes domaines reconstruits 4x3 (maille carrée) qui coexistent avec d'autres domaines reconstruits 3x3 (maille hexagonale).
Les zones reconstruites 4x3 ont des dimensions de l'ordre de 550 nm x 450 nm, sont quasiment exemptes de marches et possèdent quelques îlots formant des bandes ayant une longueur de plusieurs centaines de nanomètres, une largeur de quelques dizaines de nanomètres et une hauteur d'environ 0,3 nm.
La figure unique annexée illustre très schématiquement la fabrication de cette couche 2 de silicium de structure 4x3 sur la surface propre du substrat 4 de 6H-SiC (0001) reconstruit 3x3.
On voit aussi l'enceinte 6 dans laquelle a lieu la préparation du substrat 4 et la formation de la couche 2.
Les moyens de pompage permettant l'obtention de l'utra-vide sont symbolisés par la flèche 8.

Le substrat 4 est monté sur un support approprié 10 et les moyens de chauffage du substrat par effet Joule sont symbolisés par les flèches 12.
On voit aussi des moyens de chauffage par 5 effet Joule de l'échantillon de silicium 14, ces moyens étant symbolisés par des flèches 16.
La couche de silicium conforme à
l'invention ainsi obtenue a une structure et des propriétés sans précédent.
10 Elle est très sensible à l'oxygène, ce qui permet de faire des oxydations douces (comparées aux processus généralement utilisés), à de faibles températures c'est-à-dire inférieures ou égales à
5000C, et d'obtenir des interfaces Si02/SiC abruptes et sans carbone dans la couche de Si02.
I1 convient de noter que le silicium peut être déposé d'autres façons, par exemple par chimisorption de silane ou évaporation par bombardement électronique.
La présente invention n'est pas limitée à
la formation d'une couche de Si reconstruite 4x3 sur une surface 6H-SiC (0001) reconstruite 3x3.
D'autres reconstructions de 6H-SiC (1000), par exemple [3 x[3 ou 6,/3 x 6,r3 d'autres faces de 6H-SiC, par exemple 0001 ou d'autres faces, d'autres polytypes, par exemple 3C-SiC ou 4H-SiC, sont également utilisables pour y former une couche de Si reconstruite 4x3 conformément à l'invention.
Des substrats d'autres matériaux, par exemple le silicium, sont également utilisables pour y former une telle couche.
11 La présente invention est très utile pour la fabrication de dispositifs MOS et en particulier de dispositifs MOSFET (transistors à effet de champ de type MOS).
Elle est également utile pour la passivation de tout composant, non seulement sur du carbure de silicium mais encore sur du silicium ou d'autres substrats sur lesquels une telle structure 4x3 du silicium peut être déposée.
La couche de silicium objet de l'invention est une couche mince, susceptible de s'oxyder très facilement, à très basse température (inférieure à
500 C) et même à température ambiante (environ 20 C).
La couche de dioxyde de silicium (Si02) ainsi obtenue (a) subit moins de dommages sous l'impact de rayonnements ionisants incidents que les couches de Si02 de l'art antérieur parce qu'elle est réalisable à
plus basse température que ces couches, (b) est mince (elle est susceptible d'avoir une épaisseur aussi faible que 10 A et inférieure ou égale à 50 P.) et (c) a une interface abrupte avec le substrat sous-jacent.
De plus, l'invention présente un très grand intérêt en microélectronique : la capacité de former une mince couche de Si02, sur un substrat en SiC ou en Si, à partir de la couche de silicium 4x3 obtenue conformément à l'invention présente un très grand intérêt pour la miniaturisation des dispositifs microélectroniques.

Certes, on connaît des documents DE-A-34347727 (Sharp KK) (voir aussi US 5,272,107), Tan et al. Appl. Phys. Lett. 70(17), 1997, pp.2280 à 2281 et
12 JP-A-11067757 qui se rapportent à SiC. Mais ils ne divulguent pas un substrat apte à recevoir la structure de surface 4x3 du Si ou propre à favoriser la formation de cette structure.
On connaît aussi un procédé d'obtention d'une passivation, en Si02, sur du SiC par le document EP-A-0637069 (Cree Research, Inc.). Mais la couche de Si formée sur SiC, en vue de former la couche de Si02, n'a rien à voir avec la couche objet de la présente invention, ayant une structure de surface 4x3. La technique divulguée dans ce document ne permet pas d'aboutir à une telle structure. De plus, dans ce document, l'obtention de la couche de Si02 à partir de la couche de Si nécessite une oxydation thermique à
haute température (environ 1000 C) et à de très fortes pressions de 02 (environ la pression atmosphérique) alors que la couche de Si 4x3 de l'invention est, comme on l'a vu plus haut, très facilement oxydable avec de très faibles quantités de 02 et une faible température.
On connaît en outre, par Zotov et al., Surface Science Lett., 391(1997), pp.1188 à 1193, une structure Si(100) 4x3 - In qui est totalement différente de la couche Si 4x3 de la présente invention. Son paramètre de maille est très différent et elle nécessite la présence d'indium.

Claims (13)

REVENDICATIONS
1. Couche de silicium formée sur un substrat, cette couche (2) étant caractérisée en ce qu'elle a une structure de surface 4×3, le substrat (4) étant apte à recevoir cette structure de surface 4×3 du silicium ou propre à favoriser la formation de cette structure, la couche de silicium favorisant la croissance d'oxyde de silicium sur le substrat.
2. Couche selon la revendication 1, le substrat (4) étant fait d'un matériau choisi parmi les carbures de silicium et le silicium.
3. Couche selon la revendication 2, cette couche (2) étant formée sur une surface 6H-SiC (0001).
4. Couche selon la revendication 3, dans laquelle la surface 6H-Sic (0001) est reconstruite 3×3, .sqroot.3 × .sqroot.3, 6.sqroot.3 × 6.sqroot.3 ou 1×1.
5. Procédé d'obtention de la couche selon l'une quelconque des revendications 1 à 4, dans lequel on dépose de façon uniforme du silicium sur une surface du substrat (4).
6. Procédé selon la revendication 5, dans lequel le substrat (4) est en un matériau autre que le carbure de silicium monocristallin, on prépare une surface du substrat (4) à recevoir la couche de silicium, on chauffe le substrat à au moins 1000°C, on dépose de façon uniforme le silicium sur la surface du substrat ainsi chauffé, on effectue au moins un recuit du substrat, sur lequel on a déposé le silicium, à au moins 1000°C, le temps total de recuit étant d'au moins 5 minutes, et l'on refroidit le substrat à une vitesse d'au moins 100°C/minute.
7. Procédé selon la revendication 5, dans lequel le substrat (4) est fait d'un carbure de silicium monocristallin, le silicium est déposé sur ce substrat chauffé à 650°C, le substrat est ensuite recuit à au moins 650°C, le temps total de recuit étant d'au moins 7 minutes, puis refroidi à une vitesse d'au moins 50°C/minute.
8. Procédé selon l'une quelconque des revendications 5 et 6, dans lequel la préparation de la surface du substrat (4) à
recevoir le silicium monocristallin et/ou promouvoir sa formation comprend un chauffage auxiliaire du substrat à au moins 1000°C, un dépôt auxiliaire uniforme de silicium monocristallin sur la surface du substrat ainsi chauffé et au moins un recuit auxiliaire du substrat après ce dépôt auxiliaire, à au moins 650°C, le temps total de recuit auxiliaire étant d'au moins 7 minutes.
9. Procédé selon la revendication 8, dans lequel la préparation de la surface du substrat (4) comprend en outre, avant le chauffage auxiliaire, un dégazage du substrat sous ultra-vide puis au moins un recuit de ce substrat puis un refroidissement du substrat.
10. Procédé selon l'une quelconque des revendications 5 à 9, dans lequel le silicium est déposé par évaporation sous vide.
11. Procédé selon l'une quelconque des revendications 5 à 10, dans lequel le silicium est déposé à partir d'une surface d'un échantillon de silicium (16), cette surface de l'échantillon étant supérieure à la surface du substrat.
12. Procédé selon la revendication 11, dans lequel la surface de l'échantillon de silicium (16) et la surface du substrat (4) sont séparées par une distance (D) de 2 à 3 cm.
13. Procédé d'obtention d'une couche mince de dioxyde de silicium, caractérisé en ce qu'on fabrique une couche de silicium sur un substrat conformément au procédé selon l'une quelconque des revendications 5 à 12 et l'on oxyde cette couche de silicium.
CA002392445A 1999-11-25 2000-11-27 Couche de silicium tres sensible a l'oxygene et procede d'obtention de cette couche Expired - Fee Related CA2392445C (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR99/14846 1999-11-25
FR9914846A FR2801723B1 (fr) 1999-11-25 1999-11-25 Couche de silicium tres sensible a l'oxygene et procede d'obtention de cette couche
PCT/FR2000/003304 WO2001039257A2 (fr) 1999-11-25 2000-11-27 Couche de silicium tres sensible a l'oxygene et procede d'obtention de cette couche

Publications (2)

Publication Number Publication Date
CA2392445A1 CA2392445A1 (fr) 2001-05-31
CA2392445C true CA2392445C (fr) 2009-06-02

Family

ID=9552537

Family Applications (1)

Application Number Title Priority Date Filing Date
CA002392445A Expired - Fee Related CA2392445C (fr) 1999-11-25 2000-11-27 Couche de silicium tres sensible a l'oxygene et procede d'obtention de cette couche

Country Status (6)

Country Link
US (1) US6667102B1 (fr)
EP (1) EP1232521A2 (fr)
JP (1) JP4880156B2 (fr)
CA (1) CA2392445C (fr)
FR (1) FR2801723B1 (fr)
WO (1) WO2001039257A2 (fr)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2823770B1 (fr) 2001-04-19 2004-05-21 Commissariat Energie Atomique Procede de traitement de la surface d'un materiau semiconducteur, utilisant notamment l'hydrogene, et surface obtenue par ce procede
FR2823739B1 (fr) * 2001-04-19 2003-05-16 Commissariat Energie Atomique Procede de fabrication de nanostructures unidimensionnelles et nanostructures obtenues par ce procede
JP4029595B2 (ja) * 2001-10-15 2008-01-09 株式会社デンソー ＳｉＣ半導体装置の製造方法
FR2841892B1 (fr) * 2002-07-05 2005-05-06 Commissariat Energie Atomique Nano-objets metalliques, formes sur des surfaces de carbure de silicium, et procede de fabrication de ces nano-objets
FR2871936B1 (fr) * 2004-06-21 2006-10-06 Commissariat Energie Atomique Procede de metallisation de la surface prealablement passivee d'un materiau semi conducteur et materiau obtenu par ce procede
JP2006216918A (ja) * 2005-02-07 2006-08-17 Kyoto Univ 半導体素子の製造方法
EP1897145A1 (fr) * 2005-06-30 2008-03-12 Commissariat A L'energie Atomique Nanostructures a resistance differentielle negative et leur procede de fabrication
FR2888399B1 (fr) * 2005-07-05 2008-03-14 Commissariat Energie Atomique Substrat, notamment en carbure de silicium, recouvert par une couche mince de nitrure de silicium stoechiometrique, pour la fabrication de composants electroniques, et procede d'obtention d'une telle couche
FR2888398B1 (fr) * 2005-07-05 2007-12-21 Commissariat Energie Atomique Couche de silicium tres sensible a l'oxygene et procede d'obtention de cette couche
JP5141227B2 (ja) * 2007-12-12 2013-02-13 住友電気工業株式会社 半導体装置の製造方法
GB2483702A (en) * 2010-09-17 2012-03-21 Ge Aviat Systems Ltd Method for the manufacture of a Silicon Carbide, Silicon Oxide interface having reduced interfacial carbon gettering
JP2013008894A (ja) * 2011-06-27 2013-01-10 Saitama Univ 炭化珪素半導体を用いたｍｏｓ構造およびその酸化膜形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6066866A (ja) * 1983-09-24 1985-04-17 Sharp Corp 炭化珪素ｍｏｓ構造の製造方法
US5459107A (en) * 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
JPH07172997A (ja) * 1993-12-16 1995-07-11 Matsushita Electric Ind Co Ltd 炭化珪素薄膜の製造方法及び製造装置
KR100312568B1 (ko) * 1996-04-18 2003-06-19 마쯔시다덴기산교 가부시키가이샤 Sic 소자 및 그 제조방법
FR2757183B1 (fr) 1996-12-16 1999-02-05 Commissariat Energie Atomique Fils atomiques de grande longueur et de grande stabilite, procede de fabrication de ces fils, application en nano-electronique
JP3143670B2 (ja) * 1997-08-13 2001-03-07 工業技術院長 酸化薄膜形成方法

Also Published As

Publication number Publication date
JP4880156B2 (ja) 2012-02-22
JP2003515517A (ja) 2003-05-07
WO2001039257A3 (fr) 2001-12-13
WO2001039257A2 (fr) 2001-05-31
FR2801723A1 (fr) 2001-06-01
FR2801723B1 (fr) 2003-09-05
CA2392445A1 (fr) 2001-05-31
US6667102B1 (en) 2003-12-23
EP1232521A2 (fr) 2002-08-21

Similar Documents

Publication Publication Date Title
EP3420583B1 (fr) Support pour une structure semi-conductrice
CA2411606C (fr) Procede de preparation d'une couche de nitrure de gallium
CA2392445C (fr) Couche de silicium tres sensible a l'oxygene et procede d'obtention de cette couche
EP0986826A1 (fr) Procede de traitement thermique de substrats semi-conducteurs
FR2840731A1 (fr) Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
FR2842650A1 (fr) Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique
FR2881573A1 (fr) Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes
FR3104318A1 (fr) Procédé de formation d'un support de manipulation à haute résistivité pour substrat composite
EP4128328B1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR2896493A1 (fr) Procede d'elaboration d'un support pour la croissance de nanostructures allongees localisees
EP0122822B1 (fr) Procédé de fabrication d'un dispositif semi-conducteur du type comprenant au moins une couche de silicium déposée sur un substrat isolant
WO2020008116A1 (fr) Substrat pour un dispositif integre radioafrequence et son procede de fabrication
EP1332517B1 (fr) Procede de revelation de defauts cristallins et/ou de champs de contraintes a l'interface d'adhesion moleculaire de deux materiaux solides
EP1900014A2 (fr) Substrat, notamment en carbure de silicium, recouvert par une couche mince de nitrure de silicium stoechiometrique, pour la fabrication de composants electroniques, et procede d'obtention d'une telle couche
EP1900012A1 (fr) Couche de silicium tres sensible a l'oxygene et procede d'obtention de cette couche
FR2914488A1 (fr) Substrat chauffage dope
FR2787919A1 (fr) Procede de realisation d'un substrat destine a faire croitre un compose nitrure
EP1186024B1 (fr) Procede de fabrication d'un substrat de silicium comportant une mince couche d'oxyde de silicium ensevelie
FR2851847A1 (fr) Relaxation d'une couche mince apres transfert
FR3068506A1 (fr) Procede pour preparer un support pour une structure semi-conductrice
EP1137826B1 (fr) Couche monoatomique et monocristalline de grande taille, en carbone de type diamant, et procede de fabrication de cette couche
EP1861873A1 (fr) Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur
EP1759406A1 (fr) Procede de metallisation de la surface prealablement passivee d'un materiau semiconducteur et materiau obtenu par ce procede
WO2004005593A2 (fr) Nano-objets metalliques, formes sur des surfaces de semiconducteurs, et procede de fabrication de ces nano-objets
FR2964495A1 (fr) Procede de fabrication d'une structure seoi multiple comportant une couche isolante ultrafine

Legal Events

Date Code Title Description
EEER Examination request
MKLA Lapsed

Effective date: 20141127