JP4865182B2 - メモリモジュール用印刷回路基板及びメモリモジュール - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、メモリモジュール用印刷回路基板(Printed Circuit Board)及びメモリモジュールに関し、特にDRAM(Dynamic Random Access Memory)やSRAM(Static Random Access Memory)のような揮発性メモリ(Volatile Memory)を装着したメモリモジュール用の印刷回路基板及びメモリモジュールに関する。
【０００２】
【従来の技術】
パソコンやシステムサーバ及び通信交換機等に設けられたメモリは大部分がメモリチップ(Memory Integrated Circuit)をオフチップ(off−chip)形態の印刷回路基板に装着して形成されたメモリモジュール(Memory module)形態である。こうしたメモリモジュールは外部装置とメモリ装置との間にコネクタを含んでおり、これを通じてメモリチップのデータを読み取り書き取ることができるように外部装置と電気的信号(signal)をやり取りするが、この電気的信号をDQ信号(Data Query Signal)という。こうしたDQ信号はメモリチップであるSDRAMとエッジタブ(Edge Tab)との間にダンピングレジスタ(damping resistor)がなければ、オーバーシュート/アンダーシュート(overshoot/undershoot)のような信号回折(signal reflection)現象が発生しやすいので、これを防止するために別途にダンピングチップを含んでいる。即ち、図７に示されたように、メモリモジュールは、一側が長い四角板状の印刷回路基板本体１１００と、印刷回路基板本体１１００の長手方向に沿って一列に配置された半導体メモリチップ１１１０と、印刷回路基板本体１１００の一側エッジに沿って長手方向に形成されたコネクタ１１３０と、コネクタ１１３０と半導体メモリチップ１１１０との間に介在したDQ(data input/output)シグナルのダンピングチップ１１２０(Damping chip)とを含んでいる。こうした構成のメモリモジュールは、これを内蔵するシステムのメモリ容量を大きくする反面、システムのサイズが小型化されるに伴ってそのサイズを減少させなければならないが、半導体メモリチップ１１１０とコネクタ１１３０との間にダンピングチップ１１２０が介在しているのでサイズを小さくするのに限界があり、従ってメモリモジュールを内蔵した装置の小型化に限界がある。
【０００３】
【発明が解決しようとする課題】
本発明の目的は、メモリモジュールの配置を変化させて、同一メモリ貯蔵能力を有するメモリモジュールの製作においてメモリモジュール用基板本体のサイズを縮小させることにより、メモリモジュールを内蔵したシステムのサイズを小型化することができるメモリモジュール用印刷回路基板及びメモリモジュールを提供することにある。
【０００４】
【課題を解決するための手段】
上述の目的を達成するための本発明のメモリモジュール用印刷回路基板は、基板本体と、基板本体の板面に配列されて複数のリード線を有する複数の半導体メモリチップを実装することができるように設けられた一群のパッドで形成されている複数のメモリチップパッド群と、基板本体に形成されてメモリチップパッド群と外部とを電気的に連結させる基板コネクタと、半導体メモリチップパッド群の間に配置され、パッドと基板コネクタとの間に電気的に介在して電気信号の雑音を減殺させるダンピングチップを実装することができるように形成されている複数のダンピングチップパッド群とを備える。
【０００５】
ここで、メモリチップパッド群は基板本体の長軸に沿って所定の間隔を空けて一列に配置されており、メモリチップパッド群は四角板状に形成されており、メモリチップの長軸に沿って両側に形成されている複数のリード線に対応して形成されている。そして、メモリチップパッド群はリード線が形成されたメモリチップの側面部が基板本体の長軸と平行に装着されるように配置されている。
【０００６】
基板コネクタには前記半導体メモリチップパッドと電気的に連結された複数の連結パッドが形成されているが、これら連結パッドは基板コネクタの長手方向に沿って所定間隔で一列に配置され、金属薄板で形成されることにより、電気的信号を抵抗なしで交換することができる。
【０００７】
一方、ダンピングチップパッド群はメモリチップパッド群の間に２個ずつ配置されており、これら２個のダンピングチップパッド群は基板本体の短軸方向に整列して配置されることにより、基板本体の長手方向への長さを縮小することができる。
【０００８】
本発明の目的を達成するための本発明のメモリモジュールは、基板本体、ならびに基板本体の一側に形成された基板コネクタを有する印刷回路基板と、基板本体の板面に配列されて装着され、複数のリード線を有する複数の半導体メモリチップと、半導体メモリチップの間に配置されて電気信号の雑音を減殺させるダンピングチップ(damping chip)とを備える。
【０００９】
メモリチップは四角板状に形成されて長軸の両側辺に多数のリード線が形成されている。この際、メモリチップはダイナミックRAM(Random Access Memory)として色々の種類を使用することができ、その中でもシンクロナイズダイナミック(Syncronized Dynamic)RAMを装着することができる。
【００１０】
基板コネクタは、前記半導体メモリチップの前記リード線と電気的に連結されることができるように形成された複数の連結パッドを含んでいる。こうした連結パッドは基板コネクタの長手方向に沿って所定間隔で一列に配置され、伝導性が高い金属薄板で形成されることにより、電気的信号を減殺せず雑音なしで伝達できる。
【００１１】
一方、ダンピングチップは、メモリチップから外部と信号をやり取りしながら発生するオーバシューティング(overshooting)現象を解消するために、少なくとも一つの抵抗を含んでいるダンピング回路が装着されることが望ましく、この際回路構成は４個の抵抗を含んでいる４アレイレジスタを適用することが望ましい。
【００１２】
このようにダンピング回路を内蔵しているダンピングチップはメモリチップの間に二個ずつ配置され、これら２個のダンピングチップが前記基板本体の短軸方向に整列して配置されることが小面積で済むので望ましい。このように、本発明のメモリモジュールは、ダンピング回路をメモリチップの間に形成された空間に２個ずつ配置することにより、基板本体の短軸長さをさらに小さく製造することができ、メモリモジュール用印刷回路基板をさらに効率的に縮小することができる。そうして、メモリモジュールを含む装置で容易に小型化を達成することができる。
【００１３】
以上のような構成を有したメモリモジュールの製造方法は、先ず、メモリチップが印刷回路基板の長軸に沿って配置されるように印刷回路基板と平行にメモリチップを複数個配置する。そして、メモリチップの側辺と隣接して印刷回路基板上にダンピングチップを配置する。ここで、ダンピングチップは、印刷回路基板の短軸と平行にメモリチップの短軸と隣接して配列することが印刷回路基板の長さを縮小させることができて望ましい。そうして、メモリモジュールのサイズを容易に縮小することができるメモリモジュール用印刷回路基板を提供する。
【００１４】
【発明の実施の形態】
以下、添付した図面を参照して本発明の実施例を詳細に説明する。しかし、次に例示する本発明の実施例は色々な他の形態に変形されることができ、本発明の範囲が後述する実施例に限定されることではない。本発明の実施例は当業界で通常の知識を有した者に本発明をより完全に説明するために提供されるものである。
【００１５】
図１は本発明の望ましい一実施例によるメモリモジュール１００が装着された電算用装置などの外部装置２００を示した斜視図である。ここで、メモリモジュール１００の両面を説明するために便宜上図面の左側はメモリモジュール１００の前面１０２ａが見えるように、右側はメモリモジュール１００の背面１０２ｂが見えるように示した斜視図である。図示されたように、本実施例のメモリモジュール１００は、四角板状の印刷回路基板の基板本体１０１と、この印刷回路基板の基板本体１０１に長手方向に配列されて装着され、多数のリード線１１１を有する複数のメモリチップ１１０と、これらメモリチップ１１０と外部装置２００に物理的に結合支持されて電気的に信号をやり取りできるように基板本体１０１の一側に形成された基板コネクタ１３０と、メモリチップ１１０の間の空間に設けられ、基板コネクタ１３０とメモリチップ１１０との間に発生する恐れがある外部雑音による電気的信号のシュ−ティング現象(shooting)を除去するダンピングチップ１２０とを含む。
【００１６】
図２及び図３は、本実施例によるメモリモジュール１００の配置を説明するために示した平面図である。ここで、図２はメモリモジュール１００の前面１０２ａであり、図３は背面１０２ｂを示している。
これら図面を参照すると、基板本体１０１は直四角形の板状であり、基板本体１０１上には印刷回路が形成されている。これら印刷回路は基板本体１０１に装着されるチップを相互に電気的に連結させることができるように胴体内部に多様な設計の金属配線(図示せず)が形成されている。
【００１７】
メモリチップ１１０は揮発性メモリ装置であるシンクロナイズダイナミックRAM(SDRAM)である。メモリチップ１１０は一辺が長い四角板状で形成されており、基板本体１０１の長手方向に沿って両側の基板面に一列に複数装着されている。これら各メモリチップ１１０は、メモリチップ１１０の長軸の両側辺から突出した多数のリード線１１１が基板本体１０１の長手方向に沿って所定間隔で離隔して形成されている。そして、こうしたメモリチップ１１０はリード線１１１が形成された辺が基板本体１０１の長軸辺に沿って平行に配置されるように装着されている。ここで、メモリチップ１１０に形成されたリード線１１１は基板本体１０１の内部に含浸されて設計された金属配線に沿って、基板コネクタ１３０の連結パッド１３１に連結されている。こうしたメモリチップ１１０はリード線１１１が形成された基板本体１０１の前面部１０２ａに５個装着され、基板本体１０１の背面部１０２ｂに４個装着されて、全９個装着されている。ところが、基板本体１０１に装着されるメモリチップ１１０の数は、メモリモジュール１００を必要とするシステムで使用しようとするメモリの容量(memory capacity)により調節される。
【００１８】
基板コネクタ１３０は基板本体１０１の表面の一側エッジから所定距離内側で基板本体１０１の長手方向に沿って帯状に形成されている。こうした基板コネクタ１３０には基板本体１０１の印刷回路配線と連結された金属配線と基板本体１０１内部で電気的に連結される連結パッド１３１が設けられている。連結パッド１３１は外部装置２００とメモリチップ１１０との電気的信号を円滑に伝達することができるように伝導性が高い金属材で形成されている。又、基板コネクタ１３０は基板コネクタ１３０の長手方向に沿って所定区間にかけて基板本体１０１の変形に対比して複数形成された変形防止溝１０５を含んでいる。こうした基板コネクタ１３０は外部装置２００のコネクタ２３０と対応して結合されて、前述したメモリチップ１１０(SDRAM)と信号を交換しながらデータをやり取りすることができる。それだけではなく、基板コネクタ１３０は外部装置２００との堅固な機械的結合を成すことができるように支持手段の役割もする。
【００１９】
ダンピングチップ１２０は前述したメモリチップ１１０と外部装置２００との間で電気的信号を交換しながら発生する可能性のある雑音を除去し、信号の解像度(resolution)を高めるためにメモリチップ１１０と近接してメモリチップ１１０の横の間に形成された空間に配置される。ここで使用されるダンピングチップ１２０は４アレイレジスタ(４−array resistor)チップとして内部に複数の抵抗要素を含んでおり、外部から入る信号をオーバシューティングなしでメモリチップ１１０(SDRAM)に伝達する役割を果たす。図示されたように、ダンピングチップ１２０は、ダンピングチップ１２０の両側部に複数のリード線１２１が形成されており、メモリチップ１１０(SDRAM)のリード線１１１のうち受信信号(input signal)と送出信号(output signal)等外部と相互に信号をやり取りするリード線１１１と連結されている。このように連結されたリード線１１１は印刷回路が形成された基板本体１０１の内部金属配線により、連結コネクタ１３０に形成された連結パッド１３１と電気的に接触して配線されている。このように長手方向に配置されたメモリチップ１１０間の空間にダンピングチップ１２０を配置すれば、基板本体１０１の縦方向幅を大幅に減少させ得る余裕が生じ、従ってメモリモジュール１００を縮小させ得る長所がある。
【００２０】
図４は、図２及び図３に示されたメモリモジュール１００の構成要素間の電気的な通信を示したブロック図である。これを参照すれば、メモリモジュールは、外部装置２００と電気的信号をやり取りする時、先ず外部装置２００から伝達される電気的信号が基板コネクタ１３０の連結パッド１３１を通じて基板本体１０１に伝達され、このように引き込まれた電気信号(input signal)がダンピングチップ１２０に伝達される。ダンピングチップ１２０で電気的信号のうち雑音に属する部分は減殺させ、実時間に該当する信号のみをフィルタリングしてメモリチップ１１０の引込部(input lead)に伝達する。メモリチップ１１０に伝達された信号に応じて外部装置２００からデータを伝達してメモリチップ１１０の内部にデータ値を貯蔵するか、或いはメモリチップ１１０のデータが電気的信号に変換されてメモリチップ１１０の引出部(output lead)を通じてダンピングチップ１２０に伝達される。この引出信号は基板コネクタ１３０を通じて外部装置２００に伝達される。そうして、電気的信号を通じたデータ交換が円滑に進行されて、外部装置２００とメモリチップ１１０との通信が雑音による差し支えがなく進行される。
【００２１】
このように本実施例のメモリモジュールは、メモリモジュール回路で通常使用されるダンピングチップ１２０をメモリチップ１１０の間に配置することにより、基板コネクタ１３０とメモリチップ１１０との空間を縮小させ得る余地がある。従って、メモリモジュール用印刷回路基板のサイズを縦幅においてさらに縮小して、装置の全体的な幅のサイズを次世代の９００mil（２．２９cm）以下に充分に縮小させ得る長所がある。
【００２２】
図５及び図６は以上のようなメモリモジュール１００を製作することができる印刷回路基板の基板本体１０１の前面１０２ａと背面１０２ｂとを示した平面図である。これらを参照すれば、本実施例のメモリモジュール１００に使用される印刷回路基板は、四角板状の基板本体１０１と、基板本体１０１の両側に配列されて複数のリード線１１１を有する複数の半導体メモリチップ１１０と対応して設けられた一群のパッド１１５ａで形成されている複数のメモリチップパッド群１１５と、基板本体１０１の一側エッジに形成されてメモリチップパッド群１１５と外部を電気的に連結させる基板コネクタ１３０と、半導体メモリチップパッド群１１５の間に配置されて基板コネクタ１３０の間に電気的に介在して信号の雑音を減殺させるダンピングチップ１２０を実装することができるように形成されたダンピングチップパッド群１１７とを含む。
【００２３】
メモリチップパッド群１１５は、基板本体１０１の長軸に沿って所定の間隔を空けて一列に配置されており、基板本体１０１に実装されるメモリチップ１１０のリード線数に合わせて適正な位置に形成された複数のパッド１１５ａで構成されている。即ち、メモリチップ１１０の周辺に複数のパッド１１５ａが形成されて一群のメモリチップパッド群１１５を形成する。こうしたメモリチップパッド群１１５はリード線が形成されたメモリチップ１１０の両側辺の側面部が基板本体１０１の長軸と並んで整列されるように配置されている。
【００２４】
基板コネクタ１３０には半導体メモリチップパッド１１５と電気的に連結された複数の連結パッド１３１が形成されている。こうした連結パッド１３１は金属薄板で形成されており、基板コネクタ１３０の長手方向に沿って所定間隔で一列に配置されている。
【００２５】
ダンピングチップパッド群１１７はやはり基板本体１０１上にダンピングチップ１２０のリード線と対応して複数のパッド１１７ａで構成されている。ダンピングチップパッド群１１７は基板本体１０１の短軸方向にメモリチップパッド群１１５の間に二個ずつ配置されていて、基板本体１０１の長軸である横方向への長さを縮小させ得る効果がある。
【００２６】
以上のような構成を有した本実施例のメモリモジュール用印刷回路基板を用いると、メモリモジュール１００に使用される構成要素(例えば、メモリチップ１１０及びダンピングチップ１２０等)を狭い面積に効果的に集積させ配置させ得る。
【００２７】
一方、本実施例でメモリモジュール１００に使用されたダンピングチップ１２０にはレジスタのみを用いて形成された４アレイレジスタや、キャパシタとレジスタとを組み合わせて構成したダンピングチップが使用される。即ち、キャパシタとレジスタとを並列に連結して単位ダンピング回路に構成することができる。
【００２８】
そして、メモリチップ１１０にはシンクロナイズダイナミックRAM(SDRAM)を始めRAMバスダイナミックRAM(Rambus DRAM)又はEEPROM(electrically eraserble programmable read only memory)等を含んで使用することができ、メモリモジュール用印刷回路基板は基板本体１０１の表面にこれらメモリチップ１１０を効率的に配置することができるようにチップのサイズに合うように席を配置し、これらチップに突出したリード線の数に合うようにパッドも適切に設けなければならない。
【００２９】
又、本実施例では金属配線が基板本体１０１内に形成されている。従って、本実施例のメモリモジュール用印刷回路基板は、基板コネクタ１３０の一部分の連結パッド１３１からダンピングチップ１２０に形成されたリード線１２１まで直線コースで金属配線を設計して、配線長さが長くなることにより発生する可能性のある金属配線の線抵抗による電気信号の減殺現象を予防することができる。即ち、本実施例のメモリモジュールの基板コネクタ１３０からメモリチップ１１０までの距離はその経路がダンピングチップ１２０を経由してメモリチップ１１０の外側に形成されずメモリチップの下部の基板本体を貫通して基板コネクタ１３０の連結パッド１３１からダンピングチップ１２０のリード線１２１まで斜線状に金属配線を形成することにより、基板本体１０１の短軸で縮小された距離を考慮すれば、連結パッド１３１とメモリチップ１１０のリード線１１１との経路は既存のメモリモジュール(図７)と比較してその距離差を大きく減縮させ得る。そうして、本実施例のメモリモジュールではたとえダンピングチップ１２０と基板コネクタ１３０及びメモリチップ１１０との間の経路が長くなりうる設計だとしても、実質的に電気信号が通過する経路を増加させず、電気信号の減殺現象が発生しないようにできる。
【００３０】
【発明の効果】
前述したように、本発明のメモリモジュール用印刷回路基板は、ダンピングチップを基板本体の長手方向に配置されたメモリチップの間の空間に配置することにより、基板本体の幅を減少させることができ、メモリモジュール用印刷回路基板のサイズを容易に縮小させ得る。
そして、本発明のメモリモジュール用印刷回路基板において、メモリチップの長辺が基板本体の長手方向に配置され、基板本体の幅をさらに短く製造することができる。
【図面の簡単な説明】
【図１】本発明の一実施例によるメモリモジュールを示す斜視図である。
【図２】本発明の一実施例によるメモリモジュールの前面を示す平面図である。
【図３】本発明の一実施例によるメモリモジュールの背面を示す平面図である。
【図４】本発明の一実施例によるメモリモジュール用印刷回路基板の回路ブロック図である。
【図５】本発明の一実施例によるメモリモジュール用印刷回路基板の前面を示す平面図である。
【図６】本発明の一実施例によるメモリモジュール用印刷回路基板の背面を示す平面図である。
【図７】従来のメモリモジュールの配置を示す平面図である。
【図８】従来のメモリモジュールの配置を示す平面図である。
【符号の説明】
１００ メモリモジュール
１０１ 基板本体
１０２ａ 前面
１０２ｂ 背面
１１０ メモリチップ
１１１ リード線
１２０ ダンピングチップ
１３０ 基板コネクタ
２００ 外部装置

Claims (25)

1. 基板本体、ならびに前記基板本体の一側に形成された基板コネクタを有する印刷回路基板と、
   前記基板本体の表面に前記基板本体の長手方向に一列に配置されて装着され、複数のリード線を有する複数の半導体メモリチップと、
   前記基板本体の前記半導体メモリチップの間に配置され、前記半導体メモリチップと前記基板コネクタとの間で交換される電気信号に含まれる雑音を減殺させるダンピング回路を有するダンピングチップと、
   を備えることを特徴とするメモリモジュール。
2. 前記半導体メモリチップは四角板状に形成され、前記半導体メモリチップの長軸に沿って前記半導体メモリチップの両側に前記複数のリード線が形成されていることを特徴とする請求項１に記載のメモリモジュール。
3. 前記半導体メモリチップは、前記リード線が形成された側面部が前記基板本体の長軸と平行に配置されるように装着されていることを特徴とする請求項２に記載のメモリモジュール。
4. 前記半導体メモリチップは、揮発性メモリチップを含むことを特徴とする請求項３に記載のメモリモジュール。
5. 前記揮発性メモリチップは、シンクロナイズダイナミックＲＡＭを有することを特徴とする請求項４に記載のメモリモジュール。
6. 前記基板コネクタには前記半導体メモリチップの前記リード線と前記基板本体の内部に形成された金属配線を通じて電気的に連結された複数の連結パッドが形成されていることを特徴とする請求項１に記載のメモリモジュール。
7. 前記ダンピングチップは、少なくとも一つの抵抗を有することを特徴とする請求項１に記載のメモリモジュール。
8. 前記ダンピングチップは、内部に複数の抵抗要素を含むことを特徴とする請求項７に記載のメモリモジュール。
9. 前記ダンピングチップは、キャパシタをさらに有することを特徴とする請求項７に記載のメモリモジュール。
10. 前記ダンピング回路は、抵抗及びキャパシタが並列に連結されていることを特徴とする請求項１に記載のメモリモジュール。
11. 前記ダンピングチップは、前記半導体メモリチップの間に二つずつ配置されていることを特徴とする請求項１に記載のメモリモジュール。
12. 二つのダンピングチップが前記基板本体の短軸方向に整列して配置されていることを特徴とする請求項１に記載のメモリモジュール。
13. 基板本体と、
    前記基板本体の板面に配列されて複数のリード線を有する複数の半導体メモリチップと対応して設けられた一群のパッドで形成されている複数のメモリチップパッド群と、
    前記基板本体に形成され、前記メモリチップパッド群と外部とを電気的に連結させる基板コネクタと、
    前記メモリチップパッド群の間に配置され、前記パッドと前記基板コネクタとの間に電気的に介在し電気信号の雑音を減殺させるダンピングチップを実装可能なように形成されているダンピングチップパッド群と、
    を備えることを特徴とするメモリモジュール用印刷回路基板。
14. 前記メモリチップパッド群は、前記基板本体の長軸に沿って所定の間隔を空けて一列に配置されていることを特徴とする請求項１３に記載のメモリモジュール用印刷回路基板。
15. 前記メモリチップパッド群は、四角板状に形成され、前記半導体メモリチップの長軸に沿って両側に形成されている複数のリード線に対応して形成されていることを特徴とする請求項１３に記載のメモリモジュール用印刷回路基板。
16. 前記メモリチップパッド群は、前記リード線が形成された前記半導体メモリチップの側面部が前記基板本体の長軸と平行に装着されるように配置されていることを特徴とする請求項１３に記載のメモリモジュール用印刷回路基板。
17. 前記ダンピングチップパッド群は、隣接した前記メモリチップパッド群の間に配置されていることを特徴とする請求項１３に記載のメモリモジュール用印刷回路基板。
18. 前記基板コネクタは、前記基板本体の長手側のエッジに形成されていることを特徴とする請求項１３に記載のメモリモジュール用印刷回路基板。
19. 前記基板コネクタには前記パッドと電気的に連結された複数の連結パッドが形成されていることを特徴とする請求項１３に記載のメモリモジュール用印刷回路基板。
20. 前記連結パッドは、前記基板コネクタの長手方向に沿って所定間隔で一列に配置されていることを特徴とする請求項１９に記載のメモリモジュール用印刷回路基板。
21. 前記連結パッドは、金属薄板で形成されていることを特徴とする請求項２０に記載のメモリモジュール用印刷回路基板。
22. 前記ダンピングチップパッド群は、前記メモリチップパッド群の間に二つずつ配置されていることを特徴とする請求項１３に記載のメモリモジュール用印刷回路基板。
23. 前記ダンピングチップパッド群の二つのダンピングチップは、前記基板本体の短軸方向に整列して配置されていることを特徴とする請求項２２に記載のメモリモジュール用印刷回路基板。
24. 請求項１から１２のいずれか一項に記載のメモリモジュールの製造方法であって、
    メモリチップが印刷回路基板の長軸に沿って配置されるように前記印刷回路基板と平行に複数のメモリチップを配置する段階と、
    前記メモリチップの側辺と隣接して前記印刷回路基板上にダンピングチップを配置する段階と、
    を含むことを特徴とするメモリモジュールの製造方法。
25. 前記印刷回路基板の短軸と平行に前記ダンピングチップを前記メモリチップと隣接させて配列する段階を含むことを特徴とする請求項２４に記載のメモリモジュールの製造方法。

Images