JPH10302899A - コネクタ及びマザーボード - Google Patents
コネクタ及びマザーボードInfo
- Publication number
- JPH10302899A JPH10302899A JP9107446A JP10744697A JPH10302899A JP H10302899 A JPH10302899 A JP H10302899A JP 9107446 A JP9107446 A JP 9107446A JP 10744697 A JP10744697 A JP 10744697A JP H10302899 A JPH10302899 A JP H10302899A
- Authority
- JP
- Japan
- Prior art keywords
- connector
- module
- wiring
- motherboard
- series resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
(57)【要約】
【課題】 伝送路の分岐に起因する信号の反射の影響を
抑制しつつ、モジュールの高密度実装を実現できるよう
なボード実装技術を得る。 【解決手段】 高速インターフェイスの規格としてＳＳ
ＴＬを用いる場合において、従来はモジュールの表面に
実装されていたシリーズ抵抗１４をコネクタ７１の内部
に設け、このシリーズ抵抗１４に、導電性を有するコネ
クタピン１３及びボード配線２0，２1を接続する。この
シリーズ抵抗１４は、伝送路の分岐に起因して生じる信
号の反射を抑制するという役割を果たすものであり、ま
た、従来のようにシリーズ抵抗をモジュールの表面に実
装する必要がないため、モジュール１０１の高密度実装
を実現することができる。
抑制しつつ、モジュールの高密度実装を実現できるよう
なボード実装技術を得る。 【解決手段】 高速インターフェイスの規格としてＳＳ
ＴＬを用いる場合において、従来はモジュールの表面に
実装されていたシリーズ抵抗１４をコネクタ７１の内部
に設け、このシリーズ抵抗１４に、導電性を有するコネ
クタピン１３及びボード配線２0，２1を接続する。この
シリーズ抵抗１４は、伝送路の分岐に起因して生じる信
号の反射を抑制するという役割を果たすものであり、ま
た、従来のようにシリーズ抵抗をモジュールの表面に実
装する必要がないため、モジュール１０１の高密度実装
を実現することができる。
Description
【０００１】
【発明の属する技術分野】この発明は、高密度実装を必
要とするボード実装技術、特にシリーズ抵抗実装技術に
関するものである。
要とするボード実装技術、特にシリーズ抵抗実装技術に
関するものである。
【０００２】
【従来の技術】近年におけるＬＳＩの内部動作の高速化
に伴い、データ処理能力を高めるべく、高速インターフ
ェースの実現が不可欠となっている。高速インターフェ
ースの規格としては、小振幅インターフェイスであるＨ
ＳＴＬ（High Speed Transceiver Logic）や、ＳＳＴＬ
（Serial Stub Transceiver Logic）が主流となってき
ており、例えば次世代パーソナルコンピュータにおける
プロセッサとメインメモリとの間のインターフェースに
ＳＳＴＬが採用されるように、その需要も増大してい
る。
に伴い、データ処理能力を高めるべく、高速インターフ
ェースの実現が不可欠となっている。高速インターフェ
ースの規格としては、小振幅インターフェイスであるＨ
ＳＴＬ（High Speed Transceiver Logic）や、ＳＳＴＬ
（Serial Stub Transceiver Logic）が主流となってき
ており、例えば次世代パーソナルコンピュータにおける
プロセッサとメインメモリとの間のインターフェースに
ＳＳＴＬが採用されるように、その需要も増大してい
る。
【０００３】図９は、ＳＳＴＬに用いられるメモリモジ
ュール（以下単に「モジュール」と表記する。）１００
の構成を示す斜視図である。プリント配線板３にＩＣパ
ッケージ４が実装され、ＩＣパッケージ４の各リードフ
レーム８がモジュール配線６０にそれぞれ接続されてい
る。さらにモジュール配線６０は、終端抵抗群（以下
「シリーズ抵抗」と表記する。）５を介してＩ／Ｏピン
１２にそれぞれ接続されている。また、図９中には表さ
れていないが、ＩＣパッケージ４内にはチップが実装さ
れており、チップに設けられた各電極がリードフレーム
８にそれぞれ接続されている。なお、モジュール１００
は、ＳＩＭＭ（Single Inline Memory Module）又はＤ
ＩＭＭ（Dual Inline Memory Module）のいずれであっ
てもよいが、ここではＤＩＭＭを用いる場合を想定して
いる。即ち、図９には表れていないモジュール１００の
裏面にも、表面と同様の実装が施されている。
ュール（以下単に「モジュール」と表記する。）１００
の構成を示す斜視図である。プリント配線板３にＩＣパ
ッケージ４が実装され、ＩＣパッケージ４の各リードフ
レーム８がモジュール配線６０にそれぞれ接続されてい
る。さらにモジュール配線６０は、終端抵抗群（以下
「シリーズ抵抗」と表記する。）５を介してＩ／Ｏピン
１２にそれぞれ接続されている。また、図９中には表さ
れていないが、ＩＣパッケージ４内にはチップが実装さ
れており、チップに設けられた各電極がリードフレーム
８にそれぞれ接続されている。なお、モジュール１００
は、ＳＩＭＭ（Single Inline Memory Module）又はＤ
ＩＭＭ（Dual Inline Memory Module）のいずれであっ
てもよいが、ここではＤＩＭＭを用いる場合を想定して
いる。即ち、図９には表れていないモジュール１００の
裏面にも、表面と同様の実装が施されている。
【０００４】また、図１０は、マザーボード１上にモジ
ュール１００が設置されたときの状態を示す斜視図であ
る。マザーボード１上にはボード配線２0，２1及びメモ
リモジュール用コネクタ（以下単に「コネクタ」と表記
する。）７０が設けられており、モジュール１００はコ
ネクタ７０を介してマザーボード１上に設置される。な
お、ボード配線２0は図１０に表れるモジュール１００
の表面に実装されたＳＳＴＬに関するものであり、ボー
ド配線２1は図１０には表れないモジュール１００の裏
面に実装されたＳＳＴＬに関するものである。
ュール１００が設置されたときの状態を示す斜視図であ
る。マザーボード１上にはボード配線２0，２1及びメモ
リモジュール用コネクタ（以下単に「コネクタ」と表記
する。）７０が設けられており、モジュール１００はコ
ネクタ７０を介してマザーボード１上に設置される。な
お、ボード配線２0は図１０に表れるモジュール１００
の表面に実装されたＳＳＴＬに関するものであり、ボー
ド配線２1は図１０には表れないモジュール１００の裏
面に実装されたＳＳＴＬに関するものである。
【０００５】また、図１１は、コネクタ７０の内部構造
を、モジュール１００が設置された状態で示す断面図で
ある。コネクタ７０の内部には、導電性を有して対をな
すコネクタピン１３が設けられている。コネクタピン１
３はマザーボード１の表面に設けられたボード配線
２0，２1にそれぞれ接続されており、一方、モジュール
１００は互いに対となるコネクタピン１３同士に左右か
ら挟み込まれることによって固定される。このとき、コ
ネクタピン１３はモジュール１００の有するＩ／Ｏピン
１２と接触し、電気的に接続されるため、図１１中には
表れないＩＣパッケージ４の信号は、モジュール配線６
０、シリーズ抵抗５、Ｉ／Ｏピン１２、及びコネクタピ
ン１３を介してボード配線２0，２1に伝搬する。なお、
シリーズ抵抗５は、ボード配線２0，２1を伝わる信号が
コネクタ７０部分における伝送路の分岐の影響により反
射して、波形の歪みを生じることを抑制する目的で設け
られる。また、図１１においては、便宜上ボード配線２
0，２1がマザーボード１の中央付近で途切れるように表
されているが、実際には、図１０に示したようにボード
配線２0，２1はマザーボード１上で途切れることなく形
成されている。
を、モジュール１００が設置された状態で示す断面図で
ある。コネクタ７０の内部には、導電性を有して対をな
すコネクタピン１３が設けられている。コネクタピン１
３はマザーボード１の表面に設けられたボード配線
２0，２1にそれぞれ接続されており、一方、モジュール
１００は互いに対となるコネクタピン１３同士に左右か
ら挟み込まれることによって固定される。このとき、コ
ネクタピン１３はモジュール１００の有するＩ／Ｏピン
１２と接触し、電気的に接続されるため、図１１中には
表れないＩＣパッケージ４の信号は、モジュール配線６
０、シリーズ抵抗５、Ｉ／Ｏピン１２、及びコネクタピ
ン１３を介してボード配線２0，２1に伝搬する。なお、
シリーズ抵抗５は、ボード配線２0，２1を伝わる信号が
コネクタ７０部分における伝送路の分岐の影響により反
射して、波形の歪みを生じることを抑制する目的で設け
られる。また、図１１においては、便宜上ボード配線２
0，２1がマザーボード１の中央付近で途切れるように表
されているが、実際には、図１０に示したようにボード
配線２0，２1はマザーボード１上で途切れることなく形
成されている。
【０００６】
【発明が解決しようとする課題】しかし、高速インター
フェイスの規格としてＳＳＴＬを用いる場合は、図９〜
図１１に示すように、ボード配線２0，２1を伝わる信号
の反射を抑制するためのシリーズ抵抗５をプリント配線
板３に実装する必要があるため、このシリーズ抵抗５の
実装がモジュール１００における高密度実装の障害にな
るという問題があった。
フェイスの規格としてＳＳＴＬを用いる場合は、図９〜
図１１に示すように、ボード配線２0，２1を伝わる信号
の反射を抑制するためのシリーズ抵抗５をプリント配線
板３に実装する必要があるため、このシリーズ抵抗５の
実装がモジュール１００における高密度実装の障害にな
るという問題があった。
【０００７】本発明はこのような問題を解決するために
なされたものであり、ボード配線を伝わる信号の反射を
抑制しつつ、モジュールの高密度実装を実現できるよう
なボード実装技術を得ることを目的とする。
なされたものであり、ボード配線を伝わる信号の反射を
抑制しつつ、モジュールの高密度実装を実現できるよう
なボード実装技術を得ることを目的とする。
【０００８】
【課題を解決するための手段】この発明のうち請求項１
に係るコネクタは、表面配線が設けられた表面を有する
マザーボード上に形成され、表面配線と電気的に接続さ
れるべき配線を有するモジュールを固定するコネクタで
あって、配線と電気的に接続されるコネクタピンと、表
面配線上に載置され、コネクタピンに接続される抵抗性
素子とを備えることを特徴とするものである。
に係るコネクタは、表面配線が設けられた表面を有する
マザーボード上に形成され、表面配線と電気的に接続さ
れるべき配線を有するモジュールを固定するコネクタで
あって、配線と電気的に接続されるコネクタピンと、表
面配線上に載置され、コネクタピンに接続される抵抗性
素子とを備えることを特徴とするものである。
【０００９】また、この発明のうち請求項２に係るコネ
クタは、請求項１記載のコネクタであって、放熱フィン
をさらに備えることを特徴とするものである。
クタは、請求項１記載のコネクタであって、放熱フィン
をさらに備えることを特徴とするものである。
【００１０】また、この発明のうち請求項３に係るマザ
ーボードは、自身の上面にコネクタを載置するマザーボ
ードであって、内部に配設された内部配線と、内部に設
けられ、内部配線に接触した一端と、上面においてコネ
クタと接続される他端とを有する抵抗性素子と、を備え
ることを特徴とするものである。
ーボードは、自身の上面にコネクタを載置するマザーボ
ードであって、内部に配設された内部配線と、内部に設
けられ、内部配線に接触した一端と、上面においてコネ
クタと接続される他端とを有する抵抗性素子と、を備え
ることを特徴とするものである。
【００１１】
実施の形態１．図１は、本発明の実施の形態１に係るコ
ネクタ７１の構造を、モジュール１０１が設置された状
態で示す断面図である。シリーズ抵抗１４がコネクタ７
１の内部に設けられ、導電性を有して対をなすコネクタ
ピン１３とボード配線２0，２1とが、このシリーズ抵抗
１４を介して互いに接続されている。ここでボード配線
２0，２1はマザーボード１の表面に設けられており、シ
リーズ抵抗１４はこのボード配線２0，２1上に載置され
た格好となる。また、従来のコネクタ７０と同様に、モ
ジュール１０１は互いに対となるコネクタピン１３同士
に挟み込まれることによって固定される。なお、従来の
技術においても言及したように、図１においては便宜上
ボード配線２0，２1がマザーボード１の中央付近で途切
れるように表されているが、実際にはマザーボード１上
で途切れることなく形成されている。
ネクタ７１の構造を、モジュール１０１が設置された状
態で示す断面図である。シリーズ抵抗１４がコネクタ７
１の内部に設けられ、導電性を有して対をなすコネクタ
ピン１３とボード配線２0，２1とが、このシリーズ抵抗
１４を介して互いに接続されている。ここでボード配線
２0，２1はマザーボード１の表面に設けられており、シ
リーズ抵抗１４はこのボード配線２0，２1上に載置され
た格好となる。また、従来のコネクタ７０と同様に、モ
ジュール１０１は互いに対となるコネクタピン１３同士
に挟み込まれることによって固定される。なお、従来の
技術においても言及したように、図１においては便宜上
ボード配線２0，２1がマザーボード１の中央付近で途切
れるように表されているが、実際にはマザーボード１上
で途切れることなく形成されている。
【００１２】ここで、コネクタ７１内に設けられたシリ
ーズ抵抗１４の役割を、図２及び図３に基づいて簡単に
説明する。伝送路たるボード配線２0，２1を伝わる信号
は、伝送路からみてスタブとなるコネクタ７１で伝送路
のインピーダンスが変化することに起因して、反射され
る。ここで、コネクタ７１及びモジュール１０１のいず
れにもシリーズ抵抗１４が設けられていない場合（図
２）は、信号の進む方向に対する反射の割合をＲ（ω）
とすると、Ｒ（ω）は以下の数１のように与えられる
（H.W.Johnson and M.Graham,“High Speed Digital De
sign",Prentice-Hall PTR 1993 参照）。
ーズ抵抗１４の役割を、図２及び図３に基づいて簡単に
説明する。伝送路たるボード配線２0，２1を伝わる信号
は、伝送路からみてスタブとなるコネクタ７１で伝送路
のインピーダンスが変化することに起因して、反射され
る。ここで、コネクタ７１及びモジュール１０１のいず
れにもシリーズ抵抗１４が設けられていない場合（図
２）は、信号の進む方向に対する反射の割合をＲ（ω）
とすると、Ｒ（ω）は以下の数１のように与えられる
（H.W.Johnson and M.Graham,“High Speed Digital De
sign",Prentice-Hall PTR 1993 参照）。
【００１３】
【数１】
【００１４】数１において、ωは角周波数を、Ｚ0は伝
送路のインピーダンスを、Ｃはモジュール１０１の容量
をそれぞれ表す。数１から、ω→∞のときＲ（ω）→−
１になることが分かる。即ち、高周波になればなるほど
ボード配線２0，２1を伝わる信号の反射の影響は大きく
なる。一方、抵抗値がＲｓで与えられるシリーズ抵抗１
４をコネクタ７１の内部に設けた場合（図３）は、Ｒ
（ω）は以下の数２のようになる。
送路のインピーダンスを、Ｃはモジュール１０１の容量
をそれぞれ表す。数１から、ω→∞のときＲ（ω）→−
１になることが分かる。即ち、高周波になればなるほど
ボード配線２0，２1を伝わる信号の反射の影響は大きく
なる。一方、抵抗値がＲｓで与えられるシリーズ抵抗１
４をコネクタ７１の内部に設けた場合（図３）は、Ｒ
（ω）は以下の数２のようになる。
【００１５】
【数２】
【００１６】数２においてω→∞とすると、Ｒ（ω）→
−１／（１＋２Ｒｓ／Ｚ0）となる。従って、例えばＲ
ｓをＺ0の半分に設定した場合は、｜Ｒ（ω）｜＝１／
２となり、シリーズ抵抗１４を設けない場合と比較する
と信号の反射の影響が半分になることが分かる。このよ
うに、シリーズ抵抗１４は、伝送路の分岐に起因して生
じる信号の反射を抑制し、ボード配線２0，２1を伝わる
信号の波形の歪みを軽減するという役割を果たす。
−１／（１＋２Ｒｓ／Ｚ0）となる。従って、例えばＲ
ｓをＺ0の半分に設定した場合は、｜Ｒ（ω）｜＝１／
２となり、シリーズ抵抗１４を設けない場合と比較する
と信号の反射の影響が半分になることが分かる。このよ
うに、シリーズ抵抗１４は、伝送路の分岐に起因して生
じる信号の反射を抑制し、ボード配線２0，２1を伝わる
信号の波形の歪みを軽減するという役割を果たす。
【００１７】図４は、コネクタ７１に設置されるモジュ
ール１０１の構成を示す斜視図であり、図５は、マザー
ボード１上にモジュール１０１が設置されたときの状態
を示す斜視図である。本実施の形態１においてはコネク
タ７１の内部にシリーズ抵抗１４を設けた。従って、モ
ジュール１０１の表面にはシリーズ抵抗５を実装する必
要がないため、従来のモジュール１００よりも小型化を
図ることができ、高密度実装を実現することができる。
なお、従来と同様に、モジュール１０１はＳＩＭＭ又は
ＤＩＭＭのいずれであってもよいが、ここではＤＩＭＭ
を用いる場合を想定している。即ち、図４には表れてい
ないモジュール１０１の裏面にも、表面と同様の実装が
施されているものとする。
ール１０１の構成を示す斜視図であり、図５は、マザー
ボード１上にモジュール１０１が設置されたときの状態
を示す斜視図である。本実施の形態１においてはコネク
タ７１の内部にシリーズ抵抗１４を設けた。従って、モ
ジュール１０１の表面にはシリーズ抵抗５を実装する必
要がないため、従来のモジュール１００よりも小型化を
図ることができ、高密度実装を実現することができる。
なお、従来と同様に、モジュール１０１はＳＩＭＭ又は
ＤＩＭＭのいずれであってもよいが、ここではＤＩＭＭ
を用いる場合を想定している。即ち、図４には表れてい
ないモジュール１０１の裏面にも、表面と同様の実装が
施されているものとする。
【００１８】図６は、ＩＣパッケージ４の内部構造を示
す平面図である。本実施の形態１に係るコネクタ７１に
おいては、シリーズ抵抗５をモジュール１０１の表面に
実装する必要がなく、しかも、これと同様の役割を果た
すシリーズ抵抗１４は、従来コネクタピン１３が設けら
れていた領域のうち、ボード配線２0，２1に最も近い位
置に形成される。従って、従来のコネクタ７０を用いる
場合と比較すると、チップ２０の各電極１９とボード配
線２0，２1との間、即ち、ワイヤリング９、リードフレ
ーム８、モジュール配線６１、Ｉ／Ｏピン１２、及びコ
ネクタピン１３から構成されるインダクタの影響を最小
にすることができ、これによりボード配線２0，２1を伝
わる信号の反射の影響は一層抑制される。即ち、本実施
の形態１に係るコネクタ７１を用いた場合は、シリーズ
抵抗１４がボード配線２0，２1上に載置されており両者
の距離が殆どなく、上記インダクタの影響を受けること
はないため、信号の反射の影響を一層抑制することがで
きる。
す平面図である。本実施の形態１に係るコネクタ７１に
おいては、シリーズ抵抗５をモジュール１０１の表面に
実装する必要がなく、しかも、これと同様の役割を果た
すシリーズ抵抗１４は、従来コネクタピン１３が設けら
れていた領域のうち、ボード配線２0，２1に最も近い位
置に形成される。従って、従来のコネクタ７０を用いる
場合と比較すると、チップ２０の各電極１９とボード配
線２0，２1との間、即ち、ワイヤリング９、リードフレ
ーム８、モジュール配線６１、Ｉ／Ｏピン１２、及びコ
ネクタピン１３から構成されるインダクタの影響を最小
にすることができ、これによりボード配線２0，２1を伝
わる信号の反射の影響は一層抑制される。即ち、本実施
の形態１に係るコネクタ７１を用いた場合は、シリーズ
抵抗１４がボード配線２0，２1上に載置されており両者
の距離が殆どなく、上記インダクタの影響を受けること
はないため、信号の反射の影響を一層抑制することがで
きる。
【００１９】さらに、メモリを増設する際には、本来は
モジュールのみを交換すればよいが、従来のようにモジ
ュール１００の表面にシリーズ抵抗５が実装されている
場合は、必然的にシリーズ抵抗５をも併せて交換する必
要があった。しかし、本実施の形態１に示したように、
コネクタ７１内にシリーズ抵抗１４を設けた場合は、メ
モリの増設の際にシリーズ抵抗１４を併せて交換する必
要がなく、コストの削減を図ることができ、価格面でも
有利となる。
モジュールのみを交換すればよいが、従来のようにモジ
ュール１００の表面にシリーズ抵抗５が実装されている
場合は、必然的にシリーズ抵抗５をも併せて交換する必
要があった。しかし、本実施の形態１に示したように、
コネクタ７１内にシリーズ抵抗１４を設けた場合は、メ
モリの増設の際にシリーズ抵抗１４を併せて交換する必
要がなく、コストの削減を図ることができ、価格面でも
有利となる。
【００２０】実施の形態２．図７は、本発明の実施の形
態２に係るコネクタ７２の構造を示す断面図である。実
施の形態１に係るコネクタ７１の側面に、図７に示すよ
うな放熱フィン１１を取り付ける。
態２に係るコネクタ７２の構造を示す断面図である。実
施の形態１に係るコネクタ７１の側面に、図７に示すよ
うな放熱フィン１１を取り付ける。
【００２１】これにより、コネクタ７２の内部に設けら
れたシリーズ抵抗１４の発熱を効率よく散逸させること
ができ、シリーズ抵抗１４の発熱がチップ２０へ与える
影響を抑制することができる。
れたシリーズ抵抗１４の発熱を効率よく散逸させること
ができ、シリーズ抵抗１４の発熱がチップ２０へ与える
影響を抑制することができる。
【００２２】なお、図７においてはコネクタ７２の左側
のみに放熱フィン１１を取り付けた場合を図示したが、
モジュール３として特にＤＩＭＭを用いる場合は、放熱
効果を一層高めるために、コネクタ７２の両側に放熱フ
ィン１１を取り付けてもよい。
のみに放熱フィン１１を取り付けた場合を図示したが、
モジュール３として特にＤＩＭＭを用いる場合は、放熱
効果を一層高めるために、コネクタ７２の両側に放熱フ
ィン１１を取り付けてもよい。
【００２３】実施の形態３．図８は、本発明の実施の形
態３に係るマザーボード１０の構造を、コネクタ７０の
構造とともに示す断面図である。マザーボード１０の内
部にはシリーズ抵抗１６が設けられており、コネクタピ
ン１３がこれに接続されている。また、マザーボード１
０にはスルーホール１７が形成されており、ボード配線
２0，２1は、スルーホール１７及び内部配線１８を介し
てシリーズ抵抗１６に接続される。なお、シリーズ抵抗
１６は実施の形態１で示したシリーズ抵抗１４と同様
に、ボード配線２0，２1，及び内部配線１８を伝わる信
号の反射を抑制するという役割を果たすものである。シ
リーズ抵抗１６は内部配線１８に接した一端と、マザー
ボード１０の表面に露呈してコネクタ７０の有するコネ
クタピン１３と接触する他端とを有する。
態３に係るマザーボード１０の構造を、コネクタ７０の
構造とともに示す断面図である。マザーボード１０の内
部にはシリーズ抵抗１６が設けられており、コネクタピ
ン１３がこれに接続されている。また、マザーボード１
０にはスルーホール１７が形成されており、ボード配線
２0，２1は、スルーホール１７及び内部配線１８を介し
てシリーズ抵抗１６に接続される。なお、シリーズ抵抗
１６は実施の形態１で示したシリーズ抵抗１４と同様
に、ボード配線２0，２1，及び内部配線１８を伝わる信
号の反射を抑制するという役割を果たすものである。シ
リーズ抵抗１６は内部配線１８に接した一端と、マザー
ボード１０の表面に露呈してコネクタ７０の有するコネ
クタピン１３と接触する他端とを有する。
【００２４】ここで、本実施の形態３に係るマザーボー
ド１０を用いる場合は、シリーズ抵抗１６がマザーボー
ド１０内に設けられているため、モジュールの表面にシ
リーズ抵抗を実装する必要がなく、実施の形態１で示し
たモジュール１０１を用いることができる。また、実施
の形態１で示したようにコネクタ内にシリーズ抵抗を設
けないため、コネクタとしては従来と同様のコネクタ７
０を用いることができる。ここで、シリーズ抵抗１６の
一端は内部配線１８と接触するため、実施の形態１の場
合と同様に、インダクタの影響を最小にすることがで
き、信号の反射の影響を一層抑制することができる。
ド１０を用いる場合は、シリーズ抵抗１６がマザーボー
ド１０内に設けられているため、モジュールの表面にシ
リーズ抵抗を実装する必要がなく、実施の形態１で示し
たモジュール１０１を用いることができる。また、実施
の形態１で示したようにコネクタ内にシリーズ抵抗を設
けないため、コネクタとしては従来と同様のコネクタ７
０を用いることができる。ここで、シリーズ抵抗１６の
一端は内部配線１８と接触するため、実施の形態１の場
合と同様に、インダクタの影響を最小にすることがで
き、信号の反射の影響を一層抑制することができる。
【００２５】このように、本実施の形態３に係るマザー
ボード１０によれば、実施の形態１の場合と同様にモジ
ュールの小型化、高密度実装化、信号の反射の抑制を実
現できることに加えて、コネクタとしては従来のものを
使用することができ、抵抗を内蔵した特殊なコネクタを
用いる必要がない。また、シリーズ抵抗１６からの発熱
は、コネクタ７０が形成されていないマザーボード１０
の裏面から空気中に放熱されるため、実施の形態２で示
したような放熱フィン１１を新たに設ける必要がなく、
これは特に多ピンのモジュールを用いる場合に都合がよ
い。
ボード１０によれば、実施の形態１の場合と同様にモジ
ュールの小型化、高密度実装化、信号の反射の抑制を実
現できることに加えて、コネクタとしては従来のものを
使用することができ、抵抗を内蔵した特殊なコネクタを
用いる必要がない。また、シリーズ抵抗１６からの発熱
は、コネクタ７０が形成されていないマザーボード１０
の裏面から空気中に放熱されるため、実施の形態２で示
したような放熱フィン１１を新たに設ける必要がなく、
これは特に多ピンのモジュールを用いる場合に都合がよ
い。
【００２６】
【発明の効果】この発明のうち請求項１に係るコネクタ
によれば、表面配線から見てスタブとなるモジュールと
表面配線との間に抵抗性素子を介在させており、しかも
この抵抗性素子は表面配線上に載置されている。従っ
て、モジュールに抵抗性素子が存在しないことによりモ
ジュールの高密度実装を実現することができ、しかも抵
抗性素子と表面配線との間の距離が殆どないので、抵抗
性素子を終端抵抗として設定した場合における表面配線
での信号の反射を抑制する機能が高められる。
によれば、表面配線から見てスタブとなるモジュールと
表面配線との間に抵抗性素子を介在させており、しかも
この抵抗性素子は表面配線上に載置されている。従っ
て、モジュールに抵抗性素子が存在しないことによりモ
ジュールの高密度実装を実現することができ、しかも抵
抗性素子と表面配線との間の距離が殆どないので、抵抗
性素子を終端抵抗として設定した場合における表面配線
での信号の反射を抑制する機能が高められる。
【００２７】また、この発明のうち請求項２に係るコネ
クタによれば、放熱フィンによって抵抗性素子の発熱を
コネクタの外部に効率よく散逸させることができるた
め、抵抗性素子の発熱がモジュールに実装されたチップ
に与える影響を抑制することができる。
クタによれば、放熱フィンによって抵抗性素子の発熱を
コネクタの外部に効率よく散逸させることができるた
め、抵抗性素子の発熱がモジュールに実装されたチップ
に与える影響を抑制することができる。
【００２８】また、この発明のうち請求項３に係るマザ
ーボードによれば、表面配線から見てスタブとなるモジ
ュールと内部配線との間に抵抗性素子を介在させてお
り、しかもこの抵抗性素子はマザーボードの内部に設け
られている。従って、従来のコネクタを使用しつつも、
モジュールに抵抗性素子が存在しないことによりモジュ
ールの高密度実装を実現することができる。しかも抵抗
性素子と内部配線との間の距離が殆どないので、抵抗性
素子を終端抵抗として設定した場合における内部配線で
の信号の反射を抑制する機能が高められる。また、抵抗
性素子からの発熱はマザーボードの下面から散逸される
ため、抵抗性素子の発熱がモジュールに実装されたチッ
プに与える影響を抑制することができる。
ーボードによれば、表面配線から見てスタブとなるモジ
ュールと内部配線との間に抵抗性素子を介在させてお
り、しかもこの抵抗性素子はマザーボードの内部に設け
られている。従って、従来のコネクタを使用しつつも、
モジュールに抵抗性素子が存在しないことによりモジュ
ールの高密度実装を実現することができる。しかも抵抗
性素子と内部配線との間の距離が殆どないので、抵抗性
素子を終端抵抗として設定した場合における内部配線で
の信号の反射を抑制する機能が高められる。また、抵抗
性素子からの発熱はマザーボードの下面から散逸される
ため、抵抗性素子の発熱がモジュールに実装されたチッ
プに与える影響を抑制することができる。
【図１】 本発明の実施の形態１に係るコネクタ７１の
構造を、モジュール１０１が設置された状態で示す断面
図である。
構造を、モジュール１０１が設置された状態で示す断面
図である。
【図２】 シリーズ抵抗１４が設けられていない場合の
信号の反射の影響を説明する回路図である。
信号の反射の影響を説明する回路図である。
【図３】 シリーズ抵抗１４が設けられている場合の信
号の反射の影響を説明する回路図である。
号の反射の影響を説明する回路図である。
【図４】 コネクタ７１に設置されるモジュール１０１
の構成を示す斜視図である。
の構成を示す斜視図である。
【図５】 マザーボード１上にモジュール１０１が設置
されたときの状態を示す斜視図である。
されたときの状態を示す斜視図である。
【図６】 ＩＣパッケージ４の内部構造を示す平面図で
ある。
ある。
【図７】 本発明の実施の形態２に係るコネクタ７２の
構造を示す断面図である。
構造を示す断面図である。
【図８】 本発明の実施の形態３に係るマザーボード１
０の構造を、コネクタ７０の構造とともに示す断面図で
ある。
０の構造を、コネクタ７０の構造とともに示す断面図で
ある。
【図９】 ＳＳＴＬに用いられるモジュール１００の構
成を示す斜視図である。
成を示す斜視図である。
【図１０】 マザーボード１上にモジュール１００が設
置されたときの状態を示す斜視図である。
置されたときの状態を示す斜視図である。
【図１１】 コネクタ７０の内部構造を、モジュール１
００が設置された状態で示す断面図である。
００が設置された状態で示す断面図である。
【符号の説明】 １，１０ マザーボード、２0，２1 ボード配線、３
プリント配線板、６１モジュール配線、７１ コネク
タ、１１ 放熱フィン、１２ Ｉ／Ｏピン、１３ コネ
クタピン、１４，１６ シリーズ抵抗、１７ スルーホ
ール、１８ 内部配線、１００，１０１ モジュール。
プリント配線板、６１モジュール配線、７１ コネク
タ、１１ 放熱フィン、１２ Ｉ／Ｏピン、１３ コネ
クタピン、１４，１６ シリーズ抵抗、１７ スルーホ
ール、１８ 内部配線、１００，１０１ モジュール。
Claims (3)
- 【請求項１】 表面配線が設けられた表面を有するマザ
ーボード上に形成され、前記表面配線と電気的に接続さ
れるべき配線を有するモジュールを固定するコネクタで
あって、 前記配線と電気的に接続されるコネクタピンと、 前記表面配線上に載置され、前記コネクタピンに接続さ
れる抵抗性素子とを備えるコネクタ。 - 【請求項２】 放熱フィンをさらに備える、請求項１記
載のコネクタ。 - 【請求項３】 自身の上面にコネクタを載置するマザー
ボードであって、 内部に配設された内部配線と、 内部に設けられ、前記内部配線に接触した一端と、前記
上面において前記コネクタと接続される他端とを有する
抵抗性素子と、を備えるマザーボード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9107446A JPH10302899A (ja) | 1997-04-24 | 1997-04-24 | コネクタ及びマザーボード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9107446A JPH10302899A (ja) | 1997-04-24 | 1997-04-24 | コネクタ及びマザーボード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10302899A true JPH10302899A (ja) | 1998-11-13 |
Family
ID=14459366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9107446A Pending JPH10302899A (ja) | 1997-04-24 | 1997-04-24 | コネクタ及びマザーボード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10302899A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003142646A (ja) * | 2001-09-10 | 2003-05-16 | Samsung Electronics Co Ltd | メモリモジュール用印刷回路基板及びメモリモジュール |
| WO2005104303A1 (ja) * | 2004-03-30 | 2005-11-03 | Mitsubishi Denki Kabushiki Kaisha | 配線分岐装置 |
| JP2006221912A (ja) * | 2005-02-09 | 2006-08-24 | Elpida Memory Inc | 半導体装置 |
| KR100945283B1 (ko) * | 2002-10-15 | 2010-03-04 | 삼성전자주식회사 | Ｐｃｂ |
| JP2012212630A (ja) * | 2011-03-31 | 2012-11-01 | Sensata Technologies Massachusetts Inc | ソケット |
-
1997
- 1997-04-24 JP JP9107446A patent/JPH10302899A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003142646A (ja) * | 2001-09-10 | 2003-05-16 | Samsung Electronics Co Ltd | メモリモジュール用印刷回路基板及びメモリモジュール |
| KR100945283B1 (ko) * | 2002-10-15 | 2010-03-04 | 삼성전자주식회사 | Ｐｃｂ |
| WO2005104303A1 (ja) * | 2004-03-30 | 2005-11-03 | Mitsubishi Denki Kabushiki Kaisha | 配線分岐装置 |
| JP2006221912A (ja) * | 2005-02-09 | 2006-08-24 | Elpida Memory Inc | 半導体装置 |
| US8071894B2 (en) | 2005-02-09 | 2011-12-06 | Elpida Memory, Inc. | Semiconductor device having a mount board |
| JP2012212630A (ja) * | 2011-03-31 | 2012-11-01 | Sensata Technologies Massachusetts Inc | ソケット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100340285B1 (ko) | 복수의 인쇄회로기판이 상호 직렬 접속된 메모리 모듈 | |
| JP4221238B2 (ja) | メモリモジュール | |
| US9627787B2 (en) | DIMM connector region vias and routing | |
| US6417462B1 (en) | Low cost and high speed 3-load printed wiring board bus topology | |
| JP2003108512A (ja) | データバス配線方法、メモリシステム及びメモリモジュール基板 | |
| US6624717B2 (en) | Impedance matched bus traces over de-gassing holes | |
| US6382986B1 (en) | Socket for mounting memory module boards on a printed circuit board | |
| JP2011249215A (ja) | 基板及びｉｃソケット | |
| US6875930B2 (en) | Optimized conductor routing for multiple components on a printed circuit board | |
| JPH10302899A (ja) | コネクタ及びマザーボード | |
| JPS6193694A (ja) | 集積回路装置 | |
| US6417688B1 (en) | Method and apparatus for implementing a highly robust, fast, and economical five load bus topology based on bit mirroring and a well terminated transmission environment | |
| JP4152954B2 (ja) | アドイン・カードをバックプレーンに接続するための装置、システム、方法 | |
| US6362973B1 (en) | Multilayer printed circuit board with placebo vias for controlling interconnect skew | |
| CN214671816U (zh) | 内存结构及笔记本电脑 | |
| US7269028B2 (en) | Trace-pad interface for improved signal quality | |
| US6788135B1 (en) | Terminating pathway for a clock signal | |
| US20090032922A1 (en) | Semiconductor Package, Printed Wiring Board Structure and Electronic Apparatus | |
| JP4344088B2 (ja) | 基板の一次側と二次側における同一の接続点レイアウトのためのルーティングトポロジー | |
| US6809260B1 (en) | Apparatus and method for an integrated high-performance electrical interconnect | |
| US20230246353A1 (en) | Dual-path high-speed interconnect pcb layout solution | |
| JPH04246882A (ja) | フレキシブルプリント回路基板 | |
| JPH11163531A (ja) | 多層配線板 | |
| JPH02177394A (ja) | マイクロ波回路構造 | |
| JP2005244010A (ja) | 回路基板の実装構造 |