JP4855695B2 - 窒化物半導体素子及びその製造方法 - Google Patents

窒化物半導体素子及びその製造方法 Download PDF

Info

Publication number
JP4855695B2
JP4855695B2 JP2005062895A JP2005062895A JP4855695B2 JP 4855695 B2 JP4855695 B2 JP 4855695B2 JP 2005062895 A JP2005062895 A JP 2005062895A JP 2005062895 A JP2005062895 A JP 2005062895A JP 4855695 B2 JP4855695 B2 JP 4855695B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
substrate
thin film
semiconductor device
nanobar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005062895A
Other languages
English (en)
Other versions
JP2005260230A (ja
Inventor
奎 哲 李
星 振 安
容 進 金
Original Assignee
シルトロン インク
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シルトロン インク, エルジー ディスプレイ カンパニー リミテッド filed Critical シルトロン インク
Publication of JP2005260230A publication Critical patent/JP2005260230A/ja
Application granted granted Critical
Publication of JP4855695B2 publication Critical patent/JP4855695B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/755—Nanosheet or quantum barrier/well, i.e. layer structure having one dimension or thickness of 100 nm or less
    • Y10S977/759—Quantum well dimensioned for intersubband transitions, e.g. for use in unipolar light emitters or quantum well infrared photodetectors

Description

本発明は、半導体装置及びその製造方法に係り、より詳しくは、光効率が優れた窒化物半導体素子及びその製造方法に関する。
最近、青色波長の発光素子の需要が急増するに供ってＧａＮ薄膜の需要もますます増加している。周知のように、現在ＧａＮなどのような窒化物半導体薄膜はサファイア(Ａｌ２Ｏ３)基板上に蒸着成長させて製造されている。
しかし、サファイア基板上に成長させた窒化物半導体薄膜を利用して製造される発光素子の場合、内部量子効率は高いが内部散乱により外部に光を放出させることに制限があるので、光効率が低いという短所がある。また、既存の窒化物半導体薄膜の製造工程では、高価でサイズが小さなサファイア基板を使用するので、製造される薄膜のサイズが２インチ以下と小さく、製造費用が高価で収率が低いことにより、室内照明のための白色発光ダイオードの普及に限界がある。
したがって、本発明は上述したような従来技術の問題点を解決するためになされたもので、その目的は、光効率が高い窒化物半導体素子を提供することにある。
本発明他の目的は、多様な基板を使用できると共に大面積の基板上に光効率が高くて品質が優れた窒化物半導体薄膜を蒸着させることができる方法を提供することにある。
前記課題を解決するために、本発明の第１の観点によれば、基板と、前記基板上に成長された棒状の多数の半導体ナノバーと、前記半導体ナノバーの間と前記半導体ナノバーの上部とに蒸着分布され、紫外線、可視光線又は赤外線領域の光を放出する窒化物半導体薄膜と、を含むことを特徴とする、窒化物半導体素子が提供される。
前記課題を解決するために、本発明の第２の観点によれば、基板を用意する段階と、前記基板上に所定の反応前駆体を反応させて垂直方向に成長させた棒上の多数の半導体ナノバーを形成する段階と、前記半導体ナノバーをシード(Ｓｅｅｄ)として利用して前記半導体ナノバーが形成された基板上に、紫外線、可視光線又は赤外線領域の光を放出する窒化物半導体薄膜を蒸着する段階と、を含むことを特徴とする、窒化物半導体素子の製造方法が提供される。
本発明による半導体ナノバーをシードとして利用して窒化物半導体薄膜を形成する窒化物半導体素子の製造方法は、高価なサファイア基板以外にも安価で多様な種類の基板を使用することができるので、大面積の製造が可能であり、収率が高くて、製造費用を画期的に減らすことができる。また、本発明により製造された半導体ナノバー含有窒化物半導体薄膜は、光効率が非常に高くて多様な素子に適用できる。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。また、以下の説明において、ある層が他の層の上に存在すると記載されている場合、これは他の層のすぐ上に存在する場合も、その間に第３の層が介在される場合も含む。また、図面において、各層の厚さやサイズは、説明の便宜及び明確性のために誇張されている。
本発明の好ましい実施の形態では、基板上に窒化物半導体薄膜をすぐ蒸着させる既存の方法とは違い、窒化物半導体薄膜を蒸着させる前に基板上に半導体ナノバーを垂直方向に先に成長させた後に窒化物半導体薄膜を蒸着させることにより、半導体ナノバーが含入された形態で窒化物半導体薄膜を製造する方法を提示する。
図１Ａ〜図１Ｃは、本発明の好ましい実施の形態のよるＧａＮ薄膜の製造工程を概略的に示す工程図である。具体的に、シリコン基板にＧａＮ薄膜を形成する過程を説明する工程図では、半導体棒として、ＺｎＯナノバーを例示している。
図１Ａは、シリコン基板１００上に成長した(例えば、基板に対して主に垂直方向に成長した)ＺｎＯナノバー１１０を示し、図１Ｂは、シリコン基板１００上に成長したＺｎＯナノバー１１０をシード(Ｓｅｅｄ)としてＧａＮ薄膜１２０が成長される過程を示し、図１Ｃは、シリコン基板１００上に製造されたＧａＮ薄膜１２０(ＺｎＯナノバー１１０が含入されている)を示す。
本発明の好ましい実施の形態による半導体ナノバー１１０は、ＺｎＯ、Ｉｎ２Ｏ３のような半導体酸化物、ＧａＮのような窒化物、ＳｉＣのようなカーバイド、ＧａＡｓ、ＧａＰ、ＩｎＰ、ＧａＩｎＰ、ＡｌＧａＡｓのようなIII−Ｖ族又はII−VI族化合物半導体、又はシリコン(Ｓｉ)などにより形成でき、半導体ナノバー１１０は、多様な有機又は無機素材、例えば、Ｍｇ、Ｃｄ、Ｔｉ、Ｌｉ、Ｃｕ、Ａｌ、Ｎｉ、Ｙ、Ａｇ、Ｍｎ、Ｖ、Ｆｅ、Ｌａ、Ｔａ、Ｎｂ、Ｇａ、Ｉｎ、Ｓ、Ｓｅ、Ｐ、Ａｓ、Ｃｏ、Ｃｒ、Ｂ、Ｎ、Ｓｂ及びＨよりなった群から選択された一つの以上の異種物質を追加に含むこともできる。
本発明の好ましい実施の形態において、半導体ナノバー１１０を基板１００上に成長させる方法としては、有機金属化学蒸着法を含む化学気相蒸着法、スパッタリング法(ｓｐｕｔｔｅｒｉｎｇ)、熱又は電子ビーム蒸発法(ｔｈｅｒｍａｌ ｏｒ ｅｌｅｃｔｒｏｎ ｂｅａｍ ｅｖａｐｏｒａｔｉｏｎ)、パルスレーザー蒸着法(ｐｕｌｓｅ ｌａｓｅｒ ｄｅｐｏｓｉｔｉｏｎ)などのような物理的成長方法だけではなく、金のような金属触媒を利用する気相移送法(ｖａｐｏｒ−ｐｈａｓｅ ｔｒａｎｓｐｏｒｔ ｐｒｏｃｅｓｓ)などがある。好ましくは、有機金属化学蒸着法(ＭＯＣＶＤ)が例示でき、基板１００上に垂直成長される半導体ナノバー１１０の直径は、１〜１０００ｎｍ、長さは、１０ｎｍ〜１００μｍの範囲である。基板１００上に成長した半導体ナノバー１１０は、垂直方向にランダム(ｒａｎｄｏｍ)に配列された構造を有する。
次に、有機金属化学蒸着法を利用して半導体ナノバー１１０を形成する方法について説明する。まず、基板１００を反応器内に入れて、反応前駆体(例えば、第１の反応前駆体と第２の反応前駆体)を運搬気体を利用して反応器内に各々注入する。次に、所定範囲の温度と所定範囲の圧力とで第１の反応前駆体と第２の反応前駆体とを化学反応させて基板１００上に棒状の半導体ナノバー１１０を成長させる。例えば、第１の反応前駆体がＺｎ(ＣＨ３)２であり、第２の反応前駆体がＯ２である場合、酸化亜鉛(ＺｎＯ)ナノバーを形成することができる。この時、所定範囲の温度は、４００〜９００℃であり、所定範囲の圧力は、１０−５〜７６０ｍｍＨｇである。
また、本発明の好ましい実施の形態において、半導体ナノバー１１０を蒸着して成長させるための基板１００としては、サファイア基板以外にもナノバーが成長可能な基板であればなんでも使用することができ、例えば、シリコン基板、ガラス基板、酸化シリコン(ＳｉＯ２)基板、ＩＴＯ基板、石英基板及び金属(例:Ａｕ、Ｐｔ、Ａｌ、Ｎｉ、Ｔｉ、Ｐｄ及びこれらの合金)基板などを使用することができる。
このような基板１００上に成長された半導体ナノバー１１０上に窒化物半導体薄膜１２０を蒸着させることにより、本発明による半導体ナノバー含有窒化物半導体薄膜を製造することができる。
半導体ナノバー１１０上に窒化物半導体薄膜１２０を蒸着する好ましい方法としては、有機金属化学蒸着法(ＭＯＣＶＤ)、分子ビームエピタキシ薄膜蒸着法(ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ)又はＨＶＰＥ法(Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ)などがある。
本発明の好ましい実施の形態による窒化物半導体薄膜１２０としては、ＧａＮ、ＡｌＮ、ＩｎＮ及びこれらの合金(例えば、Ｇａ１−ＸＡｌ１−ＹＩｎ１−ＺＮ、０≦ｘ、ｙ、ｚ≦１)などが使用できる。窒化物半導体薄膜１２０を蒸着する際に、Ｉｎ又はＡｌを個別、同時又は順次に注入しながら薄膜蒸着工程を実行してＩｎＮ、ＡｌＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＧａＡｌＮなどの薄膜を成長させることにより、素子のバンドギャップ(Ｂａｎｄ Ｇａｐ)を１.９〜６.２ｅＶに調節することができる。ＧａＮ薄膜は、３.４ｅＶのバンドギャップを有し、ＡｌＮ薄膜は、６.２ｅＶのバンドギャップを有し、ＩｎＮ薄膜は、０.７ｅＶのバンドギャップを有することが知られている(図２参照)。
図２は、窒化物半導体薄膜のエネルギバンドギャップ(ｅｎｅｒｇｙ ｂａｎｄｇａｐ)と格子定数(ｌａｔｔｉｃｅ ｃｏｎｓｔａｎｔ)との関係を示す図である。
図２に示すように、ＡｌＮは、６.２ｅＶのバンドギャップを有するので紫外線(ＵＶ：ｕｌｔｒａｖｉｏｌｅｔ)領域の光を放出し、ＡｌＸＧａ１−ＸＮ(０＜ｘ＜１)は、ＡｌＮより小さいバンドギャップを有して紫外線領域の光を放出し、ＧａＮは、ＡｌＸＧａ１−ＸＮ(０＜ｘ＜１)より小さい３.４ｅＶのバンドギャップを有し、ＩｎＸＧａ１−ＸＮ(０〈ｘ＜１〉は、ＧａＮより小さいバンドギャップを有して可視光線(Ｖ：ｖｉｓｉｂｌｅ)領域の光を放出し、ＩｎＮは、ＩｎＸＧａ１−ＸＮ(０＜ｘ＜１)より小さい０.７ｅＶのバンドギャップを有して赤外線(ＩＲ：ｉｎｆｒａｒｅｄ)領域の光を放出する。
また、窒化物半導体薄膜１２０を蒸着する際に、目的とする用途によってＳｉ、Ｇｅ、Ｍｇ、Ｚｎ、Ｏ、Ｓｅ、Ｍｎ、Ｔｉ、Ｎｉ及びＦｅよりなる群から選択された１種以上の多様な異種物質を注入しながら薄膜蒸着工程を実行することにより、異種物質が添加された形態の窒化物半導体薄膜を製造することもできる。このような異種物質は、窒化物半導体薄膜の電気的、光学的又は磁気的性質を変化させるために使用者の要求によって選択的に追加することができる。異種物質は、インシチュドーピング(ｉｎ−ｓｉｔｕ ｄｏｐｉｎｇ)、エクスシチュドーピング(ｅｘ−ｓｉｔｕ ｄｏｐｉｎｇ)又はイオン注入(ｉｍｐｌａｎｔａｔｉｏｎ)などを通じて添加することができる。インシチュドーピングは、薄膜を成長させる際に追加しようとする異種物質を添加する方法であり、エクスシチュドーピングは、窒化物半導体薄膜を成長させた後、熱処理やプラズマ(ｐｌａｓｍａ)処理により異種物質を窒化物半導体薄膜に注入する方法である。イオン注入は、追加しようとする異種物質を加速させて窒化物半導体薄膜と衝突させて薄膜内に異種物質を注入する方法である。前記異種物質の中でＳｉ、Ｇｅ、Ｚｎなどは、ｎ−タイプ窒化物半導体薄膜を作るために注入するドーパント(ｄｏｐａｎｔ)であり、Ｍｇなどは、ｐ−タイプ窒化物半導体薄膜を作るために注入するドーパントであり、Ｍｎ、Ｎｉ、Ｆｅなどは、マグネチック(ｍａｇｎｅｔｉｃ)窒化物半導体薄膜を作るために注入するドーパントである。
また、窒化物半導体薄膜は、図３Ａに示すように、ｐ−ｎ接合形態で形成することもできる。図３Ａ及び図３Ｂにおいて、参照符号“２１０”は、ｎ−タイプＺｎＯナノバーを示し、参照符号“２２０”は、ｎ−タイプＧａＮ薄膜を示し、参照符号“２３０”は、ｐ−タイプＧａＮ薄膜を示す。図３Ａ及び図３Ｂは、本発明の好ましい実施の形態によるシリコン基板上のＺｎＯナノバー含有ＧａＮ薄膜を利用した発光素子の一例を示す概路図として、図３Ａは、ＧａＮ薄膜をｐ−ｎ異種接合形態で形成した例であり、図３Ｂは、ｐ形態にだけ形成した例である。
半導体ナノバーと窒化物半導体薄膜とは結晶構造が同一である物質により形成することが好ましい。半導体ナノバーをシードとして使用して窒化物半導体薄膜を成長させるので、結晶構造が同一である物質により形成することで優秀な品質の薄膜を得ることができる。また、半導体ナノバーと窒化物半導体薄膜とは結晶定数差が少なくとも２０％以内である物質により形成することが好ましい。結晶定数差が大きくなれば、均一で優秀な品質の薄膜を得るのに制限要因になるからである。サファイアとＧａＮ薄膜とは結晶定数差が１３％程度であり、シリコン(Ｓｉ)とＧａＮ薄膜とは結晶定数差が１７％程度である。したがって、結晶構造と結晶定数差とを考慮して適切に半導体ナノバーと窒化物半導体薄膜との物質を選択決定することが好ましい。
有機金属化学蒸着法を利用して窒化物半導体薄膜を形成する方法について説明する。まず、半導体ナノバーが形成された基板を反応器内に入れて、反応前駆体と窒化物ソースガスとを運搬気体を利用して反応器内に各々注入する。次に、所定範囲の温度と所定範囲の圧力とで反応前駆体と窒化物ソースガスとを化学反応させて窒化物半導体薄膜を蒸着する。反応前駆体は、ＴＭＧａ、ＴＥＧａ又はＧａＣｌ３により形成でき、窒化物ソースガスは、ＮＨ３、窒素又は第３級ブチルアミン(Ｔｅｒｔｉａｒｙｂｕｔｙｌａｍｉｎｅ(Ｎ(Ｃ４Ｈ９)Ｈ２)により形成できる。所定範囲の温度は、３００〜１１００℃であり、所定範囲の圧力は、１０−５〜２０００ｍｍＨｇである。窒化物半導体薄膜は、半導体ナノバーをシードとして基板に対して垂直及び水平方向に成長するようになり、結局、シードを中心として成長した窒化物半導体薄膜がお互いに合されて連続的な薄膜形態を形成する。この時、窒化物半導体薄膜の厚さは品質の要求水準又は仕様によって適切に調節可能である。
さらに、窒化物半導体素子は、窒化物半導体薄膜の成長時間、成長手順、反復回数などによって多様な構造に形成でき、絶縁体である高価なサファイア基板以外にも安値で透明なガラス基板、半導体物質であるシリコン基板などの多様な基板に蒸着が可能であるので、１２インチ以上の大面積でも製造が可能であり、製造費用を既存方法の１／４０程度に節減させることができることにより、これを利用した素子の応用範囲を画期的に広げることができる。
また、本発明の好ましい実施の形態による半導体ナノバー含有窒化物半導体薄膜は、ナノバーの隙間から光を容易に放出できるので、内部散乱による効果を画期的に減らすことができ、発光ダイオードなどの光素子に有利に使用できる。
また、半導体ナノバーをシードとして利用して窒化物半導体薄膜を形成した後、これを基礎にして、即ち、半導体ナノバーをシードとして利用して成長した窒化物半導体薄膜を基板として使用してＨＶＰＥ法を利用して厚い化合物半導体層を蒸着することもできる。このように厚い化合物半導体層が形成される場合、基板として使用した窒化物半導体薄膜を切り捨てるか化合物半導体層を除外した領域を研磨(ｐｏｌｉｓｈｉｎｇ又はｇｒｉｎｄｉｎｇ)して除去し、基板上に成長された均一で高品質の化合物半導体層だけを選択して使用できるのは言うまでもない。
ＨＶＰＥ法を利用した化合物半導体薄膜上にＧａＮ厚膜を形成する方法について説明する。反応器内にＧａ金属を収納した容器を配置し、この容器周りを設置したヒーター(Ｈｅａｔｅｒ)により加熱してＧａ溶液を作る。Ｇａ溶液とＨＣｌを反応させてＧａＣｌガスを作る。
これを反応式に示すと、次のようである。
〔反応式１〕
Ｇａ(ｌ)＋ＨＣｌ(ｇ)→ＧａＣｌ(ｇ)＋１／２Ｈ２(ｇ)
ＧａＣｌガスとＮＨ３とを反応させると、ＧａＮ膜が形成される。即ち、次のような反応によりＧａＮ膜が形成される。
〔反応式２〕
ＧａＣｌ(ｇ)＋ＮＨ３→ＧａＮ＋ＨＣｌ(ｇ)＋Ｈ２
反応しなかった気体は、次のような反応により排気される。
〔反応式３〕
ＨＣｌ(ｇ)＋ＮＨ３→ＮＨ４Ｃｌ(ｇ)
ＨＶＰＥ法は、１００μｍ/ｈｒ程度の速い成長率で厚膜成長が可能であり、高い生産性を示す。
以下、本発明について、下記の実施の形態に基づいてより詳細に説明する。ただ、下記の実施の形態は、本発明を例示するためのものであり、それに限定されるものではない。
<実施の形態>
酸化亜鉛(ＺｎＯ)ナノバーの形成方法について具体的に説明する。まず、個別的なラインを通じて運搬気体としてアルゴンを使用して反応前駆体であるジメチル亜鉛(Ｚｎ(ＣＨ３)２)及び Ｏ２気体を各々反応器内に０.１〜１０ｓｃｃｍ及び１０〜１００ｓｃｃｍ範囲の流れ速度で注入し、シリコン基板上に前記物質を化学反応させて、図１Ａに示したように、酸化亜鉛(ＺｎＯ)ナノバーを基板に垂直方向に蒸着及び成長させる。約１時間にわたってナノバーの成長が進行されているうちは、反応器内の圧力は１０−５〜７６０ｍｍＨｇで、温度は４００〜９００℃に維持した。蒸着を完了した後、シリコン基板上に成長された酸化亜鉛ナノバーの直径は、約１〜１０００ｎｍであり、長さは、約１０ｎｍ〜１０μｍであった。
シリコンカーバイド(ＳｉＣ)ナノバーの形成方法について具体的に説明する。まず、基板(シリコン、サファイア、ガラスなど)に電子ビーム蒸発装置(Ｅ−ｂｅａｍ)を利用して金属触媒(金、ニッケル、鉄など)を約１０〜３００Å程度コーティングした後、チューブ型電気火炉に入れる。アルゴンガスを５００ｓｃｃｍ程度注入しながら電気火炉の温度を目標温度(約１１００℃まで上昇させる。目標温度になれば、メタンガスと水素ガスとを各々４０ｓｃｃｍ、５００ｓｃｃｍ程度の流量で３０分間流しながら反応させる。所定時間(例えば、３０分ぐらい)が経過した後、石英チューブ内にアルゴンガスを５００ｓｃｃｍ程度の流量で流しながら室温まで冷却させる。基板をチューブ型電気火炉から取り出せば、基板が青色又は灰色に変わったことが確認できる。合成されたシリコンカーバイド(ＳｉＣ)ナノバーは、成長時間にしたがって、その長さが１〜５００μｍ、直径は１０〜６０ｎｍ程度になるように成長する。高純度、高密度のナノバーが基板上に垂直に成長される。ＥＤＳ(Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ ｘ−ｒａｙ Ｓｐｅｃｔｒｏｍｅｔｅｒ、Ｘ−線微量分析機)により成分を分析することができ、分析によれば、ＳｉＣナノバーのＳｉ：Ｃ比率が１：１程度であり、微量の金属触媒成分が含まれていることが分かる。
以下、ＧａＮ薄膜の蒸着方法について具体的に説明する。個別的なラインを通じてＴＭＧａ及びＮＨ３気体を各々１〜５０ｓｃｃｍ及び１００〜２０００ｓｃｃｍ範囲の流れ速度で反応器内に注入し、圧力は、１０−５〜２０００ｍｍＨｇで、温度は、３００〜１１００℃に維持しながら反応器内で前記反応前駆体を６０分以上化学反応させて、図１Ｂに示したように、酸化亜鉛ナノバー上にＧａＮを蒸着及び成長させることにより、図１Ｃに示したような酸化亜鉛ナノバーが含入された形態のＧａＮ薄膜を製造した。
このように製造された酸化亜鉛(ＺｎＯ)ナノバー含有ＧａＮ薄膜についての走査電子顕微鏡及び透過電子顕微鏡写真を図４に示した。図４Ａは、シリコン基板上に垂直成長されたＺｎＯナノバーの走査電子顕微鏡(ＳＥＭ)写真であり、図４Ｂは、ＺｎＯナノバーをシードとして利用して蒸着させたＧａＮ薄膜の走査電子顕微鏡写真であり、図４Ｃは、ＺｎＯナノバーをシードとして利用して蒸着させたＧａＮ薄膜の透過電子顕微鏡(ＴＥＭ)写真である。図４Ｂ及び図４ＣからＧａＮ薄膜が、図１Ｃに示したような形態に成功裏に蒸着及び成長されたことが分かる。
また、本発明の好ましい実施の形態により製造された酸化亜鉛ナノバー含有ＧａＮ薄膜の場合、ＺｎＯとＧａＮの結晶構造が同一であり、結晶定数差が１.８％としてほとんど類似で、得られるＧａＮ薄膜の品質が非常に優秀である。
以上、添付の図面を参照しながら本発明の好適な実施の形態について説明したが、本発明は係る実施例に限定されない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更または修正に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
Ａ〜Ｃは、本発明の好ましい実施の形態のよるＧａＮ薄膜の製造工程を概略的に示す工程図である。 窒化物半導体薄膜のエネルギバンドギャップと格子定数という関係を示す図である。 Ａ，Ｂは、本発明の好ましい実施の形態によるシリコン基板上のＺｎＯナノバー含有ＧａＮ薄膜を利用した発光素子の一例を示す概路図である。 Ａ〜Ｃは、本発明の好ましい実施の形態によるＺｎＯナノバーが含入されたＧａＮ薄膜の電子顕微鏡写真である。
符号の説明
１００、２００ 基板
１１０ 半導体ナノバー
１２０ ＧａＮ薄膜
２１０ ｎ−タイプ半導体ナノバー
２２０ ｎ−タイプＧａＮ薄膜
２３０ ｐ−タイプＧａＮ薄膜

Claims (24)

  1. 基板と、
    前記基板上に成長された棒状の多数の半導体ナノバーと、
    前記半導体ナノバーの間と前記半導体ナノバーの上部とに蒸着分布され、紫外線、可視光線又は赤外線領域の光を放出する窒化物半導体薄膜と、を含み、
    前記半導体ナノバーは、
    ＳｉＣ又はシリコンからなり、
    Ｍｇ、Ｃｄ、Ｔｉ、Ｌｉ、Ｃｕ、Ａｌ、Ｎｉ、Ｙ、Ａｇ、Ｍｎ、Ｖ、Ｆｅ、Ｌａ、Ｔａ、Ｎｂ、Ｇａ、Ｉｎ、Ｓ、Ｓｅ、Ｐ、Ａｓ、Ｃｏ、Ｃｒ、Ｂ、Ｎ、Ｓｂ及びＨよりなる群から選択された１種以上の異種物質を追加的に含むこと
    を特徴とする窒化物半導体素子。
  2. 前記半導体ナノバーと前記窒化物半導体薄膜とは、結晶構造が同一であること
    を特徴とする請求項１に記載の窒化物半導体素子。
  3. 前記半導体ナノバーと前記窒化物半導体薄膜とは、結晶定数差が少なくとも２０％以内であること
    を特徴とする請求項１に記載の窒化物半導体素子。
  4. 前記半導体ナノバーは、前記基板に対して垂直方向にランダムに配列されていること
    を特徴とする請求項１に記載の窒化物半導体素子。
  5. 前記半導体ナノバーの直径は１〜１０００ｎｍであり、長さは１０ｎｍ〜１００μｍであること
    を特徴とする請求項１に記載の窒化物半導体素子。
  6. 前記窒化物半導体薄膜は、ＧａＮ、ＡｌＮ、ＩｎＮ又はこれらの結合(Ｇａ１−ＸＡｌ１−ＹＩｎ１−ＺＮ、０≦ｘ、ｙ、ｚ≦１)からなった膜であること
    を特徴とする請求項１に記載の窒化物半導体素子。
  7. 前記窒化物半導体薄膜は、Ｓｉ、Ｇｅ、Ｍｇ、Ｚｎ、Ｏ、Ｓｅ、Ｍｎ、Ｔｉ、Ｎｉ及びＦｅよりなる群から選択された１種以上の異種物質を追加に含むこと
    を特徴とする請求項６に記載の窒化物半導体素子。
  8. 前記基板は、シリコン基板、ガラス基板、酸化シリコン(ＳｉＯ２)基板、サファイア基板、ＩＴＯ基板、石英基板又は金属基板からなること
    を特徴とする請求項１に記載の窒化物半導体素子。
  9. 基板を用意する段階と、
    前記基板上に所定の反応前駆体を反応させて垂直方向に成長された棒状の多数の半導体ナノバーを形成する段階と、
    前記半導体ナノバーをシード(Ｓｅｅｄ)として利用して前記半導体ナノバーが形成された基板上に、紫外線、可視光線又は赤外線領域の光を放出する窒化物半導体薄膜を蒸着する段階と、を含み、
    前記半導体ナノバーは、
    ＳｉＣ又はシリコンにより形成され、
    Ｍｇ、Ｃｄ、Ｔｉ、Ｌｉ、Ｃｕ、Ａｌ、Ｎｉ、Ｙ、Ａｇ、Ｍｎ、Ｖ、Ｆｅ、Ｌａ、Ｔａ、Ｎｂ、Ｇａ、Ｉｎ、Ｓ、Ｓｅ、Ｐ、Ａｓ、Ｃｏ、Ｃｒ、Ｂ、Ｎ、Ｓｂ及びＨよりなる群から選択された１種以上の異種物質を追加的に含むように形成されること
    を特徴とする窒化物半導体素子の製造方法。
  10. 前記半導体ナノバーと前記窒化物半導体薄膜とは、結晶構造が同一である物質により形成すること
    を特徴とする請求項９に記載の窒化物半導体素子の製造方法。
  11. 前記半導体ナノバーと前記窒化物半導体薄膜とは、結晶定数差が少なくとも２０％以内である物質により形成すること
    を特徴とする請求項９に記載の窒化物半導体素子の製造方法。
  12. 前記半導体ナノバーは、前記基板に対して垂直方向にランダムに配列されるように形成すること
    を特徴とする請求項９に記載の窒化物半導体素子の製造方法。
  13. 前記半導体ナノバーの直径は、１〜１０００ｎｍであり、長さは、１０ｎｍ〜１００μｍであること
    を特徴とする請求項９に記載の窒化物半導体素子の製造方法。
  14. 前記窒化物半導体薄膜は、ＧａＮ、ＡｌＮ、ＩｎＮ又はこれらの結合(Ｇａ１−ＸＡｌ１−ＹＩｎ１−ＺＮ、０≦ｘ、ｙ、ｚ≦１)からなった膜により形成すること
    を特徴とする請求項９に記載の窒化物半導体素子の製造方法。
  15. 前記窒化物半導体薄膜は、Ｓｉ、Ｇｅ、Ｍｇ、Ｚｎ、Ｏ、Ｓｅ、Ｍｎ、Ｔｉ、Ｎｉ及びＦｅよりなる群から選択された１種以上の異種物質を追加に含むように形成すること
    を特徴とする請求項１４に記載の窒化物半導体素子の製造方法。
  16. 前記基板は、シリコン基板、ガラス基板、酸化シリコン(ＳｉＯ２)基板、サファイア基板、ＩＴＯ基板、石英基板又は金属基板からなること
    を特徴とする請求項９に記載の窒化物半導体素子の製造方法。
  17. 前記半導体ナノバーは、化学蒸着法、スパッタリング法、熱又は電子ビーム蒸発法、パルスレーザー蒸着法又は気相移送法の中から選ばれた一つの方法を利用して形成すること
    を特徴とする請求項９に記載の窒化物半導体素子の製造方法。
  18. 前記半導体ナノバーは、有機金属化学蒸着法を利用して形成すること
    を特徴とする請求項９に記載の窒化物半導体素子の製造方法。
  19. 前記窒化物半導体薄膜は、有機金属化学蒸着法(ＭＯＣＶＤ)、分子ビームエピタキシ薄膜蒸着法(ＭＢＥ)又はＨＶＰＥ法(Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ)を利用して形成すること
    を特徴とする請求項９に記載の窒化物半導体素子の製造方法。
  20. 前記半導体ナノバーを形成する段階は、前記基板を反応器内に入れる段階と、
    第１の反応前駆体と第２の反応前駆体とを運搬気体を利用して前記反応器内に各々注入する段階と、
    所定範囲の温度と所定範囲の圧力とで前記第１の反応前駆体と前記第２の反応前駆体とを化学反応させて前記基板上に棒状の半導体ナノバーを成長させる段階と、を含むこと
    を特徴とする請求項９に記載の窒化物半導体素子の製造方法。
  21. 前記所定範囲の温度は、４００〜９００℃であり、前記所定範囲の圧力は、１０−５〜７６０ｍｍＨｇであること
    を特徴とする請求項２０に記載の窒化物半導体素子の製造方法。
  22. 前記窒化物半導体薄膜を蒸着する段階は、前記半導体ナノバーが形成された基板を反応器内に入れる段階と、
    反応前駆体と窒化物ソースガスとを運搬気体を利用して前記反応器内に各々注入する段階と、
    所定範囲の温度と所定範囲の圧力とで前記反応前駆体と前記窒化物ソースガスとを化学反応させて窒化物半導体薄膜を蒸着させる段階と、を含むこと
    を特徴とする請求項９に記載の窒化物半導体素子の製造方法。
  23. 前記反応前駆体は、ＴＭＧａ、ＴＥＧａ又はＧａＣｌ３であり、前記窒化物ソースガスは、ＮＨ３、窒素又は、第３級ブチルアミン(Ｔｅｒｔｉａｒｙｂｕｔｙｌａｍｉｎｅ(Ｎ(Ｃ４Ｈ９)Ｈ２)であること
    を特徴とする請求項２２に記載の窒化物半導体素子の製造方法。
  24. 前記所定範囲の温度は、３００〜１１００℃であり、前記所定範囲の圧力は、１０−５〜２０００ｍｍＨｇであること
    を特徴とする請求項２３に記載の窒化物半導体素子の製造方法。
JP2005062895A 2004-03-10 2005-03-07 窒化物半導体素子及びその製造方法 Active JP4855695B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR2004-016093 2004-03-10
KR20040016093 2004-03-10
KR2005-012854 2005-02-16
KR1020050012854A KR100646696B1 (ko) 2004-03-10 2005-02-16 질화물 반도체 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2005260230A JP2005260230A (ja) 2005-09-22
JP4855695B2 true JP4855695B2 (ja) 2012-01-18

Family

ID=34921812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005062895A Active JP4855695B2 (ja) 2004-03-10 2005-03-07 窒化物半導体素子及びその製造方法

Country Status (3)

Country Link
US (1) US7102173B2 (ja)
JP (1) JP4855695B2 (ja)
KR (1) KR100646696B1 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593264B1 (ko) * 2003-06-26 2006-06-26 학교법인 포항공과대학교 ｐ-타입 반도체 박막과 ｎ-타입 산화아연(ＺｎＯ)계나노막대의 이종접합 구조체, 이의 제법 및 이를 이용한소자
US8030833B2 (en) * 2003-09-19 2011-10-04 The Board Of Trustees Of The University Of Illinois Electron emission device incorporating free standing monocrystalline nanowires
US7344753B2 (en) * 2003-09-19 2008-03-18 The Board Of Trustees Of The University Of Illinois Nanostructures including a metal
JP4740795B2 (ja) * 2005-05-24 2011-08-03 エルジー エレクトロニクス インコーポレイティド ロッド型発光素子及びその製造方法
EP1750310A3 (en) * 2005-08-03 2009-07-15 Samsung Electro-Mechanics Co., Ltd. Omni-directional reflector and light emitting diode adopting the same
US8946674B2 (en) * 2005-08-31 2015-02-03 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer
US7826336B2 (en) * 2006-02-23 2010-11-02 Qunano Ab Data storage nanostructures
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
DE102006021940A1 (de) * 2006-05-11 2007-11-22 Forschungszentrum Karlsruhe Gmbh Element, Verfahren zu seiner Herstellung und seine Verwendung
KR100858935B1 (ko) * 2006-06-01 2008-09-18 동국대학교 산학협력단 나노막대제조용 화학증착장치
FR2902237B1 (fr) * 2006-06-09 2008-10-10 Commissariat Energie Atomique Procede de realisation d'un dispositif microelectronique emetteur de lumiere a nanofils semi-conducteurs formes sur un substrat metallique
US8222057B2 (en) * 2006-08-29 2012-07-17 University Of Florida Research Foundation, Inc. Crack free multilayered devices, methods of manufacture thereof and articles comprising the same
WO2008079076A1 (en) * 2006-12-22 2008-07-03 Qunano Ab Led with upstanding nanowire structure and method of producing such
US8183587B2 (en) * 2006-12-22 2012-05-22 Qunano Ab LED with upstanding nanowire structure and method of producing such
US8049203B2 (en) 2006-12-22 2011-11-01 Qunano Ab Nanoelectronic structure and method of producing such
GB0701069D0 (en) * 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
GB0702560D0 (en) 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices
JP5043472B2 (ja) * 2007-02-28 2012-10-10 学校法人上智学院 Ｉｉｉ族窒化物半導体微細柱状結晶の製造方法およびｉｉｉ族窒化物構造体
US8962453B2 (en) * 2007-07-10 2015-02-24 Nxp B.V. Single crystal growth on a mis-matched substrate
US20090026486A1 (en) * 2007-07-26 2009-01-29 Sharp Kabushiki Kaisha Nitride based compound semiconductor light emitting device and method of manufacturing the same
US8652947B2 (en) * 2007-09-26 2014-02-18 Wang Nang Wang Non-polar III-V nitride semiconductor and growth method
US7839295B2 (en) * 2007-10-09 2010-11-23 Abl Ip Holding Llc Extended life LED fixture
GB2460898B (en) 2008-06-19 2012-10-10 Wang Nang Wang Production of semiconductor material and devices using oblique angle etched templates
KR101549620B1 (ko) 2009-01-30 2015-09-02 삼성전자주식회사 ｐｎ 구조를 지닌 Ｚｎ 산화물 나노 와이어 및 그 제조 방법
KR101134840B1 (ko) 2009-10-26 2012-04-13 엘지이노텍 주식회사 발광 소자 및 그 제조방법
EP2571065A4 (en) * 2010-12-08 2016-03-23 El Seed Corp GROUP III NITRIDE SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THEREOF
KR101749694B1 (ko) 2010-12-17 2017-06-22 삼성전자주식회사 반도체 소자 및 그 제조 방법과 상기 반도체 소자를 포함하는 전자 장치
WO2012155272A1 (en) * 2011-05-17 2012-11-22 Mcmaster University Light emitting diodes and substrates
JP5857573B2 (ja) * 2011-09-16 2016-02-10 富士通株式会社 化合物半導体装置の製造方法
CN102304699A (zh) * 2011-09-30 2012-01-04 新疆大学 一种Mn掺杂AlN稀磁半导体纳米棒阵列的制备方法
KR101342490B1 (ko) 2012-08-08 2013-12-17 한국광기술원 무촉매 방식의 대면적 나노선의 제조방법, 대면적 나노선, 이를 이용한 태양전지 및 발광다이오드
EP2722889B1 (en) 2012-10-18 2018-03-21 LG Innotek Co., Ltd. Light emitting diode with improved efficiency though current spreading
KR101494764B1 (ko) * 2012-10-29 2015-03-16 금오공과대학교 산학협력단 질화물 반도체 나노 구조체 및 이의 제조 방법
KR102083495B1 (ko) 2013-01-07 2020-03-02 삼성전자 주식회사 Ｃｍｏｓ 소자와 이를 포함하는 광학장치와 그 제조방법
US9574135B2 (en) * 2013-08-22 2017-02-21 Nanoco Technologies Ltd. Gas phase enhancement of emission color quality in solid state LEDs
CN106206868A (zh) * 2016-07-25 2016-12-07 哈尔滨工业大学 一种高效率发光的纳米ZnO/AlN异质结的制备方法
CN106898663A (zh) * 2017-02-23 2017-06-27 京东方科技集团股份有限公司 一种太阳能电池、太阳能电池的制作方法及用电设备
CN107910371B (zh) * 2017-09-21 2021-02-12 中国电子科技集团公司第五十五研究所 一种改善GaN HEMT表面电子束直写电荷积累的方法
CN108063171B (zh) * 2017-12-20 2020-06-02 东南大学 一种ZnO纳米棒阵列发光二极管及其制备方法
KR102106720B1 (ko) * 2018-12-26 2020-05-06 연세대학교 산학협력단 반도체 구조의 제조 방법 및 반도체 소자
CN110335926A (zh) * 2019-05-13 2019-10-15 夕心科技（上海）有限公司 一种基于GaN的LED外延片及其制备方法
CN110284198B (zh) * 2019-07-22 2020-11-10 南京大学 一种控制GaN纳米线结构与形貌的分子束外延生长方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3460096B2 (ja) * 1994-05-30 2003-10-27 富士通株式会社 半導体装置の製造方法
JPH1168255A (ja) 1997-08-26 1999-03-09 Hitachi Ltd 半導体発光装置
KR20010003987A (ko) * 1999-06-28 2001-01-15 정선종 실리콘 나노 선과 나노 점을 이용한 발광다이오드의 제조방법
JP3831322B2 (ja) * 2001-12-25 2006-10-11 日本碍子株式会社 Ｉｉｉ族窒化物膜の製造方法、エピタキシャル成長用基板、ｉｉｉ族窒化物膜、ｉｉｉ族窒化物素子用エピタキシャル基板、及びｉｉｉ族窒化物素子
JP3756831B2 (ja) * 2002-03-05 2006-03-15 三菱電線工業株式会社 ＧａＮ系半導体発光素子
US6914279B2 (en) 2002-06-06 2005-07-05 Rutgers, The State University Of New Jersey Multifunctional biosensor based on ZnO nanostructures
KR100470904B1 (ko) * 2002-07-20 2005-03-10 주식회사 비첼 고휘도 질화물 마이크로 발광 다이오드 및 그 제조방법
US7378347B2 (en) * 2002-10-28 2008-05-27 Hewlett-Packard Development Company, L.P. Method of forming catalyst nanoparticles for nanowire growth and other applications
US7211143B2 (en) * 2002-12-09 2007-05-01 The Regents Of The University Of California Sacrificial template method of fabricating a nanotube
KR100678857B1 (ko) * 2004-03-02 2007-02-05 엘지이노텍 주식회사 질화물 반도체 소자 및 그 제조방법

Also Published As

Publication number Publication date
JP2005260230A (ja) 2005-09-22
US7102173B2 (en) 2006-09-05
KR100646696B1 (ko) 2006-11-23
KR20060042011A (ko) 2006-05-12
US20050199886A1 (en) 2005-09-15

Similar Documents

Publication Publication Date Title
JP4855695B2 (ja) 窒化物半導体素子及びその製造方法
JP4901145B2 (ja) 化合物半導体装置及びその製造方法
KR100644166B1 (ko) 질화물 반도체의 이종접합 구조체, 이를 포함하는나노소자 또는 이의 어레이
JP5028226B2 (ja) 金属層上に成長した化合物半導体基板、その製造方法、及びそれを用いた化合物半導体素子
US6852161B2 (en) Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
JP2001144325A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法および半導体素子の製造方法
US20090239357A1 (en) AlGaN SUBSTRATE AND PRODUCTION METHOD THEREOF
EP2112729B1 (en) Method of making nitride semiconductor laser, method of making epitaxial wafer, and nitride semiconductor laser
GB2440484A (en) Group 3-5 nitride semiconductor multilayer substrate, method for manufacturing group 3-5 nitride semiconductor free-standing substrate
US7727873B2 (en) Production method of gallium nitride-based compound semiconductor multilayer structure
JP2007331973A (ja) 窒化物半導体自立基板及び窒化物半導体発光素子
WO2009020235A1 (ja) Ｉｉｉ族窒化物半導体エピタキシャル基板
CN110148652B (zh) 发光二极管的外延片的制备方法及外延片
KR100900471B1 (ko) 질화 갈륨계 화합물 반도체 다층 구조 및 그 제조방법
JP3940673B2 (ja) Ｉｉｉ族窒化物半導体結晶の製造方法、および窒化ガリウム系化合物半導体の製造方法
JP5380754B2 (ja) 窒化物半導体自立基板の製造方法および窒化物半導体デバイスの製造方法
JP3603598B2 (ja) ３−５族化合物半導体の製造方法
KR20090002758A (ko) 발광 소자 및 발광 소자의 제조방법
JP2005213075A (ja) ＧａＮ単結晶基板およびその製造方法ならびに発光デバイス
KR20070011671A (ko) 컴플라이언트 기판을 갖는 질화갈륨계 화합물 반도체 소자의 제조 방법
JP4699420B2 (ja) 窒化物膜の製造方法
JP2006344930A (ja) Ｉｉｉ族窒化物半導体素子の製造方法
JP2005210091A (ja) Ｉｉｉ族窒化物半導体素子およびそれを用いた発光素子
JPH09134881A (ja) 窒化物系化合物半導体の製造方法
EP1898449B1 (en) Compound semiconductor devices and methods of manufacturing the same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050805

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080109

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110323

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110323

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111027

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4855695

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250