JP4841232B2

JP4841232B2 - レーザ露光装置，画像形成装置および複写装置

Info

Publication number: JP4841232B2
Application number: JP2005324997A
Authority: JP
Inventors: 井英俊金
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2005-11-09
Filing date: 2005-11-09
Publication date: 2011-12-21
Anticipated expiration: 2025-11-09
Also published as: JP2007133085A

Description

本発明は、ポリゴンミラーによってレーザビームを走査するレーザ露光装置ならびにそれを用いる画像形成装置および複写装置に関する。本発明は例えば、プリンタ，複写機およびファクシミリ装置に適用できる。

特許第２６９１２０５号特開２００３−９８４６５号公報。

特許文献１には、ｆθレンズによるレーザビームの等角速度走査を、ライン上の露光ドットの等速度走査に代えて、ＰＬＬ回路でなる可変周波数逓倍回路を用いて、等速度走査の走査位置対応で画素クロック周波数を変更する光走査装置が記載されている。特許文献２には、位相データによって画素クロックの位相を制御する画素クロック生成回路およびそれを用いる画像形成装置が記載されている。

通常のポリゴンスキャナのレーザビーム走査は等角速度走査であるが、直線（ライン）上の露光ドットは等速度走査でなければならない。等角速度走査のままで定周波数画素クロックで露光ドットを区切ると、走査ライン（直線）の全長の中央点である像高０付近で露光ドットは密になり、像高が増すにしたがってすなわちライン端部に近づくにしたがって、ドットは疎に打たれるという特性が有る。通常のレーザプリンタ，複写機の光学系では、ポリゴンスキャナの等角速度走査を等速度走査に変換するために、ｆθレンズを使用しているが、コストが高いという問題が有る。そこで特許文献１は、ｆθレンズに代えて、ＰＬＬ回路でなる可変周波数逓倍回路を用いて、等速度走査の走査位置対応で画素クロック周波数を変更する光走査装置を提示している。特許文献２は、上記ｆθレンズを省略する画素クロック周波数変調方式では画素クロック制御部の構成が複雑になるとして、位相データ，カウンタおよび比較器を用いて２種のクロックを発生し、該２種のクロックから、画素クロックを生成し、位相制御によって画素クロックの周期を変える、画素クロック生成回路を提示している。

本願発明は、等角速度走査のレーザビーム走査露光を、画素クロックの周波数変調によってライン上ドットの等速度走査に変更するレーザ露光の、ドット露光精度を向上することを第１の目的とし、ライン上ドット位置を精細に制御することを第２の目的とし、同一ライン上のドット間露光量の偏差を低減することを第３の目的とし、信号処理を簡素にすることを第４の目的とする。そして、ｆθレンズを省略したタンデムフルカラー画像形成装置を提供することを第５の目的とする。

（１）ポリゴンミラー(34)およびその鏡面にレーザビームを投射するレーザ光源(31)を含む回転偏向器(512)；
前記ポリゴンミラーの回転による反射レーザビームの等角速度走査を、画素クロック(PCLK)に同期して区切られるドットの直線に沿う等速度移動に変換するための周波数指示データ(NLD)によって指定される周波数のパルス信号(VCLK)を発生する、可変周波数のパルス発生手段(21,41)；
前記パルス信号(VCLK)をカウントして前記パルス信号の周期の整数倍の画素クロック(PCLK)であって、前記等速移動への変換によりライン上のドット単位又は複数ドットのブロック単位で画素クロック周波数が段階的に切換わることによる前記移動の方向の露光ドット分布のばらつきを低減ししかも画素クロック(PCLK)の周期を微調整する位相指示データ(DPHASE)によって指定される位相の画素クロック(PCLK)、を発生する画素クロック発生手段(46)；
前記周波数指示データ(NLD)および位相指示データ(DPHASE)を、前記直線上（ライン上）のドット位置に対応付けて保持するデータメモリ(77)；
前記画素クロック(PCLK)をカウントして、前記直線上の前記ドットの移動位置データを発生し、前記データメモリ(77)から該移動位置データ対応の周波数指示データ(NLD)および位相指示データ(DPHASE)を読み出して前記可変周波数のパルス発生手段(21,41)および画素クロック発生手段(46)に与えるデータ読み出し手段(72〜76)；および、
前記画素クロック(PCLK)に同期して画像信号に対応して前記レーザ光源の発光を制御するレーザ駆動回路(23)；
を備えるレーザ露光装置。

なお、理解を容易にするために括弧内には、図面に示し後述する実施例の対応要素，相当要素又は対応，相当事項の符号を、例示として参考までに付記した。以下も同様である。

データメモリ(77)から、ポリゴンミラーの回転による反射レーザビームの等角速度走査を、画素クロック(PCLK)に同期して区切られるドットの直線に沿う等速度移動に変換するための、周波数指示データ(NLD)および位相指示データ(DPHASE)の、ライン走査上のドット位置に対応付けたものを読み出して画素クロック(PCLK)の周波数および位相を定めて、該画素クロック(PCLK)に同期してレーザ光源の発光を切り換えるので、ｆθレンズを使用しなくても、ドット等速移動（露光ドットのライン上等密度分布）のレーザ露光が可能である。また１ラインの走査期間内で、画素クロック周波数が少しずつ変化するので、すなわち周波数が分散するので、画素クロックによりＥＭＩ（高調波ノイズ）、たとえば縞模様、が低減する。

位相指示データ(DPHASE)によって位相をも制御するので、画素クロックの周波数が、ライン上のドット単位又は複数ドットのブロック単位で段階的に切換わることによる露光ドット分布のばらつきを低減できる。すなわち、画素クロック(PCLK)の位相制御は、結果として画素クロック(PCLK)の周期（周波数）を微小調整していることになり、露光ドットのライン上等密度分布をより精密に実現できる。ｆθレンズを省略した、ローコストでシンプルなレーザ露光器を実現できる。

（２）前記レーザ駆動回路(23)は、前記周波数指示データ(NLD)に対応して、画素クロック(PCLK)の周波数が高いときにはレーザ光源の発光光量を大きくする（図７，図１３）；上記（１）に記載のレーザ露光装置。画素クロックの周波数が高い領域では、１ドット割り当て時間（クロック周期）が短く、しかも露光走査面（例えば感光体表面）に対してレーザビームが当たる角度が小さくなるので光量密度が低下するが、このときには本実施態様によりレーザ光源の発光光量を大きくするので、１ラインの中でのドット光量を等しくする事ができる。

（３）レーザ露光装置は更に、画素クロック(PCLK)の周波数が高いときにはレーザ光源の発光光量を大きくするための発光量指示データ(電圧指示データ／光量補償ゲイン)を格納するメモリ(77a)を備え（図１６，図１７）；前記レーザ駆動回路(23)は、前記発光量指示データに対応して、画素クロック(PCLK)の周波数が高いときにはレーザ光源の発光光量を大きくする；上記（１）に記載のレーザ露光装置。これによれば、上記（２）と同様な作用効果が得られる。

（４）前記レーザ駆動回路(23)は、前記画素クロック(PCLK)の周波数を整数倍にしたＰＷＭパルス生成用クロックを発生する周波数逓倍手段(61)、および、該ＰＷＭパルス生成用クロックに基づいて、前記画素クロック(PCLK)に同期して画像信号をＰＷＭパルスに変換するＰＷＭ手段(66)、を含み、該ＰＷＭパルスにて前記レーザ光源の発光を制御する；上記（１）乃至（３）のいずれか１つに記載のレーザ露光装置。これによれば、ドット露光量をＰＷＭ(Pulse Width Modulation：パルス幅変調)で制御することができる。

（５）前記レーザ駆動回路(23)は、前記周波数指示データ(NLD)に対応して、画素クロック(PCLK)の周波数が高いときには前記画像信号のレベルを高く補正してから、補正したレベルをＰＷＭパルスに変換する（図１３）；上記（４）に記載のレーザ露光装置。

（６）前記データ読み出し手段(72〜76)は、前記直線上の前記ドットの移動位置データを発生するアップ／ダウンカウンタ(76a)、および、前記ドットが前記直線上の移動範囲の中央点より前のときは前記アップ／ダウンカウンタをアップカウントとダウンカウントの一方に指定し、中央点以降のときは他方に指定するアップ／ダウン制御手段(72,82,83)を含み；前記メモリ手段(77a)は、前記一方のカウント期間の前記指示データ(NLD,DPHASE,電圧指示データ，光量補償ゲイン)のみを格納する；上記（１）乃至（５）のいずれか１つに記載のレーザ露光装置。これによればメモリに保持すべきデータ量が半減する。

（７）前記データ読み出し手段(72〜76)は、前記画素クロックの分周パルスをカウントする（図１５の７６ｂ）；上記（１）乃至（６）のいずれか１つに記載のレーザ露光装置。これによれば、分周比に対応してメモリに保持すべきデータ量が減少する。例えば分周比が１／２であると、データ量は１／２になる。

（８）前記画素クロック発生手段(46)は、前記可変周波数のパルス発生手段(21,41)が発生するパルス信号(VCLK)をカウントする第１および第２のカウント手段(51,49)および前記画素クロックを出力するクロックレベル保持手段(52)を含み、一方のカウント手段(51)が設定値をカウントすると前記クロックレベル保持手段(52)の保持レベルを切り換えるとともに他方のカウンタによる前記位相指示データ(DPHASE)対応値のカウントを開始し、該対応値をカウントすると前記クロックレベル保持手段(52)の保持レベルを切り換えるとともに前記一方のカウンタによる前記設定値のカウントを開始する；上記（１）乃至（７）のいずれか１つに記載のレーザ露光装置。

（９）上記（１）乃至（８）のいずれか１つに記載のレーザ露光装置(512)；
前記レーザ露光装置の前記反射レーザビームが照射されこれにより画像信号に対応する静電潜像を形成する感光体(202)；
前記静電潜像を、トナー像に顕像化する現像器(204)；および、
前記トナー像を、直接に又は中間転写体を介してから、用紙に転写する転写手段(205,208,213)；を備える画像形成装置。

（１０）前記感光体(202)および現像器(204)はそれぞれ複数であって；前記レーザ露光装置(512)は、前記レーザ光源(31)，画素クロック発生手段(46)，周波数指示データ(NLD)，位相指示データ(XDEPT)およびレーザ駆動回路(23)を複数系統有して各反射レーザビームを各感光体に投射し；前記転写手段(205,208,213)は、各現像器(204)が顕像化したトナー像を同一の用紙に重ねて転写する；上記（９）に記載の画像形成装置。

（１１）画像形成装置は中間転写ベルト(208)を有し;前記複数の感光体は該中間転写ベルト(208)の移動方向にタンデムに分布し；前記転写手段(205,208,213)は、前記トナー像を前記中間転写ベルト(208)に転写する手段(205)および中間転写ベルトから用紙に転写する手段(213)を含む；上記（１０）に記載の画像形成装置。

これによれば、ｆθレンズを省略した、ローコストでシンプルな、ＥＭＩ（高調波ノイズ）たとえば縞模様が低減する、タンデムカラー画像形成装置を実現できる。

（１２）前記感光体はＢｋ，Ｃ，ＭおよびＹの各色作像用の各感光体を含み；前記現像器(204)は各感光体にＢｋ，Ｃ，ＭおよびＹの各色トナー像を形成する；上記（１０）又は（１１）に記載のフルカラー画像形成装置。

（１３）更に、外部から与えられる書画情報を画像データに変換するコントローラ(501)；および、前記画像データを前記画像形成装置(200)による画像形成に適合する画像信号に変換する画像データ処理装置(510,IPP)；を備える、上記（９）乃至（１２）のいずれか１つに記載の画像形成装置(200)。

（１４）上記（８）乃至（１２）のいずれか１つに記載の画像形成装置(200)；光学系により投影される画像を表す画像データを発生する画像読み取り装置(300)；および、前記画像データを前記画像形成装置(200)による画像形成に適合する画像信号に変換して前記画像形成装置(200)に与える画像データ処理装置(510,IPP)；を備える複写装置。

（１５）更に、外部から与えられる書画情報を画像データに変換して前記画像データ処理装置(510,IPP)に与えるコントローラ(501)；を備える上記（１４）に記載の複写装置。

本発明の他の目的および特徴は、図面を参照した以下の実施例の説明より明らかになろう。

図１に、本発明の一実施例の複合機能フルカラーデジタル複写機ＭＦ１の外観を示す。このフルカラー複写機は、大略で、自動原稿送り装置（ＡＤＦ）１２０と、操作ボード１０（図４）と、カラースキャナ３００と、カラープリンタ２００と、給紙バンク４００の各ユニットで構成されている。機内のシステムコントローラ５０１（図４）には、パソコンＰＣが接続したＬＡＮ（Local Area Network）が接続されている。また、機内のファクシミリコントローラ５０６（図４）は、交換機ＰＢＸおよび公衆通信網ＰＮを介して、ファクシミリ通信をすることが出来る。

プリンタ２００には、転写ユニットがあり、該転写ユニットには、無端ベルトである転写ベルト２０８がある。転写ベルト２０８は、３つの支持ローラと１つのテンションローラに掛け廻されており、反時計廻りに回動駆動される。テンションローラの近くに、画像転写後に転写ベルト２０８上に残留する残留トナーを除去する転写体クリーニングユニットがある。

１つの支持ローラともう１つの支持ローラとの間の転写ベルト２０８には、その移動方向に沿って、上流側からＢｋ（ブラック），Ｃ（シアン），Ｍ（マゼンタ）およびＹ（イエロー）の各色作像用の作像ユニットが装備され、これらの中にある各感光体ドラム２０２に、転写ベルト２０８を挟んで対向して、転写ローラ２０５がある。前記作像装置の上方には、各色感光体ユニットの各感光体ドラムに画像形成のためのレーザ光を照射する光書込ユニット５１２がある。感光体ドラム２０２を、帯電ローラ２０３が均一に帯電し、帯電面に光書込ユニット５１２が画像信号で変調したレーザを投射する。これによって生じた静電潜像を、現像器２０４が現像してトナー像とする。このトナー像が転写ベルト２０８に転写される。

転写ベルト２０８の下方には、搬送ベルト２１３がある。搬送ベルト２１３は、転写ベルト２０８上のトナー像を、用紙すなわちシート（転写紙）上に転写する。トナー像を転写した用紙は、搬送ベルト２１３で定着ユニット２１４に送り出される。搬送ベルト２１３および定着ユニット２１４の下方に、表面に画像を形成した直後の用紙を、裏面にも画像を記録するために表裏を反転して送り出すシート反転ユニットである両面ドライブユニット２２１がある。

操作ボード１０（図４）のスタートスイッチが押されると、原稿自動搬送装置（ＡＤＦ）１２０に原稿があるときは、それをスキャナ３００のコンタクトガラス上に搬送してから、ＡＤＦ１２０に原稿が無いときにはコンタクトガラス上に手置きの原稿を読むために直ちに、スキャナ３００を駆動し、スキャナ３００内の第１キャリッジおよび第２キャリッジを、読み取り走査駆動する。そして、第１キャリッジ上の光源からコンタクトガラスに光を発射するとともに原稿面からの反射光を第１キャリッジ上の第１ミラーで反射して第２キャリッジに向け、第２キャリッジ上のミラーで反射して結像レンズを通して読取りセンサであるＣＣＤに結像する。読取りセンサで得た画像信号に基づいてＢｋ，Ｃ，Ｍ，Ｙ各色記録データが生成される。

また、スタートスイッチが押されたときに、転写ベルト２０８の回動駆動が開始されるとともに、前記作像装置の各ユニットの作像準備が開始され、そして各色作像の作像シーケンスが開始されて、各色用の感光体ドラムに各色記録データに基づいて変調された露光レーザが投射され、各色作像プロセスにより、各色トナー像が転写ベルト２０８上に一枚の画像として、重ね転写される。このトナー画像の先端が搬送ベルト２１３に進入するときに同時に先端が搬送ベルト２１３に進入するようにタイミングをはかって用紙がレジストローラ対２１２すなわち給送ローラから転写ベルト２１３に送り込まれ、これにより転写ベルト２０８上のトナー像が用紙に転写する。転写ベルト２０８には、転写ローラ２０５によって、トナーを転写する電圧が印加される。トナー像が移った用紙は定着ユニット２１４に送り込まれ、そこでトナー像が用紙に定着する。

なお、上述の用紙は、給紙バンク４００の給紙トレイ（給紙段又はカセットとも言う）２０９〜２１１の直近上方の給紙ローラの１つを選択回転駆動し、給紙バンク４００に多段に備える給紙トレイ２０９〜２１１の１つからシートを繰り出し、分離ローラで１枚だけ分離して、縦配列の搬送コロユニットに入れ、上方に搬送してプリンタ２００内の搬送路に導き、搬送路の搬送ローラ２１５でレジストローラ対２１２に搬送して用紙の先端をレジストローラ対２１２に突き当てて止めてから、前述のタイミングでレジストローラ対２１２および搬送ローラ２１５を回転駆動して搬送ベルト２１３に送り出されるものである。右側端の手差しトレイ上に用紙を差し込んで給紙することもできる。ユーザが手差しトレイ上に用紙を差し込んでいるときには、プリンタ２００が手差しトレイ部の給紙ローラを回転駆動して手差しトレイ上のシートの一枚を分離して手差し給紙路に引き込み、同じくレジストローラ対２１２に突き当てて止める。

定着ユニット２１４で定着処理を受けて排出される用紙は、切換爪で排出ローラに案内して図示を省略した排紙トレイ上にスタックする。または、切換爪で両面ドライブユニットに案内して、そこで反転して再び転写位置へと導き、裏面にも画像を記録して後、排出ローラで排紙トレイ上に排出する。一方、画像転写後の転写ベルト２０８上に残留する残留トナーは、図示を省略した転写体クリーニングユニットで除去し、再度の画像形成に備える。

図２に、光書込みユニット５１２の概要を拡大して示し、図３には、光書込みユニット５１２のレーザ光源の配置の概要を示す。図２はポリゴンミラーの正面図を示すが、図３は平面図を示す。図３上のＬＤＢ（Ｂｋ，Ｃ，Ｍ，Ｙ）はＬＤ制御板（レーザダイオード）であり、ＬＤ制御板上の後述のレーザ駆動回路２３（ｂｋ，ｃ，ｍ，ｙ；図７）によって、ＬＤ（レーザダイオード）３１（ｂｋ，ｃ，ｍ，ｙ）が点灯付勢される。ＬＤ３１が発生するレーザ光は、コリメートレンズ３２（ｂｋ，ｃ，ｍ，ｙ）で平行光（レーザビーム）に矯正され、シリンドリカルレンズ３３（ｂｋ，ｃ，ｍ，ｙ）でスポット形状を矯正されてから、ポリゴンミラー３４ｙｂｋおよび３４ｍｃに投射される。レーザ偏向器は２段ポリゴン形式である。ポリゴンミラーが図３上で時計方向（実線矢印）に一定速度で回転することにより、反射レーザビームが一点鎖線矢印の方向に振られる。これが等角速度走査である。本実施例はｆθレンズを備えないので、詳細は後述するが、等角速度走査を等速度走査に変換するために、画素クロック周波数を、図９に示すように、像高０（走査ライン長の中央点）で低くして、像高が増すにつれて（ライン上の走査点がライン端部に近づくに従い）、階段状に高くしてゆく。

ポリゴンミラーで反射されたレーザビーム（反射レーザビーム：露光走査ビーム）は、図２に一点鎖線で示す行路を経て感光体ドラム２０２に投射され、各ドラムの表面を軸方向（図２の紙面に垂直な方向）に露光走査する。これが光書込みの主走査である。３８（ｂｋ，ｃ，ｍ，ｙ）は、主走査同期検知回路の光センサである。ハーフミラー３９（ｂｋ，ｃ，ｍ，ｙ）が、反射レーザビームの一部を光センサ３８（ｂｋ，ｃ，ｍ，ｙ）に向けて反射する。残りのレーザビームが、ハーフミラー３９を透過して感光体ドラムを照射する。主走査同期検知回路は、各センサ３８（ｂｋ，ｃ，ｍ，ｙ）のレーザビーム検出信号と、後述する画素クロックＰＣＬＫ（ｂｋ，ｃ，ｍ，ｙ）に基づいて、センサがレーザビームを検出してから最初に発生する画素クロックに同期して有意レベル（本実施例では低レベルＬ）に切り換わって、それから設定数の画素クロックの発生後に無意レベル（本実施例では高レベルＨ）に復帰する主走査同期信号ＸＤＥＴＰ（ｂｋ，ｃ，ｍ，ｙ）を発生する。主走査同期信号ＸＤＥＴＰの繰り返し発生間隔が主走査のライン周期になる。主走査同期信号ＸＤＥＴＰを基準として、詳細は後述するが、画素クロックがカウントされカウントデータが走査ライン上の走査位置（ドット露光位置）を表す。

図４に、図１に示す複合機能複写機ＭＦ１の電装系統のシステム構成を示す。電装システムは、画像形成装置の全体制御を行うシステムコントローラ５０１、コントローラ５０１に接続された、画像形成装置の操作ボード１０、画像データを記憶するＨＤＤ５０３、アナログ回線を使用して外部との通信を行う通信コントロール装置インターフェースボード５０４、ＬＡＮインターフェースボード５０５、汎用ＰＩＣバスに接続された、ＦＡＸのコントロールユニット５０６、ＩＥＥＥ１３９４ボード、無線ＬＡＮボード、ＵＳＢボード等５０７と、ＰＣＩバスでコントローラに接続されたエンジン制御５１０、エンジン制御５１０に接続された、画像形成装置のＩ／Ｏを制御するＩ／Ｏボード５１３、及び、コピー原稿（画像）を読込むスキャナーボード（ＳＢＵ：ＳｅｎｓｏｒＢｏａｒｄＵｎｉｔ）５１１、及び画像データが表わす画像光を感光体ドラム上に投射する（光書込みする）光書込ユニット５１２等で構成される。

原稿を光学的に読み取る読取ユニット３００は、原稿に対する原稿照明光源の走査を行い、ＣＣＤ５２０に原稿像を結像する。原稿像すなわち原稿に対する光照射の反射光をＣＣＤ５２０で光電変換してＲ，Ｇ，Ｂ画像信号を生成する。

通信コントロール装置インターフェイスボード５０４は、装置に不具合が発生した場合に外部の遠隔地診断装置に即時に通報し、故障個所の内容，状況等をサービスマンが認識し早急に修理することを可能としている。また、それ以外に装置の使用状況等の発信にも使用されている。

図４に示すＣＣＤ５２０は、３ラインカラーＣＣＤであり、ＥＶＥＮｃｈ（偶数画素チャンネル）／ＯＤＤｃｈ（奇数画素チャンネル）のＲ、Ｇ、Ｂ画像信号を生成し、ＳＢＵボードのアナログＡＳＩＣ（Application Specific IC）に入力する。ＳＢＵボード５１１にはアナログＡＳＩＣ及び，ＣＣＤ、アナログＡＳＩＣの駆動タイミングを発生する回路を備えている。ＣＣＤ５２０の出力は、アナログＡＳＩＣ内部のサンプルホールド回路により、サンプルホールドされその後、Ａ／Ｄ変換され、Ｒ、Ｇ、Ｂの画像データに変換し、且つシェーディング補正し、そして出力Ｉ／Ｆ（インターフェイス）５２０で画像データバスを介して画像データ処理器ＩＰＰ（Image Processing Processor；以下では単にＩＰＰと記述）に送出する。

ＩＰＰは画像処理をおこなうプログラマブルな演算処理手段であり、分離生成（画像が文字領域か写真領域かの判定：像域分離），地肌除去，スキャナガンマ変換，フィルタ，色補正，変倍，画像加工，プリンタガンマ変換および階調処理を行う。ＳＢＵからＩＰＰに転送された画像データは、ＩＰＰにて光学系およびデジタル信号への量子化に伴う信号劣化（スキャナ系の信号劣化）を補正され、フレームメモリ５２１に書き込まれる。

システムコントローラ５０１には、ＣＰＵ及びシステムコントローラボードの制御を行うＲＯＭ、ＣＰＵが使用する作業用メモリであるＲＡＭ，リチウム電池を内臓し、ＳＲＡＭのバックアップと時計を内臓したＮＶ−ＲＡＭ及び、システムコントローラボードのシステバス制御、フレームメモリ制御、ＦＩＦＯ等のＣＰＵ周辺を制御するＡＳＩＣ及びそのインターフェース回路等が搭載されている。

システムコントローラ５０１は、スキャナアプリケーション，ファクシミリアプリケーション，プリンタアプリケーションおよびコピーアプリケーション等の複数アプリケーションの機能を有し、システム全体の制御を行う。操作ボード１０の入力を解読して本システムの設定とその状態内容を操作ボードの表示部に表示する。

ＰＣＩバスには多くのユニットが接続されており、画像データバス／制御コマンドバスで、画像データと制御コマンドが時分割で転送される。

通信コントロール装置インターフェースボード５０４は、通信コントロール装置と、コントローラ５０１との通信インターフェースボードである。コントローラ５０１との通信は、全二重非同期シリアル通信で接続されている。通信コントロール装置５２２とは、ＲＳ−４８５インターフェース規格により、マルチドロップ接続されている。遠隔の管理システムとの通信は、この通信コントローラ装置インターフェースボード５０４を経由して実施される。

ＬＡＮインターフェースボード５０５は、社内ＬＡＮに接続されている。社内ＬＡＮとコントローラ５０１との通信インターフェースボードであり、ＰＨＹチップを搭載している。ＬＡＮインターフェースボード５０５とコントローラ５０１とは、ＰＨＹチップＩ／Ｆ及びＩ２ＣバスＩ／Ｆの標準的な通信インターフェースで接続されている。外部機器との通信はこのＬＡＮインターフェースボード５０５を経由して実施される。

ＨＤＤ５０３は、システムのアプリケーションプログラムならびにプリンタ、作像プロセス機器の機器付勢情報を格納するアプリケーションデータベース、ならびに、読取り画像や書込み画像のイメージデータ、すなわち画像データ、ならびにドキュメントデータを蓄える画像データベースとして用いられる。物理インターフェース、電気的インターフェース共に、ＡＴＡ／ＡＴＡＰＩ−４に準拠したインターフェースでコントローラに接続されている。

操作ボード１０には、ＣＰＵ及びＲＯＭ，ＲＡＭ、ＬＣＤ及びキー入力を制御するＡＳＩＣ（ＬＣＤＣ）が搭載されている。ＲＯＭには操作ボード１０の入力読込み、及び表示出力を制御する、操作ボード１０の制御プログラムが書き込まれている。ＲＡＭは、ＣＰＵで使用する作業用メモリである。システムコントローラ５０１との通信により、パネルを操作して使用者がシステム設定の入力を行う入力と、使用者にシステムの設定内容，状態を表示する、表示および入力の制御を行っている。

システムコントローラ５０１のワークメモリから出力されたＢｋ，Ｃ，Ｍ，Ｙの各色の書込み信号（画像ＤＡＴＡ）は、光書込みユニット５１２（図５）に入力される。光書込みユニット５１２（図５）で書込み信号に基づくＬＤ電流制御（ＰＷＭ制御）が行われ、各ＬＤが書込み信号に対応して付勢（駆動；通電）される。

エンジン制御５１０は、画像形成の制御すなわち作像制御を主として行い、ＣＰＵ及び、画像処理を行うＩＰＰ、複写およびプリントアウトを制御するため必要なプログラムを内蔵したＲＯＭ、その制御に必要なＲＡＭ、及びＮＶ―ＲＡＭを搭載している。ＮＶ−ＲＡＭにはＳＲＡＭと、電源ＯＦＦを検知して、ＥＥＰＲＯＭにストアするメモリを搭載している。また、他の制御を行なうＣＰＵとの信号の送受信を行なう、シリアルインターフェースも備えているＩ／ＯＡＳＩＣは、エンジン制御ボードが実装された、近くのＩ／Ｏ（カウンター、ファン、ソレノイド、モータ等）を制御するＡＳＩＣである。Ｉ／Ｏ制御ボード５１３とエンジン制御ボード５１０とは同期シリアルインターフェース接続されている。

Ｉ／Ｏ制御ボード５１３には、サブＣＰＵ５１７を搭載しており、Ｐセンサ、Ｔセンサ等のアナログ制御，用紙センサの検出信号を参照するジャム検出，用紙搬送制御も含む画像形成装置のＩ／Ｏ制御を行っている。インターフェース回路５１５は、各種センサ，アクチュエータ（モータ、クラッチ、ソレノイド）とのインターフェース回路である。

電源装置ＰＳＵ５１４は、画像形成装置を制御する電源を供給するユニットである。メインＳＷのオン（閉）により、商用電源が供給される。その商用電源からＡＣ制御回路５４０に商用ＡＣが供給され、ＡＣ制御回路５４０により整流、平滑化のように制御されたＡＣ制御出力を用いて、ＤＣ電源装置ＰＳＵ５１４は、各制御基板に必要なＤＣ電圧を供給する。ＤＣ電源装置ＰＳＵにより生成される定電圧を用いて各制御部のＣＰＵが動作している。ＡＣ制御回路５４０には、定着ヒータ２１４に通電し定着温度を一定に維持する通電制御を行う交流通電回路（ヒータドライバ）がある。メインＳＷのオフからオンへの切り換わりにより、ＡＣ制御回路５４０によって、ヒータドライバには商用交流が供給され、ＤＣ電源装置５１４には直流電圧が印加される。これが待機モードである。この状態でコピー又は印刷の指示があると、システムコントローラ５０１が、エンジン制御５１０にコピー又は印刷を指示し、エンジン制御５１０がこれを開始する。エンジン制御５１０がコピー又は印刷を実行している状態は動作モードであり、消費電力が大きい。

システムコントローラ５０１は、待機モードの間、後述の色ずれ補正の開始条件が成立したかを監視し、開始条件が成立すると色ずれ補正を行うが、色ずれ補正の必要がなく待機モードが操作ボード１０に入力された設定時間が経過すると、ＡＣ制御回路５４０およびＤＣ電源装置５１４を省エネモードに切り替える。すなわち、ＡＣ制御回路５４０ではヒータドライバへの交流供給を遮断し、ＤＣ電源装置５１４では、複写機ＭＦ１に対するユーザの直接のアクセス（操作ボード１０入力又はコピー又は印刷のための操作）もしくは外部（パソコン又はファクシミリ）からの画像要求又は印刷要求を認知し動作モードに復帰する電源操作を行う復帰用電気回路に認知動作用の電圧を供給する待機電源回路を除くＤＣ出力用の電源回路を、ＤＣ受電ラインから遮断する。これによりシステムコントローラ５０１の動作電圧が消滅する。復帰用電気回路は、省エネモードにおいてユーザ又は外部からのアクセスを認知すると、ＡＣ制御回路５４０およびＤＣ電源装置５１４を、上記待機モードに設定する。これによりシステムコントローラ５０１に動作電圧が加わる。

操作ボード１０には、液晶タッチパネルのほかに、テンキー，クリア／ストップキー，スタートキー，初期設定キー，モード切換えキー，テスト印刷キー，電源キー等がある。また、液晶タッチパネルの左側には、ＵＲＬ，メール文，ファイル名，フォルダ名等の入力，設定用ならびに短縮登録用の、平仮名を付記したアルファベットキーボードがある。

液晶タッチパネルには、各種機能キーならびにエンジン３００およびコントローラ５０１の動作状態を示すメッセージなどが表示される。液晶タッチパネルには、「コピー」機能，「スキャナ」機能，「プリント」機能，「ファクシミリ」機能，「蓄積」機能，「編集」機能，「登録」機能およびその他の機能の選択用および実行中を表わす機能選択キーが表示される。機能選択キーで指定された機能に定まった入出力画面が表示され、例えば「複写」機能が指定されているときには、機能キーならびに部数及び画像形成装置の状態を示すメッセージが表示される。オペレータが液晶タッチパネルに表示されたキーにタッチすると、操作ボード１０はオペレータ入力として読み込み、選択された機能を示すキーを、指定中を表す灰色に反転表示する。また、機能の詳細を指定しなければならない場合（例えばページ印字の種類等）はキーにタッチする事で詳細機能の設定画面がポップアップ表示される。このように、液晶タッチパネル１１は、ドット表示器を使用している為、その時の最適な表示をグラフィカルに行う事が可能である。機能キー１２の中には、印刷色指定キー「黒（Ｂｋ）」，「フルカラー」，「自動色選択」，「青（Ｃ）」，「赤（Ｍ）」および「黄（Ｙ）」指定キーがある。

図５に、光書込みユニット５１２の画像書込制御部の構成を示す。マゼンタＭ，シアンＣ，イエローＹおよびブラックＢｋの各色画信号宛ての印字画像制御部２５ｍ，２５ｃ，２５ｙおよび２５Ｂｋは、エンジン制御５１０のＣＰＵの命令により画像書込制御部全体の制御をし、エンジン制御５１０のＩ／ＯＡＳＩＣから出力される画像信号Ｍ，Ｃ，ＹおよびＢｋ（画像ＤＡＴＡｍ，ｃ，ｙ，ｂｋ）をレーザ駆動回路２３ｍ，２３ｃ，２３ｙおよび２３Ｂｋに転送する。以下においては、記述を簡単にするために、色成分区分符号ｍ，ｃ，ｙおよびｂｋを省略して要素符号を示す。

基準クロック発生回路２１は、主走査画素単位の周期のクロック信号である画素同期クロックＰＣＬＫを生成するに用いる基準クロックＦＲＥＦを発生して、位相同期回路２２に送る。位相同期回路２２は、光センサ３８のレーザビーム検出信号に基づいて主走査同期検知回路が発生する各色別の主走査同期信号ＸＤＥＴＰを制御信号として用いて、基準クロック発生回路２１から送られる基準クロックＦＲＥＦに基づいて画素同期クロックＰＣＬＫを発生して、印字画像制御部２５およびレーザ駆動回路２３に与える。

印字画像制御部２５は、エンジン制御５１０が与える制御データを保持して画像書込制御部５１２の各部に出力すると共に、画像データ枠（用紙面）にトリム領域を設定したり、画像枠（画像面）に任意の枠線を重ねあわせるなどの画像加工処理をエンジン制御５１０の内部のＣＰＵが指定する内容により行う。すなわちエンジン制御５１０が与える用紙サイズ，トリム領域データおよび境界線書込有無に基いて、到来する画像信号の用紙上の印字位置を、主走査カウント（画素同期パルスのカウント）と副走査カウント（ライン同期パルスのカウント）で追跡し、トリム領域に割当てられる画像信号の出力を停止又は非記録信号への変換を行い、境界線書込有の場合は更に、トリム領域のエッジの内側の数画素の画像信号を、線書込信号に変換する（トリム境界線の書込）。

また、この実施例では、印字画像制御部２５が、レーザビームの等角速度走査を露光ドットの等速度走査に変換するための、画素クロック周波数変調の周波数指示データＮＬＤおよび位相指示データＤＰＨＡＳＥを、主走査ドット位置（ライン上露光ドット位置）に対応してメモリ７７（図８）から読み出して、位相同期回路２２に与える。また、周波数指示データＮＬＤは、主走査ドット位置に対応してレーザビーム光量を補正するためにレーザ駆動回路２３にも与える。

レーザ駆動回路２３は、印字画像制御部２５から送られる画像信号（画像ＤＡＴＡ）を、位相同期回路２２からくる画素クロックＰＣＬＫ（画素同期パルス）に同期した、ＰＷＭ駆動信号に変換して、駆動信号に基づきＬＤ３１に通電する。ポリゴンモータ制御回路２４は、基準クロックＦＲＥＦに基づいて、ポリゴンモータ３５ｙｂｋ，３５ｍｃを所定の回転速度にＰＬＬ（Phase Locked Loop）制御する。

図６に、１色分の位相同期回路２２の構成を示す。本実施例では位相同期回路２２は、周波数指示データＮＬＤが指定する、基準クロックＦＲＥＦのＮ（整数）倍の周波数の周波数逓倍パルスＶＣＬＫを発生するＰＬＬ回路４１、および、該周波数逓倍パルスＶＣＬＫを分周（基本では１／８に分周）して、位相指示データＤＰＨＡＳＥが指定する位相の画素クロックＰＣＬＫを発生する位相制御分周器４６で構成される。

ＰＬＬ回路４１は、周波数逓倍パルスＶＣＬＫを１／Ｎ分周器４５で分周した分周パルスと、基準クロックＦＲＥＦとの位相差を位相比較器４２で算出し、ＬＰＦ（ローパスフィルタ）４３で位相差を積分して、ＶＣＯ（電圧制御可変周波数発振器）で積分値に対応する、位相差が零となる周波数および位相に周波数逓倍パルスＶＣＬＫを制御する。周波数逓倍パルスＶＣＬＫの周波数を変えるには、ＮＬＤ［１２：０］の値（Ｎ又は１／Ｎ）を変化させれば良い。

位相制御分周器４６には、画素クロックＰＣＬＫのＨ期間およびＬ期間を規定するための第１および第２カウンタ５１，４９がある。第１カウンタ５１は、ラインの先頭を表すライン同期信号である主走査同期信号ＸＤＥＴＰ（Ｌパルス）および第２カウンタ４９のカウントオーバ信号（キャリー信号：Ｈパルス）を反転したＬパルスによってクリアされて、それから周波数逓倍パルスＶＣＬＫを４パルスカウントアップするとカウントオーバ信号（キャリー信号：Ｈパルス）を発生して画素クロックＰＣＬＫ出力用のフリップフロップ５２をリセットする。第２カウンタ４９は、第１カウンタ４９のキャリー信号Ｈの反転信号でクリアされ、該キャリー信号Ｈの立下りエッジ点で、加算器４８の加算値をカウント値にロードして、その値から画素クロックＰＣＬＫの到来数をカウントダウンして、残値が０になると（加算値分のカウントアップが完了すると）、カウントオーバ信号（キャリー信号：Ｈパルス）を発生して画素クロックＰＣＬＫ出力用のフリップフロップ５２をセットしカウンタ５１をクリアする。加算器４８には、周波数逓倍パルスＶＣＬＫを、基本分周比１／８に分周するための、Ｌ期間値４と、０〜３の数値を指定する位相指示データＤＰＨＡＳＥ［１：０］が与えられており、第１カウンタ４９のキャリー信号Ｈの立下りエッジ点で両者の加算演算を開始して、加算値を加算器４８内の出力ラッチ（フリップフロップ）に更新ラッチ（更新保持）する。なお、この更新ラッチのタイミングは、第１カウンタ４９のキャリー信号Ｈの立下りエッジ点で第２カウンタ４９が加算値をロードするタイミングの後になるので、位相指示データＤＰＨＡＳＥ［１：０］の更新（後述するが、画素クロックＰＣＬＫの１周期または整数倍の周期）に対して、位相の変化は画素クロックの１周期分遅くなる。

上述の、第１および第２のカウンタ５１，４９の動作により、画素クロックＰＣＬＫは、そのＨ期間は、第１カウンタ５１のカウントアップ期間である周波数逓倍パルスＶＣＬＫの４周期で一定であるが、Ｌ期間は、該４周期＋位相指示データが表わす値（０〜３）の周期となり、位相指示データによるＬ期間の制御により、画素クロックＰＣＬＫの位相が制御される。なお、加算器４８を省略して、位相指示データＤＰＨＡＳＥを、４＋０〜３を表わすものに変更してもよい。また、加算器４８を加減算器として、位相指示データＤＰＨＡＳＥを、０，＋１，＋２，−１，−２を表すものとするか、加算器４８を省略して、位相指示データＤＰＨＡＳＥを、２，３，４，５，６を表すものとしてもよい。この場合には、画素クロックＰＣＬＫの立ち上がりの位相を、周波数逓倍パルスＶＣＬＫの４周期（ＰＣＬＫの半周期）の範囲内で早めたり、遅くしたりする事ができる。

なお、ＰＬＬ回路４１は、位相制御回路２２ｂｋ，２２ｃ，２２ｍ，２２ｙのそれぞれに備えているが、それらを共通に使用する１個とすることができる。位相制御分周器４６は、Ｂｋ，Ｃ，Ｍ，Ｙの各色で、画素クロックＰＣＬＫの位相を色毎に個別に調整しうるように、位相制御回路２２ｂｋ，２２ｃ，２２ｍ，２２ｙのそれぞれに備えるのが好ましい。位相制御分周器４６は、第１カウンタ５１のキャリー信号をフリップフロップ５２のセット入力端に、第２カウンタ４９のキャリー信号をリセット入力端に印加するように、接続を変更してもよい。この場合には、画素クロックＰＣＬＫのＬ期間が周波数逓倍パルスＶＣＬＫの４周期で一定で、Ｈ期間が位相指示データＤＰＨＡＳＥによって、周波数逓倍パルスＶＣＬＫの４周期＋０〜３周期の範囲内で調整される。

図７に、ＬＤ３１に通電するレーザ駆動回路２３の構成の概要を示す。感光体ドラムを露光するＬＤ３１とその出力光の一部の光量（光パワー）を検出するフォトダイオードＰＤとが、ＡＰＣ（Automatic Power Controller）駆動用のレーザ発光器として１パッケージに組込まれている。

本実施例では、画素クロックＰＣＬＫと同期した、画像ＤＡＴＡ［４：０］（記録指示濃度）に対応するデューティのＰＷＭパルスＰＷＭを、ＬＤドライバ７１に与えて、ＰＷＭのＨ期間（又はＬ期間）の間、光量基準信号に相当する電圧指示レベルＶＣＯＮＴにフォトダイオードＰＤの光量検出信号のレベルが合致するように、ＬＤ３１の通電レベルを制御する。画像ＤＡＴＡ［４：０］は、通常（ｆθレンズを用いる従来例；ＰＷＭ周期が一定）のレーザ露光に用いる記録濃度階調表現のものであるが、本実施例ではＰＷＭ周期（画素クロックＰＣＬＫの周期）が変わるので、該周期が変化する分の誤差を防止するために、ＰＬＬ回路６１によって、画素クロックＰＣＬＫの周波数のＭ倍のＰＷＭパルス発生用のカウントクロックを発生する。したがってＰＷＭパルス発生用のカウントクロックの周波数は、画素クロックＰＣＬＫの周波数の変化と同じ比率で変化する。

画素クロックＰＣＬＫのＬからＨへの立上り点でＰＷＭパルス発生器６６のフリップフロップ６８がセットされて、そのＱ出力（ＰＷＭパルス）がＨとなる。このＨの立上り点でＰＷＭパルス発生器６６のカウンタ６７が画像ＤＡＴＡ［４：０］をロードしてその値から、ＰＷＭパルス発生用のカウントクロックのカウントダウンを開始して、画像ＤＡＴＡ［４：０］の値分のカウントクロックを計数するとカウントオーバ信号（キャリー信号）Ｈを発生し、このＨへの立上り点でフリップフロップ６８がリセットされてそのＱ出力（ＰＷＭパルス）がＬに反転する。このＬが、画素クロックＰＣＬＫが再度Ｈに立ち上がるまで継続する。

ところで、ライン走査全長の中央点（像高０）では、画素クロックＰＣＬＫの周期（ＰＷＭパルス周期）は長く、ライン端部に近づくにしたがって短くなるので、ライン端部に近づくにしたがって１ドット露光割り当て時間が減少し、１ドット露光量が低下する。また、ｆθレンズを用いていないので、ポリゴンミラーが反射したレーザビームは、ライン走査全長の中央点では感光体面に直交するが、ライン端部に近づくにしたがって（画素クロックＰＣＬＫの周波数の上昇とともに）、感光体面に対する角度が９０度より小さくなって行き、感光体面での反射が増大して感光体に対するレーザビーム照射光量が低下する。これらの光量低下を補うために、本実施例では、画素クロックＰＣＬＫの周波数を定める周波数指示データＮＬＤＭ［１２：０］を、データ変換器（増幅器；ルックアップテーブルでもよい）６９で、上記光量低下を補償する、光量基準信号に相当する電圧指示データに変換し、変換したデータをＤ／Ａコンバータ７０でアナログ電圧ＶＣＯＮＴに変換して、ＬＤドライバ７１に印加する。ＬＤドライバ７１は、ＰＷＭのＨ期間（又はＬ期間）の間、光量基準信号に相当する電圧指示レベルＶＣＯＮＴに、フォトダイオードＰＤの光量検出信号のレベルが合致するように、ＬＤ３１の通電レベルを制御する。これによって、ＬＤが、画像ＤＡＴＡ［４：０］対応の光量の発光をする。

なお、位相同期回路２２のＰＬＬ回路４１が発生する周波数逓倍パルスＶＣＬＫを、上述のＰＷＭパルス発生に不足のない高周波数に変更してＰＷＭパルス発生器６６のカウンタ６７にカウントパルスとして与えて、レーザ駆動回路２３のＰＬＬ回路６１は、省略することもできる。

図８に、印字画像制御部２５の、上述の周波数指示データＮＬＤ［１２：０］および位相指示データＤＰＨＡＳＥ［１：０］を保持して、反射レーザビームのライン走査の、ライン上走査位置に対応する各データを、位相同期回路２２およびレーザ駆動回路２３に出力する回路部分を示す。半導体メモリを用いた等角／等速変換テーブル７７には、主走査同期信号ＸＤＥＴＰを発生するためのＬＤ発光用の初期値データ（周波数指示データＮＬＤ［１２：０］および位相指示データＤＰＨＡＳＥ［１：０］）、ならびに、ポリゴンミラーの反射レーザビームの１ライン走査区間の中の、感光体ドラム２０２の軸方向ｘの画像形成有効領域相当の有効走査領域（有効区間）の始端（主走査ｘの有効始点）および終端（主走査ｘの有効終点）の間（各端を含む）の各露光ドット位置に宛てた周波数指示データＮＬＤ［１２：０］および位相指示データＤＰＨＡＳＥ［１：０］が、格納されている。本実施例では、位相指示データＤＰＨＡＳＥ［１：０］は２ビットでビット数が少ないので、該データをそのまま等角／等速変換テーブル７７に格納している。しかし、周波数指示データＮＬＤ［１２：０］は、１３ビットとビット数が多いので、格納ビット数を低減するために、隣接する走査ドットの、先行走査ドットのデータに対する後行走査ドットのデータの差を表わす６ビット以下の差分データに圧縮して格納している。この圧縮データは、テーブル７７から読出されたとき、復号器７８によって元の１３ビットデータＮＬＤ［１２：０］に復元されてＰＬＬ回路４１およびデータ変換器６９に出力される。

テーブル７７の、１ライン走査区間の中の上記有効走査領域の中の走査ドット位置対応のデータ読み出しアドレスを、アドレスカウンタ７６が指定する。アドレスカウンタ７６のカウント値１以上のカウントデータに対応するテーブル７７上のアドレスに、上記有効走査領域の各露光ドット宛ての周波数指示データＮＬＤおよび位相指示データＤＰＨＡＳＥが格納されているが、アドレスカウンタ７６のカウント値０のカウントデータに対応するテーブル７７上のアドレスには、主走査同期信号ＸＤＥＴＰを発生するためのＬＤ発光用の、初期値データ（周波数指示データＮＬＤおよび位相指示データＤＰＨＡＳＥ）が格納されている。

レーザ露光走査を開始するとき、アドレスカウンタ７６が初期化されてそのカウントデータが０値データとなるので、テーブル７７から主走査同期信号ＸＤＥＴＰを発生するためのＬＤ発光用の初期値データ（周波数指示データＮＬＤおよび位相指示データＤＰＨＡＳＥ）が読み出される。基準クロック発生回路２１および位相同期回路２２が付勢されて、カウンタ５１が０から４までカウントアップし、４にカウントアップするとキャリー信号を発生してフリップフロップ５２をリセットしかつカウンタ４９をクリアし、そしてカウンタ５１のカウント値を０にして再カウントを開始する。カウンタ４９は、カウンタ５１のキャリー信号が消えると加算器４８の加算値をロードして加算値分のカウントを開始し、加算値分のカウントを終了するとキャリー信号を発生してフリップフロップ５２をセットしかつカウンタ５１をクリアする。このキャリー信号が消えるとカウンタ５１がカウント値０からカウントアップを開始する。このような循環によって、画素クロックＰＣＬＫ（フリップフロップ５２のＱ出力）が発生する。ポリゴンミラーの回転速度が設定速度に立ち上がって安定すると、印字画像制御部２５が、画像ＤＡＴＡ［４：０］を、発光指示レベルに設定する。これにより反射レーザビームが発生し等角速度で振れる。反射レーザビームがセンサ３８に達したときに走査同期信号ＸＤＥＴＰ（Ｌパルス）が発生する。このＸＤＥＴＰによってカウンタ５１がクリアされて、ＸＤＥＴＰ（Ｌパルス）が消える（Ｈに立ち上がる）とカウンタ５１が０からのカウントアップを開始するので、これによって画素クロックＰＣＬＫは、ライン先頭（３８の位置）で、走査同期信号ＸＤＥＴＰに同期したものとなる。

走査同期信号ＸＤＥＴＰによって、印字画像制御部２５ｍの主走査カウンタ７２がクリアされて、ＸＤＥＴＰ（Ｌパルス）が消える（Ｈに立ち上がる）と、主走査カウンタ７２は、画素クロックＰＣＬＫのカウントアップを開始する。したがって主走査カウンタ７２のカウントデータは、センサ３８を基点とする、１ライン上の露光ドット位置を表す。この露光ドット位置が上記有効走査領域の始点に達すると第１比較器７３の出力がＬからＨに切り換わる。露光ドット位置が上記有効走査領域の終点に達すると第２比較器７４の出力がＨからＬに切り換わるので、露光ドット位置が上記有効走査領域にある間のみ、比較器７３と７４の出力がともにＨであり、この有効走査領域に反射レーザビーム走査がある間、アンドゲート７５ａを通して画素クロックＰＣＬＫがアドレスカウンタ７６のカウントパルス入力端ＣＫに加わる。アドレスカウンタ７６のクリア入力端ＣＬ（Ｌレベル入力がクリア動作レベル）には、アンドゲート７５ｂを通して走査同期信号ＸＤＥＴＰ（Ｌパルス）ならびに比較器７３，７４の出力Ｌ（有効走査領域の外）がクリア指示信号として与えられ、それがＬの間アドレスカウンタ７６はクリア状態を維持し、出力カウントデータは、０値を表すものであり、これによってテーブル７７は、主走査同期信号ＸＤＥＴＰを発生するためのＬＤ発光用の、初期値データ（周波数指示データＮＬＤおよび位相指示データＤＰＨＡＳＥ）を出力する。印字画像制御部２５は、アンドゲート７５ａが画素クロックＰＣＬＫを出力している間、印字用の画像ＤＡＴＡをレーザ駆動回路に出力するが、アンドゲート７５ａがゲートオフ（画素クロックＰＣＬＫの出力停止）になると、主走査カウンタ７２のカウントデータがセンサ３８の直前位置になったときに、走査同期信号ＸＤＥＴＰを発生するためのＬＤ発光用（センサ３８の光検出用）の発光データ（画像ＤＡＴＡ）をレーザ駆動回路２３に出力する。

図９に、反射レーザビームの１ライン露光走査の間の画素クロックＰＣＬＫの周波数の変化を、模式的に示す。横軸が１ラインの走査領域、縦軸が１ライン上の露光ドット走査位置に対応してテーブル７７から読み出される周波数指示データＮＬＤによって制御された画素クロック周波数である。横軸上の「像高０」は、感光体ドラム２０２の軸方向ｘの中央位置に相当する。

図１０に、主走査ｘと副走査ｙで規定されるレーザ走査領域と画素クロック周波数の変化を示す。副走査ｙは、この実施例では感光体ドラム２０２の回転による感光体の移動方向である。ＸＤＥＴＰが主走査同期信号であり、ＸＰＳＴＡが副走査の開始信号であり、ＸＦＧＡＴＥが、副走査の画像有効領域信号である。

図１１に、ＰＬＬ回路４１が発生する周波数逓倍パルスＶＣＬＫおよび位相指示データと画素クロックＰＣＬＫとの関係を示す。位相指示デ−タＤＰＨＡＳＥ［１：０］が数値０を表わす００ｂ（２ビットともに２値の「０」）の場合は、位相補正無しであり、画素クロックＰＣＬＫは、Ｈ，Ｌ期間ともにＶＣＬＫ４周期の、ＶＣＬＫの１／８の周波数のデューティが５０％のパルスである。１０進数値の１を表わす０１ｂ（下位ビットが２値の「１」、上位ビットが２値の「０」）の場合は、画素クロックＰＣＬＫのＬからＨへの立ち上がりを、周波数逓倍パルスＶＣＬＫの１周期分遅らせる。すなわち先行の画像クロックＰＣＬＫのＬ期間を周波数逓倍パルスＶＣＬＫの１周期分長くする。１０ｂの場合は、周波数逓倍パルスＶＣＬＫの２周期分遅らせる。位相指示デ−タＤＰＨＡＳＥ［１：０］は、画素クロックＰＣＬＫに同期して更新され、次のＰＣＬＫの立ち上がりエッジに反映される。位相指示デ−タが００ｂの場合は、ＰＣＬＫはＶＣＬＫの８倍の周期となるが、補正デ−タが０１ｂの場合は、ＶＣＬＫの１周期分、立ち上がりエッジの位相が遅れる。

画像ＤＡＴＡは本実施例では５ｂｉｔデータであるが、何ビットデータでも良い。ただし本実施例では１画素クロックの期間にＰＷＭによる階調制御によって記録濃度を多値表現するので、画像ＤＡＴＡは２ビット以上とする。ＰＷＭによる記録濃度制御をしない場合には、画像ＤＡＴＡは１ビットでよい。逆に、１ビットの画像ＤＡＴＡのみを対象にするときには、ＰＬＬ回路６１およびＰＷＭパルス発生器６６を省略し、１ビット画像ＤＡＴＡをそのままＬＤドライバ７１に入力するレーザ駆動回路を用いる。

画素クロックＰＣＬＫの位相調整は、結果として画素クロックＰＬＣＫの周期（周波数）を微小調整していることになる。ＤＰＨＡＳＥ［１：０］で、１ドット以下の周波数調整を行っている。すなわち、周波数の粗調はＮＬＤ［１２：０］で行い、微調はＤＰＨＡＳＥ［１：０］で行っている。

図９に示すように、像高０では、画素クロック周波数を低い値に設定し、露光走査がライン端部に進むにつれて（像高が増すにつれて）、画素クロック周波数が階段状に増加する。これに伴なって、ＬＤドライバ７１に与えられるＬＤ駆動の光量基準電圧ＶＣＯＮＴが、図１２に示すように、画素クロック周波数が高くなるに従い高く切り換えられる。以上により、ｆθレンズを用いないが、感光体ドラム表面に対する、ポリゴンミラーが反射するレーザビームのライン走査による露光ドットは、等速走査（主走査方向で均一幅）となり、しかも、画像ＤＡＴＡが同一値であると、ライン全長に渡って露光ドットの光量が実質的に一定になる。

図１３に、第２実施例のレーザ駆動回路２３の構成を示す。第２実施例では、ＬＤドライバ７１は、ＬＤと機器アースとの間に、電流制御トランジスタとスイッチングトランジスタを直列に介挿し、該電流制御トランジスタのベースにサンプルホールド回路のホールド電圧を与え、非印字期間（例えば前記アンドゲート７５ａが画素クロックＰＣＬＫを出力する有効走査領域の外）にＬＤに発光通電してフォトトランジスタＰＤの受光光量信号が、光量基準信号生成回路７９が出力する基準光量信号（定電圧）に合致するように、サンプルホールド回路の出力電圧を調整して、合致した出力電圧をサンプルホールド回路で保持する。有効走査領域ではＰＷＭパルスのＨ期間（又はＬ期間）のみ、スイッチングトランジスタをオンにしてＬＤを点灯する。有効走査領域（画像印字期間）はＬＤ駆動電流がサンプルホールド回路の出力電圧で定まる一定値であるので、第２実施例では、データ変換器８０で周波数指示データＮＬＤ［１２：０］を光量補償ゲインに変換して、乗算器（増幅器）８１で画像ＤＡＴＡ［４：０］に乗算することにより、すなわちＰＷＭパルスの増幅補正により、画素クロック周波数の上昇による露光ドット光量の低下を補償する。第２実施例のその他の構成および機能は、上述の第１実施例と同様である。

図１４に、第３実施例の印字画像制御部２５の一部構成を示す。第３実施例では、１ライン露光走査上の像高０の位置を検出するために、第３の比較器８２を備え、しかもアドレスカウンタ７６ａをアップ／ダウンカウンタとし、更には、等角／等速変換テーブル７７には、有効走査領域の始点から像高０までの周波数指示データＮＬＤ（の圧縮データ）および位相指示データＤＰＨＡＳＥのみを格納している。アップ／ダウンカウンタ７６ａは、アップ／ダウン指示入力端Ｕ／ＤにＨが加わっている間はアンドゲート７５ｂが出力する有効走査領域の画素クロックをカウントアップし、入力端Ｕ／ＤにＬが加わっている間はアンドゲート７５ｂが出力する有効走査領域の画素クロックをカウントダウンする。露光ドット走査位置が像高０位置（１ラインの中央点）に達するまでは、比較器８２の出力がＨであってアンドゲート８３が、カウントアップを指示するＨをカウンタ７６ａに与えるが、露光ドット走査位置が像高０位置（１ラインの中央点）を過ぎると、比較器８２の出力がＬに転じ、アンドゲート８３が、カウントダウンを指示するＬをカウンタ７６ａに与える。これにより、アドレスカウンタ７６ａのカウントデータが、像高０位置（１ラインの中央点）の位置データ相当値までアップすると、次からダウンする。したがってこの第３実施例によっても、図９に示すように、１ラインの有効走査領域全体に渡って、画素クロックＰＣＬＫの周波数が変化する。第３実施例のその他の構成および機能は、上述の第１実施例と同様である。この第３実施例によれば、テーブル７７に格納しておくデータ量が、第１実施例の場合の半分になる。なお、この第３実施例においても、第２実施例のレーザ駆動回路２３を用いてもよい。

図１５に、第４実施例の印字画像制御部２５の一部構成を示す。第４実施例は、第３実施例の印字画像制御部２５に分周器７６ｂを加えて、有効走査領域の画素クロックＰＣＬＫを、１／Ｋ（Ｋは２以上の整数）の周波数の分周クロックに分周して、アップダウンカウンタ７６ａのカウントパルス入力端ＣＫに与え、しかも等角／等速変換テーブル７７ａの一組の周波数指示データおよび位相指示データは、１ライン上で連続するＫ個の露光ドットブロックに宛てるものとして、データ量を第３実施例の１／Ｋ、第１実施例の１／（２Ｋ）に低減したものである。この第４実施例では、１ライン上で連続するＫ個の露光ドットに同一の周波数指示データおよび位相指示データが宛てられるので、画素クロックの周波数および位相は、１ライン上で連続するＫ個の露光ドットに対して同一となる。第４実施例のその他の構成および機能は、第３実施例と同様である。

図１６に、第５実施例の印字画像制御部２５の一部構成を示す。第５実施例は、第３実施例の印字画像制御部２５の等角／等速変換テーブル７７ａの格納データを、周波数指示データおよび位相指示データに、図７のデータ変換器６９が出力する電圧指示データと同等のデータを加え、レーザ駆動回路２３（図７）内のデータ変換器６９は省略して、テーブル７７ａから読み出した電圧指示データをＤ／Ａコンバータ７０（図７）に出力する。その他の構成は第３実施例と同様である。この第５実施例の動作は、第３実施例と同様である。

図１７に、第６実施例の印字画像制御部２５の一部構成を示す。第６実施例は、第３実施例の印字画像制御部２５の等角／等速変換テーブル７７ａの格納データを、周波数指示データおよび位相指示データに、図１３のデータ変換器８０が出力する光量補償ゲインと同等のデータを加え、レーザ駆動回路２３（図１３）内のデータ変換器８０は省略して、テーブル７７ａから読み出した光量補償ゲインデータを乗算器８１（図１３）に出力する。その他の構成は第３実施例と同様である。この第６実施例の動作は、第３実施例の印字画像制御部２５（図１４）および第２実施例のレーザ駆動回路２３（図１３）と同様である。

本発明の第１実施例の複合機能フルカラー複写機の縦断面図である。図１に示す光書込みユニット５１２のレーザビーム行路を一点鎖線で示す拡大正面図である。図２に示すポリゴンミラー３４ｍｃの拡大平面図であり、反射レーザビームの走査方向を「ＬＤ光走査」と付記した一点鎖線で示す。図１に示す複写機の画像処理システムの概要を示すブロック図である。図４に示す光書込みユニット５１２の電気制御系の構成を示すブロック図である。図５に示す位相同期回路２２ｍの構成を示すブロック図である。図５に示すレーザ駆動回路２３ｍの構成を示すブロック図である。図５に示す印字画像制御部２５ｍの一部分の構成を示すブロック図である。図６に示す位相同期回路２２ｍが出力する画素クロックＰＣＬＫの、１ライン走査上の走査位置（横軸）対応の周波数変化（縦軸）を模式的に示すグラフである。画素クロックＰＣＬＫの周波数変化とレーザビームの露光走査領域との関係を模式的に示す平面図である。図６に示すＰＬＬ回路４１および位相制御分周器４６が発生する周波数逓倍パルスＶＣＬＫおよび画素クロックＰＣＬＫの波形を示すタイムチャートである。図７に示すＬＤドライバ７１に与えられるＬＤ駆動の光量基準電圧ＶＣＯＮＴの１ライン走査上の走査位置（横軸）対応の変化を模式的に示すグラフである。本発明の第２実施例で用いられるレーザ駆動回路２３ｍの構成を示すブロック図である。本発明の第３実施例で用いられる印字画像制御部２５ｍの構成を示すブロック図である。本発明の第４実施例で用いられる印字画像制御部２５ｍの構成を示すブロック図である。本発明の第５実施例で用いられる印字画像制御部２５ｍの構成を示すブロック図である。本発明の第６実施例で用いられる印字画像制御部２５ｍの構成を示すブロック図である。

符号の説明

１０：操作ボード
３００：カラー原稿スキャナ
１２０：自動原稿供給装置
２００：カラープリンタ
ＰＣ：パソコン
ＰＢＸ：交換器
ＰＮ：通信回線
２０４：帯電ローラ
２０５：転写ローラ
２０８：転写ベルト
２０９〜２１１：給紙トレイ
２１２：レジストローラ対
２１３：搬送ベルト
２１４：定着ユニット
５１２：光書込みユニット
５１４：電源装置

Claims

ポリゴンミラーおよびその鏡面にレーザビームを投射するレーザ光源を含む回転偏向器；
前記ポリゴンミラーの回転による反射レーザビームの等角速度走査を、画素クロックに同期して区切られるドットの直線に沿う等速度移動に変換するための周波数指示データによって指定される周波数のパルス信号を発生する、可変周波数のパルス発生手段；
前記パルス信号をカウントして前記パルス信号の周期の整数倍の画素クロックであって、前記等速移動への変換によりライン上のドット単位又は複数ドットのブロック単位で画素クロック周波数が段階的に切換わることによる前記移動の方向の露光ドット分布のばらつきを低減ししかも画素クロックの周期を微調整する位相指示データによって指定される位相の画素クロック、を発生する画素クロック発生手段；
前記周波数指示データおよび位相指示データを、前記直線上のドット位置に対応付けて保持するデータメモリ；
前記画素クロックをカウントして、前記直線上の前記ドットの移動位置データを発生し、前記データメモリから該移動位置データ対応の周波数指示データおよび位相指示データを読み出して前記可変周波数のパルス発生手段および画素クロック発生手段に与えるデータ読み出し手段；および、
前記画素クロックに同期して画像信号に対応して前記レーザ光源の発光を制御するレーザ駆動回路；
を備えるレーザ露光装置。
前記レーザ駆動回路は、前記周波数指示データに対応して、画素クロックの周波数が高いときにはレーザ光源の発光光量を大きくする；請求項１に記載のレーザ露光装置。
レーザ露光装置は更に、画素クロックの周波数が高いときにはレーザ光源の発光光量を大きくするための発光量指示データを格納するメモリを備え；前記レーザ駆動回路は、前記発光量指示データに対応して、画素クロックの周波数が高いときにはレーザ光源の発光光量を大きくする；請求項１に記載のレーザ露光装置。
前記レーザ駆動回路は、前記画素クロックの周波数を整数倍にしたＰＷＭパルス生成用クロックを発生する周波数逓倍手段、および、該ＰＷＭパルス生成用クロックに基づいて、前記画素クロックに同期して画像信号をＰＷＭパルスに変換するＰＷＭ手段、を含み、該ＰＷＭパルスにて前記レーザ光源の発光を制御する；請求項１乃至３のいずれか１つに記載のレーザ露光装置。
前記レーザ駆動回路は、前記周波数指示データに対応して、画素クロックの周波数が高いときには前記画像信号のレベルを高く補正してから、補正したレベルをＰＷＭパルスに変換する；請求項４に記載のレーザ露光装置。
前記データ読み出し手段は、前記直線上の前記ドットの移動位置データを発生するアップ／ダウンカウンタ、および、前記ドットが前記直線上の移動範囲の中央点より前のときは前記アップ／ダウンカウンタをアップカウントとダウンカウントの一方に指定し、中央点以降のときは他方に指定するアップ／ダウン制御手段を含み；前記メモリ手段は、前記一方のカウント期間の前記指示データのみを格納する；請求項１乃至５のいずれか１つに記載のレーザ露光装置。
前記データ読み出し手段は、前記画素クロックの分周パルスをカウントする；請求項１乃至６のいずれか１つに記載のレーザ露光装置。
前記画素クロック発生手段は、前記可変周波数のパルス発生手段が発生するパルス信号をカウントする第１および第２のカウント手段および前記画素クロックを出力するクロックレベル保持手段を含み、一方のカウント手段が設定値をカウントすると前記クロックレベル保持手段の保持レベルを切り換えるとともに他方のカウンタによる前記位相指示データ対応値のカウントを開始し、該対応値をカウントすると前記クロックレベル保持手段の保持レベルを切り換えるとともに前記一方のカウンタによる前記設定値のカウントを開始する；請求項１乃至７のいずれか１つに記載のレーザ露光装置。
請求項１乃至８のいずれか１つに記載のレーザ露光装置；
前記レーザ露光装置の前記反射レーザビームが照射されこれにより画像信号に対応する静電潜像を形成する感光体；
前記静電潜像を、トナー像に顕像化する現像器；および、
前記トナー像を、直接に又は中間転写体を介してから、用紙に転写する転写手段；を備える画像形成装置。
前記感光体および現像器はそれぞれ複数であって；前記レーザ露光装置は、前記レーザ光源，画素クロック発生手段，周波数指示データ，位相指示データおよびレーザ駆動回路を複数系統有して各反射レーザビームを各感光体に投射し；前記転写手段は、各現像器が顕像化したトナー像を同一の用紙に重ねて転写する；請求項９に記載の画像形成装置。
画像形成装置は中間転写ベルトを有し；前記複数の感光体は該中間転写ベルトの移動方向にタンデムに分布し；前記転写手段は、前記トナー像を前記中間転写ベルトに転写する手段および中間転写ベルトから用紙に転写する手段を含む；請求項１０に記載の画像形成装置。
前記感光体はＢｋ，Ｃ，ＭおよびＹの各色作像用の各感光体を含み；前記現像器は各感光体にＢｋ，Ｃ，ＭおよびＹの各色トナー像を形成する；請求項１０又は１１に記載のフルカラー画像形成装置。
更に、外部から与えられる書画情報を画像データに変換するコントローラ；および、前記画像データを前記画像形成装置による画像形成に適合する画像信号に変換する画像データ処理装置；を備える、請求項９乃至１２のいずれか１つに記載の画像形成装置。
請求項９乃至１２のいずれか１つに記載の画像形成装置；光学系により投影される画像を表す画像データを発生する画像読み取り装置；および、前記画像データを前記画像形成装置による画像形成に適合する画像信号に変換して前記画像形成装置に与える画像データ処理装置；を備える複写装置。
更に、外部から与えられる書画情報を画像データに変換して前記画像データ処理装置に与えるコントローラ；を備える請求項１４に記載の複写装置。