JP4807987B2 - 気密封止パッケージおよび光サブモジュール - Google Patents

気密封止パッケージおよび光サブモジュール Download PDF

Info

Publication number
JP4807987B2
JP4807987B2 JP2005258474A JP2005258474A JP4807987B2 JP 4807987 B2 JP4807987 B2 JP 4807987B2 JP 2005258474 A JP2005258474 A JP 2005258474A JP 2005258474 A JP2005258474 A JP 2005258474A JP 4807987 B2 JP4807987 B2 JP 4807987B2
Authority
JP
Japan
Prior art keywords
substrate
cap
optical
groove
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005258474A
Other languages
English (en)
Other versions
JP2007073711A (ja
Inventor
泰彦 中西
育生 小川
正樹 神徳
啓 渡邉
栄伸 廣田
雅弘 柳澤
靖之 井上
泰彰 橋詰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2005258474A priority Critical patent/JP4807987B2/ja
Publication of JP2007073711A publication Critical patent/JP2007073711A/ja
Application granted granted Critical
Publication of JP4807987B2 publication Critical patent/JP4807987B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は、気密封止パッケージおよび光サブモジュールに関し、より詳細には、超小型で、光半導体素子等の光素子用の気密封止パッケージおよび光サブモジュールに関する。
近年、高度情報化に伴い大容量の情報を伝達したいという要望から、高速で大容量の情報が伝達可能な光通信システムが注目されている。このような光通信システムを一般に普及させるためには、安価で信頼性の高い光モジュールが必要とされる。
この光モジュールを実現する技術の一つに平面光導波路(PLC:Planer Lightwave Circuit)などの光導波路部と、発光素子や受光素子などの光半導体素子をモジュール化し、その集合体を光モジュールとする構成がある。
このような光モジュールの構成方法は特許文献1に記載されている。特許文献1では、光導波路サブモジュールの一方端には発光素子サブモジュールが、もう一方端には受光素子サブモジュールが接続されている。
この光サブモジュール内には、光半導体素子や光ファイバ等の光学素子が実装されている。光半導体素子は、湿気等により特性が劣化する問題がある。そのためこれらの光学素子は気密封止パッケージする必要がある。
気密封止パッケージを作成する従来方法として、金属パッケージを用いたシーム溶接が挙げられる。シーム溶接では、十分な気密性を有したパッケージを作成することが可能であるが、光ファイバ入出力部を有した光デバイスでは、光ファイバの材質がガラスであるため、特に光ファイバ入出力部についてシーム溶接を適用することができない。従って、光ファイバ入出力部を有した光デバイスに対して、単にシーム溶接を適用することはできない。
一方、光ファイバ入出力部を有した光デバイスにおける他の気密封止法では半田封止が挙げられる。しかしパッケージ内の光半導体素子の金属配線に特別な工程が必要となることや、パッケージ内に挿入する光ファイバにメタライズド光ファイバを用いる必要があり、コーティングコストがかかるばかりか、工程が複雑になるといった問題があった。
そこで、特許文献2では、光ファイバとパッケージおよびスリット状の切り欠き部が形成された封止用金属板、金属製の蓋を低融点ガラスにより、封止することが提案されている。この提案では、光ファイバ部を保護するガラスパイプ中に光ファイバを該光ファイバの先端部がガラスパイプから外へと出るように挿通させ、ガラスパイプをパッケージに形成されたパイプ溝に、外へと出た光ファイバの先端部が切り欠き部を通るようにして配置する。次いで、封止用金属板と金属製の蓋とをシーム溶接後、上記切り欠き部に低融点ガラスを入れ、この低融点ガラスを部分加熱することにより、光ファイバ入出力部のみ低融点ガラスで気密封止を行っている。
特許第2763928号明細書 特許第2616668号明細書
さて、特許文献2に記載されている低融点ガラス封止では、金属と低融点ガラスと光ファイバの熱膨張率の違いから、光ファイバ入出力部を気密封止することができる。しかしながら特許文献2では、低融点ガラス封止を行っているのは、光ファイバ入出力部のみであり、封止用金属板においてシーム溶接も行っており、二度手間である。またガラスパイプ作製やガラスパイプを把持する部分の加工工程など複雑な工程をも必要とする。
集積化PLCを実現するには、光サブモジュールには、超小型であること、が求められる。特許文献2では、シーム溶接を用いることから、溶接部を高温にする必要があり、光半導体素子の特性に悪影響を与えない構造が必要であり、パッケージの小型化に支障がある。
さらには、半導体レーザと光ファイバの位置合わせにおいて、光ファイバ左右高さ方向の位置決めとなるものがなく、アクティブアライメントをする必要があり、量産性においても問題がある。
上述のように特許文献2では、低融点ガラスによる封止は、光ファイバの入出力部でのみ行っている。
低融点ガラスは、パッケージに使われる金属や、光ファイバと熱膨張係数が異なり、その順番は一般に、パッケージ>低融点ガラス>光ファイバとなる。低融点ガラスを溶融し冷却工程において外側の金属から圧縮が始まり、熱膨張係数の差異による強い圧縮力が生じる。これにより、パッケージと光ファイバとは強く密着され光デバイスの信頼性確保に十分な気密封止が行われる。このように低融点ガラスを用いた気密封止接着は熱膨張係数の差異を利用できる特殊な構造が必要であり、汎用な気密封止材として用いるのは困難であった。
本発明は、このような課題に鑑みてなされたものであり、その目的とするところは、複雑な工程を要さず、安価で、光半導体素子用に超小型化が可能な気密封止パッケージおよび光サブモジュールを提供することにある。
本発明は、このような目的を達成するために、請求項1記載の発明は、非透湿性を有する材料からなり、平面状である基板と、非透湿性を有する材料からなり、第1の面において、所定の領域を囲むように形成された凸部を有するキャップと、前記凸部の表面に形成された第1の酸化皮膜と、前記基板の第2の面において、前記キャップと前記基板との実装の際に、前記第1の酸化皮膜と接する領域に形成された第2の酸化皮膜とを備え、前記実装時に、前記基板と前記キャップとが低融点ガラスにより接合することにより、気密封止された空間を形成することを特徴とする。
請求項2記載の発明は、非透湿性を有する材料からなり、平面状である基板と、非透湿性を有する材料からなり、第1の面において、所定の領域を囲むように形成された凸部を有するキャップと、前記キャップと前記基板との実装の際に、前記凸部を嵌めることができるように、前記基板を縁取るように形成されたトレンチとを備え、前記実装時に、前記基板と前記キャップとが低融点ガラスにより接合することにより、気密封止された空間を形成することを特徴とする。
請求項3記載の発明は、請求項1または2記載の発明において、前記低融点ガラスは、低温でガラス化する材料であることを特徴とする。
請求項4記載の発明は、請求項1乃至3のいずれかに記載の気密封止パッケージと、前記基板の第2の面の領域であって、前記気密封止パッケージの前記空間内に位置する光半導体素子搭載部と、前記基板に形成された、前記光半導体素子搭載部から、前記空間の外側へと伸びるV溝と、前記V溝上に搭載された光波伝達手段と、前記光波伝達手段と光学的に結合するように前記光半導体素子搭載部に搭載された光半導体素子とを備えることを特徴とする。
請求項5記載の発明は、請求項4記載の発明において、前記キャップは、前記基板のV溝部と面対称の位置に形成された溝を有することを特徴とする。
請求項6記載の発明は、請求項4または5記載の発明において、前記基板は、前記基板のある端から前記光半導体搭載部を含んだ領域までの領域であって、該領域が平坦であり所定の幅を有する領域である平坦部と、前記平坦部に形成された、前記光半導体素子に電気的に接続されるメタル配線とを有することを特徴とする。
請求項7記載の発明は、請求項4乃至6のいずれかに記載の発明において、前記光波伝達手段の、パッケージ端面および前記光半導体素子側の端面の少なくともいずれか一方は斜めにカットされていることを特徴とする。
請求項8記載の発明は、請求項4乃至7のいずれかに記載の発明において、前記光半導体素子搭載部の一部にも、前記V溝が形成されている。
請求項9記載の発明は、請求項4乃至8のいずれかに記載の発明において、前記V溝に配置された前記光波伝達手段の頂点高さが、前記基板の頂点高さより低く、前記トレンチの底面より高いことを特徴とする。
請求項10記載の発明は、請求項4乃至9のいずれかに記載の発明において、前記V溝と前記トレンチの交差部にトレンチ方向に形成された溝をさらに備え、前記溝の底部の高さは、前記V溝と前記光波伝達部との接点よりも低い高さであることを特徴とする。
請求項11記載の発明は、請求項4乃至10のいずれかに記載の発明において、前記光波伝達部は、光ファイバであることを特徴とする。
請求項12記載の発明は、請求項4乃至10のいずれかに記載の発明において、前記光波伝達部は、光導波路であることを特徴とする。
以上説明したように、本発明によれば、基板とキャップとを封止する際に、一度の加熱で気密封止を行うことができるので、複雑な工程を行わず、安価に気密封止パッケージを実現することが可能である。
以下、図面を参照して本発明の実施形態を詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
(第1の実施形態)
図1(a)は、本実施形態に係る、気密封止パッケージの組立て前の斜視図である。
図1(a)において、シリコン等の材料からなる平面矩形状の基板11およびキャップ14の上面には、酸化皮膜12が形成されている。酸化皮膜12は熱酸化法等により基板11およびキャップ14に形成されている。なお、本実施形態では、基板11は、平面矩形状であるが、これに限定されず、平面形状であればいずれの形状であっても良く、気密封止パッケージが実装される光回路の設計に応じてその形状を決めればよい。
キャップ14は、シリコン等の材料からなる下向き凹型の部品である。本明細書において、「下向き凹型」とは、キャップ14の基板11への実装面において、凹部を有する形状である。基板11上の、封止すべき部材を上記凹部に含まれるようにキャップ14を基板11に実装することにより、上記凹部の壁面および底面によって、上記実装時に、基板上の封止すべき部材を外部から遮断することができる。すなわち、本実施形態で重要なことは、キャップ14の実装面に凹部を形成することではなく、上記凹部の縁部分(凸部とも呼ぶ。すなわち、図1(b)では、凸部15)と縁部分に囲まれた領域(凹部の底面)とを用いて、実装時に基板11上の封止すべき部材を封止することにある。よって、キャップ14の実装面に凹部を形成するだけでなく、上記実装面に、所定の領域を囲むようにして凸部を形成したものも、「下向き凹型」に含まれる。なお、上記凹部の大きさは、実装時に、基板11上の封止すべき部材を全て含むのに十分な大きさを有している。
なお、本実施形態では、凸部15の先端の形状は、台形状であるが、この形状に限定されず、適切に基板11の実装面と接することができる形状であればいずれの形状であっても良い。
基板11の、上記実装時にキャップ14の凹部15と接する領域には、酸化皮膜12が形成されており、該酸化皮膜12上には、スクリーン印刷等によりパターン化された、低融点ガラス13が配置されている。すなわち、基板11上の、キャップ14のとの接着部に、低温でガラス化する材料としての低融点ガラス13が配置されている。よって、キャップ14の、基板11との接着部である凸部15の表面には、酸化皮膜12が形成されている。なお、低融点ガラス13は、粉末状、ペースト状、プリフォーム状等のものを用いれば良い。
なお、基板11およびキャップ14の材料としては、上記シリコンに限らずガラスやセラミック等によって作製してもよい。また、基板11およびキャップ14の材料としては、非透湿性を有し、精密な加工が可能である材料によって作製することが望ましい。さらに、低融点ガラス13は上記キャップ14接着面にパターン化してもよい。その際は、キャップ14上に形成された酸化皮膜12上に低融点ガラス13を配置すれば良い。
図1(b)は、図1(a)のa−b面の断面図であって、組立て後のパッケージの断面図である。
基板11上へのキャップ14の設置(実装)は、上記基板11上面(基板11の実装面)およびキャップ14下面(キャップ14の実装面)にマーカ(不図示)を作製し、画像認識等により位置を合わせ、パッシブアライメントにより行われる。マーカには基板11やキャップ14、低融点ガラス13のエッジ部を利用してもよい。また基板11上へのキャップ14の実装は1個ずつだけではなく、複数個またはウェーハ毎の実装を行い、接着後ダイシング等により1個ずつ切り離してもよい。
基板11にキャップ14を設置後、適切な力でキャップ14を押下しながら、加熱する。この加熱は、キャップ14が設置された基板11をホットプレート上に載せることによって行えば良い。この加熱により低融点ガラス13は溶融し、キャップ14の凹部内部と基板11の上面とが気密封止される。すなわち、低融点ガラス13により、キャップ14と基板11とは接着され、それと共に、基板11の上面と、凸部15と、キャップ14の凸部の底面とに囲まれた領域は、気密封止される。
このような構成により、一度の加熱で気密封止パッケージが完成する。従って、複雑な工程を行わなくても、気密性の高いパッケージを実現することができるので、低コストで光半導体素子用超小型機密封止パッケージを作製することができる。
また、基板11およびキャップ14の表面に形成している酸化皮膜12は自然発生的なものでないため、下地となる材料との密着性が強固であり、下地部との界面での剥離はありえない。基板11およびキャップ14材料がシリコンであった場合、酸化皮膜はSi−O,Si−O−Naなどが広がった組成のものであるが、きわめて高い吸水性のため直ちに水和を生じて表面にSi−OH基が形成される。したがってガラス表面は極性が強い。低融点ガラス13に極性の強いものを用いた場合、強固な接着性を有するため多少熱膨張係数の差異があっても剥離が生じない。
すなわち、本実施形態では、基板11とキャップ14との接着界面に酸化皮膜を有しているので、表面エネルギーが高くなり、優れた接着強度を得ることができる。よって、基板とキャップとの熱膨張係数が異なる場合も、低融点ガラスのみで良好な気密封止パッケージを実現することが可能となる。
(第2の実施形態)
図2(a)は、本実施形態に係る、気密封止パッケージの組立て前の斜視図である。
図2(a)において、シリコン等の材料からなる平面矩形状の基板11の上面には、基板11を縁取るトレンチ21が形成されている。このトレンチ21は、基板11にキャップ14が(配置)実装されたときに、凸部15を嵌めることができるように形成されている。このために、トレンチ21の幅は、凸部15の表面の幅よりも少なくとも大きく設定されている。
なお、本明細書において、「嵌める、嵌まる」とは、図11(a)に示すように、凸部15とトレンチ21との形状が合い、凸部15がちょうどトレンチ21に嵌まる(嵌合する)ことを含む。また、図11(b)に示すように、凸部15がトレンチ21に遊びを持った状態で嵌まることも含む。さらに、図11(c)に示すように、凸部15がトレンチ21に嵌まりきらない場合も含む。
トレンチ21はウェットエッチングやドライエッチングによって高精度に形成されている。トレンチ21上には低融点ガラス13が設置されており、低融点ガラス13は粉末状,ペースト状,プリフォーム状等のものを接着部に配置する。またはスクリーン印刷等によりパターン化する。また低融点ガラスは上記キャップ14接着面にパターン化してもよい。
図2(b)は、図2(a)のc−d面の断面図であって、組立て後のパッケージの断面図である。
基板11上へのキャップ14の設置(実装)は、上記基板11上面(基板11の実装面)およびキャップ14下面(キャップ14の実装面)にマーカ(不図示)を作製し、画像認識等により位置を合わせ、パッシブアライメントによりキャップ14の凸部15が上記基板11上のトレンチ21に嵌まるように設置する。マーカはトレンチ21や基板11キャップ14、低融点ガラス13のエッジ部を利用してもよい。また基板11上へのキャップ14の実装は1個ずつだけではなく、複数個またはウェーハ毎の実装を行い、接着後ダイシング等により1個ずつ切り離してもよい。
基板11にキャップ14を設置後、適切な力でキャップ14を押下しながら、加熱する。この加熱は、キャップ14が設置された基板11をホットプレート上に載せることによって行えば良い。これにより低融点ガラス13は溶融し、キャップ14凹型内部が気密封止される。すなわち、低融点ガラス13により、キャップ14と基板11とは接着され、それと共に、基板11の上面と、凸部15と、キャップ14の凸部の底面とに囲まれた領域は、気密封止される。
このような構成により、一度の加熱で気密封止パッケージが完成する。従って、複雑な工程を行わなくても、気密性の高いパッケージを実現することができるので、低コストで光半導体素子用超小型機密封止パッケージを作製することができる。
さて、基板11およびキャップ14が同一素材で構成され,その素材がシリコンやセラミックであった場合,熱膨張率は基板11=キャップ14<低融点ガラス13となる。そのため低融点ガラス13を溶融後の冷却中に低融点ガラス13が基板11およびキャップ14より早く圧縮し,キャップ14が低融点ガラス13に強く圧縮し接着される。一方、低融点ガラス13と基板11との封着部は冷却時に剥離する方向に力が働くが,基板11と低融点ガラス13の接着面積に比べ,基板11とキャップ14間は極めて薄いため剥離力より接着力が勝る。
すなわち,本実施形態では,基板11上に形成されたトレンチ21に凸部15が嵌められているので,この接着部の噛み合わせ構造において,接着面積を広く取れ,さらに気密封止構造自体が超小型であることから熱膨張率の違いによる影響をあまり受けずに,低融点ガラスのみで良好な気密封止パッケージを実現することが可能となる。
(第3の実施形態)
図3(a)は、本実施形態に係る、気密封止パッケージされる光サブモジュールの組立て前の斜視図である。
図3(a)において、シリコン等の材料からなる平面矩形状の基板11の上面には、基板11を縁取るトレンチ21が形成されている。トレンチ21はウェットエッチングやドライエッチングによって高精度に形成されている。トレンチ21上には低融点ガラス13が設置されており、低融点ガラス13は粉末状,ペースト状,プリフォーム状等のものを接着部に配置する。またはスパッタ等によりパターン化する。基板11の上面中央部には光半導体素子31が実装されており、光半導体素子31は、基板11の上面に形成されたメタル32に接続されている。メタル32は蒸着等により形成されている。
光半導体素子31は基板11上面に記されたマーカ(不図示)により画像認識を用いたパッシブアライメントにより実装される。基板11の上面にはV溝33が、光半導体素子31の出射端から基板11の端まで形成されている。V溝33はウェットエッチングやドライエッチング等により形成される。V溝33上には被覆を剥いた光ファイバ素線(短尺光ファイバ)34が設置されており、光ファイバ素線34は光半導体素子31と光学的に接続されている。この光ファイバ素線34は、V溝33に配置されることにより基板11に実装されたときに、一方の端面が光半導体素子31に最も近づいたときの位置から、V溝33に沿った距離であって、基板11の端までの距離よりも短い長さである。すなわち、光ファイバ素線34は、基板11への実装時に、基板11の端側の端面が、基板11の端から飛び出ない程度の長さを有する。
キャップ14は、シリコン等の材料からなる下向き凹型の部品である。キャップ14の凹部には上記光半導体素子31が入る高さと広さを有する。すなわち、封止すべき部材を収めることができる高さと広さを有する。また低融点ガラスは上記キャップ14接着面にパターン化してもよい。キャップ14には、基板11のV溝33と面対称の位置に溝35を形成してもよい。この溝35により、光ファイバ素線34がV溝33に配置された場合の光ファイバ素線34の上面位置が、トレンチ21の底面よりも高い場合に、凸部15をトレンチ21に適切に嵌め込むことが可能となる。よって、光ファイバ素線34がV溝33に配置された場合の光ファイバ素線34の上面位置が、トレンチ21の底面よりも低い場合は、溝35は形成しなくても良い。
上記溝35はウェットエッチングやドライエッチング等により形成される。
図3(b)は、図3(a)のe−f面の断面図であって、組立て後のパッケージの断面図である。また、図3(c)は、図3(a)のg−h面の断面図であって、組立て後のパッケージの断面図である。
基板11上へのキャップ14の設置(実装)は、上記基板11上面(基板11の実装面)およびキャップ14下面(キャップ14の実装面)にマーカ(不図示)を作製し、画像認識等により位置合わせ、パッシブアライメントによりキャップ14の凸部15が上記基板11上のトレンチ21に嵌められるように設置する。マーカにはトレンチ21や基板11キャップ14、低融点ガラス13のエッジ部を利用してもよい。また基板11上へのキャップ14の実装は1個ずつだけではなく、複数個またはウェーハ毎の実装を行い、接着後ダイシング等により1個ずつ切り離してもよい。
基板11にキャップ14を設置後、適切な力でキャップ14を押下しながら、加熱する。この加熱は、キャップ14が設置された基板11をホットプレート上に載せることによって行えば良い。これにより低融点ガラス13は溶融し、キャップ14凹型内部が気密封止される。すなわち、低融点ガラス13により、キャップ14と基板11とは接着され、それと共に、基板11の上面と、凸部15と、キャップ14の凸部の底面とに囲まれた、光半導体素子31が形成された領域は、気密封止される。
このような構成により、一度の加熱で気密パッケージされている光サブモジュールが完成する。従って、複雑な工程を行わなくても、気密性の高いパッケージを実現することができるので、低コストで光半導体素子用超小型機密封止パッケージを作製することができる。
また、光ファイバ素線34は、基板11のV溝33の溝の2つの壁面およびキャップ14に形成された溝35の上面により三点支持されているため、光ファイバ素線34の横および高さ方向の軸ずれが生じない。よって、光ファイバ素線34のパッシブアライメントが可能であり、量産性に優れている。図3(c)において、メタル32が配線されているトレンチ21にキャップ14の凸部が嵌められている場合、メタル32は非常に薄膜であり、その膨張は無視することができる。またメタル32は蒸着等によって形成されているため、その密着性は強固である。基板11およびキャップ14がシリコンやセラミックであった場合、熱膨張係数は基板11>低融点ガラス13となる。そのため低融点ガラス13を溶融後の冷却中に基板11が低融点ガラス13より早く圧縮する。低融点ガラス13の粘性が高く、トレンチ21にキャップ14の凸部を嵌めた構造では、基板11が低融点ガラス13および低融点ガラス13を介してキャップ14の凸部を圧縮するため、密着性が高い状態で接着される。
すなわち、本実施形態では、基板11上に形成されたトレンチ21に凸部15を嵌合させているので、この接着部の噛み合わせ構造において、熱膨張係数の差異から生じる圧縮力を利用して高い密着性実現することができる。よって、基板とキャップとの熱膨張係数が異なる場合も、低融点ガラスのみで良好な気密封止パッケージを実現することが可能となる。
図3では、トレンチ21は基板11を縁取るように形成しているが、図4(a)に示すように、上記基板11の一部を、平坦部41のようにしても良い。図4(b)は、図4(a)のi−j面の断面図であって、組立て後のパッケージの断面図である。また、図4(c)は、図4(a)のk−l面の断面図であって、組立て後のパッケージの断面図である。
本明細書において、「平坦部」とは、基板11のある端から光半導体素子31が形成されている領域までの所定の幅を持った領域であって、平坦となっている領域である。よって、平坦部41は、基板11の底面から光半導体素子31が実装されている部位までの高さと、基板11の底面から平坦部41の基板11の端面側の領域までの高さを揃えており、トレンチ21の底面と同じ高さである。メタル32を平坦部41に形成すると、メタル32が直線的に形成でき、断線の可能性が低い信頼性の高い配線となり、好ましい。
なお、平坦部41を形成する場合、平坦部41にはトレンチ21が形成されていないが、平坦部41の、実装時に凸部15と接触する部分には低融点ガラス13が配置されているので、平坦部41においても良好に気密封止を行うことができる。
なお、本実施形態において、平坦部とは、基板11のある端から光半導体素子31が形成されている領域までの所定の幅を持った領域が平坦であることが重要であり、平坦部における、基板11の裏面から上面までの高さが、平坦部のいずれの部分においても一致している必要は必ずしも無い。すなわち、平坦部は、対象となる領域が平坦であれば、平坦部の、光半導体素子31側の高さと、基板11の端側の高さとが異なっていても良い。その場合、平坦部41は、スロープ状になっている。
図3では、光ファイバ素線34の基板11側への端面を垂直としているが、図5(a)に示すように、斜めにした斜面部51のようにしてもよい。図5(b)は、図5(a)のm−n面の断面図であって、組立て後のパッケージの断面図である。斜面部51は、完成した気密封止光サブモジュールの端面を斜めにダイシングすること等により形成する。よって、基板11の光ファイバ素線34側の端面と、光ファイバ素線34の、光半導体素子31と接続している端面ではない方の端面とは、斜面となる。このように、基板11の、光ファイバ素線34側の端面に斜面部51を形成すると、気密封止光サブモジュールと端面接続するデバイスとの反射光が気密封止光サブモジュールへ入射せず、好ましい。
図3では、光ファイバ素線34と光半導体素子31の光学的接続点において光ファイバ素線34を垂直としているが、図6(a)、(b)に示すように、光ファイバ素線34の端面を斜めに加工した光ファイバ素線斜め端面61のようにしてもよい。
図6(b)は、図6(a)のo−p面の断面図であって、組立て後のパッケージの断面図である。光ファイバ素線34の、光半導体素子31との接続側の端面を斜め端面として
光ファイバ素線斜め端面61を形成すると、光半導体素子31と光ファイバ素線34とによる反射光が光半導体素子31に入射せず、好ましい。
またV溝33を光半導体素子31が実装されている部位の一部にも延長した延長部位62を形成した場合、光ファイバ素線斜め端面61の先端部を、延長部位62に挿入することで、光ファイバ素線34と光半導体素子31が近接することができ、接続損失が低下し好ましい。
なお、本明細書において、「延長部位」とは、本来、光半導体素子31が配置される領域の一部の領域であり、延長部位61は、V溝33の、光半導体素子31側の端を、上記一部の領域まで延長するようにV溝33を形成することによって、形成される。よって、V溝33を形成する際に、後に光半導体素子31が形成される領域の一部までV溝33を形成することによって、上記一部が延長部位62となる。
なお図3では、光ファイバ素線34をV溝33上に実装した際に、光ファイバ素線34の頂点(光ファイバ素線34の上面)は基板11の表面よりも高い位置に位置しているが、それに限定しない。例えば、図7(a)に示すように、上記頂点の位置が、トレンチ21の底面より高く基板11表面より低い位置に位置するように実装してもよい。この場合は、上記頂点は、基板11の表面よりも低い位置に位置しているので、キャップ14に溝35を設ける必要はない。図7(b)は、図7(a)のq−r面の断面図であって、組立て後のパッケージの断面図である。また、図7(c)は、図7(a)のs−t面の断面図であって、組立て後のパッケージの断面図である。
図7(c)から分かるように、この場合でも、光ファイバ素線34は、基板11のV溝33の溝の2つの壁面およびキャップ14の凸部15の上面により三点支持されているため、光ファイバ素線34の横および高さ方向の軸ずれが生じない。よって、光ファイバ素線34のパッシブアライメントが可能であり、量産性に優れている。
なお図3では、メタル32を基板11上に配線しているが、図8(a)、(b)に示すように、光半導体素子31の配線をキャップの裏面をつたい、キャップの表面に出るようにしてもよい。図8(b)は、図8(a)のu−v面の断面図であって、組立て後のパッケージの断面図である。
図8(a)に示すように、メタル81をトレンチ21の底部まで配線する。図8(a)、(b)に示すように、キャップ82にスルーホール83を形成し、キャップ82の表面、裏面、およびスルーホール83に渡ってメタル84を配線する。メタル81とメタル84は半田バンプ85によって電気的に接続され、光半導体素子31は外部機器と信号のやり取りを行う。半田パンプ85のリフロー温度は光半導体素子31のリフロー温度より高く設定しておく。スルーホール83は、DRIE等により形成する。
本実施形態では、トレンチを有する気密封止パッケージ内に光半導体素子を設け、さらに、V溝を形成して、該V溝から光ファイバ素線を配置することによって光サブモジュールを作製している。この気密封止パッケージとして、第1の実施形態にて説明した、酸化皮膜を用いる形態であっても、本実施形態と同様にして光サブモジュールを作製することができる。
(第4の実施形態)
図9は、本実施形態に係る、気密封止パッケージされる光サブモジュールの組立て前の斜視図において、V溝33とトレンチ21の交差点における基板11の拡大図である。
本実施形態では、トレンチ21とV溝33の交差点において、トレンチ21の平行方向に、トレンチ方向溝91を形成している。
基板11上にV溝33を形成し、V溝33上に光ファイバ素線34を形成する構造では、光ファイバ素線34の下部のV溝33に低融点ガラス13を充填するのに、光ファイバ素線34を実装する前に低融点ガラス13を充填させる必要がある。
本実施形態では、トレンチ21及びトレンチ方向溝91を形成し、トレンチ21およびトレンチ方向溝91上に低融点ガラス13を配置する。次いで、V溝33に光ファイバ素線34を配置する。この光ファイバ素線34上にも低融点ガラス13を配置して、キャップ14を実装し、加熱溶融し適切な力でキャップ14を押下する。トレンチ21とトレンチ方向溝91を形成している場合、トレンチ21が溶融した低融点ガラス13を接着部以外への漏れを防ぐ。またキャップ実装時に行うキャップ14を押下する適切な力を利用し、キャップ14を介した力が溶融した低融点ガラス13に伝わり、トレンチ方向溝91に低融点ガラス13が密に充填され、十分な気密性が確保される。また、トレンチ方向溝91にあった低融点ガラス13は、溶融により流動してV溝33の底部と光ファイバ素線34の底部との間に潜り込む。よって、低融点ガラス13により、光ファイバ導入部であっても、十分な気密性を確保することができる。上記トレンチ方向溝91はウェットエッチングやドライエッチング等により形成される。
本実施形態では、低融点ガラス13の配置の仕方は、光ファイバ素線34をV溝33に配置する前に予めトレンチ方向溝91に配置しているが、これに限定されない。例えば、V溝33に光ファイバ素線34を配置した後に、トレンチ21、トレンチ方向溝91および光ファイバ素線34上に低融点ガラス13を配置するようにしても良い。
なお、本実施形態では、V溝33の底面の位置と、トレンチ方向溝91の底面の位置とが同じになっているが、これに限定されない。本実施形態において重要なことは、トレンチ方向溝91に配置された低融点ガラス13を、溶融により光ファイバ素線34の底面側とV溝33の底面との間に流動させることである。よって、この流動が達成できる位置関係であれば、いずれの位置関係であっても良い。すなわち、図10から分かるように、トレンチ方向溝91の底部102の位置が、光ファイバ素線34とV溝33との接点101a、101bよりも低い位置になれば良い。このような位置関係であれば、トレンチ方向溝91に配置された低融点ガラス13は加熱されることにより溶融すると、トレンチ方向溝91とV溝33との交差点では、トレンチ方向溝91に配置された低融点ガラス13は、光ファイバ素線34の、接点101a、101bよりも下側とV溝33の底部との間に流動していく。
なお、図10において、符号103は、基板11の表面であり、符号104は、トレンチ21の表面である。
(第5の実施形態)
第3および第4の実施形態では、光半導体素子31と接続する光ファイバとして、短尺の光ファイバである、光ファイバ素線を用いることによって、所望の位置に配置可能な、単体の光サブモジュールを実現しているが、これに限定されない。例えば、光ファイバ素線の代わりに、長尺の光ファイバを用いても良い。また、別個の回路からの光ファイバを、V溝33に配置して、気密封止パッケージするようにしても良い。
また、上述の実施形態では、光波伝達手段として光ファイバを用いているがこれに限定されない。本明細書において、「光波伝達手段」とは、導波路や光ファイバなど、光を伝達する手段を指す。
以下において、光波伝達手段として光導波路を用いる形態について説明する。
図12(a)は、本実施形態に係る、気密封止パッケージされる光サブモジュールの組み立て前の斜視図である。
図12(a)において、シリコン等の材料からなる平面矩形上の基板11の上面には、基板11を縁取るトレンチ21が形成されている。トレンチ21上には低融点ガラス13が設置されており、低融点ガラス13は粉末状、ペースト状、プリフォーム状等のものを接着部に配置する。基板11の上面中央部には光半導体素子31が実装されており、光半導体素子31はメタル32に接続されている。
光半導体素子31は、基板11上面に記されたマーカ(不図示)により画像認識を用いたパッシブアライメントにより実装される。基板11の上面にはV溝33が、光半導体素子31の出射端から基板11の端まで形成されている。V溝33の中央部には反射面123が形成されている。反射面123上にはメタルや誘電体多層膜がスパッタ等により形成されている。
図13は、本実施形態に係る、キャップ14の裏面斜視図である。
図13において、キャップ14は、シリコン等の材料からなる下向き凹型の部品である。キャップ14の凹部には上記光半導体素子31が入る高さと広さとを有する。すなわち、封止すべき部材を収めることができる高さと広さを有する。キャップ14の中央部からキャップ14の端まで光導波路121が形成されている。光導波路121は、キャップ14を基板11に実装した際に、反射面121を介して光導波路121と光半導体素子31とが光学的に接続する位置に光導波路121の端面が位置するように、キャップ14の中央部側端面まで形成される。すなわち、光導波路121は、キャップ14上に形成された支持部122および凸部15上に形成されることになる。凹部を形成する際に、光導波路121を形成するため光導波路121下部のキャップ14はエッチング等による加工はされない。この加工されない部分が支持部122となる。光導波路121はFHDやCVD等により作製される。また低融点ガラス13は上記キャップ14接着面にパターン化してもよい。
なお、本実施形態では、凹部を形成する際に、凹部内の、光導波路121を形成すべき領域にエッチングを行わないことによって支持部122を形成しているが、これに限定されない。例えば、凹部を形成した後に、凹部内の、光導波路121が形成されるべき領域に改めて支持部122を形成しても良い。
図12(b)は、図12(a)のw−x面の断面図であって、組み立て後のパッケージの断面図である。また、図12(c)は、図12(a)のy−z面の断面図であって、組み立て後のパッケージの断面図である。
基板11上へのキャップ14の設置(実装)は、上記基板11上面(基板11の実装面)およびキャップ114下面(キャップ14の実装面)にマーカ(不図示)を作製し、画像認識等により位置を合わせ、パッシブアライメントによりキャップ14の凸部15が上記基板11上のトレンチ21に、またキャップ14の光導波路121が上記基板11上のV溝33に嵌められるように設置する。マーカにはトレンチ21や基板11、キャップ14、低融点ガラス13のエッジ部を利用してもよい。また基板11上へのキャップ14の実装は1個ずつだけではなく、複数個またはウェーハ毎の実装を行い、接着後ダイシング等により1個ずつ切り離してもよい。
基板11にキャップ14を設置後、適切な力でキャップ14を押下しながら、加熱する。この加熱は、キャップ14が設置された基板11をホットプレート上に載せることによって行えば良い。これにより低融点ガラス13により、キャップ14と基板11とは接着され、光半導体素子31が形成された領域は、気密封止される。
このような構成により、一度の加熱で気密封止パッケージされている光サブモジュールが完成する。光導波路と反射面を別工程で作製しているため、基板とキャップの実装と同時に跳ね上げミラー機能を実現できる。また光ファイバ素線34を実装する工程を省くことができる。従って、複雑な工程を行わなくても、気密性の高い、表面実装用光半導体素子に適したパッケージを実現することができる。
図12(a)〜(c)では、光導波路121をキャップ14上に形成しているが、図14(a)に示すように、光導波路141を基板11上に形成してもよい。この場合は基板11上にV溝33および反射面123を形成する必要はない。図14(b)は、図14(b)のA−B面の断面図であって、組み立て後のパッケージの断面図である。
このように光導波路を基板11上に形成すると、光ファイバ素線34を実装するよりも精度良く光半導体素子31と光軸を合わせることができ、接続損失が低下し好ましい。
(a)は、本発明の一実施形態に係る、気密封止パッケージの斜視図であり、(b)は、(a)のa−b面での断面図である。 (a)は、本発明の一実施形態に係る、気密封止パッケージの斜視図であり、(b)は、(a)のc−d面での断面図である。 (a)は、本発明の一実施形態に係る、気密封止パッケージされる光モジュールの斜視図であり、(b)、(c)は、(a)のa−f面,g−h面での断面図である。 (a)は、本発明の一実施形態に係る、気密封止パッケージされる光モジュールの斜視図であり、(b)、(c)は、(a)のi−j面,k−l面での断面図である。 (a)は、本発明の一実施形態に係る、気密封止パッケージされる光モジュールの斜視図であり、(b)は、(a)のm−n面での断面図である。 (a)は、本発明の一実施形態に係る、気密封止パッケージされる光モジュールの斜視図であり、(b)は、(a)のo−p面での断面図である。 (a)は、本発明の一実施形態に係る、気密封止パッケージされる光モジュールの斜視図であり、(b)、(c)は、(a)のq−r面,s−t面での断面図である。 (a)は、本発明の一実施形態に係る、気密封止パッケージされる光モジュールの斜視図であり、(b)は、(a)のu−v面での断面図である。 本発明の一実施形態に係る、気密封止パッケージされる光サブモジュールの組立て前の斜視図において、V溝33とトレンチ21の交差点における基板11の拡大図である。 本発明の一実施形態に係る、トレンチ方向溝91の底面の位置関係を説明する図である。 (a)〜(c)は、本発明の一実施形態に係る、凸部をトレンチに嵌める形態を説明する図である。 (a)は、本発明の一実施形態に係る、気密封止パッケージされる光モジュールの斜視図であり、(b)は、(a)のw−x面での断面図であり、(c)は、(a)のy−z面での断面図である。 本発明の一実施形態に係る、キャップの裏面斜視図である。 (a)は、本発明の一実施形態に係る、気密封止パッケージされる光モジュールの斜視図であり、(b)は、(a)のA−B面での断面図である。
符号の説明
11 基板
12 酸化皮膜
13 低融点ガラス
14 キャップ
15 凸部
21 トレンチ
31 光半導体素子
32 メタル
33 V溝
34 光ファイバ素線

Claims (9)

  1. 非透湿性を有する材料からなり、平面状である基板と、非透湿性を有する材料からなり、第1の面において、所定の領域を囲むように形成された凸部を有するキャップと、前記キャップと前記基板との実装の際に、前記凸部を嵌めることができるように、前記基板を縁取るように形成されたトレンチと、前記トレンチ上に設けられた低融点ガラスとを有し、前記実装時に、前記基板と前記キャップとを低融点ガラスを介して嵌め合わせ、該キャップを該基板に向けて押下しながら加熱して前記低融点ガラスを溶融後、冷却することにより、前記基板と前記キャップとの間に気密封止された空間を形成する気密封止パッケージと、
    前記基板の第2の面の領域であって、前記気密封止パッケージの前記空間内に位置する光半導体素子搭載部と、
    前記基板に形成された、前記光半導体素子搭載部から、前記空間の外側へと伸びるV溝と、
    前記V溝上に搭載された光波伝達手段と、
    前記光波伝達手段と光学的に結合するように前記光半導体素子搭載部に搭載された光半導体素子と
    前記V溝と前記トレンチの交差部にトレンチ方向に形成された溝を備え、
    前記溝の底部の高さは、前記V溝と前記光波伝達部との接点よりも低い高さであることを特徴とする光サブモジュール。
  2. 前記低融点ガラスは、低温でガラス化する材料であることを特徴とする請求項1記載の光サブモジュール。
  3. 前記キャップは、
    前記基板のV溝部と面対称の位置に形成された溝を有することを特徴とする請求項1または2記載の光サブモジュール。
  4. 前記基板は、
    前記基板のある端から前記光半導体搭載部を含んだ領域までの領域であって、該領域が平坦であり所定の幅を有する領域である平坦部と、
    前記平坦部に形成された、前記光半導体素子に電気的に接続されるメタル配線と
    を有することを特徴とする請求項1乃至3のいずれかに記載の光サブモジュール。
  5. 前記光波伝達手段の、パッケージ端面および前記光半導体素子側の端面の少なくともいずれか一方は斜めにカットされていることを特徴とする請求項乃至のいずれかに記載の光サブモジュール。
  6. 前記光半導体素子搭載部の一部にも、前記V 溝が形成されていることを特徴とする請求項乃至のいずれかに記載の光サブモジュール。
  7. 前記V溝に配置された前記光波伝達手段の頂点高さが、前記基板の頂点高さより低く、前記トレンチの底面より高いことを特徴とする請求項乃至のいずれかに記載の光サブモジュール。
  8. 前記光波伝達部は、光ファイバであることを特徴とする請求項乃至のいずれかに記載の光サブモジュール。
  9. 前記光波伝達部は、光導波路であることを特徴とする請求項乃至のいずれかに記載の光サブモジュール。
JP2005258474A 2005-09-06 2005-09-06 気密封止パッケージおよび光サブモジュール Expired - Fee Related JP4807987B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005258474A JP4807987B2 (ja) 2005-09-06 2005-09-06 気密封止パッケージおよび光サブモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005258474A JP4807987B2 (ja) 2005-09-06 2005-09-06 気密封止パッケージおよび光サブモジュール

Publications (2)

Publication Number Publication Date
JP2007073711A JP2007073711A (ja) 2007-03-22
JP4807987B2 true JP4807987B2 (ja) 2011-11-02

Family

ID=37934909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005258474A Expired - Fee Related JP4807987B2 (ja) 2005-09-06 2005-09-06 気密封止パッケージおよび光サブモジュール

Country Status (1)

Country Link
JP (1) JP4807987B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294523A (ja) * 2006-04-21 2007-11-08 Oki Electric Ind Co Ltd 表面実装型光結合器、その実装方法、及び、その製造方法
US8921165B2 (en) * 2011-08-03 2014-12-30 Cavendish Kinetics, Inc. Elimination of silicon residues from MEMS cavity floor
JP2014027179A (ja) * 2012-07-27 2014-02-06 Harison Toshiba Lighting Corp 発光装置およびその製造方法、並びにパッケージ部材
KR101450012B1 (ko) * 2013-02-12 2014-10-15 한국과학기술원 차등 두께를 가지는 캡핑 부재를 포함하는 멤스 패키지, 멤스 웨이퍼 레벨 패키지 및 캡핑 부재를 포함하는 멤스 패키지의 제조 방법
WO2016051454A1 (ja) 2014-09-29 2016-04-07 日本碍子株式会社 センサノード用パッケージ
JP6489001B2 (ja) * 2015-12-09 2019-03-27 住友電気工業株式会社 光モジュール、光モジュールを作製する方法、及び光学装置
KR20200007545A (ko) * 2018-07-13 2020-01-22 삼성전기주식회사 음향 공진기 패키지

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56144561A (en) * 1980-04-11 1981-11-10 Hitachi Ltd Semiconductor device
JPH0348446A (ja) * 1989-07-17 1991-03-01 Nec Corp 半導体装置
JPH0786693A (ja) * 1993-09-16 1995-03-31 Toshiba Corp 光半導体モジュール
JPH07199006A (ja) * 1994-01-11 1995-08-04 Hitachi Ltd 光サブアセンブリ及び光モジュール
DE69514358T2 (de) * 1994-06-29 2000-08-24 British Telecomm Optische bauteilanordnung
JPH08110446A (ja) * 1994-10-12 1996-04-30 Hitachi Ltd 光伝送モジュール
JPH095583A (ja) * 1995-06-22 1997-01-10 Anritsu Corp 斜めカットファイバ用パッケージ
JPH09307122A (ja) * 1996-05-17 1997-11-28 Shinko Electric Ind Co Ltd 光素子モジュール
JP3566842B2 (ja) * 1997-11-07 2004-09-15 松下電器産業株式会社 半導体受光装置、半導体受光装置の製造方法、双方向光半導体装置及び光伝送システム
JP2001257410A (ja) * 2000-03-09 2001-09-21 Kyocera Corp 電子部品
JP2002334943A (ja) * 2001-05-09 2002-11-22 Murata Mfg Co Ltd 電子部品
JP2004087726A (ja) * 2002-08-26 2004-03-18 Kyocera Corp 光半導体素子収納用パッケージおよび光半導体装置

Also Published As

Publication number Publication date
JP2007073711A (ja) 2007-03-22

Similar Documents

Publication Publication Date Title
JP4807987B2 (ja) 気密封止パッケージおよび光サブモジュール
US5671315A (en) Optical parts fixing apparatus and method of manufacturing the same
US7751659B2 (en) Optical apparatus
JP2005038956A (ja) 光部品とその製造方法
EP2141526A1 (en) Optical module mounted WDM filter
JP2008040318A (ja) 多チャンネル光モジュールの製造方法
JP4579868B2 (ja) 光集積回路
EP1543366B1 (en) Optical connection assemblies
US20030128552A1 (en) Light generating module
JP2007206336A (ja) 光モジュールおよびその製造方法
CN103076675A (zh) 包括夹在两个基板之间的光偏转芯片的光偏转装置
JP2007096093A (ja) 光モジュール
JPH0786693A (ja) 光半導体モジュール
JP2007305856A (ja) 封止構造及び該封止構造の製造方法
JP3457829B2 (ja) 光伝送モジュール用パッケージならびに光伝送モジュール
JP2017069241A (ja) 半導体レーザ素子用パッケージおよび半導体レーザ装置
JP5515182B2 (ja) 光モジュール
KR100754069B1 (ko) 플립칩 실장 기술을 이용한 반도체 패키지 및 패키징 방법
JP4728625B2 (ja) 光半導体装置およびそれを用いた光モジュール
JP2001127373A (ja) 光モジュール
JP2002313973A (ja) 光通信用パッケージ
JP2007232888A (ja) 光ファイバ接続構造
JP2001028407A (ja) 光半導体素子収納用パッケージ
JP2002228891A (ja) 光通信用パッケージ及びその製造方法
JP2009038286A (ja) 封止構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100420

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100512

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100621

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101015

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110812

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110816

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140826

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4807987

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees