JP2009038286A - 封止構造体 - Google Patents
封止構造体 Download PDFInfo
- Publication number
- JP2009038286A JP2009038286A JP2007202894A JP2007202894A JP2009038286A JP 2009038286 A JP2009038286 A JP 2009038286A JP 2007202894 A JP2007202894 A JP 2007202894A JP 2007202894 A JP2007202894 A JP 2007202894A JP 2009038286 A JP2009038286 A JP 2009038286A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- sealing
- margin
- solder material
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Micromachines (AREA)
Abstract
【課題】この発明は、構成簡易にして、設計自由度の向上を図り得、且つ、簡便にして容易に信頼性の高い高品質な封止接合を実現することにある。
【解決手段】基板10の第1封止代11の内周側に沿ってリング状の凹部23を形成して、この第1封止代11に対してキャップ12の第2封止代13をはんだ材14を用いて封止接合することに構成した。
【選択図】図1
【解決手段】基板10の第1封止代11の内周側に沿ってリング状の凹部23を形成して、この第1封止代11に対してキャップ12の第2封止代13をはんだ材14を用いて封止接合することに構成した。
【選択図】図1
Description
この発明は、例えばMEMS(マイクロ エレクトロ メカニカル システム)デバイスや電子デバイス等の封止構造体に関する。
一般に、封止構造体を形成する技術としては、パッケージ箱の周縁上面に対して蓋部を、Au/Snソルダで溶着することで、気密封止する構成のものが知られている(例えば、特許文献1参照。)。この封止構造体は、蓋部のWメタライズ層上の中央部に溶解したAu/Snソルダが内部に流れるのを防止するためのアルミナ絶縁体層が設けられる。そして、封止部を構成するWメタライズ層上には、封着メッキ層が施されている。
実開平1−165649号公報(第1図)
しかしながら、上記封止構造体では、その構成上、Au/Snソルダの量の設定や、アルミナ絶縁体層の形状・寸法の設計を厳密に行わないと、Au/Snソルダを用いた溶着をソルダがパッケージ内に垂れるようなことなく実施することが困難となる虞があるため、その設計自由度が劣るという不都合を有する。また、これによると、蓋の内部にアルミナ絶縁体層が存在するため、スペース的に制約を受けるという不都合を有する。
この発明は、上記事情に鑑みてなされたもので、構成簡易にして、設計自由度の向上を図り得、且つ、簡便にして容易に信頼性の高い高品質な封止接合を実現し得るようにした封止構造体を提供することを目的とする。
この発明は、リング状の第1封止代を有し、この第1封止代の内周側に沿ってリング状の凹部が設けられた基板と、リング状の第2封止代が前記基板の第1封止代に対応して設けられ、この第2封止代が前記第1封止代と接合材を介して接合されて封止空間を形成する蓋部とを備えて封止構造体を構成した。
上記構成によれば、蓋部の第2封止代を基板上の第1封止代上に接合材を介在して被せて、接合材が溶解されると、相互間が溶解された接合材を介して封止接合されると共に、溶解した余分な接合材が、第1封止代と第2封止代との間なら流れ出して基板の凹部に流れ込み該凹部内に収容される。
従って、溶解された接合材が基板の凹部により塞き止められ、基板の他の部位に流れ込むのが阻止され、基板に配したデバイスに付着したり、基板電極パッド、電極接続用ワイヤに付着してショートしたりするのを効果的に防止することが可能となる。
また、これによれば、基板と蓋部との封止空間に対してスペース的な制約を及ぼすことがないため、その設計自由度の向上も実現することが可能となる。
以上述べたように、この発明によれば、構成簡易にして、設計自由度の向上を図り得、且つ、簡便にして容易に信頼性の高い高品質な封止接合を実現し得るようにした封止構造体を提供することができる。
以下、この発明の実施の形態について、図面を参照して詳細に説明する。
(第1実施形態)
図1は、この発明の第1実施形態に係る封止構造体を示すもので、四辺形状の基板10上には、四辺形をしたリング状の第1封止代11が設けられる(図2参照)。そして、この基板10上の第1封止代11には、蓋部である、例えば有低筒状のキャップ12に設けた第2封止代13が、接合材、例えばはんだ材14を用いて封止接合されている。はんだ材14は、アウトガスの発生が比較的少なく、接合材として好ましい一例である。
図1は、この発明の第1実施形態に係る封止構造体を示すもので、四辺形状の基板10上には、四辺形をしたリング状の第1封止代11が設けられる(図2参照)。そして、この基板10上の第1封止代11には、蓋部である、例えば有低筒状のキャップ12に設けた第2封止代13が、接合材、例えばはんだ材14を用いて封止接合されている。はんだ材14は、アウトガスの発生が比較的少なく、接合材として好ましい一例である。
このうちキャップ12は、例えばコバールで形成され、その基板10との接合する先端面に第2封止代13が上記基板10の第1封止代11に対応して設けられている。これにより、キャップ12は、その第2封止代13が、はんだ材14を用いて基板10の第1封止代11に接合されると、該基板10と協働して高さ寸法Lを有した封止空間15を形成する。この第2封止代13は、例えばNi膜、あるいはNi膜上にAu膜を形成した金属膜で形成されている。
他方、上記基板10には、中央部にダイボンディング部16が設けられ(図2参照)、このダイボンディング部16には、ダイボンディング用金属膜17が設けられている。そして、このダイボンディング用金属膜17上には、加速度センサ等のデバイス18が、接合材、例えばはんだ材19を用いて接合されて実装される。このデバイス18は、そのデバイス電極パッド181が上記基板10に形成された基板電極パッド20に電極接続用ワイヤ21で電気的に接続されている。
なお、基板電極パッド20は、基板10に設けられた図示しない貫通配線に電気的に接続され、デバイス18は、外界22と電気的に接続されて電気的に入出力を行えるように構成されている。
また、上記基板10には、上記第1封止代11と基板電極パッド20と間にある第1封止代11の内側にリング状の凹部23が形成されている。この第1の封止代11は、例えばNi膜、あるいはNi膜上にAu膜を形成したはんだ材に対してぬれ性の優れた金属膜で形成されている。これにより、はんだ材による良好な接合が得られる。
なお、上記基板10は、例えば第1基板部材101と第2基板部材102と第3基板部材103とが接合されて、上記凹部23が形成される。これら第1基板部材101と第2基板部材102と第3基板部材103とは、例えばセラミックを用いて公知のセラミックパッケージ製造技術で製造される。
上記凹部23は、その深さ寸法および幅寸法を、第2基板部材102と第3基板部材103の板厚寸法および板形状寸法を可変設定することで、適宜に設定することが可能である。
上記構成において、上記基板10は、キャップ12の下に位置する状態で、相互間の接合が行われる。そして、基板10の第1封止代11とキャップ12の第2封止代13とのはんだ材14を用いた接合時、溶解されたはんだ材14が、例えば封止空間15に流れ出た場合には、基板10内の凹部23に流れ込んで該凹部23に収容される(該はんだ材14の様子は図示せず:以下同様)。
これにより、溶解されたはんだ材14が、基板10に配したデバイス18、基板電極パッド20、電極接続用ワイヤ21に付着することが効果的に防止され、高品質な封止接合を行うことが可能となる。この結果、基板10上に配したデバイス18、基板電極パッド20、電極接続用ワイヤ21のショートやデバイス18の劣化を引き起こすことの防止が図れる。
このように、上記封止構造体は、基板10の第1封止代11の内周側に沿ってリング状の凹部23を形成して、この第1封止代11に対してキャップ12の第2封止代13をはんだ材14を用いて封止接合するように構成した。
これによれば、キャップ12の第2封止代13を基板10上の第1封止代11にはんだ材14を介在して被せて、はんだ材14が溶解されると、相互間が溶解されたはんだ材14を介して封止接合されると共に、溶解して流れ出したはんだ材14が、第1封止代11と第2封止代13との間から流れ出して基板10の凹部23に流れ込み該凹部23内に収容される。凹部23はリング状に形成されているため、はんだ材14の流出方向にかかわらず、確実に該凹部23内にはんだ材14を収容することが可能である。
これにより、溶解されたはんだ材14が、必要としない部位に流れ出して、基板10に配したデバイス18、基板電極パッド20、電極接続用ワイヤ21に付着することのない高品質な封止接合を行うことが可能となる。この結果、基板10上に配したデバイス18、基板電極パッド20、電極接続用ワイヤ21のショートやデバイス18の劣化防止を促進することができる。
ここで、上記はんだ材14量の設定や、凹部の形状・寸法の設計は、溶解してはみ出したはんだ材14が、入るだけの体積を有し、さらに表面張力で超えていかない幅を有していれば良く、当該設計を厳密に行う必要が比較的少ない。また、凹部23は、封止空間15にスペース上の制約を生じさせない。これにより、設計自由度を保ちつつ、高品質な封止接合を実現することができる。
また、上記はんだ材14のはみ出しの原因としては、例えばデバイス18のサイズが大きくなる、もしくは端子数が多くなる、または封止空間15に複数のデバイス18を入れるなどの理由で、封止空間のx−y方向が大きくなる。その結果、基板10のz方向へのそりも大きくなる場合がある。このような基板10の「そり」に対する対策の1つとして、はんだ材14を従来よりも十分に補充する対応策が考えられる。その際、はんだ材14のはみ出しが発生する場合があることで、基板10の第1封止代11の内側に凹部23を形成するだけで、大きな封止空間15を有する封止構造体の製造を容易に行うことが可能となる。
なお、上記第1実施形態では、有低筒状のキャップ12を用いて構成した場合で説明したが、これに限ることなく、その他、例えば図3に示すように基板10として、第2基板部材102上に第4基板部材104を積重して配置して、この第4基板部材104上に上記第1封止代11を形成し、基板10の厚さ寸法を、上記基板より寸法L´だけ厚く形成する。そして、この基板の第4基板部材の第1封止代には、板状のキャップ12aを封止接合する。
キャップ12aには、上記リング状の第2封止代13が第4基板部材104の第1封止代11に対応して設けられ、この第2封止代13には、上記基板10の第4基板部材104上の第1封止代11が接合材、例えばはんだ材14を用いて封止接合して封止空間15aが形成される。このように封止空間15aは、デバイス18の種類等に応じて適宜に設定することが可能である。
(第2実施形態)
図4は、この発明の第2実施形態に係る封止構造体を示すもので、上記第1実施形態よりさらに良好な効果が期待される。但し、図4においては、上記図1と同一部分については、同一符号を付して、その詳細な説明を省略する。
図4は、この発明の第2実施形態に係る封止構造体を示すもので、上記第1実施形態よりさらに良好な効果が期待される。但し、図4においては、上記図1と同一部分については、同一符号を付して、その詳細な説明を省略する。
即ち、第2実施形態では、上記基板10のぬれ性の優れた金属膜で形成した第1封止代11を基板面上から上記凹部23の内壁に至る部位まで延伸させた延伸部11aを形成して構成した。これにより、基板10の第1封止代11とキャップ12の第2封止代13との間で溶解されたはんだ材14は、延伸部11aに案内されて基板10の凹部23に導かれて確実に収容される。また、はみ出したはんだ材14は、延伸部11aに接合され、いわゆるはんだボールの形成が防止される。この結果、さらにはんだボールによるショートなどの防止の促進を図ることが可能となる。
また、上記延伸部11aとしては、上記配置構成に限ることなく、その他、例えば図5乃至図7に示すように構成してもよく、同様に有効な効果が期待される。
図5においては、上記第1封止代11から基板面上を経由して上記凹部23の一方の内壁から底面までの間に延伸部11bを形成し、図6においては、上記第1の封止代11から基板面上を経由して上記凹部23の一方の内壁間での間に延伸部11cを形成し、図7においては、上記第1封止代11から上記凹部23間での間の基板10上のみに延伸部11dを形成して構成したものである。
(第3実施形態)
図8および図9は、この発明の第3実施形態を示すもので、図8は、基板を上面側から見た状態を示し、図9は、図8のA−A断面で、図8の基板上にキャップを接合した状態を示す。但し、図8および図9においては、上記図1と同一部分については、同一符号を付して、その詳細な説明を省略する。
図8および図9は、この発明の第3実施形態を示すもので、図8は、基板を上面側から見た状態を示し、図9は、図8のA−A断面で、図8の基板上にキャップを接合した状態を示す。但し、図8および図9においては、上記図1と同一部分については、同一符号を付して、その詳細な説明を省略する。
即ち、この第3実施形態では、上記第1基板部材101上に積層されて相互間にリング状の凹部23を形成する上記第2基板部材102と第3基板部材103とを、所定の間隔を有して配置された2つの接続部24で連設して一体的に形成し、この接続部24で上記リング状の凹部23の経路を、2つに分断して配置するように構成した。
これにより、凹部23の作用により基板10上に配したデバイス18、基板電極パッド20、電極接続用ワイヤ21のショートやデバイスの劣化を引き起こすことを確実に防止したうえで、基板10を製造する際、第2基板部材102と第3基板部材103との位置関係が所望の位置関係になるように、第2基板部材102と第3基板部材103の位置合わせをしながら第1基板部材101と接合して凹部23を形成する必要がなくなり、基板製造工程が軽減されて基板生産性の向上を図ることが可能となる。
詳しくは、第2基板部材102と第3基板部材103の接合の際の位置合わせ精度が保たれるので、位置合わせ公差を考慮しない設計が可能となることにより、設計自由度が向上する。また、第1基板部材101と第2基板部材102と第3基板部材103の接合工程において、位置合わせが軽減された分、工程が簡素化されることで、生産性が向上される。
また、例えば図10および図11に示すように接続部24aを上記凹部23の中間部に設けるように構成しても良い。即ち、この接続部24aは、上記凹部23の深さ寸法Hとすると、深さ寸法Hに比して浅い深さ寸法hを有した凹状に形成されて、上記凹部23に対して段状に連設されて該凹部23に連通されるように設けられる。
これにより、上述したように基板製造時における位置合わせ精度が保たれて、位置合わせ公差を考慮しない設計が可能となることにより、設計自由度の向上が図れると共に、凹部23と接続部24aの双方に溶解したはんだ材14の収容が可能となることで、はんだ収容量の向上が図れて、さらに良好な効果が期待される。また同時に、凹部23と接続部24aの深さ寸法hを有した凹状に形成された部分とからなる部分は、リング状に形成されているため、はんだ材14の流出方向にかかわらず、確実に該凹部23内にはんだ材14を収容することが可能となる。
なお、上記接続部24,24aとしては、凹部23に所定の間隔を有して2箇所、配するように構成した場合で説明したが、この配置数に限ることなく、構成可能である。そして、接続部24,24aの形状としては、テーパー状に形成したり、その他、各種の形状に構成したり、接合部の幅Wを変更したりすることが可能である。
また、上記凹部23の中間部に接続部24と接続部24aの双方を混在させて構成することも可能で、同様に有効な効果が期待される。
(第4実施形態)
図12は、この発明の第4実施形態を示すもので、上記図1と同一部分については、同一符号を付して、その詳細な説明を省略する。
図12は、この発明の第4実施形態を示すもので、上記図1と同一部分については、同一符号を付して、その詳細な説明を省略する。
即ち、この第4実施形態の封止構造体は、基板10のダイボンディング部16に可変形状鏡などのデバイス18aを搭載し、上記キャップ12に光学窓として例えばガラス25を配して、デバイス18aによる外界22との光の授受を可能なデバイス構造に適用した。ガラス25としては、例えばホウケイ酸ガラス、石英ガラス、サファイヤガラスなどを用いる。このガラス25は、例えばキャップ12の所望の位置に透孔121を形成して、この透孔121に図示しないろう材などを用いて取付けて配置される。このようにガラス25を、キャップ12の透孔121に対してろう材(図示せず)を用いて取付けるだけで、簡便にして容易に光学機能を有するデバイス18aにも対応することが可能となる。
また、この発明は、上記第1乃至第4実施形態に限定されるものでなく、その他、以下のような変形も構成可能である。
(1)デバイス18,18aとしては、上記説明において、1個を用いて構成した場合について説明したが、その他、2個以上を封止空間15に配するように構成するようにしても良い。
(2)封止空間15,15aとしては、例えば基板10上に複数のキャップ12,12aを封止接合して複数個形成するようにしても良い。
(3)キャップ12,12aとしては、コバールに限定されない。例えばアルミナやシリコンなどを用いて構成しても良い。
(4)基板10としては、セラミックの他、例えばアルミナ、石英ガラスやホウケイ酸ガラスなどのガラスや、シリコンなどを用いて構成しても良い。
(5)凹部23の形成の仕方は、その他、例えば、ある部材をエッチングや切削加工などで形成する、あるいはモールド加工などの手法で形成するように構成しても良い。
このような接合の方法以外の手法にあっても、例えば、切削加工の場合、接続部24,24aに該当する部位の存在により切削加工する量が減り、その分廉価に製造することができるという作用効果がある。
また、ブラスト工法などで例えばメタルマスクを用いる場合は、メタルマスクの製造が接続部の存在でより容易になる作用効果がある。なぜならば、メタルマスクは、金属板に開口部を設けてなる。よって、仮に接続部24,24aに0対応する金属板を残す部分がないと、凹部23に対応する部分を開口したことにより、凹部23の内側と外側に対応する金属板が、分離してしまう。しかし、接続部24,24aがあると、凹部23の内側と外側に対応する金属板同士を接続できることにより、メタルマスクの製造が接続部の存在でより容易になる。
(6)デバイス18,18aとしては、加速度センサ、可変形状鏡に限定されない。光偏向器などのほかのMEMSデバイスや、固体撮像素子やフラッシュメモリなどの電子デバイスなどでも良い。光の授受、或いは受光、或いは光の放出を行うMEMSデバイスや電子デバイス、例えば、光偏向器や半導体レーザ、発光ダイオード、固体撮像素子、光センサなどの場合は、光学窓を有するキャップを用いることにより光学窓を通じて光を外界へ放出したり、逆に光を封止空間15、15a内のデバイス18,18aに取り込むことができる。
(7)第1封止代11は、上記説明では、四辺形で説明したが、その他、四角形以外の六角形などの多角形や、円、楕円などで構成するようにしても良い。
(8)凹部23は、一つの第1封止代11に対して1周に限定されるものでなく、2周以上配するように構成しても良い。この場合は、全周に渡っている凹部23のみの構成、あるいは接続部24,24aを含む凹部23のみの構成、あるいはそれらが混在した構成、いずれでも良い。
(9)デバイス18,18aとしては、基板10にフリップチップ実装する構成のものでも良い。
(10)例えばフリップチップ実装などの理由で電極接続用ワイヤがない封止構造においても適用可能である。
(11)接合材は、はんだ材14に限定されるものでなく、封止に関して求められる仕様に応じて適宜選択することが可能であり、例えば低融点ガラスや接着剤などでもよい。
よって、この発明は、上記各実施形態に限ることなく、その他、実施段階ではその要旨を逸脱しない範囲で種々の変形を実施し得ることが可能である。さらに、上記各実施形態により種々の発明が抽出され得る。例えば、実施の形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
また、上記各実施形態を適宜組み合わせるようにしても良い。これにより、単独の場合に比べて更なる効果を期待できる。
10…基板、101…第1基板部材、102…第2基板部材、103…第3基板部材、104…第4基板部材、11…第1封止代、11a,1b,11c,11d…延伸部、12,12a…キャップ、121…透孔、13…第2封止代、14…はんだ材、15,15a…封止空間、16…ダイボンディング部、17…ダイボンディング用金属膜、18,18a…デバイス、181…デバイス電極パッド、19…はんだ材、20…基板電極パッド、21…電極接続用ワイヤ、22…外界、23…凹部、24,24a…接続部、25…ガラス。
Claims (7)
- リング状の第1封止代を有し、この第1封止代の内周側に沿ってリング状の凹部が設けられた基板と、
リング状の第2封止代が前記基板の第1封止代に対応して設けられ、この第2封止代が前記第1封止代と接合材を介して接合されて封止空間を形成する蓋部と、
を具備することを特徴とする封止構造体。 - 前記基板の凹部は、経路を断する接続部が設けられることを特徴とする請求項1記載の封止構造体。
- 前記接続部は、前記凹部の深さ寸法より浅い凹状に形成されることを特徴とする請求項2記載の封止構造体。
- 前記基板の第1封止代は、前記凹部方向に延伸された延伸部が設けられることを特徴とする請求1乃至3のいずれか記載の封止構造体。
- 前記第1および第2封止代は、前記接合材に対してぬれ性を有した金属膜で形成されることを特徴とする請求項1乃至4のいずれか記載の封止構造体。
- 前記接合材は、はんだ材であることを特徴とする請求項1乃至5のいずれか記載の封止構造体。
- 前記蓋部には、光学窓が前記基板に対向して設けられることを特徴とする請求項1乃至6のいずれか記載の封止構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007202894A JP2009038286A (ja) | 2007-08-03 | 2007-08-03 | 封止構造体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007202894A JP2009038286A (ja) | 2007-08-03 | 2007-08-03 | 封止構造体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009038286A true JP2009038286A (ja) | 2009-02-19 |
Family
ID=40439917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007202894A Withdrawn JP2009038286A (ja) | 2007-08-03 | 2007-08-03 | 封止構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009038286A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014020648A1 (ja) * | 2012-08-01 | 2014-02-06 | パイオニア株式会社 | 電子デバイス |
JP2016213426A (ja) * | 2015-05-01 | 2016-12-15 | ▲き▼邦科技股▲分▼有限公司 | 半導体のパッケージング方法 |
-
2007
- 2007-08-03 JP JP2007202894A patent/JP2009038286A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014020648A1 (ja) * | 2012-08-01 | 2014-02-06 | パイオニア株式会社 | 電子デバイス |
US9162879B2 (en) | 2012-08-01 | 2015-10-20 | Pioneer Corporation | Electronic device |
JPWO2014020648A1 (ja) * | 2012-08-01 | 2016-07-11 | パイオニア株式会社 | 電子デバイス |
JP2016213426A (ja) * | 2015-05-01 | 2016-12-15 | ▲き▼邦科技股▲分▼有限公司 | 半導体のパッケージング方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100636762B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4689637B2 (ja) | 半導体発光装置 | |
JP4571139B2 (ja) | 発光装置および発光装置の製造方法 | |
JP2007142042A (ja) | 半導体パッケージとその製造方法,半導体モジュール,および電子機器 | |
WO2018043095A1 (ja) | 光半導体装置および光半導体装置の製造方法 | |
JP6848245B2 (ja) | 発光装置 | |
JP5962522B2 (ja) | 半導体レーザ装置 | |
JP2007305848A (ja) | 半導体装置 | |
US11121099B2 (en) | Semiconductor device | |
JP4807987B2 (ja) | 気密封止パッケージおよび光サブモジュール | |
JP2016001697A (ja) | 発光装置及びその製造方法 | |
KR102425194B1 (ko) | 패키지 | |
JP2009038286A (ja) | 封止構造体 | |
US20200227887A1 (en) | Stem for semiconductor package, and semiconductor package | |
KR101762597B1 (ko) | 반도체 발광소자용 기판 | |
JP2008300574A (ja) | 固体撮像装置 | |
US20070194419A1 (en) | Semiconductor module and method of manufacturing the same | |
CN101369564A (zh) | 半导体器件 | |
JP2017112138A (ja) | 半導体レーザ装置 | |
JP6128267B2 (ja) | 半導体素子実装部材及び半導体装置 | |
JP7407531B2 (ja) | Ledモジュール及びledモジュールを含む表示装置 | |
JP2017059814A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP7131933B2 (ja) | 半導体装置用パッケージおよび半導体装置 | |
JP5179106B2 (ja) | 半導体発光装置 | |
JP5213663B2 (ja) | 電子装置の実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20101005 |